TW202133434A - 積體電路以及形成積體電路的方法 - Google Patents

積體電路以及形成積體電路的方法 Download PDF

Info

Publication number
TW202133434A
TW202133434A TW109122873A TW109122873A TW202133434A TW 202133434 A TW202133434 A TW 202133434A TW 109122873 A TW109122873 A TW 109122873A TW 109122873 A TW109122873 A TW 109122873A TW 202133434 A TW202133434 A TW 202133434A
Authority
TW
Taiwan
Prior art keywords
voltage
layer
low
integrated circuit
boundary
Prior art date
Application number
TW109122873A
Other languages
English (en)
Other versions
TWI796580B (zh
Inventor
陳奕寰
周建志
亞歷山大 卡爾尼斯基
鄭光茗
劉銘棋
蕭世崇
陳志彬
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202133434A publication Critical patent/TW202133434A/zh
Application granted granted Critical
Publication of TWI796580B publication Critical patent/TWI796580B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本揭露是關於一種積體電路（IC）及一種形成方法，積體電路包含界定在低壓區與高壓區之間的邊界區。在一些實施例中，積體電路包括設置於基板的邊界區中的隔離結構。第一多晶矽部件設置於在隔離結構旁邊的基板上方。邊界介電層設置於隔離結構上。第二多晶矽部件設置於犧牲介電層上。

Description

HKMG技術的高壓整合的邊界設計
半導體積體電路（integrated circuit；IC）行業在過去數十年內已經歷指數增長。在IC演進過程中，高壓技術已廣泛用於功率管理、調節器、電池保護器、DC馬達、汽車相關物、面板顯示驅動器（STN、TFT、OLED等）、色彩顯示驅動器、電源供應器相關物、電信等。另一方面，功能密度（亦即，每一晶片面積的內連元件的數目）通常已增加，而幾何大小（亦即，可使用製造製程產生的最小部件（或線））已減小。在一些IC設計中，隨著技術節點縮小而實現的一種進步為用金屬閘極電極及高k介電物質替換邏輯核心的典型多晶矽閘極電極（亦稱為HKMG替換閘極元件），以在經減小的特徵大小的情況下改良元件效能。高壓元件與HKMG邏輯核心整合於同一晶片上，且支撐邏輯核心以完成預期功能，且限制或消除晶片間通信。
以下揭露內容提供用於實施所提供的主題的不同特徵的許多不同實施例或實例。下文描述部件及配置的具體實例是為了簡化本揭露。當然，此等部件及配置僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，在第二特徵之上或在第二特徵上形成第一特徵可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含在第一特徵與第二特徵之間可形成額外特徵，使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不指示所論述的各種實施例及/或配置之間的關係。
此外，為易於描述，本文中可使用諸如「在……之下（beneath）」、「在……下方（below）」、「下部（lower）」、「在……上方（above）」、「上部（upper）」等空間相對術語來描述如圖式中所示出的一個部件或特徵與另一（些）部件或特徵的關係。除圖中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向）且本文中所使用的空間相對描述詞可同樣相應地作出解釋。
高k金屬閘極（High-k metal gate；HKMG）技術已成為下一代CMOS元件的領跑者中的一者。HKMG技術結合高k介電物質，以增加電晶體電容及減少閘極洩漏。金屬閘極電極用於幫助費米（Fermi）能級釘紮（pinning），且允許閘極經調整至低臨界電壓。藉由結合金屬閘極電極與高k介電物質，HKMG技術使得進一步縮放成為可能，且允許積體晶片以降低的功率發揮作用。HKMG技術可用於記憶體元件、顯示元件、感測器元件以及需要高壓區且將其包含在積體電路中以提供比習知MOS元件高的功率及具有比習知MOS元件高的崩潰電壓的其他應用。然而，嵌入HKMG元件及高壓元件存在著挑戰，特別是在28奈米節點及製程之外。與此類積體電路相關聯的問題為高壓元件駐存的高壓區與元件在相對較低電壓下操作的低壓元件區之間的邊界缺陷。舉例而言，高壓區及低壓區的閘極介電物質通常需要不同厚度，且因此可能需求單獨進行處理。由於閘極介電物質的圖案化及移除，可引入相對較高隔離損傷及有毒材料殘留物。舉例而言，高k介電殘留物可留在邊界區中，此可導致後續製程的污染。另外，高壓區與低壓區之間的邊界區可缺乏結構支撐，且由平坦化製程引入的表面凹陷效應可導致不平坦表面且影響低壓區及/或高壓區中的元件效能。
本揭露是關於一種積體電路（IC）及一種形成所述積體電路的方法，所述積體電路包括設置於低壓區與高壓區之間的邊界區中的邊界結構。在一些實施例中，例如，參考圖1，積體電路100包括基板106，所述基板106包含低壓區102、中壓區103、高壓區104以及界定在低壓區102與中壓區103之間的邊界區130。邊界結構150設置於邊界區130中。邊界結構150可包括隔離結構108；鄰近於隔離結構108設置於基板106上方的第一多晶矽部件112；設置於隔離結構108上的邊界介電層110；以及設置於邊界介電層110上方的第二多晶矽部件114。藉由在邊界區中配置邊界結構150，降低了隔離損傷及不平坦表面，且因此改良了元件效能。在一些其他實施例中，一種形成邊界結構150的方法包括在形成及圖案化低壓元件前驅體層（precursor layer）（其可包含高k介電材料）之前形成覆蓋高壓區的支撐層。支撐層形成為在邊界區中具有傾斜側壁表面，使得來自低壓元件前驅體層的圖案化的殘留物在邊界區中最小化。因此，污染被減少。
參考圖2至圖8，舉例而言，在一些實施例中，第一支撐層202形成於高壓區104中的高壓電晶體元件142上方，隨後形成如圖2中所繪示的第二支撐層204。第二支撐層204形成於高壓區104中的第一支撐層202上方，使得在低壓區102中存在不同於下部部分的高度。
如圖3中所繪示，在一些實施例中，然後對第二支撐層204執行蝕刻製程，以形成傾斜側壁204s 。在一些替代實施例中，蝕刻製程亦移除第一支撐層202的一部分，使得傾斜側壁204s 由第一支撐層202及第二支撐層204共同地被形成（例如，如圖15至圖16中所繪示）。第一支撐層202及第二支撐層204可統稱為支撐層。傾斜側壁204s 自底部至頂部朝向高壓區傾斜，且可具有實質上等於45度或在約30度至約45度的範圍內的傾斜角α。
如圖4中所繪示，在一些實施例中，低壓閘極前驅體層1702的堆疊形成於低壓區102中的基板106上方及高壓區104中的第二支撐層204上。低壓閘極前驅體層1702可包括低壓閘極電極層118'、低壓閘極介電層120'以及掩蔽層402'。
如圖5中所繪示，在一些實施例中，低壓閘極前驅體層1702經圖案化以自高壓區104移除，且在低壓區102中留下經變更低壓閘極前驅體層1702'。圖案化製程可包括微影製程，其中經變更低壓閘極前驅體層1702'可由掩蔽層502覆蓋而免於移除。掩蔽層502可由光阻罩幕或由介電物質或其他適用材料製成的轉移硬式罩幕所製成。由於連續且傾斜的側壁204s ，低壓閘極前驅體層1702自邊界區130被完全移除。
如圖6中所繪示，在一些實施例中，執行邊界填充製程，以填充低壓區102與高壓區104之間的隙縫。在一些實施例中，形成共形層及填充層以填充隙縫。舉例而言，共形多晶矽層2002沈積於經變更低壓閘極前驅體層1702'及第二支撐層204上。填充層2004（例如，由光阻材料製成）可隨後經塗佈或旋轉塗佈以形成平坦頂部表面。
如圖7中所繪示，在一些實施例中，執行圖案化製程以分別自經變更低壓閘極前驅體層1702'、共形多晶矽層2002、第一支撐層202及/或第二支撐層204形成低壓區102中的低壓電晶體元件140、邊界區130中的邊界結構150以及高壓區104中的閘極掩蔽結構層128。一對源極/汲極區144a可形成於低壓閘極堆疊1702''的相對側上的基板106中。
如圖8中所繪示，在一些實施例中，層間介電（inter-layer dielectric；ILD）層802經形成為上覆於低壓區102中的低壓電晶體元件140、邊界區130中的邊界結構150以及高壓區104中的閘極掩蔽結構層128。接觸結構152經形成為穿過觸及低壓電晶體元件140及高壓電晶體元件142的ILD層802。
藉由如上文所引入一般在邊界區130內形成邊界結構150，可減少或甚至消除歸因於閘極介電物質的圖案化及移除而導致的殘留物污染及隔離損傷，此係由於前驅體層的部分形成於支撐層的傾斜側壁上，且因此在後續蝕刻製程期間完全移除。此外，所揭露的邊界結構150在製造期間提供支撐，從而減少或消除表面凹陷效應。由此，元件效能被改良且製造製程被簡化，使得在新興技術節點中的進一步縮放成為可能。
圖1示出包括界定在低壓區102與中壓區103之間的邊界區130的積體電路100的橫截面視圖。在一些實施例中，低壓電晶體元件140設置於低壓區102內。低壓電晶體元件140具有設置於第一對源極/汲極區144a之間的低壓閘極介電層120上方的低壓閘極電極118。在一些實施例中，低壓閘極電極118包括多晶矽。在一些其他實施例中，低壓閘極電極118可由金屬或金屬合金材料製成。低壓閘極介電層120可包括高k閘極介電層。作為圖1中所繪示的平坦結構的替代，低壓閘極介電層120可覆蓋低壓閘極電極118的底部表面及側壁表面。藉由在低壓區102的電晶體中利用HKMG結構，電晶體電容（且由此驅動電流）增加，且閘極洩漏及臨界電壓減少。在一些實施例中，低壓閘極電極118可包括核心金屬層，諸如銅（Cu）、鎢（W）或鋁（Al）或其合金；及阻擋層，諸如鈦（Ti）、鉭（Ta）、鋯（Zr）或其合金。在一些實施例中，低壓閘極介電層120包括介電常數大於3.9的高k介電材料。低壓閘極介電層120的實例可為氧化鉿（HfO）、氧化鉿矽（HfSiO）、氧化鉿鋁（HfAlO）或氧化鉿鉭（HfTaO）。
中壓電晶體元件1206設置於中壓區103中。高壓電晶體元件142設置於高壓區104內。高壓電晶體元件142具有設置於第二對源極/汲極區144b之間的高壓閘極介電層124上方的高壓閘極電極122。高壓電晶體元件142經配置以在大於低壓電晶體元件140的操作電壓的操作電壓下進行操作。在一些實施例中，高壓閘極電極122包括多晶矽。在一些其他實施例中，高壓閘極電極122可由金屬或金屬合金材料製成。高壓閘極電極122可具有大於低壓閘極電極118的閘極長度及閘極寬度的閘極長度及閘極寬度。高壓閘極電極122可凹陷於基板106中。在一些實施例中，高壓閘極電極122可包括多晶矽材料。在應用中，第二電晶體可為驅動器電晶體、功率電晶體。第二電晶體可為針對低導通電阻及高阻擋電壓設計的側向擴散金屬氧化物半導體（laterally diffused metal oxide semiconductor；LDMOS）電晶體。源極/汲極區144b設置在高壓閘極電極122旁邊，且可不對稱。高壓閘極介電層124可具有大於低壓閘極介電層120的厚度的厚度。在一些實施例中，高壓閘極介電層124的厚度為低壓閘極介電層120的厚度的約2倍至5倍，使得高壓閘極介電層124可支撐更大的崩潰電壓。舉例而言，低壓閘極介電層120可具有介於約30埃（Å）至約100埃的範圍內的厚度，而高壓閘極介電層124可具有介於約150埃至約400埃的範圍內的厚度。如可瞭解，此等尺寸及本文中所論述的其他尺寸可針對不同製程節點按比例縮放。在一些實施例中，中壓電晶體元件1206可具有類似於高壓電晶體元件142但具有更小尺寸的的結構。高壓電晶體元件142可用於驅動記憶胞，且可具有相對較高的操作電壓位準（例如，大於10伏）。舉例而言，中壓電晶體元件1206可為射頻（radio frequency；RF）元件或金屬絕緣體金屬（metal-insulator-metal；MIM）元件，且可具有小於高壓元件的操作電壓位準（例如，大約6伏至10伏）。低壓電晶體元件140可具有小於中壓電晶體元件1206的操作電壓位準，且可為具有小於1.5伏或大約0.9伏至1.1伏的操作電壓位準的核心元件、具有大約1伏至2伏的操作電壓位準的字元線元件或具有大約1.5伏至3伏的操作電壓位準的輸入及輸出（I/O）元件。在一些實施例中，閘極掩蔽結構層128可在高壓閘極電極122的周邊區處設置於基板106上方。犧牲介電層126可設置在閘極掩蔽結構層128與基板106之間。
在邊界區130內，隔離結構108（諸如淺溝渠隔離（shallow trench isolation；STI）結構或深溝渠隔離（deep trench isolation；DTI）結構）設置於基板106的上部部分中。隔離結構108可在高於基板106的上部表面的位置處自具有頂部表面的基板106突出。第一多晶矽部件112可鄰近於隔離結構108設置於基板106的上部表面上。邊界介電層110可直接設置於隔離結構108的頂部表面上。第二多晶矽部件114可直接設置於邊界介電層110上。在一些實施例中，邊界介電層110可為犧牲介電層126的連續部分，且因此邊界介電層110可由高壓區104中的相同材料及相同厚度的犧牲介電層126製成。在一些實施例中，第一多晶矽部件112及第二多晶矽部件114可由相同材料製成。第一多晶矽部件112或第二多晶矽部件114可包括純多晶矽或極其輕度摻雜的多晶矽。在一些實施例中，邊界介電層110可包括諸如二氧化矽的氧化物材料。
仍在邊界區130內，第一多晶矽部件112可具有連續的平坦頂部表面。在一些實施例中，第二多晶矽部件114的頂部表面可包括第一平坦部分132及第二平坦部分134。第一平坦部分132更接近低壓區102，且第二平坦部分134更接近高壓區104。在所示出的實施例中，第一平坦部分132相對於基板106定位為低於第二平坦部分134。在一些實施例中，第一平坦部分132及第二平坦部分134可具有實質上相同的側向長度。第二多晶矽部件114可具有等於第一多晶矽部件112的最大厚度的最大厚度。第二多晶矽部件114的厚度亦可大於或小於第一多晶矽部件112的厚度。在一些實施例中，第二多晶矽部件114及邊界介電層110可設置於隔離結構108的頂部表面的更接近低壓區102的一部分上，同時使隔離結構108的頂部表面的更接近高壓區104的剩餘部分不存在於邊界介電層110中。在一些替代實施例中，第二多晶矽部件114及邊界介電層110可覆蓋邊界區130中的隔離結構108的整個頂部表面。
在一些實施例中，第一層間介電（inter-layer dielectric；ILD）層136圍繞低壓電晶體元件140、高壓電晶體元件142以及邊界結構150設置。第二層間介電（ILD）層138可設置於第一層間介電（ILD）層136上方。第一層間介電（ILD）層136及/或第二層間介電（ILD）層138可包括相同或不同的低k介電層、超低k介電層、極低k介電層及/或二氧化矽層。多個接觸結構中的一或多者可延伸穿過第一層間介電（ILD）層136且耦接至源極/汲極區。在一些實施例中，多個接觸結構152可包括諸如鎢、銅及/或鋁的金屬。
在一些實施例中，低壓閘極電極118及第二多晶矽部件114可具有經對準頂部表面。高壓閘極電極122的頂部表面可低於低壓閘極電極118或第二多晶矽部件114的頂部表面。在一些實施例中，閘極掩蔽結構層128可具有與低壓閘極電極118或第二多晶矽部件114對準的頂部表面。
圖9至圖26示出用於製造包括設置在低壓區與中區或高壓區之間的邊界結構的IC的方法的一些實施例的一系列橫截面視圖900至橫截面視圖2600。
如圖9的橫截面視圖900中所繪示，在一些實施例中，包含低壓區102、中壓區103以及高壓區104的基板106被提供。在各種實施例中，基板106可包括任何類型的半導體主體（例如，矽/CMOS塊體、SiGe、SOI等），諸如半導體晶圓或晶圓上的一或多個晶粒，以及任何其他類型的半導體材料。在一些實施例中，隔離結構108可形成於基板106內。可藉由選擇性地蝕刻基板106以形成由基板106的側壁界定的溝渠，從而形成隔離結構108。隨後用一或多種介電材料（諸如二氧化矽）填充溝渠，從而形成隔離結構108。
如圖10的橫截面視圖1000中所繪示，在一些實施例中，多個溝渠1002、溝渠1004在基板106的上部區中被形成為中壓區103及高壓區104中的閘極溝渠。溝渠1002、溝渠1004可藉由一或多個微影製程，接著是隔離結構108之間的基板106的一或多個蝕刻製程來形成。中壓區103中的溝渠1002可具有小於高壓區104中的溝渠1004的深度的深度。溝渠1002、溝渠1104的深度可具有在例如約70奈米與約150奈米之間的範圍內的深度。儘管圖中未繪示，但基板106隨後可經歷離子植入以將在隔離結構108之間的摻雜區（例如，n型或p型）形成為元件井、源極/汲極區以及其他摻雜結構。
如圖11的橫截面視圖1100中所繪示，在一些實施例中，中壓介電層1102及高壓閘極介電層124沿溝渠1002、溝渠1004被形成。中壓介電層1102及高壓閘極介電層124可由不同熱製程或結合圖案化製程的沈積製程被形成，且可形成有不同厚度。高壓閘極介電層124的厚度可為中壓介電層1102的厚度的約2倍至5倍。中壓介電層1102及高壓閘極介電層124可為諸如二氧化矽層的氧化層，但其他適合的閘極介電材料亦為可適用的。中壓介電層1102及高壓閘極介電層124的厚度取決於應用，範圍介於目前節點的約數奈米（nm）或數十奈米至新興節點的數埃（Å）。
如圖12的橫截面視圖1200中所繪示，在一些實施例中，利用掩膜層1204以及溝渠1002、溝渠1004的填充空間，中壓閘極電極1202及高壓閘極電極122分別被形成於中壓介電層1102及高壓閘極介電層124上，由此形成中壓電晶體元件1206及高壓電晶體元件142。中壓閘極電極1202及高壓閘極電極122經由一或多個沈積製程（例如，化學氣相沈積、物理氣相沈積等）來形成。中壓閘極電極1202及高壓閘極電極122可由經摻雜多晶矽製成。
如圖13的橫截面視圖1300中所繪示，在一些實施例中，第一支撐層202形成於中壓電晶體元件1206及高壓電晶體元件142上方。在一些實施例中，第一支撐層202包括由沈積技術形成的不同材料的堆疊。舉例而言，第一支撐層202可包括設置於犧牲介電層126（例如，犧牲二氧化矽層）上方的CMP保護層的堆疊。CMP保護層的此堆疊的實例可包含閘極掩蔽結構層128（例如，氮化矽層）及薄多晶矽襯裡1302。硬式罩幕層的堆疊可沈積於CMP保護層的堆疊上方。硬式罩幕層的此堆疊的實例可包含第一薄介電襯裡1304（例如，氮化矽襯裡）及設置於第一薄介電襯裡1304（例如，氮化矽襯裡）上方的第二介電層1306（例如，二氧化矽層）。第一支撐層202可更包括設置於硬式罩幕層的堆疊上方的第一多晶矽層1308，且經配置以界定第一支撐層202的所要高度。
如圖14的橫截面視圖1400中所繪示，在一些實施例中，利用掩膜層1402，將第一支撐層202圖案化以藉由一系列的乾式蝕刻製程自低壓區102移除。在一些實施例中，犧牲介電層126可留在低壓區102中。
如圖15的橫截面視圖1500中所繪示，在一些實施例中，第二支撐層204形成於低壓區102中的基板106上方且形成於中壓區103及高壓區104上方的第一支撐層202上方。在一些實施例中，第二支撐層204可包括第二多晶矽層且經沈積至所設計厚度，以在下文所論述的回蝕製程之後界定傾斜側壁的傾斜角。
如圖16的橫截面視圖1600中所繪示，在一些實施例中，第二支撐層204經回蝕以自低壓區102移除，且第一支撐層202及第二支撐層204共同地界定連續且傾斜的側壁204s 。在一些實施例中，對第一支撐層202及第二支撐層204執行一系列毯覆式蝕刻製程。蝕刻製程可包括乾式蝕刻（例如，利用四氟甲烷（CF4）、六氟化硫（SF6）、三氟化氮（NF3）等的電漿蝕刻）。傾斜側壁204s 自底部至頂部朝向高壓區104傾斜，且可具有實質上等於45度或在約30度至約45度的範圍內的傾斜角α。在一些實施例中，傾斜角α是在40度至50度的範圍內。
如圖17的橫截面視圖1700中所繪示，在一些實施例中，低壓閘極前驅體層1702形成於低壓區102中的基板106上方且形成於中壓區103及高壓區104上方的第二支撐層204上方。在一些實施例中，低壓閘極前驅體層1702可包括低壓閘極介電層120（例如，以所述次序堆疊的介面層（interfacial layer；IL）、高k介電層以及阻擋層（例如，氮化鈦））、低壓閘極電極層118'以及硬式罩幕層（例如，堆疊於氮化矽襯裡1704上的二氧化矽層1706，或一或多個堆疊氮化矽及二氧化矽層）。
如圖18的橫截面視圖1800中所繪示，在一些實施例中，將低壓閘極前驅體層1702圖案化以自中壓區103及高壓區104移除，且在低壓區102中留下經變更低壓閘極前驅體層1702'。由於連續且傾斜的側壁，邊界區中的低壓閘極前驅體層1702被完全移除。由此，使來自低壓閘極前驅體層1702的殘留物的污染最小化。
如圖19的橫截面視圖1900中所繪示，在一些實施例中，執行密封製程以保護低壓區102中的經變更低壓閘極前驅體層1702'的側壁。密封層1902可包括氮化矽襯裡，且可藉由共形沈積技術（例如，CVD）沈積於經變更低壓閘極前驅體層1702的側壁上，接著藉由乾式蝕刻製程自側向且傾斜的表面移除。
如圖20的橫截面視圖2000中所繪示，在一些實施例中，執行邊界填充製程以填充低壓區102與中壓區103之間的隙縫。在一些實施例中，多晶矽層2002沈積於經變更低壓閘極前驅體層1702'及第二支撐層204上。多晶矽層2002可共形地被形成且可藉由化學氣相沈積（chemical vapor deposition；CVD）製程被形成，使得可良好地填充低壓區102與中壓區103之間的隙縫。填充層2004（例如，由光阻材料製成）可隨後經塗佈或旋轉塗佈以形成平坦頂部表面。
如圖21的橫截面視圖2100中所繪示，在一些實施例中，執行回蝕製程以移除第二支撐層204及第一支撐層202的一些上部層。多晶矽層2002同時回蝕至與第一支撐層202'的剩餘部分側向地對準的位置。
如圖22的橫截面視圖2200中所繪示，在一些實施例中，將經變更低壓閘極前驅體層1702'圖案化以形成包括低壓閘極介電層120及多晶閘極電極（poly gate electrode）118''的低壓閘極堆疊1702''。將第一支撐層202'的剩餘部分同時圖案化，以分別形成上覆於中壓電晶體元件1206及高壓電晶體元件142的離散部分2202a、離散部分2202b。一對源極/汲極區144a可形成於低壓閘極堆疊1702''的相對側上的基板106中。邊界結構150形成在低壓區102與中壓區103之間。
如圖23的橫截面視圖2300中所繪示，在一些實施例中，第一ILD層136圍繞低壓電晶體元件140被形成。第一ILD層136可形成於低壓電晶體元件140、中壓電晶體元件1206以及高壓電晶體元件142上方，接著進行平坦化製程。平坦化製程可包括化學機械研磨（chemical mechanical polishing；CMP）製程。可在平坦化製程之後暴露閘極掩蔽結構層128。
如圖24的橫截面視圖2400中所繪示，在一些實施例中，隨後可藉由用金屬材料替換多晶閘極電極118''以形成低壓閘極電極118來執行替換閘極製程。可執行形成用於不同元件或相同元件的不同部件的不同金屬組成物以達成所要功函數的一系列沈積及蝕刻製程。
如圖25的橫截面視圖2500中所繪示，在一些實施例中，第二ILD層138形成於第一ILD層136上方。在一些實施例中，第一支撐層202'的剩餘部分的離散部分2202a、離散部分2202b可在形成第二ILD層138之前經圖案化，以形成暴露閘極電極1202、閘極電極122的開口（請參見圖21、22的符號2202a、2202b以及202'）。矽化物層2502可形成於閘極電極1202、閘極電極122的暴露表面上。第二ILD層138亦可填充先前形成的開口且覆蓋閘極電極1202、閘極電極122。
如圖26的橫截面視圖2600中所繪示，在一些實施例中，接觸結構152經形成為穿過觸及閘極電極1202、閘極電極122的上部表面的第二ILD層138。接觸結構152可藉由選擇性地蝕刻第二ILD層138及/或第一ILD層136以形成開口（例如，使經圖案化光阻罩幕處於適當位置），且藉由隨後將導電材料沈積於開口內來形成。在一些實施例中，例如，導電材料可包括鎢（W）或氮化鈦（TiN）。
圖27示出用於製造包括低壓區與高壓區之間的邊界結構的IC的方法2700的一些實施例的流程圖。
儘管結合圖9至圖26描述方法2700，但應瞭解，方法2700不限於此類結構，而是替代地可單獨作為獨立於所述結構的方法。此外，儘管在本文中將所揭露的方法（例如，方法2700）示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義解釋此類動作或事件的所示出次序。舉例而言，除了本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，可能需要並非所有的所示出動作來實施本文中的描述的一或多個態樣或實施例。此外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。
在動作2702中，包含低壓區及高壓區的基板被提供。在一些實施例中，隔離結構可形成於低壓區與高壓區之間的基板內。圖9示出對應於動作2702的橫截面視圖900的一些實施例。
在動作2704中，在基板的上部區中將溝渠形成為高壓區中的閘極溝渠。圖10示出對應於動作2704的橫截面視圖1000的一些實施例。
在動作2706中，高壓閘極介電層沿溝渠被形成。隨後高壓閘極電極形成於填充閘極溝渠的空間的高壓閘極介電層上。圖11至圖12示出對應於動作2706的橫截面視圖1100、橫截面視圖1200的一些實施例。
在動作2708中，第一支撐層被形成且圖案化，以自低壓區移除且留在高壓區中。圖13至圖14示出對應於動作2708的橫截面視圖1300、橫截面視圖1400的一些實施例。
在動作2710中，第二支撐層被形成且圖案化，以自低壓區移除且留在高壓區中的第一支撐層上方。第一支撐層及第二支撐層共同地界定連續且傾斜的側壁。圖15至圖16示出對應於動作2710的橫截面視圖1500、橫截面視圖1600的一些實施例。
在動作2712中，低壓閘極前驅體層被形成於低壓區中的基板上方且形成於高壓區上方的第二支撐層上方。隨後將低壓閘極前驅體層圖案化以自高壓區移除，且在低壓區中留下經圖案化低壓閘極前驅體層。歸因於連續且傾斜的側壁，自邊界區完全移除低壓閘極前驅體層1702。圖17至圖18示出對應於動作2712的橫截面視圖1700、橫截面視圖1800的一些實施例。
在動作2714中，閘極介電物質及閘極電極經圖案化以形成低壓元件。邊界結構形成在低壓區與高壓區之間。圖19至圖22示出對應於動作2714的橫截面視圖1900至橫截面視圖2200的一些實施例。
在動作2716中，在一些實施例中，替換閘極製程隨後可藉由用金屬材料替換閘極電極來執行。圖23至圖24示出對應於動作2716的橫截面視圖2300、橫截面視圖2400的一些實施例。
在動作2718中，形成矽化物層及接觸結構。圖25至圖26示出對應於動作2718的橫截面視圖2500、橫截面視圖2600的一些實施例。
圖28示出用於製造包括低壓區與高壓區之間的邊界結構的IC的方法2800的一些替代實施例的流程圖。
儘管結合圖2至圖8描述方法2800，但應瞭解，方法2800不限於此類結構，而是替代地可單獨作為獨立於所述結構的方法。此外，雖然在本文中將所揭露的方法（例如，方法2800）示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義解釋此類動作或事件的所示出次序。舉例而言，除了本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，可能需要並非所有的所示出動作來實施本文中的描述的一或多個態樣或實施例。此外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。
在動作2802中，包含低壓區及高壓區的基板被提供。在一些實施例中，隔離結構可形成於低壓區與高壓區之間的基板內。第一支撐層形成於隨後高壓區中的高壓電晶體元件上方。第二支撐層形成於高壓區中的第一支撐層上方，使得在低壓區中存在不同於下部部分的高度。圖2示出對應於動作2802的橫截面視圖200的一些實施例。
在動作2804中，執行蝕刻製程以形成傾斜側壁。傾斜側壁自底部至頂部朝向高壓區傾斜，且可具有實質上等於45度或在約30度至約45度的範圍內的傾斜角α。圖3示出對應於動作2804的橫截面視圖300的一些實施例。
在動作2806中，在低壓區中的基板上方及在高壓區中的第二支撐層上形成低壓閘極前驅體層的堆疊。低壓閘極前驅體層可包括低壓閘極電極層、低壓閘極介電層以及掩蔽層。隨後，將低壓閘極前驅體層圖案化以自高壓區移除，且在低壓區中留下經變更低壓閘極前驅體層。歸因於連續且傾斜的側壁，自邊界區完全移除低壓閘極前驅體層。圖4至圖5示出對應於動作2806的橫截面視圖400、橫截面視圖500的一些實施例。
在動作2808中，執行邊界填充製程以填充低壓區與高壓區之間的隙縫。在一些實施例中，形成共形層及填充層以填充隙縫。圖6示出對應於動作2808的橫截面視圖600的一些實施例。
在動作2810中，執行圖案化製程以在低壓區中形成低壓電晶體元件、在邊界區中形成邊界結構以及在高壓區中形成閘極掩蔽結構層。一對源極/汲極區可形成於低壓閘極堆疊的相對側上的基板中。圖7示出對應於動作2810的橫截面視圖700的一些實施例。
在動作2812中，ILD層經形成為上覆於低壓區中的低壓電晶體元件、邊界區中的邊界結構以及高壓區中的閘極掩蔽結構層。接觸結構經形成為穿過觸及低壓電晶體元件及高壓電晶體元件的ILD層。圖8示出對應於動作2812的橫截面視圖800的一些實施例。
因此，本揭露是關於一種邊界區的邊界結構界定在低壓區與高壓區之間的積體電路（IC）及一種形成方法，且所述積體電路提供小尺寸及高效能以及形成方法。
在一些實施例中，本揭露涉及一種積體電路。所述積體電路包括基板，所述基板包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區。隔離結構設置於基板的邊界區中。第一多晶矽部件設置於在隔離結構旁邊的基板上方。邊界介電層設置於隔離結構上。第二多晶矽部件設置於犧牲介電層上。
在其他實施例中，本揭露是關於一種形成積體電路的方法。所述方法包括提供基板，所述基板包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區。支撐層形成於高壓區中的基板上方。支撐層在邊界區中具有傾斜側壁，所述側壁自底部至頂部朝向高壓區傾斜。在低壓區中的基板上方及在高壓區中的支撐層上形成低壓閘極前驅體層的堆疊。將低壓閘極前驅體層的堆疊圖案化，以在低壓區中形成經變更低壓閘極前驅體層。當形成經變更低壓閘極前驅體層時，自邊界區及高壓區移除低壓閘極前驅體層的堆疊。
在又其他實施例中，本揭露是關於一種形成積體電路的方法。所述方法包括提供基板，所述基板包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區。在高壓區中的基板上方形成且圖案化第一支撐層。在低壓區中的基板上方及在高壓區中的第一支撐層上形成第二支撐層；對第二支撐層及第一支撐層執行蝕刻製程，以自低壓區移除第二支撐層且以在邊界區中形成傾斜側壁。低壓閘極前驅體層的堆疊形成於低壓區中的基板上方及高壓區中的第一支撐層上方。將低壓閘極前驅體層的堆疊圖案化，以在低壓區中形成低壓電晶體元件。前文概述若干實施例的特徵，使得所屬領域中具有通常知識者可更佳地理解本揭露的態樣。
所屬領域中具有通常知識者應瞭解，其可易於使用本揭露作為設計或修改用於實現本文中所引入的實施例的相同目的及/或達成相同優點的其他方法及結構的基礎。所屬領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具有通常知識者可在不脫離本揭露的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100:積體電路 102:低壓區 103:中壓區 104:高壓區 106:基板 108:隔離結構 110:邊界介電層 112:第一多晶矽部件 114:第二多晶矽部件 118:低壓閘極電極 118':低壓閘極電極層 118'':多晶閘極電極 120、120':低壓閘極介電層 122:高壓閘極電極 124:高壓閘極介電層 126:犧牲介電層 128:閘極掩蔽結構層 130:邊界區 132:第一平坦部分 134:第二平坦部分 136:第一層間介電層 138:第二層間介電層 140:低壓電晶體元件 142:高壓電晶體元件 144、144a、144b:源極/汲極區 150:邊界結構 152:接觸結構 200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600:橫截面視圖 202、202':第一支撐層 204:第二支撐層204s: 傾斜側壁 402'、502:掩蔽層 802:層間介電層 1002、1004:溝渠 1102:中壓介電層 1202:中壓閘極電極 1206:中壓電晶體元件 1302:薄多晶矽襯裡 1304:第一薄介電襯裡 1306:第二介電層 1308:第一多晶矽層 2502:矽化物層 1204、1402:掩膜層 1702、1702':低壓閘極前驅體層 1702'':低壓閘極堆疊 1704:氮化矽襯裡 1706:二氧化矽層 1902:密封層 2002:共形多晶矽層 2004:填充層 2202a、2202b:離散部分 2700、2800:方法 2702、2704、2706、2708、2710、2712、2714、2716、2718、2802、2804、2806、2808、2810、2812:動作 α:傾斜角
結合隨附圖式閱讀以下詳細描述時會最佳地理解本揭露的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1示出包括界定在低壓區與高壓區之間的邊界區的積體電路（IC）的一些實施例的橫截面視圖。 圖2至圖8示出用於製造包括界定在低壓區與高壓區之間的邊界區的IC的方法的一些實施例的一系列橫截面視圖。 圖9至圖26示出用於製造包括界定在低壓區與高壓區之間的邊界區的IC的方法的一些替代實施例的一系列橫截面視圖。 圖27示出用於製造包括界定在低壓區與高壓區之間的邊界區的IC的方法的一些實施例的流程圖。 圖28示出用於製造包括界定在低壓區與高壓區之間的邊界區的IC的方法的一些替代實施例的流程圖。
100:積體電路
102:低壓區
103:中壓區
104:高壓區
106:基板
108:隔離結構
110:邊界介電層
112:第一多晶矽部件
114:第二多晶矽部件
118:低壓閘極電極
120:低壓閘極介電層
122:高壓閘極電極
124:高壓閘極介電層
126:犧牲介電層
128:閘極掩蔽結構層
130:邊界區
132:第一平坦部分
134:第二平坦部分
136:第一層間介電層
138:第二層間介電層
140:低壓電晶體元件
142:高壓電晶體元件
144a、144b:源極/汲極區
150:邊界結構
152:接觸結構
1206:中壓電晶體元件

Claims (20)

  1. 一種積體電路，包括： 基板，包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區； 隔離結構，設置於所述基板的所述邊界區中； 第一多晶矽部件，設置於在所述隔離結構旁邊的所述基板上方； 邊界介電層，設置於所述隔離結構上；以及 第二多晶矽部件，設置於所述邊界介電層上。
  2. 如請求項1所述的積體電路，更包括： 第一電晶體元件，設置於所述低壓區內且具有設置於第一閘極介電層上方的第一閘極電極； 第二電晶體元件，設置於所述高壓區內且具有設置於第二閘極介電層上方的第二閘極電極，所述第二電晶體元件經配置以在大於所述第一電晶體元件的操作電壓的操作電壓下進行操作。
  3. 如請求項2所述的積體電路，更包括： 閘極掩蔽結構，設置於所述第二閘極電極的周邊區處，其中所述閘極掩蔽結構具有與所述第二多晶矽部件的頂部表面共平面的頂部表面。
  4. 如請求項3所述的積體電路，更包括： 犧牲介電層，設置在所述閘極掩蔽結構與所述基板之間； 其中所述邊界介電層是所述犧牲介電層的連續部分，且其中所述邊界介電層由所述高壓區中的相同材料及相同厚度的所述犧牲介電層製成。
  5. 如請求項2所述的積體電路，其中所述第一閘極電極包括金屬閘極電極，所述金屬閘極電極使所述第一閘極電極的側壁及底部表面由高k介電層覆蓋。
  6. 如請求項2所述的積體電路，其中所述第二閘極電極凹陷於低於所述基板的頂部表面的位置中。
  7. 如請求項2所述的積體電路，其中所述第一閘極電極具有與所述第二多晶矽部件的頂部表面共平面的頂部表面。
  8. 如請求項1所述的積體電路，其中所述第二多晶矽部件包括接近所述低壓區的第一平坦上部表面及接近所述高壓區的第二平坦上部表面，其中所述第一平坦上部表面相對於所述基板位於低於所述第二平坦上部表面的位置處。
  9. 如請求項1所述的積體電路，更包括第一層間介電層，設置於所述第一多晶矽部件上方且具有與所述第二多晶矽部件的頂部表面對準的頂部表面。
  10. 如請求項1所述的積體電路，其中所述第二多晶矽部件及所述邊界介電層設置於所述隔離結構的頂部表面的接近所述低壓區的一部分上，同時使得所述隔離結構的頂部表面的接近所述高壓區的剩餘部分不存在於所述邊界介電層中。
  11. 一種形成積體電路的方法，包括： 提供基板，所述基板包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區； 在所述高壓區中的所述基板上方形成支撐層，其中所述支撐層在所述邊界區中具有傾斜側壁，所述側壁自底部至頂部朝向所述高壓區傾斜； 在所述低壓區中的所述基板上方及所述高壓區中的所述支撐層上形成低壓閘極前驅體層的堆疊；以及 將所述低壓閘極前驅體層的堆疊圖案化，以在所述低壓區中形成經變更低壓閘極前驅體層， 其中當形成所述經變更低壓閘極前驅體層時，所述低壓閘極前驅體層的堆疊自所述邊界區及所述高壓區被移除。
  12. 如請求項11所述的形成積體電路的方法，其中所述低壓閘極前驅體層的堆疊藉由至少沈積低壓閘極介電層、位於所述低壓閘極介電層上方的低壓閘極電極層以及位於所述低壓閘極電極層上方的掩蔽層來形成。
  13. 如請求項11所述的形成積體電路的方法，其中所述傾斜側壁具有介於40度至50度的範圍內的傾斜角。
  14. 如請求項11所述的形成積體電路的方法，其中形成所述支撐層包括： 在所述高壓區中形成且圖案化第一支撐層； 在所述低壓區中的所述基板上方及所述高壓區中的所述第一支撐層上方形成第二支撐層；以及 執行回蝕製程以移除所述第二支撐層的上部部分，且由所述第二支撐層的下部部分及所述第一支撐層共同地形成所述傾斜側壁。
  15. 如請求項11所述的形成積體電路的方法，其中： 在形成所述支撐層之前，高壓元件形成於所述高壓區中；以及 對所述支撐層進行蝕刻及圖案化，從而留下上覆且保護所述高壓元件的下部部分。
  16. 如請求項11所述的形成積體電路的方法，更包括： 在所述經變更低壓閘極前驅體層與所述支撐層的所述傾斜側壁之間的所述邊界區的隙縫中形成共形層及填充層； 對所述填充層及所述共形層執行回蝕製程；以及 執行圖案化製程以在所述低壓區中形成低壓電晶體元件且在所述邊界區中形成邊界結構。
  17. 一種形成積體電路的方法，包括： 提供基板，所述基板包括低壓區、高壓區以及界定在所述低壓區與所述高壓區之間的邊界區； 在所述高壓區中的所述基板上方形成且圖案化第一支撐層； 在所述低壓區中的所述基板上方及所述高壓區中的所述第一支撐層上形成第二支撐層； 對所述第二支撐層及所述第一支撐層執行蝕刻製程，以自所述低壓區移除所述第二支撐層，且在所述邊界區中形成傾斜側壁； 在所述低壓區中的所述基板上方及所述高壓區中的所述第一支撐層上方形成低壓閘極前驅體層的堆疊；以及 將所述低壓閘極前驅體層的堆疊圖案化，以在所述低壓區中形成低壓電晶體元件。
  18. 如請求項17所述的形成積體電路的方法，其中所述低壓閘極前驅體層的堆疊包括設置於所述基板上方的高k介電層及設置於所述高k介電層上方的多晶閘極電極層。
  19. 如請求項18所述的形成積體電路的方法，更包括： 利用金屬閘極電極移除且替換所述多晶閘極電極層。
  20. 如請求項17所述的形成積體電路的方法，其中所述第一支撐層藉由將閘極掩蔽結構層沈積於所述基板上方、將硬式罩幕層沈積於所述閘極掩蔽結構層上方及將第一多晶矽層沈積於所述硬式罩幕層上方來形成。
TW109122873A 2020-02-21 2020-07-07 積體電路以及形成積體電路的方法 TWI796580B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/797,334 2020-02-21
US16/797,334 US11410999B2 (en) 2020-02-21 2020-02-21 Boundary design for high-voltage integration on HKMG technology

Publications (2)

Publication Number Publication Date
TW202133434A true TW202133434A (zh) 2021-09-01
TWI796580B TWI796580B (zh) 2023-03-21

Family

ID=77318734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109122873A TWI796580B (zh) 2020-02-21 2020-07-07 積體電路以及形成積體電路的方法

Country Status (3)

Country Link
US (3) US11410999B2 (zh)
CN (1) CN113299649A (zh)
TW (1) TWI796580B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814340B (zh) * 2021-12-09 2023-09-01 友達光電股份有限公司 半導體裝置及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755729B (zh) * 2020-05-08 2022-02-21 力晶積成電子製造股份有限公司 積體電路及其製造方法
CN113690173B (zh) * 2021-09-07 2024-04-05 长江存储科技有限责任公司 三维存储器及其制备方法
US20230299164A1 (en) * 2022-03-16 2023-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508048B2 (en) * 2003-01-16 2009-03-24 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
KR101015532B1 (ko) * 2008-10-06 2011-02-21 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8847319B2 (en) * 2012-03-09 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for multiple gate dielectric interface and methods
US10332882B2 (en) * 2013-12-30 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having protective structure over shallow trench isolation region and fabricating method thereof
US10134748B2 (en) * 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory
DE102017125541B4 (de) * 2017-06-30 2020-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Speicherzellenbereich und Schaltungsbereichen sowie Verfahren zu deren Herstellung
US10553583B2 (en) * 2017-08-28 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Boundary region for high-k-metal-gate(HKMG) integration technology
DE102019113208B4 (de) * 2018-06-26 2022-08-25 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte Schaltung mit Grabengate-Hochvolttransistor für einen eingebetteten Speicher und Verfahren zu deren Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814340B (zh) * 2021-12-09 2023-09-01 友達光電股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20220352161A1 (en) 2022-11-03
TWI796580B (zh) 2023-03-21
US11855091B2 (en) 2023-12-26
US11410999B2 (en) 2022-08-09
US20210265344A1 (en) 2021-08-26
CN113299649A (zh) 2021-08-24
US20240088154A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11832448B2 (en) Inter-digitated capacitor in flash technology
US11302691B2 (en) High voltage integration for HKMG technology
TWI796580B (zh) 積體電路以及形成積體電路的方法
TWI415263B (zh) 半導體裝置及其製造方法
US9831262B2 (en) Embedded HKMG non-volatile memory
US10991693B2 (en) Boundary region for high-k-metal-gate (HKMG) integration technology
CN107808849B (zh) 半导体元件及其制作方法
US9842848B2 (en) Embedded HKMG non-volatile memory
US9876021B2 (en) Embedded HKMG non-volatile memory
KR20190003343A (ko) 게이트 구조물 및 그 방법
US20200006531A1 (en) Method and device for forming cut-metal-gate feature
KR102611247B1 (ko) 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법
TW202339000A (zh) 半導體元件及其製作方法
US20230246030A1 (en) Semiconductor structure and forming method thereof