TW202133179A

TW202133179A - 記憶體操作條件檢查方法

Info

Publication number: TW202133179A
Application number: TW109106525A
Authority: TW
Inventors: 林正隆; 梁萬棟
Original assignee: 森富科技股份有限公司
Priority date: 2020-02-27
Filing date: 2020-02-27
Publication date: 2021-09-01
Also published as: TWI707356B

Abstract

一種記憶體操作條件檢查方法，由一記憶體操作條件檢查裝置來實施，可使主機板上中央處理單元（central processing unit, CPU）通過設置在數個待測記憶體模組（device under test, DUT）之輸入電壓（VDD、VDDQ與VPP）供應端子的量測單元回饋的電壓量測值，可更精確的調整提供給各待測記憶體模組正確的供應電壓，使中央處理單元能發揮最高效率，藉以VDD、VDDQ與VPP三個操作電壓解決記憶體電源電壓偏離的問題，從而能在量產測試的時候，可精確地調整輸入至各待測記憶體模組端之正確的供應電壓，以達到一致性的校正。

Description

記憶體操作條件檢查方法

本發明係有關於一種記憶體操作條件檢查方法，尤指涉及一種以 VDD、VDDQ與VPP三個操作電壓解決記憶體電源電壓偏離的問題，可更精確的調整提供給各待測記憶體模組正確的供應電壓，使中央處理單元能發揮最高效率，特別係指能在量產測試的時候，可精確地調整輸入至各待測記憶體模組端之正確的供應電壓，以達到一致性的校正者。

諸如一動態隨機存取記憶體（dynamic random access memory, DRAM）之一半導體裝置中，其記憶體晶粒可經安裝於一主機板上，並自一中央處理器（central processing unit, CPU）接收一電力供應，可將外部供應之電力傳遞至一電源管理電路（power management circuit, PMC），由其管理供應至記憶體系統之組件之電力。可將電力供應至在不同電壓下且具有不同電流需要之不同組件。於其中，主機板上的電源供應端子VDD與 VDDQ通常是相等的值（1.2 V），且在一般的使用中都是把VDDQ與VDD合成一個電源使用。

然而，歸因於來自程序變動、末端的負載電壓等之影響，電源之電壓可能偏離電源管理電路中脈衝寬度調變（pulse width modulation, PWM）單元所設定之數值。

鑑於實際上自電源管理電路端輸出來的電力電源，到達至記憶體端接收的這一段路徑會產生無可避免的電壓偏離，使得真正到達記憶體端的值不得而知，現有技術亦無對此進行量測，即便PWM本身會產生回饋電壓，但也僅能得知剛輸出去的設定值，惟來到末端的記憶體接收時值已經被影響，在操作的時候已經被末端的負載電壓偏離，因此無法正確得知每一記憶體本身的耗電量。

爰此，針對習知技藝並未對從電源管理電路輸出至記憶體輸入端的電壓值進行量測以補償電源電壓偏離之缺失，故，一般習用者係無法符合使用者於實際使用時精確地調整輸入至各記憶體端之正確的電壓值而達到一致性的校正之所需。

本發明之主要目的係在於，克服習知技藝所遭遇之上述問題並提供一種可更精確的調整提供給各待測記憶體模組正確的供應電壓，使中央處理單元能發揮最高效率，藉以VDD、VDDQ與VPP三個操作電壓解決記憶體電源電壓偏離的問題，從而能在量產測試的時候，可精確地調整輸入至各待測記憶體模組端之正確的供應電壓，以達到一致性的校正之記憶體操作條件檢查方法。

本發明之另一目的係在於，提供一種可精確監控操作中的參考電壓（VREF）與其他參數，通過快速改變操作條件，可快速改變基本輸出入系統（Basic Input and Output System, BIOS）頻率與延遲時間（CAS latency, CL）設定，從而能有效地進行各種條件下的操作能力測試之記憶體操作條件檢查方法。

為達以上之目的，本發明係一種記憶體操作條件檢查方法，由一記憶體操作條件檢查裝置來實施，該方法包含下列步驟：步驟一：經由一電源管理晶片（power management integrated circuit, PMIC）提供數個原始供應電壓至數個待測記憶體模組（device under test, DUT），其中各該待測記憶體模組皆安裝於一主機板上並與該電源管理晶片連接，每一待測記憶體模組包含一第一輸入電壓（VDD）供應端子、一第二輸入電壓（VDDQ）供應端子、及一第三輸入電壓（VPP）供應端子，各該原始供應電壓係輸入至各該待測記憶體模組之第一至第三輸入電壓供應端子，且各該原始供應電壓包括VDD、VDDQ與VPP；步驟二：啟用耦接至各該待測記憶體模組之第一至第三輸入電壓供應端子的一量測單元，其中每一量測單元包含耦接至該第一輸入電壓供應端子之一第一量測元件、耦接至該第二輸入電壓供應端子之一第二量測元件、及耦接至該第三輸入電壓供應端子之一第三量測元件；步驟三：利用各該量測單元測量各該待測記憶體模組之第一至第三輸入電壓供應端子的輸入電壓與電流，以產生對應之當前供應電壓並回饋至一中央處理單元（central processing unit, CPU）；步驟四：該中央處理單元將各該量測單元回饋之各該當前供應電壓與各該原始供應電壓進行比對，並根據比對結果產生對應之補償電壓；以及步驟五：針對與該補償電壓有關之待測記憶體模組，該中央處理單元通過該電源管理晶片控制提供該補償電壓給對應之待測記憶體模組進行補償，從而能精確地調整輸入至各該待測記憶體模組端之正確的供應電壓。

於本發明上述實施例中，該中央處理單元係分別與各該待測記憶體模組、該電源管理晶片及各該量測單元連接，而該電源管理晶片係與各該待測記憶體模組連接。

於本發明上述實施例中，該中央處理單元內建有一儲存元件，可透過軟體之方式來管理該電源管理晶片控制提供給各該待測記憶體模組之原始供應電壓，以及提供該補償電壓給對應之待測記憶體模組。

於本發明上述實施例中，各該量測單元為數位萬用電表（digital multimeter, DMM）。

於本發明上述實施例中，該第一至第三量測元件分別施加一電阻值測量對應耦接之第一至第三輸入電壓供應端子的輸入電壓與電流，根據該電阻值中間偏壓的變化以產生對應之當前供應電壓。

於本發明上述實施例中，該電阻值係為8～12毫歐姆（mΩ）。

請參閱『第１圖及第２圖』所示，係分別為本發明之流程示意圖、及本發明之方塊示意圖。如圖所示：本發明係一種記憶體操作條件檢查方法，由一記憶體操作條件檢查裝置來實施，其包括數個待測記憶體模組（device under test, DUT）１、一電源管理晶片（power management integrated circuit, PMIC）２、數個量測單元３以及一中央處理單元（central processing unit, CPU）４所構成。該記憶體操作條件檢查方法包含下列步驟：步驟一s1：經由該電源管理晶片２提供數個原始供應電壓至數個待測記憶體模組１，其中各該待測記憶體模組１皆安裝於一主機板上並與該電源管理晶片２連接，每一待測記憶體模組１包含一第一輸入電壓（VDD）供應端子１１、一第二輸入電壓（VDDQ）供應端子１２、及一第三輸入電壓（VPP）供應端子１３，各該原始供應電壓係輸入至各該待測記憶體模組１之第一至第三輸入電壓供應端子１１～１３，且各該原始供應電壓包括VDD、VDDQ與VPP。步驟二s2：啟用耦接至各該待測記憶體模組１之第一至第三輸入電壓供應端子１１～１３的各該量測單元３，其中每一量測單元３包含耦接至該第一輸入電壓供應端子１１之一第一量測元件３１、耦接至該第二輸入電壓供應端子１２之一第二量測元件３２、及耦接至該第三輸入電壓供應端子１３之一第三量測元件３３。步驟三s3：利用各該量測單元３測量各該待測記憶體模組１之第一至第三輸入電壓供應端子１１～１３的輸入電壓與電流，以產生對應之當前供應電壓並回饋至該中央處理單元４，其中該中央處理單元４係分別與各該待測記憶體模組１、該電源管理晶片２及各該量測單元３連接，其內建有一儲存元件４１，可透過軟體之方式來管理該電源管理晶片２控制提供給各該待測記憶體模組１之原始供應電壓。步驟四s4：該中央處理單元４將各該量測單元３回饋之各該當前供應電壓與各該原始供應電壓進行比對，並根據比對結果產生對應之補償電壓。步驟五s5：針對與該補償電壓有關之待測記憶體模組１，該中央處理單元４通過該儲存元件４１管理該電源管理晶片２控制提供該補償電壓給對應之待測記憶體模組１進行補償，從而能精確地調整輸入至各該待測記憶體模組１端之正確的供應電壓。如是，藉由上述揭露之流程構成一全新之記憶體操作條件檢查方法。

當運用時，本發明為了更精確量測每一待測記憶體模組１的耗電量，係將傳統主機板上通常合在一起的操作電壓VDD與VDDQ分開，根據各該待測記憶體模組１的VDD、VDDQ與VPP三個分開的第一至第三輸入電壓供應端子１１～１３去量測其輸入電壓與電流。於一較佳實施例中，本發明係設置數個量測單元３，例如：數位萬用電表（digital multimeter, DMM）。各該量測單元３係在主機板上從最靠近各該待測記憶體模組１端的第一至第三輸入電壓供應端子１１～１３上對應耦接三個量測用的第一至第三量測元件３１～３３，藉此測量供應至末端各該待測記憶體模組１之第一至第三輸入電壓供應端子１１～１３的輸入電壓與電流，以產生對應的當前供應電壓。於本實施例中，雖是使用數位萬用電表作為量測單元３之描述。然而，上述量測單元３類型，僅是列舉目前主流的量測電流的元件為例，而其他未及載明而具相同或相似功能者，亦應視為本發明涵蓋之範圍。

上述量測單元３係以該第一至第三量測元件３１～３３分別施加一8～12毫歐姆（mΩ）的電阻值測量對應耦接之第一至第三輸入電壓供應端子１１～１３的輸入電壓與電流，根據該電阻值中間偏壓的變化以產生對應之當前供應電壓，各該量測單元３再將此量測所得的當前供應電壓回傳給中央處理單元４，該中央處理單元４根據先前設定該電源管理晶片２供應給各該待測記憶體模組１之原始供應電壓（例如：1.2 V），比對各該量測單元３回傳所得的各該待測記憶體模組１之當前供應電壓（例如：1.19 V），得知供應電壓從該電源管理晶片２輸出端來到各該待測記憶體模組１輸入端這一路徑之間產生的電壓偏離數值（ΔV=1.2-1.19=0.01）後，產生一對應的補償電壓（例如：0.01 V）。該中央處理單元４再通過儲存元件４１控制該電源管理晶片２針對與該補償電壓有關之待測記憶體模組１進行補償，根據電壓所需調高或調低作校正。傳統方法並無此技術，本發明的主機板通過上述量測值的回饋，可更精確的調整提供給各該待測記憶體模組１正確的供應電壓，使該中央處理單元４能發揮最高效率，以這三個操作電壓VDD、VDDQ與VPP解決記憶體電源電壓偏離的問題，從而能在量產測試的時候，可精確地調整輸入至各待測記憶體模組端之正確的供應電壓，以達到一致性的校正。

藉此，本發明可精確監控操作中的參考電壓（VREF）與其他參數，通過快速改變操作條件，可快速改變基本輸出入系統（Basic Input and Output System, BIOS）頻率與延遲時間（CAS latency, CL）設定，從而能有效地進行各種條件下的操作能力測試。

綜上所述，本發明係一種記憶體操作條件檢查方法，可有效改善習用之種種缺點，主機板上中央處理單元通過設置在各待測記憶體模組之輸入電壓（VDD、VDDQ與VPP）供應端子的量測單元回饋的電壓量測值，可更精確的調整提供給各待測記憶體模組正確的供應電壓，使中央處理單元能發揮最高效率，藉以VDD、VDDQ與VPP三個操作電壓解決記憶體電源電壓偏離的問題，從而能在量產測試的時候，可精確地調整輸入至各待測記憶體模組端之正確的供應電壓，以達到一致性的校正，進而使本發明之產生能更進步、更實用、更符合使用者之所須，確已符合發明專利申請之要件，爰依法提出專利申請。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍；故，凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效變化與修飾，皆應仍屬本發明專利涵蓋之範圍內。

１:待測記憶體模組１１:第一輸入電壓供應端子１２:第二輸入電壓供應端子１３:第三輸入電壓供應端子２:電源管理晶片３:量測單元３１:第一量測元件３２:第二量測元件３３:第三量測元件４:中央處理單元４１:儲存元件 s1～s5:步驟一～步驟五

第１圖，係本發明之流程示意圖。第２圖，係本發明之方塊示意圖。

1:待測記憶體模組

11:第一輸入電壓供應端子

12:第二輸入電壓供應端子

13:第三輸入電壓供應端子

2:電源管理晶片

3:量測單元

31:第一量測元件

32:第二量測元件

33:第三量測元件

4:中央處理單元

41:儲存元件

Claims

一種記憶體操作條件檢查方法，由一記憶體操作條件檢查裝置來實施，該方法包含下列步驟：步驟一：經由一電源管理晶片（power management integrated circuit, PMIC）提供數個原始供應電壓至數個待測記憶體模組（device under test, DUT），其中各該待測記憶體模組皆安裝於一主機板上，每一待測記憶體模組包含一第一輸入電壓（VDD）供應端子、一第二輸入電壓（VDDQ）供應端子、及一第三輸入電壓（VPP）供應端子，各該原始供應電壓係輸入至各該待測記憶體模組之第一至第三輸入電壓供應端子，且各該原始供應電壓包括VDD、VDDQ與VPP；步驟二：啟用耦接至各該待測記憶體模組之第一至第三輸入電壓供應端子的一量測單元，其中每一量測單元包含耦接至該第一輸入電壓供應端子之一第一量測元件、耦接至該第二輸入電壓供應端子之一第二量測元件、及耦接至該第三輸入電壓供應端子之一第三量測元件；步驟三：利用各該量測單元測量各該待測記憶體模組之第一至第三輸入電壓供應端子的輸入電壓與電流，以產生對應之當前供應電壓並回饋至一中央處理單元（central processing unit, CPU）；步驟四：該中央處理單元將各該量測單元回饋之各該當前供應電壓與各該原始供應電壓進行比對，並根據比對結果產生對應之補償電壓；以及步驟五：針對與該補償電壓有關之待測記憶體模組，該中央處理單元通過該電源管理晶片控制提供該補償電壓給對應之待測記憶體模組進行補償，從而能精確地調整輸入至各該待測記憶體模組端之正確的供應電壓。
依申請專利範圍第１項所述之記憶體操作條件檢查方法，其中，該中央處理單元係分別與各該待測記憶體模組、該電源管理晶片及各該量測單元連接，而該電源管理晶片係與各該待測記憶體模組連接。
依申請專利範圍第１項所述之記憶體操作條件檢查方法，其中，該中央處理單元內建有一儲存元件，可透過軟體之方式來管理該電源管理晶片控制提供給各該待測記憶體模組之原始供應電壓，以及提供該補償電壓給對應之待測記憶體模組。
依申請專利範圍第１項所述之記憶體操作條件檢查方法，其中，該量測單元為數位萬用電表（digital multimeter, DMM）。
依申請專利範圍第１項所述之記憶體操作條件檢查方法，其中，該第一至第三量測元件分別施加一電阻值測量對應耦接之第一至第三輸入電壓供應端子的輸入電壓與電流，根據該電阻值中間偏壓的變化以產生對應之當前供應電壓。
依申請專利範圍第５項所述之記憶體操作條件檢查方法，其中，該電阻值係為8～12毫歐姆（mΩ）。