TW202127457A - 記憶體元件 - Google Patents

記憶體元件 Download PDF

Info

Publication number
TW202127457A
TW202127457A TW109112204A TW109112204A TW202127457A TW 202127457 A TW202127457 A TW 202127457A TW 109112204 A TW109112204 A TW 109112204A TW 109112204 A TW109112204 A TW 109112204A TW 202127457 A TW202127457 A TW 202127457A
Authority
TW
Taiwan
Prior art keywords
fuse unit
transistor
fuse
read
bit line
Prior art date
Application number
TW109112204A
Other languages
English (en)
Inventor
張盟昇
黃家恩
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202127457A publication Critical patent/TW202127457A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

記憶體元件包含具有多個反熔絲單元的反熔絲單元陣列，多個反熔絲單元中的每一個具有第一電晶體和連接到第一電晶體的第二電晶體。第一電晶體的第一端子連接到位元線，且位元線是形成於第一電晶體和第二電晶體的基底中的埋入軌。

Description

記憶體元件
本發明實施例是有關於一種記憶體元件。
本公開基本上是有關於標準單元佈局，且確切地說，是有關於在反熔絲單元的標準單元佈局中於程式化操作和讀取操作期間減小電阻。
積體電路廣泛用於各種應用中。設計積體電路是一個多步驟的過程。具體來說，積體電路的設計始於對積體電路所需功能的描述。根據功能說明，設計了電晶體級電路並研發了定義電路中的各種電晶體的連線性的網表（netlist）。網表可經類比並測試以驗證電路實施所需功能性以及預測指令引數。根據網表，創建電路的標準單元佈局。標準單元佈局包含放置來自標準單元庫的標準元件且展示所述單元如何互連。反熔絲存儲單元是一種類型的標準元件。然而，如今的反熔絲存儲單元在其配置方式上有局限性。
本發明實施例提供一種記憶體元件，包含具有多個反熔絲單元的反熔絲單元陣列。多個反熔絲單元中的每一個具有第一電晶體以及連接到第一電晶體的第二電晶體。第一電晶體的第一端子連接到位元線，且位元線是形成於第一電晶體和第二電晶體的基底中的埋入軌。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述元件和佈置的特定實例以簡化本公開內容。當然，這些元件和佈置只是實例且並不意欲為限制性的。舉例來說，在以下描述中，第一特徵在第二特徵上方或第二特徵上的形成可包含第一特徵和第二特徵直接接觸地形成的實施例，且還可包含額外特徵可在第一特徵與第二特徵之間形成使得第一特徵和第二特徵可不直接接觸的實施例。此外，本公開可在各種實例中重複附圖標號和/或字母。這種重複是出於簡化和清楚的目的並且本身並不指示所論述的各種實施例和/或配置之間的關係。
另外，本文中為易於描述，可使用例如「在…之下」、「在…下方」、「下部」、「在…上方」、「上部」等空間相對術語來描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向以外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。裝置可以按其它方式定向（旋轉90度或處於其它定向），且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
現參看圖1，繪示根據本公開的一些實施例的計算系統100的實例框圖。計算系統100可供電路或佈局設計師使用以執行電路的標準單元佈局。如本文中所使用的「電路」是電子元件的互連件，所述電子元件例如電阻器、電晶體、開關、電池、電感器或配置成用於實施所需功能性的其它類型半導體元件。計算系統100包含與記憶體元件110相關聯的主機元件105。主機元件105可配置成從一或多個輸入元件115接收輸入並提供輸出到一或多個輸出元件120。主機元件105可配置成經由適當介面125A、介面125B以及介面125C分別與記憶體元件110、輸入元件115以及輸出元件120通信。計算系統100可實施於各種計算元件中，所述各種計算元件例如電腦（例如桌上型電腦、筆記型電腦、伺服器、資料中心等）、平板電腦、個人數位助理、行動裝置、其它掌上型或可攜式元件，或適合於使用主機元件105執行標準單元佈局的任何其它計算單元。
輸入元件115可包含各種輸入技術中的任一個，所述各種輸入技術例如鍵盤、觸控筆、觸控式螢幕、滑鼠、跟蹤球、小鍵盤、麥克風、語音辨識、動作識別、遠端控制器、輸入埠、一或多個按鈕、撥號盤、操縱杆以及與主機元件105相關聯且允許外部源（例如使用者（例如電路或佈局設計師））鍵入資訊（例如資料）到主機元件中並發送指令到主機元件的任何其它輸入週邊設備。類似地，輸出元件120可包含各種輸出技術，所述各種輸出技術例如外部記憶體、印表機、揚聲器、顯示器、麥克風、發光二極體、頭戴式耳機、視頻元件以及配置成從主機元件105接收資訊（例如資料）的任何其它輸出週邊設備。輸入到主機元件105中和/或從主機元件輸出的「資料」可包含以下中的任一種：各種文本資料、電路資料、信號資料、半導體元件資料、圖形資料、其組合或適合於使用計算系統100處理的其它類型的類比和/或數位資料。
主機元件105包含一或多個處理單元/處理器或與一或多個處理單元/處理器相關聯，所述一或多個處理單元/處理器例如中央處理單元（Central Processing Unit，CPU）內核130A到中央處理單元內核130N。CPU內核130A到CPU內核130N可實施為專用積體電路（Application Specific Integrated Circuit，ASIC）、現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）或任何其它類型的處理單元。CPU內核130A到CPU內核130N中的每一個可配置成執行指令以供用於運行主機元件105的一或多個應用。在一些實施例中，運行一或多個應用所需的指令和資料可存儲在記憶體元件110內。主機元件105還可配置成將運行一或多個應用的結果存儲在記憶體元件110內。因此，主機元件105可配置成請求記憶體元件110執行各種操作。舉例來說，主機元件105可請求記憶體元件110讀取資料、寫入資料、更新或刪除資料，和/或執行管理或其它操作。可將主機元件105配置成運行的一個這類應用可以是標準單元佈局應用135。標準單元佈局應用135可以是可供主機元件105的使用者使用以創建電路的標準單元佈局的電腦輔助設計或電子設計自動化軟體套件的一部分。在一些實施例中，執行或運行標準單元佈局應用135所需的指令可存儲在記憶體元件110內。標準單元佈局應用135可由CPU內核130A到CPU內核130N中的一或多個使用來自記憶體元件110的與標準單元佈局應用相關聯的指令執行。
仍參看圖1，記憶體元件110包含配置成從記憶體陣列145讀取資料或寫入資料到記憶體陣列145的記憶體控制器140。在一些實施例中，記憶體陣列145可以是一次性可程式化（one-time programmable，OTP）記憶體陣列。OTP記憶體陣列是在記憶體元件110斷電之後保留存儲於其中的資料的一種類型的非揮發性記憶體。在一些實施例中，OTP記憶體陣列可包含多個反熔絲單元，所述多個反熔絲單元中的每一個可配置成存儲一或多個資料位元，如下文中進一步描述。在一些實施例中，記憶體陣列145可另外包括其它類型的揮發性和/或非揮發性記憶體。舉例來說，在一些實施例中，記憶體陣列145還可包含NAND快閃記憶體內核、NOR快閃記憶體內核、靜態隨機存取記憶體（Static Random Access Memory，SRAM）內核、動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）內核、磁阻式隨機存取記憶體（Magnetoresistive Random Access Memory，MRAM）內核、相變記憶體（Phase Change Memory，PCM）內核、電阻性隨機存取記憶體（Resistive Random Access Memory，ReRAM）內核、3D XPoint記憶體內核、鐵電隨機存取記憶體（ferroelectric random-access memory，FeRAM）內核以及適合於在記憶體陣列內使用的其它類型的記憶體內核。一般來說，記憶體陣列145可包含以下中的任一種：各種隨機存取記憶體（Random Access Memory，RAM）、唯讀記憶體（Read-Only Memory，ROM）、可程式化ROM（Programmable ROM，PROM）、可擦除PROM（Erasable PROM，EPROM）、電EPROM（Electrically EPROM，EEPROM）、硬碟驅動器、快閃記憶體驅動器、記憶體帶、雲記憶體或適合於執行本文中所描述的操作的主要記憶體和/或次要存放裝置的任何組合。
記憶體陣列145內的記憶體可單獨地及獨立地由記憶體控制器140控制。換句話說，記憶體控制器140可配置成單獨地及獨立地與記憶體陣列145內的每一記憶體通信。通過與記憶體陣列145通信，記憶體控制器140可配置成回應於從主機元件105接收的指令而從記憶體陣列讀取資料或寫入資料到記憶體陣列。儘管示出為記憶體元件110的一部分，但在一些實施例中，記憶體控制器140可以是主機元件105的一部分或計算系統100的另一元件的一部分且與記憶體元件相關聯。記憶體控制器140可實施為軟體、硬體、韌體或其組合中的邏輯電路以執行本文中所描述的功能。舉例來說，在一些實施例中，記憶體控制器140可配置成在從主機元件105接收請求後檢索存儲於記憶體元件110的記憶體陣列145中的與標準單元佈局應用135相關聯的指令。
應瞭解，圖1中僅繪示並描述計算系統100的一些元件。然而，計算系統100可包含其它元件，例如各種電池和電源、網路介面、路由器、開關、外部記憶體系統、控制器等。一般來說，計算系統100可包含執行本文中所描述的功能需要或被認為合乎需要的各種硬體、軟體和/或韌體元件中的任一個。類似地，包含記憶體控制器140和記憶體陣列145的主機元件105、輸入元件115、輸出元件120以及記憶體元件110可包含被認為執行本文中所描述的功能必需或合乎需要的其它硬體、軟體和/或韌體元件。
轉而參看圖2A，繪示根據本公開的一些實施例的實例反熔絲單元陣列200。反熔絲單元陣列200包含第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220。在一些實施例中且如所示出，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個包含兩個電晶體。因此，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個是2T單元配置。在一些實施例中，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的一或多個可包含單個電晶體或大於兩個電晶體。另外，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個可配置成存儲一個資料位元或多個資料位元（multiple bits of data）。另外，儘管已在反熔絲單元陣列200中繪示在單個列中延伸的四個反熔絲單元（例如第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220），但在一些實施例中，反熔絲單元陣列的單個列（在X方向上延伸）中可包含多於或少於四個單元。另外，雖然圖2A中未示出，當反熔絲單元陣列200也可包含在Y方向上延伸的反熔絲單元。
此外，儘管第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個已示出為n型電晶體，但在一些實施例中，第一反熔絲單元、第二反熔絲單元、第三反熔絲單元以及第四反熔絲單元中的一或多個可以是p型電晶體。第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220各自包含分別配置成存儲一或多個資料位元的程式電晶體（program transsitor）225A、程式電晶體225B、程式電晶體225C以及程式電晶體225D，以及分別配置成便於讀取存儲在相關聯程式電晶體中的一或多個資料位元的讀取電晶體（read transsitor）230A、讀取電晶體230B、讀取電晶體230C以及讀取電晶體230D。第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個的讀取電晶體230A到讀取電晶體230D的源極或汲極端子連接到位元線235。因此，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個包含程式電晶體（例如程式電晶體225A到程式電晶體225D）和讀取電晶體（例如讀取電晶體230A到讀取電晶體230D）且共用位元線235。
另外，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個的程式電晶體225A到程式電晶體225D的閘極端子連接到程式字元線。因此，第一反熔絲單元205的程式電晶體225A連接到程式字元線WLP0 (240A)，第二反熔絲單元210的程式電晶體225B連接到程式字元線WLP1 (240B)，第三反熔絲單元215的程式電晶體225C連接到程式字元線WLP2 (240C)，且第四反熔絲單元220的程式電晶體225D連接到程式字元線WLP3 (240D)。程式字元線240A到程式字元線240D中的每一個可用以在程式化電壓水平下施加程式化電壓以程式化程式電晶體225A到程式電晶體225D中的相關聯的一個程式電晶體。程式字元線240A到程式字元線240D中的每一個還可用以在讀取電壓水平下施加讀取電壓以讀取存儲在程式電晶體225A到程式電晶體225D中的相關聯的一個程式電晶體中的資料。
為程式化程式電晶體225A中的一或多個位元，程式化電壓水平下的程式化電壓可施加在程式字元線240A處且參考電壓可施加在位元線235處。程式化電壓與參考電壓之間的差可產生跨程式電晶體225A的介電半導體層的電場。電場可足夠大以持續改變（例如崩潰（break down））程式電晶體225A的介電半導體層，由此減小介電半導體層的電阻且程式化程式電晶體中的資料位元。程式電晶體225B到程式電晶體225D可類似地經由其程式字元線240B到程式字元線240D中的相應的一個程式字元線來進行程式化。讀取電晶體230A到讀取電晶體230D可在程式化操作期間關斷。
類似地，第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個的讀取電晶體230A到讀取電晶體230D的閘極端子連接到讀取字元線WLR。舉例來說，第一反熔絲單元205的讀取電晶體230A連接到讀取字元線WLR0 (245A)，第二反熔絲單元210的讀取電晶體230B連接到讀取字元線WLR1 (245B)，第三反熔絲單元215的讀取電晶體230C連接到讀取字元線WLR2 (245C)，且第四反熔絲單元220的讀取電晶體230D連接到讀取字元線WLR3 (245D)。讀取字元線245A到讀取字元線245D中的每一個可用以施加足夠電壓以接通讀取電晶體230A到讀取電晶體230D中的相關聯的一個讀取電晶體，以供用於讀取存儲在程式電晶體225A到程式電晶體225D中的相關聯的一個程式電晶體中的資料。
為讀取存儲在程式電晶體225A到程式電晶體225D內的資料，可分別接通讀取電晶體230A到讀取電晶體230D中的相關聯的一個讀取電晶體，且可經由程式字元線240A到程式字元線240D中的相應的一個程式字元線施加相應讀取電壓。舉例來說，為讀取存儲在程式電晶體225A中的資料，可對讀取字元線245A施加足夠電壓以接通讀取電晶體230A，讀取電壓水平下的讀取電壓可施加在程式字元線240A處，且可對位元線235施加參考電壓。讀取電壓與參考電壓之間的差創建了跨程式電晶體225A的介電半導體層的電場。電場足夠小以避免持續改變介電半導體層，但足夠大以產生流經已接通的讀取電晶體230A的讀取電流。讀取電流流經位元線235且由連接到位元線的感測放大器（未繪示）感測以讀取存儲在程式電晶體225A內的位元（bit(s)）。讀取電流的強度（magnitude）和極性（polarity）可取決於相對於施加於位元線235上的參考電壓的施加在程式字元線240A處的讀取電壓的強度和極性以及下文所論述的一或多個電阻。類似地，存儲在程式電晶體225B到程式電晶體225D中的資料可分別經由讀取電晶體230B到讀取電晶體230D中的相關聯的一個讀取電晶體以及位元線235而讀取。
轉而參看圖2B，繪示實例電路圖250，其示出根據本公開的一些實施例的可影響在讀取操作期間流經反熔絲單元的讀取電流的各種電阻。僅出於解釋的目的，電路圖250解釋相對於在讀取操作期間流經第一反熔絲單元205的讀取電流的各種電阻。因此，如上文所指出，在讀取操作期間，讀取電壓施加在程式字元線240A處，用以接通讀取電晶體230A的足夠電壓施加在讀取字元線245A處，且參考電壓施加在位元線235處以使得讀取電流255流動。第一反熔絲單元205中的讀取電流255的強度可取決於讀取電流路徑中遇到的各種電阻。舉例來說，讀取電流255可取決於RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D。因此，可如下給出讀取電流255的路徑中的整體電阻：
R = RMO/VG + RMG + RCELL + RBL
RMO/VG 電阻260A是多晶矽區與主動區或導電區之間的內連線層中的電阻，所述多晶矽區中形成有第一反熔絲單元205的閘極端子，且所述多晶矽區連接到所述主動區或導電區。在一些實施例中，主動區或導電區可以是平面電晶體或鰭式場效應電晶體（fin field-effect transistor，FINFET）的n型主動區域或p型主動區域。更具體來說，第一反熔絲單元205的程式電晶體225A的閘極端子可在製造期間形成在多晶矽半導體區中，且多晶矽區可經由內連線層（例如金屬0、金屬1等）和通孔連接到主動區或導電區以形成主動區或導電區與多晶矽區之間的電連接。程式字元線240A處的讀取電壓（以及程式化電壓）可經由所述主動區或導電區施加。導電路徑中的電阻在本文中稱為RMO/VG 電阻260A。
RMG 電阻260B是多晶矽區與程式電晶體225A之間的電阻，而RCELL 電阻260C是程式電晶體225A內被程式化的位元的電阻。RBL 電阻260D是與位元線235相關聯的電阻。舉例來說，位元線235可經由內連線層與另一主動區或導電區互連以提供導電路徑。所述內連線層/導電路徑中的電阻可由RBL 電阻260D給出。因此，在讀取操作中，為讀取存儲在程式電晶體225A內的位元，程式字元線240A基於RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D的值而使得讀取電流255流動。RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D越高，讀取電流255越低。
因此，在各種實施例中，本公開提供一種用以減小整體電阻（例如RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D的總和）以增大讀取電流255的機制。具體來說，在各種實施例中，本公開提供一種用以通過消除或實質上消除RMG 電阻260B來減小讀取電流255的路徑中的整體電阻的機制。通過消除或實質上消除RMG 電阻260B，整體電阻（例如RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D的總和）可減小，由此增大流經第一反熔絲單元205的讀取電流255。另外，如上文所指出，在讀取操作期間，足夠電壓可施加於讀取字元線245A上以接通讀取電晶體230A並允許讀取電流255通過其流動。可經由RWLRG 電阻260E在讀取電晶體230A處接收到讀取字元線245A。由於讀取電流255的路徑不包含RWLRG 電阻260E，所以RWLRG 電阻不影響讀取電流。
儘管已相對於讀取電流255闡述以上實例，但通過消除或實質上消除RMG 電阻260B，可也增大在程式化操作期間流經第一反熔絲單元205的程式化電流。應瞭解，雖然已相對於第一反熔絲單元205闡述電路圖250，但電路圖類似地適用於流經第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220的讀取電流和程式化電流。
參看圖3，繪示根據本公開的一些實施例的反熔絲單元陣列200的實例半導體層橫截面300。橫截面300繪示其中形成第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220的基底305。第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個的程式電晶體225A到程式電晶體225D以及讀取電晶體230A到讀取電晶體230D的源極端子和汲極端子形成在主動區中。主動區可以是一或多個三維場效應電晶體（例如FinFET、環繞閘極（gate-all-around，GAA）電晶體）的鰭形區，或一或多個平面金屬氧化物半導體場效應電晶體（metal-oxide-semiconductor field-effect-transistor，MOSFET）的氧化物定義（oxide-definition，OD）區，使得主動區可用作相應電晶體的源極特徵或汲極特徵。主動區可沿著單元列方向（例如X方向）延伸。
因此，第一反熔絲單元205的源極端子和汲極端子可形成在主動區310A中，第二反熔絲單元210的源極端子和汲極端子可形成在主動區310B中，第三反熔絲單元215的源極端子和汲極端子可形成在主動區310C中，且第四反熔絲單元220的源極端子和汲極端子可形成在主動區310D中。在一些實施例中，主動區310A、主動區310B、主動區310C以及主動區310D中的一或多個可組合到一起。舉例來說，在一些實施例中，主動區310B和主動區310C可組合到一起。
另外，分別連接到第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的每一個的程式電晶體225A到程式電晶體225D中的相應一個程式電晶體的閘極端子的程式字元線240A到程式字元線240D可經由內連線層315A到內連線層315D（例如金屬1層）連接到主動區（未繪示）。儘管未繪示，但讀取電晶體230A到讀取電晶體230D中的相應一個讀取電晶體的閘極端子還可經由內連線層連接到主動區（未繪示），所述內連線層可與內連線層315A到內連線層315D相同或不同。
另外，位元線235可形成於基底305內作為埋入軌。在常規機制中，位元線235形成為上覆於實體的積體電路元件。舉例來說，在常規機制中，位元線235可在例如金屬0層處形成（例如在Y方向上）在第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220上方（例如上覆於程式電晶體225A到程式電晶體225D並位於讀取電晶體230A到讀取電晶體230D上方）。當位元線235形成在第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220上方時，流經反熔絲單元中的每一個的讀取電流255受上文所論述的RMO/VG 電阻260A、RMG 電阻260B、RCELL 電阻260C以及RBL 電阻260D的總和限制。然而，通過在基底305內埋入位元線235作為埋入軌並使位元線形成（例如在Y方向上）為位於第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220的主動區310A到主動區310D之下，可消除或實質上消除RMG 電阻260B。
因此，位元線235可形成在距基底305的底表面325第一高度處。主動區310A到主動區310B可形成在距基底305的底表面325第二高度處。通過使位元線235形成在主動區310A到主動區310D下方（例如位於那些主動區之下），如從基底305的底表面325所測量的第一高度小於如從基底的底表面所測量的第二高度。
埋入在基底305內的位元線235可經由主動區310A到主動區310D連接到讀取電晶體230A到讀取電晶體230D的源極/汲極端子，讀取電晶體的源極/汲極端子（例如連接到位元線的端子）形成在所述主動區310A到主動區310D中。在一些實施例中，埋入在基底305內的位元線235可經由金屬覆氧化物層（metal over oxide layer）320A到金屬覆氧化物層320C連接到主動區310A到主動區310D中的適當一個主動區。具體來說，位元線235可經由金屬覆氧化物層320A連接到讀取電晶體230A的源極端子或汲極端子，同時位元線235可經由金屬覆氧化物層320B連接到讀取電晶體230B和讀取電晶體230C（其共用主動區310B、主動區310C）的源極端子或汲極端子，且位元線235可經由金屬覆氧化物層320C連接到讀取電晶體230D。儘管讀取電晶體230B和讀取電晶體230C已示出為共用金屬覆氧化物層320B，但在一些實施例中，可針對那些讀取電晶體中的每一個使用單獨金屬覆氧化物層。金屬覆氧化物層320A到金屬覆氧化物層320C可提供位元線235與主動區310A到主動區310D之間的電連接。在一些實施例中，可使用適合於提供位元線235與主動區310A到主動區310D之間的導電路徑的另一類型的連接。
通過將位元線235埋入到基底305中作為埋入軌以及通過提供埋入軌與主動區310A到主動區310D（其中形成連接到位元線的讀取電晶體230A到讀取電晶體230D的源極端子或汲極端子）之間的電連接，可從讀取電流255的路徑消除或實質上消除RMG 電阻260B。具體來說，因為位元線235連接到主動區310A到主動區310D，所以在讀取操作或程式化操作期間的特定反熔絲單元的程式字元線240A到程式字元線240D上的讀取電壓或程式化電壓可從其上形成有程式字元線的主動區直接施加到位元線所連接的主動區。因此，位元線235可繞過多晶矽區與反熔絲單元的程式電晶體之間的長度，由此消除RMG 電阻260B。使用經埋入的位元線235的讀取電流255（或程式化電流）的路徑中的整體電阻可給出為：
R = RMO/VG + RCELL + RBL
因此，通過在基底305內埋入位元線235，在讀取操作期間流經反熔絲單元的讀取電流255可增大。類似地，因為RMG 電阻260B在程式化操作期間也有助於整體電阻，所以通過在基底305內埋入位元線235，可從程式化操作中消除RMG 電阻。因此，可通過埋入位元線235來增強讀取性能和程式化性能兩者。另外，通過在基底305內埋入位元線235，在讀取操作期間感測讀取電流255的感測放大器可易於在連續讀取操作之間作出區分，這是因為在讀取操作期間流動的讀取電流255（例如ION 電流）與讀取操作之間流動的電流（例如IOFF 電流）之間的差可能較大。
現參看圖4，繪示根據本公開的一些實施例的反熔絲單元陣列的實例佈局圖400。佈局圖400繪示十二個反熔絲單元，其中每一列中有六個反熔絲單元。因此，佈局圖400繪示第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C、第四反熔絲單元405D、第五反熔絲單元405E、第六反熔絲單元405F、第七反熔絲單元405G、第八反熔絲單元405H、第九反熔絲單元405I、第十反熔絲單元405J、第十一反熔絲單元405K以及第十二反熔絲單元405L的佈局。儘管佈局圖400中繪示十二個反熔絲單元，但應瞭解，佈局圖被創建為所根據的反熔絲陣列中的反熔絲單元的數目可在其它實施例中發生變化。可認為第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C、第四反熔絲單元405D、第五反熔絲單元405E、第六反熔絲單元405F、第七反熔絲單元405G、第八反熔絲單元405H、第九反熔絲單元405I、第十反熔絲單元405J、第十一反熔絲單元405K以及第十二反熔絲單元405L中的每一個反熔絲單元類似於上文所論述的第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220中的一個反熔絲單元。
為便於解釋，以下佈局圖400的描述是關於第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D。然而，以下描述也適用於第五反熔絲單元405E、第六反熔絲單元405F、第七反熔絲單元405G、第八反熔絲單元405H、第九反熔絲單元405I、第十反熔絲單元405J、第十一反熔絲單元405K以及第十二反熔絲單元405L。為了進一步便於解釋，認為第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D分別類似於上文所論述的第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220。
因此，第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D中的每一個反熔絲單元共用位元線410。可認為位元線410類似於位元線235。另外，位元線410可以是類似於位元線235的埋入軌。因此，位元線410可形成於基底（例如基底305）內且位於所述位元線連接到的讀取電晶體的源極/汲極端子的主動區之下。位元線410可經由金屬覆氧化物層連接到第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D的讀取電晶體。舉例來說，位元線410可經由通孔420A和金屬覆氧化物層425A連接到主動區415A。類似地，位元線410可經由通孔420B和金屬覆氧化物層425B連接到主動區415B，同時位元線可經由通孔420C和金屬覆氧化物層425C連接到主動區415C。主動區415A可以是其中形成有第一反熔絲單元405A的讀取電晶體的源極端子或汲極端子（連接到位元線410的任一者）的區。主動區415B可以是其中形成有第二反熔絲單元405B和第三反熔絲單元405C的讀取電晶體的源極端子或汲極端子（連接到位元線410的任一者）的區。因此，第二反熔絲單元405B和第三反熔絲單元405C共用主動區415B。主動區415C可以是其中形成有第四反熔絲單元405D和第五反熔絲單元405E的讀取電晶體的源極端子或汲極端子（連接到位元線410的任一者）的區，等等。因此，借助於通孔420A到通孔420C以及金屬覆氧化物層425A到金屬覆氧化物層425C，位元線410連接到第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D。
佈局圖400還示出對應於第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D的讀取電晶體和程式電晶體的閘極端子的多晶矽區。具體來說，佈局圖400繪示與第一反熔絲單元405A的讀取電晶體相關聯的多晶矽區430A、與第二反熔絲單元405B的讀取電晶體相關聯的多晶矽區430B、與第三反熔絲單元405C的讀取電晶體相關聯的多晶矽區430C以及與第四反熔絲單元405D的讀取電晶體相關聯的多晶矽區430D。類似地，佈局圖400包含與第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D的程式電晶體分別相關聯的多晶矽區435A到多晶矽區435D。多晶矽區430A到多晶矽區430D以及多晶矽區435A到多晶矽區435D中的每一個經由通孔440和內連線層（例如金屬0層）445連接到主動區（未繪示）。
另外，在一些實施例中，第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D可經由位元線410彼此連接，使得通過那些反熔絲單元的電流可如箭頭450由所示而流動。在一些實施例中，如下文所論述，金屬覆氧化物層425A到金屬覆氧化物層425C可使用內連線層彼此連接，以在反熔絲單元陣列的相同列中連接各種反熔絲單元。
轉而參看圖5，繪示根據本公開的一些實施例的反熔絲單元陣列的實例佈局圖500。佈局圖500包含位於反熔絲單元陣列515的佈局側面的第一保護塊505和第二保護塊510。反熔絲單元陣列515的佈局圖與佈局圖400相同，並因此並不再次描述。第一保護塊505和第二保護塊510可用以保護反熔絲單元陣列515。第一保護塊505和第二保護塊510可設置為沿著反熔絲單元陣列515的邊緣或邊界。另外，第一保護塊505在豎直或實質上豎直方向上延伸，所述豎直方向在Y方向上延伸，而第二保護塊510在水平或實質上水平方向上延伸，所述水平方向在X方向上延伸。儘管第一保護塊505和第二保護塊510已繪示於反熔絲單元陣列515的兩個邊緣上，但在一些實施例中，第一保護塊505和/或第二保護塊510也可設置於反熔絲單元陣列的其餘邊緣或邊界上。
在一些實施例中，第一保護塊505和第二保護塊510中的每一個可包含一或多個主動區和一或多個虛擬多晶矽區。一般來說，第一保護塊505可包含用於反熔絲單元陣列的每一列的至少一個主動區。反熔絲單元陣列515的列在X方向上延伸，而反熔絲單元陣列的行在Y方向上延伸。在一些實施例中，第一保護塊505可包含第一主動區520和第二主動區525。第一主動區520的高度（例如在Y方向上）可與反熔絲單元陣列515中的相同列中的反熔絲單元的主動區的高度相同或類似。舉例來說，在一些實施例中，第一主動區520的高度可與主動區415A到主動區415C中的一個的高度相同。類似地，第二主動區525的高度可與反熔絲單元陣列515中的處於與第二主動區相同的列中的反熔絲單元的至少一個主動區的高度相同。在一些實施例中，第一保護塊505還可包含具有與第二保護塊510中的至少一個主動區相同或類似的高度的第三主動區530。此外，第一主動區520、第二主動區525或第三主動區530中的一或多個主動區可連接到接地或保持浮動。
第一保護塊505還可包含至少一個虛擬多晶矽區。舉例來說，如圖5中所示出，在一些實施例中，第一保護塊505可包含三個多晶矽區540。在一些實施例中，第一保護塊505可包含多於或少於三個多晶矽區。因為多晶矽區540是虛擬的，所以那些多晶矽區不必連接到任何主動區。
第二保護塊510還可包含多個主動區。在一些實施例中，第二保護塊510的主動區中的一或多個的高度（例如在Y方向上）可與第一主動區520或第二主動區525的高度相同或類似。在其它實施例中，第二保護塊510的主動區中的一或多個的高度可不同於第一保護塊505的主動區的高度。另外，第二保護塊510的主動區的寬度（例如在X方向上）可發生變化且可基於位元（bits）的數目。舉例來說，在一些實施例中，第二保護塊510的主動區在X方向上可以是一個位寬。在其它實施例中，第二保護塊510的主動區可大於一個位寬。具體來說，假定第一反熔絲單元405A、第二反熔絲單元405B、第三反熔絲單元405C以及第四反熔絲單元405D中的每一個反熔絲單元各自存儲一個資料位元，那麼主動區415A對應於存儲一個位元，且主動區415B和主動區415C各自對應於存儲兩個位元。因此，當第二保護塊510的主動區是一個位寬時，主動區可具有與主動區415A在X方向上的寬度相同或類似的寬度。舉例來說，主動區535和主動區538各自為一個位寬。另一方面，主動區545是四個位寬，這是因為主動區跨越四個位元（例如主動區415B和主動區415C）。
現轉而參看圖6和圖7，分別繪示根據本公開的一些實施例的實例半導體層橫截面600和半導體層橫截面700。半導體層橫截面600和半導體層橫截面700類似於半導體層橫截面300，其中半導體層橫截面600和半導體層橫截面700中的每一個也包含位元線235，其是基底305內的埋入軌且經由金屬覆氧化物層320A到金屬覆氧化物層320C連接到第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220。然而，半導體層橫截面600和半導體層橫截面700還繪示出位元線235與第一反熔絲單元205、第二反熔絲單元210、第三反熔絲單元215以及第四反熔絲單元220的字元線之間的內連線。
舉例來說，在一些實施例中且如圖6中所示出，位元線235可經由金屬覆氧化物層320A到金屬覆氧化物層320C連接到內連線層605（例如金屬1層），讀取字元線和程式字元線連接到所述內連線層605。另外，內連線層（例如金屬2層）610可用以連接金屬覆氧化物層320A到金屬覆氧化物層320C。在一些實施例中且如圖7中所示出，位元線235的末端處的單獨金屬覆氧化物層705可用以將位元線235連接到讀取字元線和程式字元線。金屬覆氧化物層705可連接到更高內連線層710（例如金屬2層）以連接金屬覆氧化物層320A到金屬覆氧化物層320C。
因此，通過在基底內（例如在反熔絲單元的主動區下方）埋入位元線作為埋入軌，在各種實施例中，本公開提供一種用以減小讀取操作和程式操作期間的整體電阻的機制，由此增強讀取操作和程式操作的性能。儘管在本公開中位元線論述為經直埋，但在各種實施例中，可直埋字元線中的一或多個來替代或補充位元線。另外，儘管已相對於反熔絲單元論述本公開，但在一些實施例中，在其它類型的記憶體中同樣可直埋位元線以如本文所論述減小電阻。
根據本公開的一些方面，公開一種記憶體元件。記憶體元件包含具有多個反熔絲單元的反熔絲單元陣列，所述多個反熔絲單元中的每一個具有第一電晶體以及連接到第一電晶體的第二電晶體。第一電晶體的第一端子連接到位元線，且位元線是形成於第一電晶體和第二電晶體的基底中的埋入軌。
根據本公開的一些實施例，所述位元線連接到所述第一端子的主動區。根據本公開的一些實施例，所述位元線經由金屬覆氧化物層連接到所述主動區。根據本公開的一些實施例，所述多個反熔絲單元中的第一反熔絲單元的所述金屬覆氧化物層經由內連線層連接到所述多個反熔絲單元中的第二反熔絲單元的所述金屬覆氧化物層。根據本公開的一些實施例，所述位元線包括所述位元線的第一末端處的第一邊緣金屬覆氧化物層以及所述位元線的第二末端處的第二邊緣金屬覆氧化物層，且其中所述第一邊緣金屬覆氧化物層經由內連線層連接到第二金屬覆氧化物層。根據本公開的一些實施例，所述的記憶體元件進一步包括沿著所述反熔絲單元陣列的第一邊緣在第一方向上延伸的第一保護塊以及沿著所述反熔絲單元陣列的第二邊緣在第二方向上延伸的第二保護塊。根據本公開的一些實施例，所述第二方向垂直於所述第一方向。根據本公開的一些實施例，所述第一保護塊包括多個第一主動區且所述第二保護塊包括多個第二主動區。根據本公開的一些實施例，所述多個第一主動區中的第一個在所述第一方向上的高度與佈置在與所述多個第一主動區中的所述第一個相同的列中的所述多個反熔絲單元中的一個的主動區的所述高度實質上相同，其中所述列在所述第二方向上延伸。根據本公開的一些實施例，所述多個第二主動區中的至少一個在所述第二方向上的寬度與配置成存儲一個位元的所述多個反熔絲單元中的一個的主動區的所述寬度實質上相同。根據本公開的一些實施例，所述多個第二主動區中的至少一個在所述第二方向上的寬度大於配置成存儲一個位元的所述多個反熔絲單元中的一個的主動區的所述寬度。根據本公開的一些實施例，所述第一保護塊包括浮動或連接到接地的多個虛擬多晶矽區。根據本公開的一些實施例，所述多個虛擬多晶矽區包括至少三個虛擬多晶矽區。
根據本公開的一些其它方面，公開記憶體單元。記憶體單元包含具有第一端子、第二端子以及第三端子的第一電晶體，和具有第四端子、第五端子以及第六端子的第二電晶體。第一電晶體的第一端子連接到位元線且第一電晶體的第二端子連接到第二電晶體的第四端子，第一電晶體的第三端子連接到讀取字元線，且第二電晶體的第六端子連接到程式字元線。第一端子、第二端子、第四端子以及第五端子形成在距第一電晶體和第二電晶體的基底的底表面第一高度的主動區中，且位元線是形成在距基底的底表面第二高度處的埋入軌，所述第一高度大於所述第二高度。
根據本公開的一些實施例，所述第一電晶體和所述第二電晶體中的每一個是n型電晶體或p型電晶體。根據本公開的一些實施例，所述位元線連接到所述主動區。根據本公開的一些實施例，所述位元線經由金屬覆氧化物層連接到所述主動區。
根據本公開的其它方面，公開一種產生佈局圖的方法。所述方法包含：經由第一內連線將第一反熔絲單元的第一電晶體的第一閘極區連接到第一導電區以形成讀取字元線；經由第二內連線將第一反熔絲單元的第二電晶體的第二閘極區連接到第二導電區以形成程式字元線；以及將第一電晶體的第一端子和第二端子連接到主動區。方法還包含將位元線設置成位於主動區、第一內連線以及第二內連線之下，且經由第一金屬覆氧化物層將位元線連接到主動區。
根據本公開的一些實施例，所述第一內連線和所述第二內連線是金屬零或大於零內連線層的部分。根據本公開的一些實施例，所述的產生佈局圖的方法進一步包括經由第三內連線層將所述第一金屬覆氧化物層連接到第二反熔絲單元的第二金屬氧化物層。
前文概述若干實施例的特徵來使所屬領域的技術人員可更好地理解本公開內容的各個方面。所屬領域的技術人員應瞭解，其可很容易地將本公開用作設計或修改用於實現本文引入的實施例的相同目的和/或達成相同優勢的其它工藝和結構的基礎。所屬領域的技術人員還應認識到，這些等效構造並不脫離本公開的精神和範圍，且所屬領域的技術人員可在不脫離本公開的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
100:計算系統 105:主機元件 110:記憶體元件 115:輸入元件 120:輸出元件 125A、125B、125C:介面 130A～130N:中央處理單元內核 135:標準單元佈局應用 140:記憶體控制器 145:記憶體陣列 200、515:反熔絲單元陣列 205、210、215、220:反熔絲單元 225A、225B、225C、225D:程式電晶體 230A、230B、230C、230D:讀取電晶體 235、410:位元線 240A、240B、240C、240D、WLP0、WLP1、WLP2、WLP3:程式字元線 245A、245B、245C、245D、WLR、WLR0、WLR1、WLR2、WLR3:讀取字元線 250:電路圖 255:讀取電流 260A:RMO/VG 電阻 260B:RMG 電阻 260C:RCELL 電阻 260D:RBL 電阻 260E:RWLRG 電阻 300、600、700:半導體層橫截面 305:基底 310A、310B、310C、310D、415A、415B、415C、520、525、530、535、538、545:主動區 315A、315B、315C、315D、445、605、610、710:內連線層 320A、320B、320C、425A、425B、425C、705:金屬覆氧化物層 325:底表面 400、500:佈局圖 405A、405B、405C、405D、405E、405F、405G、405H、405I、405J、405K、405L:反熔絲單元 420A、420B、420C、440:通孔 430A、430B、430C、430D、435A、435B、435C、435D、540:多晶矽區 450:箭頭 505、510:保護塊
圖1是根據一些實施例的計算系統的實例框圖。 圖2A是根據一些實施例的反熔絲單元陣列的實例部分。 圖2B是展示根據一些實施例的在讀取操作期間圖1的反熔絲單元陣列中的反熔絲單元中的電阻的實例電路圖。 圖3是根據一些實施例的具有用於位元線的埋入軌的圖2的反熔絲單元陣列的部分的實例半導體橫截面。 圖4是根據一些實施例的包含圖2的反熔絲單元陣列的部分的反熔絲單元陣列的實例佈局圖。 圖5是根據一些實施例的圖4的反熔絲單元陣列的另一實例佈局圖。 圖6是根據一些實施例的反熔絲單元陣列的另一部分的實例半導體橫截面。 圖7是根據一些實施例的反熔絲單元陣列的又一部分的實例半導體橫截面。
205、210、215、220:反熔絲單元
225A、225B、225C、225D:程式電晶體
230A、230B、230C、230D:讀取電晶體
235:位元線
240A、240B、240C、240D、WLP0、WLP1、WLP2、WLP3:程式字元線
300:半導體層橫截面
305:基底
310A、310B、310C、310D:主動區
315A、315B、315C、315D:內連線層
320A、320B、320C:金屬覆氧化物層
325:底表面

Claims (1)

  1. 一種記憶體元件，包括： 反熔絲單元陣列，具有多個反熔絲單元，所述多個反熔絲單元中的每一個包括： 第一電晶體；以及 第二電晶體，連接到所述第一電晶體， 其中所述第一電晶體的第一端子連接到位元線；且 其中所述位元線是形成於所述第一電晶體和所述第二電晶體的基底中的埋入軌。
TW109112204A 2019-12-31 2020-04-10 記憶體元件 TW202127457A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/732,214 US11527541B2 (en) 2019-12-31 2019-12-31 System and method for reducing resistance in anti-fuse cell
US16/732,214 2019-12-31

Publications (1)

Publication Number Publication Date
TW202127457A true TW202127457A (zh) 2021-07-16

Family

ID=76546541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112204A TW202127457A (zh) 2019-12-31 2020-04-10 記憶體元件

Country Status (3)

Country Link
US (2) US11527541B2 (zh)
CN (1) CN113129984A (zh)
TW (1) TW202127457A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782628B (zh) * 2021-07-19 2022-11-01 力晶積成電子製造股份有限公司 記憶體結構

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
KR100338781B1 (ko) * 2000-09-20 2002-06-01 윤종용 반도체 메모리 소자 및 그의 제조방법
US6590797B1 (en) * 2002-01-09 2003-07-08 Tower Semiconductor Ltd. Multi-bit programmable memory cell having multiple anti-fuse elements
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
US9460807B2 (en) * 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US8493767B2 (en) * 2011-10-04 2013-07-23 Broadcom Corporation One-time programmable device having an LDMOS structure
TWI499006B (zh) * 2011-10-07 2015-09-01 Etron Technology Inc 動態記憶體結構
KR102086466B1 (ko) * 2013-07-26 2020-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20150087540A (ko) * 2014-01-22 2015-07-30 에스케이하이닉스 주식회사 안티 퓨즈 어레이 구조
US10014066B2 (en) * 2015-11-30 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse cell structure including reading and programming devices with different gate dielectric thickness
US9940986B2 (en) * 2015-12-16 2018-04-10 Globalfoundries Inc. Electrostatic discharge protection structures for eFuses
KR102463919B1 (ko) * 2015-12-23 2022-11-08 에스케이하이닉스 주식회사 안티퓨즈 불휘발성 메모리 셀 및 셀 어레이와, 셀 어레이의 프로그램 및 리드 방법
US10510427B2 (en) * 2016-02-05 2019-12-17 Sichuan Kiloway Electronics Inc. High reliable OTP memory with low reading voltage
US10929588B2 (en) 2018-02-13 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, structure, system, and methods
US11239164B2 (en) * 2020-02-26 2022-02-01 Nanya Technology Corporation Semiconductor device with metal plug having rounded top surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782628B (zh) * 2021-07-19 2022-11-01 力晶積成電子製造股份有限公司 記憶體結構

Also Published As

Publication number Publication date
US20210202504A1 (en) 2021-07-01
US11527541B2 (en) 2022-12-13
US20220328506A1 (en) 2022-10-13
CN113129984A (zh) 2021-07-16
US11985819B2 (en) 2024-05-14

Similar Documents

Publication Publication Date Title
TWI555246B (zh) 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法
US20230253040A1 (en) Memory cell including programmable resistors with transistor components
US20230380128A1 (en) Static random access memory with magnetic tunnel junction cells
US11238904B1 (en) Using embedded switches for reducing capacitive loading on a memory system
US12002499B2 (en) Using split word lines and switches for reducing capacitive loading on a memory system
US11985819B2 (en) Layout method by buried rail for centralized anti-fuse read current
TWI767801B (zh) 記憶體裝置以及記憶體單元
TWI758110B (zh) 記憶體裝置、動態隨機存取記憶體陣列與記憶體陣列
US20230386536A1 (en) Memory device with source line control
US12010833B2 (en) Method and structure for reduce OTP cell area and leakage
JP2013069753A (ja) 半導体記憶装置およびその製造方法
US11404424B2 (en) Static random access memory with magnetic tunnel junction cells
US20230386579A1 (en) Three-dimensional one time programmable memory
US11929109B2 (en) Sub-word line driver placement for memory device
TWI847111B (zh) 記憶體系統及其控制方法
US20240038294A1 (en) Programming and reading circuit for dynamic random access memory
JPH06283691A (ja) 読出し専用メモリ
CN117596892A (zh) 存储单元结构、存储阵列结构及进位运算的方法