TW202119508A - 高散熱之堆疊式半導體封裝結構及其封裝方法 - Google Patents

高散熱之堆疊式半導體封裝結構及其封裝方法 Download PDF

Info

Publication number
TW202119508A
TW202119508A TW108141064A TW108141064A TW202119508A TW 202119508 A TW202119508 A TW 202119508A TW 108141064 A TW108141064 A TW 108141064A TW 108141064 A TW108141064 A TW 108141064A TW 202119508 A TW202119508 A TW 202119508A
Authority
TW
Taiwan
Prior art keywords
heat dissipation
chip
stacked semiconductor
primer
dissipation layer
Prior art date
Application number
TW108141064A
Other languages
English (en)
Other versions
TWI717896B (zh
Inventor
吳柏勳
彭康瑋
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW108141064A priority Critical patent/TWI717896B/zh
Application granted granted Critical
Publication of TWI717896B publication Critical patent/TWI717896B/zh
Publication of TW202119508A publication Critical patent/TW202119508A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明係關於一種高散熱之堆疊式半導體封裝結構及其封裝方法，其中該堆疊式半導體封裝結構係以底膠包覆一晶片組及疊設在該晶片組之上之一置頂晶片的外側，增加其結構強度，又於該置頂晶片的上方再形成有一散熱層，一封膠體包覆該散熱層，但散熱層係外露於該封膠體，並與封膠體該於水平方向共平面，又該封膠體與該底膠於垂直方向共平面；如此，該置頂晶片即可受該散熱層保護，不因研磨該封膠層而破裂，並可透過該散熱層加強整體堆疊式半導體封裝結構的散熱功效。

Description

高散熱之堆疊式半導體封裝結構及其封裝方法
本發明係關於一種堆疊式半導體封裝結構及其封裝方法，尤指一種高散熱之堆疊式半導體封裝結構及其封裝方法。
首先請參閱圖15所示，係將多個晶片分別疊構成多個晶片組70，各該晶片組70頂面設置有一置頂晶片71；再如圖16所示，以底膠72包覆該些晶片組70，並部分包覆各該置頂晶片71的側面下方711，待底膠72固化後，再形成一封膠體73，如圖17所示，該封膠體73係包覆該些置頂晶片71。
再請參閱圖18所示，為了幫助該些晶片組70散熱，再研磨該封膠體73的頂面，直接外露各該置頂晶片71。惟，使用研磨輪進行研磨後，發現置頂晶片71的邊緣會出現裂㾗712，如圖19所示。
究其原因在於，因為各該置頂晶片71的側面下方711由底膠72所包覆，其餘部分則由該封膠體73所包覆；因此，當研磨輪同時研磨該封膠體73及該置頂晶片71時，各該置頂晶片71的側面下方711受到底膠72拉扯，因而受力不均破裂；因此，有必要進一步改良之。
有鑑於目前堆疊式半導體封裝結構在研磨置頂晶片造成裂㾗的缺陷，本發明係提供一種高散熱之堆疊式半導體封裝結構及其封裝方法，可兼具散熱功效及置頂晶片不破裂。
欲達上述目的所使用的主要技術手段係令該高散熱之堆疊式半導體封裝結構係包含有： 一晶片組，係由多顆晶片堆疊並彼此電性連接而成，且該晶片組係包含有一第一表面及一第二表面；其中該第二表面係成有多個金屬接點； 一置頂晶片，係包含有二相對的一第三表面及一第四表面，該第四表面係設置於該晶片組的第一表面上； 一散熱層，係形成於該置頂晶片的該第三表面上； 一底膠，係包覆該晶片組及該置頂晶片的外側；以及 一封膠體，係包覆該散熱層外側；其中該散熱層係外露於該封膠體，並與該封膠體於水平方向共平面；又該封膠體係與該底膠於垂直方向共平面。
由上述說明可知，本發明主要以底膠包覆該晶片組及該置頂晶片的外側，增加其結構強度，且該置頂晶片的上方再形成有散熱層，故可保護該置頂晶片不受研磨而破裂，又該散熱層可加強整體堆疊式半導體封裝結構的散熱功效。
欲達上述目的所使用的主要技術手段係令另一高散熱之堆疊式半導體封裝結構係包含有： 一晶片組，係由多顆晶片堆疊並彼此電性連接而成，且該晶片組係包含有一第一表面及一第二表面；其中該第二表面係成有多個金屬接點； 一置頂晶片，係包含有二相對的一第三表面及一第四表面，該第四表面係設置於該晶片組的第一表面上； 一散熱層，係形成於該置頂晶片的該第三表面上； 一虛晶片，係疊設於該散熱層上； 一底膠，係包覆該晶片組及該置頂晶片的外側；以及 一封膠體，係包覆該虛晶片的外側；其中該虛晶片係外露於該封膠體，並與該封膠體於水平方向共平面；又該封膠體係與該底膠於垂直方向共平面。
由上述說明可知，本發明主要以底膠包覆該晶片組及該置頂晶片的外側，增加其結構強度，且該置頂晶片的上方再形成有散熱層及虛晶片，故可保護該置頂晶片不受研磨而破裂，又該散熱層及虛晶片可加強整體堆疊式半導體封裝結構的散熱功效。
欲達上述目的所使用的主要技術手段係令該高散熱之堆疊式半導體封裝方法係包含有以下步驟： (a) 提供一載板； (b) 將多晶片依序堆疊於該載板不同位置上，構成多個晶片組； (c) 將一置頂晶片疊設在各該晶片組上； (d) 形成一散熱層於各該置頂晶片上； (e) 疊設一虛晶片於各該散熱層上； (f) 將一底膠材料包覆於各該晶片組及其該置頂晶片的外側，並等待固化成底膠； (g) 形成一封膠材料並包覆各該虛晶片，並等待封膠體固化成封體膠；其中該封膠體與該底膠係於垂直方向共平面；以及 (h) 研磨該封膠體，直到該些虛晶片或該些散熱層外露，而於水平方向與該封膠體共平面。
由上述說明可知，本發明於該置頂晶片的上方再形成有散熱層及虛晶片，故於研磨封膠體步驟時，可研磨至該虛晶片或散熱層即可，確保該置頂晶片不受研磨而破裂，又該散熱層可加強整體堆疊式半導體封裝結構的散熱功效。
本發明係針對堆疊式半導體封裝結構提出改良，使高散熱堆疊式半導體封裝結構中的置頂晶片在研磨步驟中不破裂，以下舉多個實施例及圖式詳加說明本案技術內容。
首先請參閱圖1至圖8，係為本發明高散熱堆疊式半導體封裝方法的一實施例，其包含有以下步驟：
於步驟(a)中，如圖1所示，準備一載板60。
於步驟 (b)中， 如圖1所示，將多個晶片11依序堆疊於該載板60的不同位置上，構成多個晶片組10；於本實施例，各該晶片11形成有矽穿孔12，於堆疊時彼此電性連接。
於步驟(c)中，如圖1所示，將一置頂晶片20疊設在各該晶片組10的第一表面101，並與該晶片組10電性連接。
於步驟(d)中，如圖1所示，形成一散熱層30於各該置頂晶片20上；於本實施例，該散熱層30係為一種導熱係數高的散熱膠。
於步驟(e)中，如圖1所示，疊設一虛晶片40(Dummy chip)於各該散熱層30上，且不與該置頂晶片20或晶片組10電性連接。
於步驟(f)中，如圖2所示，將一底膠材料包覆於各該晶片組10及其該置頂晶片20的外側，並等待固化成底膠50；於本實施例，係以點膠方式將該底膠材料點在各該晶片組10及其該置頂晶片20的外側，以完整包覆該置頂晶片20的外側。
於步驟(g)中，如圖3所示，形成一封膠材料並包覆各散熱層30及各該虛晶片40，並等待封膠材料固化成封體膠51；其中該封膠體51與該底膠50係於垂直方向共平面；於本實施例，係以壓模方式成形該封膠體51。
於步驟(h)中，研磨該封膠體51的頂面，如圖4所示，直到被該封膠體51包覆之該些散熱層30外露，且該些散熱層30於水平方向與該封膠體51共平面。於本實施例，該封膠體51頂面被研磨到該虛晶片40後，再繼續將虛晶片40研磨消失後，直到該散熱層30外露後停止。
於步驟(i)中，如圖5所示，移除該載板60，使各該晶片組10與載板60相接的一第二表面102外露；其中該第二102表面對應各該晶片組10具有多個金屬接墊13。
於步驟(j)中，如圖6所示，於各該金屬接墊13形成一金屬接點14；於本實施例，各該金屬接點14為錫球，亦可為凸塊。
於步驟(k)中，切割並獨立出多個堆疊式半導體元件，如圖7所示。
於步驟(l)中，如圖7所示，準備一基板61。
於步驟(m)，如圖7所示，將其中一堆疊式半導體元件銲接至該基板61上；於本實施例，將該些錫球熔融銲接在該基板61上。
於步驟(n)中，如圖7所示，形成一散熱膠31於該堆疊式半導體元件外露該散熱層31與該封膠體51的共平面上；於本實施例，該散熱膠31與步驟(d)的散熱膠相同，但不以此為限。
於步驟(o)中，如圖8所示，將一預先成型金屬外殼62蓋設在該堆疊式半導體元件外，並將該金屬外殼62銲接在該基板61上；於本實施例，該金屬外殼62剖面係呈ㄇ字型，其橫板621內頂面係黏著於步驟(n)的該散熱膠31上，其四片垂直側板622高度匹配該堆疊式半導體元件的高度，故可接觸該基板61，進而銲接於該基板61上。
如上述封裝方法所製成的堆疊式半導體封裝結構即如圖8所示，包含有一晶片組10、一置頂晶片20、一散熱層30及一封膠體40；其中該晶片組10係由多顆晶片11堆疊並彼此電性連接而成，且該晶片組10係包含有一第一表面101及一第二表面102；其中該第二表面102係成有多個金屬接點14；該置頂晶片20係包含有二相對的一第三表面21及一第四表面22，該第四表面22係設置於該晶片組10的第一表面101上；該散熱層30係形成於該置頂晶片20的該第三表面21上；該底膠50係包覆該晶片組10及該置頂晶片21的外側；而該封膠體51係包覆該散熱層30外側；其中該散熱層30係外露於該封膠體51，並與該封膠體51於水平方向共平面；又該封膠體51係與該底膠50於垂直方向共平面。
此外，該晶片組10的金屬接點14係進一步銲接至一基板61上，而該散熱層30與該封膠體51的共平面上再形成有一散熱膠31，之後再將一金屬外殼62蓋設於該散熱膠31上與該封膠體51及底膠50之外，即該金屬外殼62的橫板內621頂面係黏著該散熱膠31上，其四片垂直側板622銲接在該基板61上。
再請參閱圖9至14所示，係為本發明高散熱堆疊式半導體封裝方法的第二實施例，其前半製程步驟(a)至(g)與第一實施例及圖1至圖3相同，故不再贅述，本實施例係包含有以下步驟：
於步驟(h)中，如圖9所示，研磨該封膠體51的頂面，直到被該些虛晶片40外露，並於水平方向與該封膠體51共平面為止。
於步驟(i)中，如圖10所示，移除該載板60，使各該晶片組10與載板60相接的一第二表面102外露；其中該第二表面102對應各該晶片組10具有多個金屬接墊13。
於步驟(j)中，如圖11所示，於各該金屬接墊13形成一金屬接點14；於本實施例，各該金屬接點14為錫球，亦可為凸塊。
於步驟(k)中，切割並獨立出多個堆疊式半導體元件，如圖12所示。
於步驟(l)中，如圖12所示，準備一基板61。
於步驟(m)，如圖12所示，將其中一堆疊式半導體元件銲接至該基板61上；於本實施例，將該些錫球熔融銲接在該基板61上。
於步驟(n)中，如圖13所示，形成一散熱膠31於該堆疊式半導體元件外露該虛晶片40與該封膠體51的共平面上；於本實施例，該散熱膠31與步驟(d)的散熱膠相同，但不以此為限。
於步驟(o)中，如圖14所示，將一預先成型金屬外殼蓋62設在該堆疊式半導體元件外，並將該金屬外殼62銲接在該基板61上；於本實施例，該金屬外殼62剖面係呈ㄇ字型，其橫板621內頂面係黏著於步驟(n)的該散熱膠31上，其四片垂直側板622高度匹配該堆疊式半導體元件的高度，故可接觸該基板61，進而銲接於該基板61上。
如上述封裝方法所製成的堆疊式半導體封裝結構即如圖14所示，包含有一晶片組10、一置頂晶片20、一散熱層30、一虛晶片40、一底膠50及一封膠體51；其中該晶片組10係由多顆晶片11堆疊並彼此電性連接而成，且該晶片組10係包含有一第一表面101及一第二表面102；其中該第二表面102係成有多個金屬接點14；該置頂晶片20係包含有二相對的一第三表面21及一第四表面22，該第四表面22係設置於該晶片組10的第一表面101上；該散熱層30係形成於該置頂晶片20的該第三表面21上，該虛晶片40疊設在該散熱層30上；該底膠50係包覆該晶片組10及該置頂晶片20的外側，也可進一步包覆該散熱層30；而該封膠體51係包覆該虛晶片40外側；其中該虛晶片40係外露於該封膠體51，並與該封膠體51於水平方向共平面；又該封膠體51係與該底膠50於垂直方向共平面。
此外，該晶片組10的金屬接點14係進一步銲接至一基板61上，而該虛晶片40與該封膠體51的共平面上再形成有一散熱膠31，之後再將一金屬外殼62蓋設於該散熱膠31上與該封膠體51及底膠50之外，即該金屬外殼62的橫板內621頂面係黏著該散熱膠31上，其四片垂直側板622銲接在該基板61上。
綜上所述，本發明堆疊式半導體封裝結構及封裝方法，係主要於該置頂晶片的上方再形成有散熱層及虛晶片，故於研磨封膠體步驟時，可研磨至該虛晶片或散熱層即可，確保該置頂晶片不受研磨而破裂，又該散熱層可加強整體堆疊式半導體封裝結構的散熱功效。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10:晶片組 101:第一表面 102:第二表面 11:晶片 12:矽穿孔 13:金屬接墊 14:金屬接點 20:置頂晶片 21:第三表面 22:第四表面 30:散熱層 31:散熱膠 40:虛晶片 50:底膠 51:封膠體 60:載板 61:基板 62:金屬外殼 621:橫板 622:垂直側板 70:晶片組 71:置頂晶片 711:側面下方 712:裂㾗 72:底膠 73:封膠體
圖1至圖8：本發明高散熱之堆疊式半導體封裝方法第一實施例的不同步驟所對應的剖面圖。 圖9至圖14：本發明高散熱之堆疊式半導體封裝方法第二實施例的不同步驟所對應的剖面圖。 圖15至圖18：既有堆疊式半導體封裝方法的不同步驟所對應的剖面圖。 圖19：圖18部分俯視平面圖。
10:晶片組
101:第一表面
102:第二表面
11:晶片
12:矽穿孔
13:金屬接墊
14:金屬接點
20:置頂晶片
21:第三表面
22:第四表面
30:散熱層
31:散熱膠
61:基板
62:金屬外殼
621:橫板
622:垂直側板

Claims (10)

  1. 一種高散熱之堆疊式半導體封裝結構，包括： 一晶片組，係由多顆晶片堆疊並彼此電性連接而成，且該晶片組係包含有一第一表面及一第二表面；其中該第二表面係成有多個金屬接點； 一置頂晶片，係包含有二相對的一第三表面及一第四表面，該第四表面係設置於該晶片組的第一表面上； 一散熱層，係形成於該置頂晶片的該第三表面上； 一底膠，係包覆該晶片組及該置頂晶片的外側；以及 一封膠體，係包覆該散熱層外側；其中該散熱層係外露於該封膠體，並與該封膠體於水平方向共平面；又該封膠體係與該底膠於垂直方向共平面。
  2. 如請求項1所述之高散熱之堆疊式半導體封裝結構，係進一步包括一金屬外殼，係蓋設於該封膠體、該散熱層與該底膠之外。
  3. 如請求項2所述之高散熱之堆疊式半導體封裝結構，係進一步包一基板，該晶片組的第二表面之金屬接點與該金屬外殼係銲接於該基板上。
  4. 一種高散熱之堆疊式半導體封裝結構，包括： 一晶片組，係由多顆晶片堆疊並彼此電性連接而成，且該晶片組係包含有一第一表面及一第二表面；其中該第二表面係成有多個金屬接點； 一置頂晶片，係包含有二相對的一第三表面及一第四表面，該第四表面係設置於該晶片組的第一表面上； 一散熱層，係形成於該置頂晶片的該第三表面上； 一虛晶片，係疊設於該散熱層上； 一底膠，係包覆該晶片組及該置頂晶片的外側；以及 一封膠體，係包覆該虛晶片的外側；其中該虛晶片係外露於該封膠體，並與該封膠體於水平方向共平面；又該封膠體係與該底膠於垂直方向共平面。
  5. 如請求項4所述之高散熱之堆疊式半導體封裝結構，該底膠係進一步包覆該散熱層的外側。
  6. 如請求項4或5所述之高散熱之堆疊式半導體封裝結構，係進一步包： 一金屬外殼，係蓋設於該封膠體、該虛晶片與該底膠之外；以及 一基板，其上銲接有該晶片組的第二表面之金屬接點與該金屬外殼。
  7. 一種高散熱之堆疊式半導體封裝方法，包括： (a) 提供一載板； (b) 將多晶片依序堆疊於該載板不同位置上，構成多個晶片組； (c) 將一置頂晶片疊設在各該晶片組上； (d) 形成一散熱層於各該置頂晶片上； (e) 疊設一虛晶片於各該散熱層上； (f) 將一底膠材料包覆於各該晶片組及其該置頂晶片的外側，並等待固化成底膠； (g) 形成一封膠材料並包覆各該虛晶片，並等待封膠體固化成封體膠；其中該封膠體與該底膠係於垂直方向共平面；以及 (h) 研磨該封膠體，直到該些虛晶片或該些散熱層外露，而於水平方向與該封膠體共平面。
  8. 如請求項7所述之高散熱之堆疊式半導體封裝方法，係進一步包含： (i) 移除該載板，使各該晶片組與載板相接的一表面外露；其中該表面對應各該晶片組具有多個金屬接墊； (j) 於各該金屬接墊形成一金屬接點；以及 (k) 切割並獨立出多個堆疊式半導體元件。
  9. 如請求項8所述之高散熱之堆疊式半導體封裝方法，係進一步包含： (l) 準備一基板； (m) 將一堆疊式半導體元件銲接至該基板上； (n) 形成一散熱膠於該堆疊式半導體元件外露的該虛晶片與該封膠體的共平面上或該散熱層與該封膠體的共平面上；以及 (o) 將一預先成型金屬外殼蓋設在該堆疊式半導體元件外，並將該金屬外殼銲接在該基板上。
  10. 如請求項9所述之高散熱之堆疊式半導體封裝方法，其中該散熱膠與該散熱層的材料相同。
TW108141064A 2019-11-12 2019-11-12 高散熱之堆疊式半導體封裝結構及其封裝方法 TWI717896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108141064A TWI717896B (zh) 2019-11-12 2019-11-12 高散熱之堆疊式半導體封裝結構及其封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108141064A TWI717896B (zh) 2019-11-12 2019-11-12 高散熱之堆疊式半導體封裝結構及其封裝方法

Publications (2)

Publication Number Publication Date
TWI717896B TWI717896B (zh) 2021-02-01
TW202119508A true TW202119508A (zh) 2021-05-16

Family

ID=75745685

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141064A TWI717896B (zh) 2019-11-12 2019-11-12 高散熱之堆疊式半導體封裝結構及其封裝方法

Country Status (1)

Country Link
TW (1) TWI717896B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760227B (zh) * 2021-05-19 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20230068842A1 (en) * 2021-08-24 2023-03-02 SK Hynix Inc. Semiconductor package including stacked semiconductor chips

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284037A1 (en) * 2007-05-15 2008-11-20 Andry Paul S Apparatus and Methods for Constructing Semiconductor Chip Packages with Silicon Space Transformer Carriers
TWI416700B (zh) * 2009-12-29 2013-11-21 Chipmos Technologies Inc 晶片堆疊封裝結構及其製造方法
TWI489600B (zh) * 2011-12-28 2015-06-21 Xintec Inc 半導體堆疊結構及其製法
TW201407221A (zh) * 2012-08-15 2014-02-16 Success Prime Corp 高穩定度耐彎曲的光纖結構
US9583414B2 (en) * 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9613931B2 (en) * 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760227B (zh) * 2021-05-19 2022-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
US20230068842A1 (en) * 2021-08-24 2023-03-02 SK Hynix Inc. Semiconductor package including stacked semiconductor chips

Also Published As

Publication number Publication date
TWI717896B (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
TWI616957B (zh) 晶圓級封裝及其製作方法
TWI616980B (zh) 堆疊封裝構件及其製作方法
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
TWI556349B (zh) 半導體裝置的結構及其製造方法
JP5936968B2 (ja) 半導体装置とその製造方法
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI662667B (zh) 封裝結構及其製造方法
US9520304B2 (en) Semiconductor package and fabrication method thereof
TWI689068B (zh) 具有多個共面中介元件的半導體封裝及其製造方法
TWI515867B (zh) 半導體元件及其形成方法
TWI595613B (zh) 半導體封裝件及其製法
US20140073087A1 (en) Method of fabricating a semiconductor package
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
US9595507B2 (en) Semiconductor device and method of manufacturing the same
TW201832297A (zh) 封裝堆疊構造及其製造方法
TWI717896B (zh) 高散熱之堆疊式半導體封裝結構及其封裝方法
TW201701429A (zh) 晶圓級封裝及其製作方法
TWI556383B (zh) 封裝結構及其製法
TWI430376B (zh) The Method of Fabrication of Semiconductor Packaging Structure
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TWI620256B (zh) 半導體封裝件及其製法
TWI545714B (zh) 電子封裝件及其製法
US11817443B2 (en) Semiconductor package including a first semiconductor chip with a plurality of first chip pads directly bonded to a plurality of second chip pads of an upper semiconductor chip
TWI814262B (zh) 晶片置中式扇出面板級封裝結構及其封裝方法