TW202119477A - 具有磊晶結構的半導體元件及其形成方法 - Google Patents

具有磊晶結構的半導體元件及其形成方法 Download PDF

Info

Publication number
TW202119477A
TW202119477A TW109131553A TW109131553A TW202119477A TW 202119477 A TW202119477 A TW 202119477A TW 109131553 A TW109131553 A TW 109131553A TW 109131553 A TW109131553 A TW 109131553A TW 202119477 A TW202119477 A TW 202119477A
Authority
TW
Taiwan
Prior art keywords
epitaxial structure
bit line
semiconductor device
source region
top surface
Prior art date
Application number
TW109131553A
Other languages
English (en)
Other versions
TWI741784B (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202119477A publication Critical patent/TW202119477A/zh
Application granted granted Critical
Publication of TWI741784B publication Critical patent/TWI741784B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體元件及其形成方法。該半導體元件包括形成於一半導體基板中的一源極區域和一汲極區域，以及形成於該源極區域之上的一位元線。該半導體元件也包括形成於該汲極區域之上的一第一磊晶結構，以及形成於該第一磊晶結構之上的一電容接觸。該電容接觸的一底表面高於該位元線的一底表面。

Description

具有磊晶結構的半導體元件及其形成方法
本申請案主張2019年11月08日申請之美國正式申請案第16/678,190號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件及其形成方法。特別是關於一種具有磊晶結構的半導體元件及其形成方法。
由於結構的簡單性，相較於像是靜態隨機存取記憶體（static random access memories; SRAM）的其他類型記憶體，動態隨機存取記憶體（dynamic random access memories; DRAM）可在每單位晶片面積上提供更多的記憶體單元。DRAM是由複數個DRAM單元所組成，每一個DRAM單元包括用於儲存訊息的電容和與電容耦合的電晶體，用於調節電容何時被充電或放電。在讀取操作期間，字元線（word line; WL）被觸動（asserted），從而導通電晶體。被導通的電晶體允許感測放大器透過位元線（bit line; BL）讀取電容兩端的電壓。在寫入操作期間，要寫入的數據會在WL被觸動時提供在BL上。
為了滿足更大量的記憶體儲存需求，DRAM記憶體單元的尺寸持續地減小；其結果，這些DRAM的封裝密度大大地增加。但是，由於DRAM記憶體單元尺寸要求減小尺寸，電容耦合成為日益重要的問題，這導致寄生電容的增加。因此，DRAM記憶體單元的速度非期望地降低，且整體的元件性能也受到負面影響。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不組成本揭露之先前技術，且上文之「先前技術」之任何說明均不應做為本案之任一部分。
在本揭露的一實施例中，提供一種半導體元件。該半導體元件包括形成於一半導體基板中的一源極區域和一汲極區域，以及形成於該源極區域之上的一位元線。該半導體元件也包括形成於該汲極區域之上的一第一磊晶結構，以及形成於該第一磊晶結構之上的一電容接觸。該電容接觸的一底表面高於該位元線的一底表面。
在一些實施例中，該電容接觸的一頂表面高於該位元線的一頂表面。
在一些實施例中，該半導體元件更包括一介電蓋層，其形成於該位元線之上，其中該電容接觸的該頂表面與該介電蓋層的一頂表面齊平。
在一些實施例中，該半導體元件更包括一第二磊晶結構，其形成於該半導體基板中，其中該位元線覆蓋該第二磊晶結構且該源極區域圍繞該第二磊晶結構。
在一些實施例中，該第一磊晶結構的一底表面高於該第二磊晶結構的一底表面。 在一些實施例中，該半導體元件更包括相鄰於該位元線的側壁形成的一第一間隔物，和相鄰於該電容接觸的側壁形成的一第二間隔物，其中該第一間隔物延伸到該半導體基板中且緊靠（against）該第二磊晶結構的側壁，且其中該第二間隔物相鄰於該第一磊晶結構形成。
在一些實施例中，該半導體元件更包括一緩衝層，其形成於該源極區域和該汲極區域之上，其中該電容接觸的該底表面高於該緩衝層的一頂表面。
在本揭露的另一實施例中，提供一種半導體元件。該半導體元件包括形成於一半導體基板中的一源極區域和一汲極區域，以及形成於該源極區域之上的一位元線。該半導體元件也包括形成於該位元線之上的一第一介電蓋層，以及形成於該汲極區域之上的一第一磊晶結構。該半導體元件更包括形成於該第一磊晶結構之上的一電容接觸。該第一磊晶結構的一頂表面高於該位元線的一底表面，且該電容接觸的一頂表面與該第一介電蓋層的一頂表面齊平。
在一些實施例中，該半導體元件更包括被該位元線覆蓋的一第二磊晶結構，其中該第二磊晶結構穿透該源極區域，且其中該第一磊晶結構和該第二磊晶結構包括矽。
在一些實施例中，該半導體元件更包括相鄰於該第一介電蓋層的側壁形成的一間隔物，其中該間隔物延伸以覆蓋該位元線的側壁和該第二磊晶結構的側壁。
在一些實施例中，該第二磊晶結構透過該間隔物與該源極區域隔開。
在一些實施例中，該半導體元件更包括覆蓋該源極區域和該汲極區域的一緩衝層，其中該緩衝層的一頂表面與該位元線的該底表面齊平。
在一些實施例中，該第一磊晶結構的該頂表面高於該緩衝層的該頂表面。
在一些實施例中，該半導體元件更包括形成於該半導體基板中的一字元線，以及形成於該字元線之上的一第二介電蓋層，其中該緩衝層覆蓋該第二介電蓋層，且該第二介電蓋層位於該源極區域和該汲極區域之間。
在本揭露的一實施例中，提供一種半導體元件的形成方法。該方法包括形成一源極區域和一汲極區域於一半導體基板中，以及形成一位元線於該源極區域之上。該方法也包括生長一第一磊晶結構於該汲極區域之上。該第一磊晶結構的一頂表面高於該位元線的一底表面。該方法更包括形成一電容接觸於該第一磊晶結構之上。
在一些實施例中，該半導體元件的形成方法更包括形成一緩衝層，覆蓋該源極區域和該汲極區域；部分地移除該緩衝層和該源極區域以形成一第一開口；以及在形成該位元線之前，生長一第二磊晶結構於該第一開口中。
在一些實施例中，該半導體元件的形成方法更包括形成一導電層於該第二磊晶結構之上；形成一介電蓋層，部分地覆蓋該導電層；以及使用該介電蓋層做為一罩幕來蝕刻該導電層和該第二磊晶結構，以形成該位元線，其中在形成該位元線之後，該第二磊晶結構透過一間隙（gap）與該源極區域和該緩衝層隔開。
在一些實施例中，該半導體元件的形成方法更包括形成一層間介電（ILD）結構，圍繞該位元線；以及部分地移除該層間介電結構以形成暴露出該汲極區域的一第二開口。
在一些實施例中，該第一磊晶結構生長於該第二開口中。
在一些實施例中，該半導體元件的形成方法更包括在形成該第一磊晶結構之後，形成形成一間隔物襯著（lining）該第二開口的側壁，其中該電容接觸形成於該第一磊晶結構之上並與該第一磊晶結構直接接觸，且該間隔物圍繞該電容接觸。
根據本揭露的一些實施例，提供了半導體元件的實施例。半導體元件包括位在源極區域之上的位元線、位在汲極區域之上的磊晶結構、以及位在磊晶結構之上的電容接觸，使得電容接觸的底表面高於位元線的底表面。由於位元線下方的位元線接觸與電容接觸之間存在垂直偏移，因此可以降低位元線接觸與電容接觸之間的電容。其結果，可以提高半導體元件的操作速度，並且可以改善整體的元件性能。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。組成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可做為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下揭示提供許多不同的實施例或是例子來實行本揭露實施例之不同部件。以下描述具體的元件及其排列的例子以簡化本揭露實施例。當然這些僅是例子且不該以此限定本揭露實施例的範圍。例如，在描述中提及第一個部件形成於第二個部件“之上”或“上”時，其可能包括第一個部件與第二個部件直接接觸的實施例，也可能包括兩者之間有其他部件形成而沒有直接接觸的實施例。另外，本揭露可能在不同實施例中重複參照符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間的關係。
此外，其中用到與空間相關的用詞，例如：“在…下方”、“下方”、“較低的”、“上方”、“較高的”、及其類似的用詞係為了便於描述圖式中所示的一個元件或部件與另一個元件或部件之間的關係。這些空間關係詞係用以涵蓋圖式所描繪的方位之外的使用中或操作中的元件之不同方位。元件可能被轉向不同方位（旋轉90度或其他方位），則其中使用的空間相關形容詞也可相同地照著解釋。
圖1是根據一些實施例顯示半導體元件的剖面圖。如圖1所示，半導體元件100包括位於半導體基板101中的字元線111（即，閘極結構）。更具體地，字元線111包括閘極電極109和圍繞閘極電極109的閘極介電層107。此外，半導體元件100也包括位於半導體基板101中的源極區域103、汲極區域105、和介電蓋層113。在一些實施例中，介電蓋層113位於字元線111之上且位於源極區域103和汲極區域105之間。在一些實施例中，源極區域103和汲極區域105鄰接介電蓋層113，且介電蓋層113覆蓋閘極電極109和閘極介電層107。
仍然參照圖1，半導體元件100包括位於源極區域103、汲極區域105、和介電蓋層113之上的緩衝層115。在一些實施例中，半導體元件100包括位於半導體基板101中且被源極區域103圍繞的的磊晶結構123’、位於磊晶結構123’之上的位元線125’、以及位於位元線125’之上的介電蓋層127。此外，半導體元件100也包括與介電蓋層127的相對側壁、位元線125’的相對側壁、以及磊晶結構123’的相對側壁相鄰的間隔物133。
此外，根據一些實施例，半導體元件100包括位於汲極區域105之上的另一個磊晶結構143、位於磊晶結構143之上的電容接觸147、以及與電容接觸147的相對側壁相鄰的間隔物145。更具體地說，在一些實施例中，磊晶結構143穿透緩衝層115，且間隔物145位於磊晶結構143的頂表面143T之上。在一些實施例中，半導體元件100也包括層間介電（interlayer dielectric; ILD）結構135，其圍繞位元線125’、介電蓋層127、電容接觸147、磊晶結構143、以及間隔物133和145。
在一些實施例中，電容接觸147的底表面147B與磊晶結構143的頂表面143T直接接觸，且電容接觸147的底表面147B（或磊晶結構的頂表面143T）高於位元線125’的底表面125’B和緩衝層115的頂表面115T。在一些實施例中，位元線125’的底表面125’B與緩衝層115的頂表面115T齊平。
此外，在一些實施例中，電容接觸147的頂表面147T高於位元線125’的頂表面125’T。在一些實施例中，電容接觸147的頂表面147T與介電蓋層127的頂表面127T齊平。在一些實施例中，磊晶結構143的底表面143B高於磊晶結構123’的底表面123’B。在一些實施例中，半導體元件100是動態隨機存取記憶體（dynamic random access memory; DRAM）。
圖2是根據一些實施例顯示形成半導體元件100的方法10流程圖，且根據一些實施例，該方法10包括步驟S11、S13、S15、S17、S19、S21、S23和S25。以下結合圖式詳細說明圖2的步驟S11到S25。
圖3至圖10是根據一些實施例顯示形成半導體元件100的中間階段剖面圖。
如圖3所示，提供了半導體基板101。半導體基板101可為一半導體晶圓，像是矽晶圓。可選地或額外地，半導體基板101可包括元素半導體材料、化合物半導體材料、及/或合金半導體材料。元素半導體材料的例子可包括但不限於晶體矽、多晶矽、非晶矽、鍺、及/或金剛石（dimand）。化合物半導體材料的例子可包括但不限於碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及銻化銦。合金半導體材料的例子可包括但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及GaInAsP。
在一些實施例中，半導體基板101包括一磊晶層。例如，半導體基板101具有覆蓋塊狀半導體的一磊晶層。在一些實施例中，半導體基板101為一絕緣體上半導體（semiconductor-on-insulator）基板，其可包括一基板、位於該基板之上的一埋藏氧化層、及位於該埋藏氧化層之上的一半導體層，像是絕緣體上覆矽（silicon-on-insulator; SOI）基板、絕緣體上覆矽鍺（silicon germanium-on-insulator; SGOI）基板、或絕緣體上覆鍺（germanium-on-insulator; GOI）基板。可使用氧植入隔離（separation by implantation oxygen; SIMOX）、晶圓接合、及/或其他合適的方式來製造絕緣體上半導體基板。
仍然參照圖3，在半導體基板101中形成包括閘極電極109和閘極介電層107的字元線111，並且形成介電蓋層113於字元線111之上。在一些實施例中，閘極電極109是由像是鋁（Al）、銅（Cu）、鎢（W）、鈦（Ti）、鉭（Ta）的導電材料、或另一種可應用的材料組成，且閘極介電層107是由氧化矽、氮化矽、氧氮化矽、具有高介電常數（high-k）的介電材料、或前述之組合組成。在一些實施例中，介電蓋層113包括氧化矽、氮化矽、氮氧化矽、或前述之組合。
在一些實施例中，透過蝕刻和沈積製程來形成字元線111和介電蓋層113。首先，透過蝕刻製程在半導體基板101中形成一溝槽。蝕刻製程可以包括乾蝕刻製程、濕蝕刻製程、或前述之組合。在形成溝槽之後，可以進行沉積製程以在溝槽中形成字元線111，且所述沉積製程可以包括化學氣相沈積（chemical vapor deposition; CVD）製程、物理氣相沉積（physical vapor deposition; PVD）製程、旋塗（spin-coating）製程、或另一種可應用的製程。在進行沉積製程之後，可以進行回蝕刻製程，並且可以進行像是CVD、PVD、或旋塗的沉積製程來形成介電蓋層113。接下來，可以進行像是化學機械研磨（chemical mechanical polishing; CMP）的平坦化製程，使得介電蓋層113的頂表面與半導體基板101的頂表面共平面。
此外，透過一個或多個離子植入製程在半導體基板101中形成源極區域103和汲極區域105，並且可以將像是硼（B）或BF2 的P-型摻雜劑或像是磷（P）或砷（As）的N-型摻雜劑植入半導體基板101中。源極區域103和汲極區域105鄰接介電蓋層113的相對側壁。此步驟在圖2所示的方法10中顯示為步驟S11。
接下來，根據一些實施例，如圖4所示，形成緩衝層115於半導體基板101之上，並且部分地移除緩衝層115和源極區域103以形成開口120。在一些實施例中，緩衝層115覆蓋源極區域103和汲極區域105。緩衝層115可以是單層或多層。在一些實施例中，緩衝層115包括氧化矽、氮化矽、氧氮化矽、或前述之組合。此外，可以透過像是CVD、PVD、或旋塗的沉積製程來形成緩衝層115。
在形成緩衝層115之後，可以進行蝕刻製程以部分地移除緩衝層115和源極區域103。蝕刻製程可以包括乾蝕刻製程、濕蝕刻製程、或前述之組合。在蝕刻製程之後，形成開口120，且緩衝層115的側壁和源極區域103的側壁暴露於開口120中。
接下來，根據一些實施例中，如圖4和圖5所示，形成磊晶結構123於開口120中。此步驟在圖2所示的方法10中顯示為步驟S13。在一些實施例中，磊晶結構123包括矽，並且磊晶生長磊晶結構123以填充開口120。應注意的是，源極區域103和緩衝層115圍繞磊晶結構123。
根據一些實施例，如圖6所示，在形成磊晶結構123之後，形成導電層125於磊晶結構123和緩衝層115之上，並形成介電蓋層127於導電層125之上。在一些實施例中，導電層125包括鎢（W）、鋁（Al）、銅（Cu）、鎳（Ni）、鈷（Co）、多晶矽、另一種導電材料、或前述之組合。在一些實施例中，透過沉積製程來形成導電層125。沉積製程可以包括電鍍製程、CVD製程、PVD製程、旋塗製程、無電電鍍（electroless plating）製程、或另一種可應用的製程。
此外，在一些實施例中，介電蓋層127包括氧化矽、氮化矽、氮氧化矽、或前述之組合。在一些實施例中，透過沉積製程和蝕刻製程來形成介電蓋層127。應注意的是，介電蓋層127直接位於導電層125之上。
接下來，根據一些實施例，如圖7所示，使用介電蓋層127做為蝕刻罩幕來圖案化導電層125和磊晶結構123以形成位元線125’和剩餘的磊晶結構123’。其結果，剩餘的磊晶結構123’透過間隙130與源極區域103和緩衝層115隔開。在一些實施例中，剩餘的磊晶結構123’用來做為位元線接觸。此步驟在圖2所示的方法10中顯示為步驟S15。
接下來，根據一些實施例，如圖8所示，相鄰於介電蓋層127的相對側壁、位元線125’的相對側壁、以及剩餘的磊晶結構123’的相對側壁形成間隔物133。此步驟在圖2所示的方法10中顯示為步驟S17。在一些實施例中，由間隔物133填充間隙130。
在一些實施例中，間隔物133包括氧化矽、氮化矽、氮氧化矽、或前述之組合。此外，在一些實施例中，間隔物材料（未顯示）被形成為共形地覆蓋緩衝層115的頂表面、位元線125’的側壁、以及介電蓋層127的頂表面和側壁。接下來，對間隔物材料進行回蝕刻製程，直到暴露出介電蓋層127的頂表面和緩衝層115的頂表面，從而形成間隔物133。
根據一些實施例，如圖9所示，在形成間隔物133之後，形成層間介電（ILD）結構135以覆蓋緩衝層115，且ILD結構135圍繞間隔物133、位元線125’、和介電蓋層127。此步驟在圖2所示的方法10中顯示為步驟S19。接下來，根據一些實施例，如圖9所示，部分地移除ILD結構135和緩衝層115以形成暴露出汲極區域105的開口140。此步驟在圖2所示的方法10中顯示為步驟S21。
在一些實施例中，ILD結構135是由氧化矽、氮化矽、氮氧化矽、磷矽玻璃（phosphosilicate glass; PSG）、硼磷矽玻璃（borophosphosilicate glass; BPSG）、低介電常數（low-k）介電材料、及/或其他可應用的介電材料組成。低介電常數介電材料的例子包括但不限於氟矽玻璃（fluorinated silica glass; FSG）、碳摻雜氧化矽、非晶質氟化碳、聚對二甲苯、雙苯基環丁烯（bis-benzocyclobutenes; BCB）、或聚醯亞胺。此外，可以透過像是CVD、PVD、原子層沉積（atomic layer deposition; ALD）、旋塗、或另一種可應用的製程來形成ILD結構135。
在一些實施例中，透過使用圖案化層做為罩幕的蝕刻製程來形成開口140，其中，蝕刻製程包括乾蝕刻製程、濕蝕刻製程、或前述之組合。應注意的是，開口140暴露出ILD結構135的側壁和緩衝層115的側壁。
接下來，根據一些實施例，如圖10所示，形成磊晶結構143於開口140中，從而獲得縮小的開口140’。應注意的是，根據一些實施例，磊晶結構143形成於汲極區域105之上。在一些實施例中，磊晶結構143與汲極區域105直接接觸。此步驟在圖2所示的方法10中顯示為步驟S23。
在一些實施例中，磊晶結構143包括矽，且磊晶結構143磊晶生長於汲極區域105之上。應注意的是，根據一些實施例，磊晶結構143的頂表面143T高於位元線125’的底表面125’B（亦即，位元線125’與剩餘的磊晶結構123’之間的界面）。
根據一些實施例，如圖1所示，在形成磊晶結構143之後，間隔物145形成為與縮小的開口140’之側壁成一直線，且電容接觸147形成為被間隔物145包圍。在一些實施例中，電容接觸147和間隔物145位於磊晶結構143之上。此步驟在圖2所示的方法10中顯示為步驟S25。
用於形成間隔物145的一些製程和材料與用於形成間隔物133的那些製程和材料相似或相同，故在此不再重複其描述。在一些實施例中，間隔物材料（未顯示）被形成為共形地覆蓋磊晶結構143的頂表面、縮小的開口140’之側壁、以及ILD結構135的頂表面。接下來，透過進行蝕刻製程將間隔物材料部分地移除，並且在進行蝕刻製程之後，暴露出磊晶結構143的一部分。在一些實施例中，蝕刻製程是非等向蝕刻（anisotropic etching）製程，其在所有位置垂直地移除相似量的間隔物材料，從而留下間隔物145。
此外，在一些實施例中，電容接觸147是由像是多晶矽、鎢（W）、鋁（Al）、銅（Cu）、鎳（Ni）、鈷（Co）、另一種導電材料、或前述之組合組成，且電容接觸147是透過沈積製程而形成。沈積製程可以包括CVD製程、PVD製程、旋塗製程、或另一種可應用的製程。接下來，可以進行像是化學機械研磨（CMP）的平坦化製程，使得電容接觸147的頂表面與ILD結構135的頂表面共平面。
在形成電容接觸147之後，獲得半導體元件100。在本實施例中，半導體元件100是動態隨機存取記憶體（DRAM）。
本揭露提供了半導體元件100及其形成方法的實施例。半導體元件100包括位於源極區域103之上的位元線125’、位於汲極區域105之上的磊晶結構143、以及位於磊晶結構143之上的電容接觸147。由於電容接觸147和位元線125’下方的位元線接觸（即，電性連接到位元線125’ 的磊晶結構123’）之間存在垂直偏移， 因此可以降低位元線接觸（即，磊晶結構123’）與電容接觸147之間的電容。其結果，可以提高半導體元件100的操作速度，並且可以改善整體的元件性能。
此外，由於介電蓋層127形成於位元線125’之上，所以可以修改介電蓋層127的厚度，使得介電蓋層127的頂表面127T與電容接觸147的頂表面147T齊平。由於半導體元件100具有平坦的頂表面，所以可以更容易地實現位於半導體元件100上方的元件之設計和形成。
此外，由於磊晶結構143形成於電容接觸147之下，故可以降低電容接觸147的厚度。因此，可以降低電容接觸147的深寬比（aspect ratio），而且用於形成電容接觸147的蝕刻製程可以變得更容易。另外，由於在電容接觸147之前形成磊晶結構143，所以可以將磊晶結構143用在形成電容接觸147的蝕刻製程中做為蝕刻停止層（etch stop layer; ESL）。其結果，可以透過磊晶結構143來保護半導體基板101中的汲極區域105。
在本揭露的一實施例中，提供一種半導體元件。該半導體元件包括形成於一半導體基板中的一源極區域和一汲極區域，以及形成於該源極區域之上的一位元線。該半導體元件也包括形成於該汲極區域之上的一第一磊晶結構，以及形成於該第一磊晶結構之上的一電容接觸。該電容接觸的一底表面高於該位元線的一底表面。
在本揭露的另一實施例中，提供一種半導體元件。該半導體元件包括形成於一半導體基板中的一源極區域和一汲極區域，以及形成於該源極區域之上的一位元線。該半導體元件也包括形成於該位元線之上的一第一介電蓋層，以及形成於該汲極區域之上的一第一磊晶結構。該半導體元件更包括形成於該第一磊晶結構之上的一電容接觸。該第一磊晶結構的一頂表面高於該位元線的一底表面，且該電容接觸的一頂表面與該第一介電蓋層的一頂表面齊平。
在本揭露的一實施例中，提供一種半導體元件的形成方法。該方法包括形成一源極區域和一汲極區域於一半導體基板中，以及形成一位元線於該源極區域之上。該方法也包括生長一第一磊晶結構於該汲極區域之上。該第一磊晶結構的一頂表面高於該位元線的一底表面。該方法更包括形成一電容接觸於該第一磊晶結構之上。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或前述之組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中該之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文該之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
10:方法 100:半導體元件 101:半導體基板 103:源極區域 105:汲極區域 107:閘極介電層 109:閘極電極 111:字元線 113:介電蓋層 115:緩衝層 115T:頂表面 120:開口 123:磊晶結構 123’:磊晶結構 123’B:底表面 125:導電層 125’:位元線 125’B:底表面 125’T:頂表面 127:介電蓋層 127T:頂表面 130:間隙 133:間隔物 135:層間介電結構 140:開口 140’:縮小的開口 143:磊晶結構 143B:底表面 143T:頂表面 145:間隔物 147:電容接觸 147B:底表面 147T:頂表面 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟 S25:步驟
本揭露各方面可配合以下圖式及詳細說明閱讀以便了解。要強調的是，依照工業上的標準慣例，各個部件（feature）並未按照比例繪製。事實上，為了清楚之討論，可能任意的放大或縮小各個部件的尺寸。 圖1是根據一些實施例顯示半導體元件的剖面圖。 圖2是根據一些實施例顯示形成半導體元件的方法流程圖。 圖3是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖4是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖5是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖6是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖7是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖8是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖9是根據一些實施例顯示形成半導體元件的中間階段剖面圖。 圖10是根據一些實施例顯示形成半導體元件的中間階段剖面圖。
100:半導體元件
101:半導體基板
103:源極區域
105:汲極區域
107:閘極介電層
109:閘極電極
111:字元線
113:介電蓋層
115:緩衝層
115T:頂表面
123’:磊晶結構
123’B:底表面
125’:位元線
125’B:底表面
125’T:頂表面
127:介電蓋層
127T:頂表面
133:間隔物
135:層間介電結構
143:磊晶結構
143B:底表面
143T:頂表面
145:間隔物
147:電容接觸
147B:底表面
147T:頂表面

Claims (20)

  1. 一種半導體元件，包括： 一源極區域和一汲極區域，形成於一半導體基板中； 一位元線，形成於該源極區域之上； 一第一磊晶結構，形成於該汲極區域之上；以及 一電容接觸，形成於該第一磊晶結構之上，其中該電容接觸的一底表面高於該位元線的一底表面。
  2. 如請求項1所述之半導體元件，其中該電容接觸的一頂表面高於該位元線的一頂表面。
  3. 如請求項2所述之半導體元件，更包括： 一介電蓋層，形成於該位元線之上，其中該電容接觸的該頂表面與該介電蓋層的一頂表面齊平。
  4. 如請求項1所述之半導體元件，更包括： 一第二磊晶結構，形成於該半導體基板中，其中該位元線覆蓋該第二磊晶結構且該源極區域圍繞該第二磊晶結構。
  5. 如請求項4所述之半導體元件，其中該第一磊晶結構的一底表面高於該第二磊晶結構的一底表面。
  6. 如請求項4所述之半導體元件，更包括： 一第一間隔物，相鄰於該位元線的側壁形成；以及 一第二間隔物，相鄰於該電容接觸的側壁形成，其中該第一間隔物延伸到該半導體基板中且緊靠（against）該第二磊晶結構的側壁，且其中該第二間隔物相鄰於該第一磊晶結構形成。
  7. 如請求項1所述之半導體元件，更包括： 一緩衝層，形成於該源極區域和該汲極區域之上，其中該電容接觸的該底表面高於該緩衝層的一頂表面。
  8. 一種半導體元件，包括： 一源極區域和一汲極區域，形成於一半導體基板中； 一位元線，形成於該源極區域之上； 一第一介電蓋層，形成於該位元線之上； 一第一磊晶結構，形成於該汲極區域之上；以及 一電容接觸，形成於該第一磊晶結構之上，其中該第一磊晶結構的一頂表面高於該位元線的一底表面，且該電容接觸的一頂表面與該第一介電蓋層的一頂表面齊平。
  9. 如請求項8所述之半導體元件，更包括： 一第二磊晶結構，被該位元線覆蓋，其中該第二磊晶結構穿透該源極區域，且其中該第一磊晶結構和該第二磊晶結構包括矽。
  10. 如請求項9所述之半導體元件，更包括： 一間隔物，相鄰於該第一介電蓋層的側壁形成，其中該間隔物延伸以覆蓋該位元線的側壁和該第二磊晶結構的側壁。
  11. 如請求項10所述之半導體元件，其中該第二磊晶結構透過該間隔物與該源極區域隔開。
  12. 如請求項8所述之半導體元件，更包括： 一緩衝層，覆蓋該源極區域和該汲極區域，其中該緩衝層的一頂表面與該位元線的該底表面齊平。
  13. 如請求項12所述之半導體元件，其中該第一磊晶結構的該頂表面高於該緩衝層的該頂表面。
  14. 如請求項12所述之半導體元件，更包括： 一字元線，形成於該半導體基板中；以及 一第二介電蓋層，形成於該字元線之上，其中該緩衝層覆蓋該第二介電蓋層，且該第二介電蓋層位於該源極區域和該汲極區域之間。
  15. 一種半導體元件的形成方法，包括： 形成一源極區域和一汲極區域於一半導體基板中； 形成一位元線於該源極區域之上； 生長一第一磊晶結構於該汲極區域之上，其中該第一磊晶結構的一頂表面高於該位元線的一底表面；以及 形成一電容接觸於該第一磊晶結構之上。
  16. 如請求項15所述之半導體元件的形成方法，更包括： 形成一緩衝層，覆蓋該源極區域和該汲極區域； 部分地移除該緩衝層和該源極區域以形成一第一開口；以及 在形成該位元線之前，生長一第二磊晶結構於該第一開口中。
  17. 如請求項16所述之半導體元件的形成方法，更包括： 形成一導電層於該第二磊晶結構之上； 形成一介電蓋層，部分地覆蓋該導電層；以及 使用該介電蓋層做為一罩幕來蝕刻該導電層和該第二磊晶結構，以形成該位元線，其中在形成該位元線之後，該第二磊晶結構透過一間隙（gap）與該源極區域和該緩衝層隔開。
  18. 如請求項15所述之半導體元件的形成方法，更包括： 形成一層間介電（ILD）結構，圍繞該位元線；以及 部分地移除該層間介電結構以形成暴露出該汲極區域的一第二開口。
  19. 如請求項18所述之半導體元件的形成方法，其中該第一磊晶結構生長於該第二開口中。
  20. 如請求項18所述之半導體元件的形成方法，更包括： 在形成該第一磊晶結構之後，形成一間隔物襯著（lining）該第二開口的側壁，其中該電容接觸形成於該第一磊晶結構之上並與該第一磊晶結構直接接觸，且該間隔物圍繞該電容接觸。
TW109131553A 2019-11-08 2020-09-14 具有磊晶結構的半導體元件及其形成方法 TWI741784B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/678,190 2019-11-08
US16/678,190 US11765884B2 (en) 2019-11-08 2019-11-08 Semiconductor device with epitaxial structures and method for forming the same

Publications (2)

Publication Number Publication Date
TW202119477A true TW202119477A (zh) 2021-05-16
TWI741784B TWI741784B (zh) 2021-10-01

Family

ID=75750360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131553A TWI741784B (zh) 2019-11-08 2020-09-14 具有磊晶結構的半導體元件及其形成方法

Country Status (3)

Country Link
US (2) US11765884B2 (zh)
CN (1) CN112786596B (zh)
TW (1) TWI741784B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632036B1 (ko) * 2002-12-30 2006-10-04 동부일렉트로닉스 주식회사 반도체 메모리 소자의 제조 방법
CN1275314C (zh) * 2003-05-23 2006-09-13 南亚科技股份有限公司 位元线的形成方法
JP2012019035A (ja) 2010-07-07 2012-01-26 Elpida Memory Inc 半導体装置及びその製造方法
KR101355858B1 (ko) * 2010-07-16 2014-01-27 에스케이하이닉스 주식회사 수직형 트랜지스터의 매몰 비트라인 형성방법
JP2012238642A (ja) * 2011-05-10 2012-12-06 Elpida Memory Inc 半導体装置及びその製造方法
WO2014112496A1 (ja) * 2013-01-16 2014-07-24 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US9136321B1 (en) * 2014-04-30 2015-09-15 International Business Machines Corporation Low energy ion implantation of a junction butting region
US10181472B1 (en) * 2017-10-26 2019-01-15 Nanya Technology Corporation Memory cell with vertical transistor
US10461186B1 (en) * 2018-05-31 2019-10-29 Globalfoundries Inc. Methods of forming vertical field effect transistors with self-aligned contacts and the resulting structures
CN208655648U (zh) * 2018-09-13 2019-03-26 长鑫存储技术有限公司 半导体器件
US11322402B2 (en) * 2019-08-14 2022-05-03 International Business Machines Corporation Self-aligned top via scheme

Also Published As

Publication number Publication date
US11758709B2 (en) 2023-09-12
US20210143155A1 (en) 2021-05-13
US20220052050A1 (en) 2022-02-17
US11765884B2 (en) 2023-09-19
CN112786596A (zh) 2021-05-11
TWI741784B (zh) 2021-10-01
CN112786596B (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
TWI770548B (zh) 具有氣隙的半導體元件結構及其製備方法
TWI708369B (zh) 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
TWI749542B (zh) 具有氣隙的半導體元件及其製備方法
US11587876B2 (en) Method for preparing semiconductor device with composite landing pad
TWI732533B (zh) 具有氣隙結構的半導體元件及其製備方法
TWI741784B (zh) 具有磊晶結構的半導體元件及其形成方法
TWI771123B (zh) 具有不同類型之電容器的記憶體元件及其製備方法
TWI763461B (zh) 具有石墨烯層的半導體元件及其製備方法
TWI779670B (zh) 具有複合接合焊墊之半導體元件的製備方法
US20230413521A1 (en) Memory device with multilayered capacitor dielectric structure
US20230413509A1 (en) Method for preparing memory device with multilayered capacitor dielectric structure
US20230403847A1 (en) Semiconductor device with conductive cap layer over conductive plug and method for preparinging the same
US20240055261A1 (en) Semiconductor structure with air gap in pattern-dense region and method of manufacturing the same