CN112786596A - 具有磊晶结构的半导体元件及其形成方法 - Google Patents

具有磊晶结构的半导体元件及其形成方法 Download PDF

Info

Publication number
CN112786596A
CN112786596A CN202011222466.8A CN202011222466A CN112786596A CN 112786596 A CN112786596 A CN 112786596A CN 202011222466 A CN202011222466 A CN 202011222466A CN 112786596 A CN112786596 A CN 112786596A
Authority
CN
China
Prior art keywords
epitaxial structure
bit line
source region
top surface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011222466.8A
Other languages
English (en)
Other versions
CN112786596B (zh
Inventor
黄则尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112786596A publication Critical patent/CN112786596A/zh
Application granted granted Critical
Publication of CN112786596B publication Critical patent/CN112786596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体元件及其形成方法。该半导体元件包括形成于一半导体基板中的一源极区域和一漏极区域，以及形成于该源极区域之上的一位元线。该半导体元件也包括形成于该漏极区域之上的一第一磊晶结构，以及形成于该第一磊晶结构之上的一电容接触。该电容接触的一底表面高于该位元线的一底表面。

Description

具有磊晶结构的半导体元件及其形成方法
技术领域
本公开主张2019年11月08日申请的美国正式申请案第16/678,190号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体元件及其形成方法。特别涉及一种具有磊晶结构的半导体元件及其形成方法。
背景技术
由于结构的简单性，相较于像是静态随机存取存储器(static random accessmemories；SRAM)的其他类型存储器，动态随机存取存储器(dynamic random accessmemories；DRAM)可在每单位芯片面积上提供更多的存储器单元。DRAM是由多个DRAM单元所组成，每一个DRAM单元包括用于存储信息的电容和与电容耦合的晶体管，用于调节电容何时被充电或放电。在读取操作期间，字元线(word line；WL)被触动(asserted)，从而导通晶体管。被导通的晶体管允许感测放大器通过位元线(bit line；BL)读取电容两端的电压。在写入操作期间，要写入的数据会在WL被触动时提供在BL上。
为了满足更大量的存储器存储需求，DRAM存储器单元的尺寸持续地减小；其结果，这些DRAM的封装密度大大地增加。但是，由于DRAM存储器单元尺寸要求减小尺寸，电容耦合成为日益重要的问题，这导致寄生电容的增加。因此，DRAM存储器单元的速度非期望地降低，且整体的元件性能也受到负面影响。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不组成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
在本公开的一实施例中，提供一种半导体元件。该半导体元件包括形成于一半导体基板中的一源极区域和一漏极区域，以及形成于该源极区域之上的一位元线。该半导体元件也包括形成于该漏极区域之上的一第一磊晶结构，以及形成于该第一磊晶结构之上的一电容接触。该电容接触的一底表面高于该位元线的一底表面。
在一些实施例中，该电容接触的一顶表面高于该位元线的一顶表面。
在一些实施例中，该半导体元件还包括一介电盖层，其形成于该位元线之上，其中该电容接触的该顶表面与该介电盖层的一顶表面齐平。
在一些实施例中，该半导体元件还包括一第二磊晶结构，其形成于该半导体基板中，其中该位元线覆盖该第二磊晶结构且该源极区域围绕该第二磊晶结构。
在一些实施例中，该第一磊晶结构的一底表面高于该第二磊晶结构的一底表面。
在一些实施例中，该半导体元件还包括相邻于该位元线的侧壁形成的一第一间隔物，和相邻于该电容接触的侧壁形成的一第二间隔物，其中该第一间隔物延伸到该半导体基板中且紧靠(against)该第二磊晶结构的侧壁，且其中该第二间隔物相邻于该第一磊晶结构形成。
在一些实施例中，该半导体元件还包括一缓冲层，其形成于该源极区域和该漏极区域之上，其中该电容接触的该底表面高于该缓冲层的一顶表面。
在本公开的另一实施例中，提供一种半导体元件。该半导体元件包括形成于一半导体基板中的一源极区域和一漏极区域，以及形成于该源极区域之上的一位元线。该半导体元件也包括形成于该位元线之上的一第一介电盖层，以及形成于该漏极区域之上的一第一磊晶结构。该半导体元件还包括形成于该第一磊晶结构之上的一电容接触。该第一磊晶结构的一顶表面高于该位元线的一底表面，且该电容接触的一顶表面与该第一介电盖层的一顶表面齐平。
在一些实施例中，该半导体元件还包括被该位元线覆盖的一第二磊晶结构，其中该第二磊晶结构穿透该源极区域，且其中该第一磊晶结构和该第二磊晶结构包括硅。
在一些实施例中，该半导体元件还包括相邻于该第一介电盖层的侧壁形成的一间隔物，其中该间隔物延伸以覆盖该位元线的侧壁和该第二磊晶结构的侧壁。
在一些实施例中，该第二磊晶结构通过该间隔物与该源极区域隔开。
在一些实施例中，该半导体元件还包括覆盖该源极区域和该漏极区域的一缓冲层，其中该缓冲层的一顶表面与该位元线的该底表面齐平。
在一些实施例中，该第一磊晶结构的该顶表面高于该缓冲层的该顶表面。
在一些实施例中，该半导体元件还包括形成于该半导体基板中的一字元线，以及形成于该字元线之上的一第二介电盖层，其中该缓冲层覆盖该第二介电盖层，且该第二介电盖层位于该源极区域和该漏极区域之间。
在本公开的一实施例中，提供一种半导体元件的形成方法。该方法包括形成一源极区域和一漏极区域于一半导体基板中，以及形成一位元线于该源极区域之上。该方法也包括生长一第一磊晶结构于该漏极区域之上。该第一磊晶结构的一顶表面高于该位元线的一底表面。该方法还包括形成一电容接触于该第一磊晶结构之上。
在一些实施例中，该半导体元件的形成方法还包括形成一缓冲层，覆盖该源极区域和该漏极区域；部分地移除该缓冲层和该源极区域以形成一第一开口；以及在形成该位元线之前，生长一第二磊晶结构于该第一开口中。
在一些实施例中，该半导体元件的形成方法还包括形成一导电层于该第二磊晶结构之上；形成一介电盖层，部分地覆盖该导电层；以及使用该介电盖层作为一掩模来蚀刻该导电层和该第二磊晶结构，以形成该位元线，其中在形成该位元线之后，该第二磊晶结构通过一间隙(gap)与该源极区域和该缓冲层隔开。
在一些实施例中，该半导体元件的形成方法还包括形成一层间介电(ILD)结构，围绕该位元线；以及部分地移除该层间介电结构以形成暴露出该漏极区域的一第二开口。
在一些实施例中，该第一磊晶结构生长于该第二开口中。
在一些实施例中，该半导体元件的形成方法还包括在形成该第一磊晶结构之后，形成一间隔物衬着(lining)该第二开口的侧壁，其中该电容接触形成于该第一磊晶结构之上并与该第一磊晶结构直接接触，且该间隔物围绕该电容接触。
根据本公开的一些实施例，提供了半导体元件的实施例。半导体元件包括位于源极区域之上的位元线、位于漏极区域之上的磊晶结构、以及位于磊晶结构之上的电容接触，使得电容接触的底表面高于位元线的底表面。由于位元线下方的位元线接触与电容接触之间存在垂直偏移，因此可以降低位元线接触与电容接触之间的电容。其结果，可以提高半导体元件的操作速度，并且可以改善整体的元件性能。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。组成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
本公开各方面可配合以下附图及详细说明阅读以便了解。要强调的是，依照工业上的标准惯例，各个部件(feature)并未按照比例绘制。事实上，为了清楚的讨论，可能任意地放大或缩小各个部件的尺寸。
图1是根据一些实施例显示半导体元件的剖面图。
图2是根据一些实施例显示形成半导体元件的方法流程图。
图3是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图4是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图5是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图6是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图7是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图8是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图9是根据一些实施例显示形成半导体元件的中间阶段剖面图。
图10是根据一些实施例显示形成半导体元件的中间阶段剖面图。
符号说明
10：方法
100：半导体元件
101：半导体基板
103：源极区域
105：漏极区域
107：栅极介电层
109：栅极电极
111：字元线
113：介电盖层
115：缓冲层
115T：顶表面
120：开口
123：磊晶结构
123’：磊晶结构
123’B：底表面
125：导电层
125’：位元线
125’B：底表面
125’T：顶表面
127：介电盖层
127T：顶表面
130：间隙
133：间隔物
135：层间介电结构
140：开口
140’：缩小的开口
143：磊晶结构
143B：底表面
143T：顶表面
145：间隔物
147：电容接触
147B：底表面
147T：顶表面
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
具体实施方式
以下公开提供许多不同的实施例或是例子来实行本公开实施例的不同部件。以下描述具体的元件及其排列的例子以简化本公开实施例。当然这些仅是例子且不该以此限定本公开实施例的范围。例如，在描述中提及第一个部件形成于第二个部件“之上”或“上”时，其可能包括第一个部件与第二个部件直接接触的实施例，也可能包括两者之间有其他部件形成而没有直接接触的实施例。另外，本公开可能在不同实施例中重复参照符号及/或标记。这些重复为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间的关系。
此外，其中用到与空间相关的用词，例如：“在…下方”、“下方”、“较低的”、“上方”、“较高的”、及其类似的用词为了便于描述附图中所示的一个元件或部件与另一个元件或部件之间的关系。这些空间关系词是用以涵盖附图所描绘的方位之外的使用中或操作中的元件的不同方位。元件可能被转向不同方位(旋转90度或其他方位)，则其中使用的空间相关形容词也可相同地照着解释。
图1是根据一些实施例显示半导体元件的剖面图。如图1所示，半导体元件100包括位于半导体基板101中的字元线111(即，栅极结构)。更具体地，字元线111包括栅极电极109和围绕栅极电极109的栅极介电层107。此外，半导体元件100也包括位于半导体基板101中的源极区域103、漏极区域105、和介电盖层113。在一些实施例中，介电盖层113位于字元线111之上且位于源极区域103和漏极区域105之间。在一些实施例中，源极区域103和漏极区域105邻接介电盖层113，且介电盖层113覆盖栅极电极109和栅极介电层107。
仍然参照图1，半导体元件100包括位于源极区域103、漏极区域105、和介电盖层113之上的缓冲层115。在一些实施例中，半导体元件100包括位于半导体基板101中且被源极区域103围绕的磊晶结构123’、位于磊晶结构123’之上的位元线125’、以及位于位元线125’之上的介电盖层127。此外，半导体元件100也包括与介电盖层127的相对侧壁、位元线125’的相对侧壁、以及磊晶结构123’的相对侧壁相邻的间隔物133。
此外，根据一些实施例，半导体元件100包括位于漏极区域105之上的另一个磊晶结构143、位于磊晶结构143之上的电容接触147、以及与电容接触147的相对侧壁相邻的间隔物145。更具体地说，在一些实施例中，磊晶结构143穿透缓冲层115，且间隔物145位于磊晶结构143的顶表面143T之上。在一些实施例中，半导体元件100也包括层间介电(interlayer dielectric；ILD)结构135，其围绕位元线125’、介电盖层127、电容接触147、磊晶结构143、以及间隔物133和145。
在一些实施例中，电容接触147的底表面147B与磊晶结构143的顶表面143T直接接触，且电容接触147的底表面147B(或磊晶结构的顶表面143T)高于位元线125’的底表面125’B和缓冲层115的顶表面115T。在一些实施例中，位元线125’的底表面125’B与缓冲层115的顶表面115T齐平。
此外，在一些实施例中，电容接触147的顶表面147T高于位元线125’的顶表面125’T。在一些实施例中，电容接触147的顶表面147T与介电盖层127的顶表面127T齐平。在一些实施例中，磊晶结构143的底表面143B高于磊晶结构123’的底表面123’B。在一些实施例中，半导体元件100是动态随机存取存储器(dynamic random access memory；DRAM)。
图2是根据一些实施例显示形成半导体元件100的方法10流程图，且根据一些实施例，该方法10包括步骤S11、S13、S15、S17、S19、S21、S23和S25。以下结合附图详细说明图2的步骤S11到S25。
图3至图10是根据一些实施例显示形成半导体元件100的中间阶段剖面图。
如图3所示，提供了半导体基板101。半导体基板101可为一半导体晶圆，像是硅晶圆。可选地或额外地，半导体基板101可包括元素半导体材料、化合物半导体材料、及/或合金半导体材料。元素半导体材料的例子可包括但不限于晶体硅、多晶硅、非晶硅、锗、及/或金刚石(dimand)。化合物半导体材料的例子可包括但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及锑化铟。合金半导体材料的例子可包括但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及GaInAsP。
在一些实施例中，半导体基板101包括一磊晶层。例如，半导体基板101具有覆盖块状半导体的一磊晶层。在一些实施例中，半导体基板101为一绝缘体上半导体(semiconductor-on-insulator)基板，其可包括一基板、位于该基板之上的一埋藏氧化层、及位于该埋藏氧化层之上的一半导体层，像是绝缘体上覆硅(silicon-on-insulator；SOI)基板、绝缘体上覆硅锗(silicon germanium-on-insulator；SGOI)基板、或绝缘体上覆锗(germanium-on-insulator；GOI)基板。可使用氧植入隔离(separation by implantationoxygen；SIMOX)、晶圆接合、及/或其他合适的方式来制造绝缘体上半导体基板。
仍然参照图3，在半导体基板101中形成包括栅极电极109和栅极介电层107的字元线111，并且形成介电盖层113于字元线111之上。在一些实施例中，栅极电极109是由像是铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)的导电材料、或另一种可应用的材料组成，且栅极介电层107是由氧化硅、氮化硅、氧氮化硅、具有高介电常数(high-k)的介电材料、或前述的组合组成。在一些实施例中，介电盖层113包括氧化硅、氮化硅、氮氧化硅、或前述的组合。
在一些实施例中，通过蚀刻和沉积工艺来形成字元线111和介电盖层113。首先，通过蚀刻工艺在半导体基板101中形成一沟槽。蚀刻工艺可以包括干蚀刻工艺、湿蚀刻工艺、或前述的组合。在形成沟槽之后，可以进行沉积工艺以在沟槽中形成字元线111，且所述沉积工艺可以包括化学气相沉积(chemical vapor deposition；CVD)工艺、物理气相沉积(physical vapor deposition；PVD)工艺、旋涂(spin-coating)工艺、或另一种可应用的工艺。在进行沉积工艺之后，可以进行回蚀刻工艺，并且可以进行像是CVD、PVD、或旋涂的沉积工艺来形成介电盖层113。接下来，可以进行像是化学机械研磨(chemical mechanicalpolishing；CMP)的平坦化工艺，使得介电盖层113的顶表面与半导体基板101的顶表面共平面。
此外，通过一个或多个离子植入工艺在半导体基板101中形成源极区域103和漏极区域105，并且可以将像是硼(B)或BF2的P-型掺杂剂或像是磷(P)或砷(As)的N-型掺杂剂植入半导体基板101中。源极区域103和漏极区域105邻接介电盖层113的相对侧壁。此步骤在图2所示的方法10中显示为步骤S11。
接下来，根据一些实施例，如图4所示，形成缓冲层115于半导体基板101之上，并且部分地移除缓冲层115和源极区域103以形成开口120。在一些实施例中，缓冲层115覆盖源极区域103和漏极区域105。缓冲层115可以是单层或多层。在一些实施例中，缓冲层115包括氧化硅、氮化硅、氧氮化硅、或前述的组合。此外，可以通过像是CVD、PVD、或旋涂的沉积工艺来形成缓冲层115。
在形成缓冲层115之后，可以进行蚀刻工艺以部分地移除缓冲层115和源极区域103。蚀刻工艺可以包括干蚀刻工艺、湿蚀刻工艺、或前述的组合。在蚀刻工艺之后，形成开口120，且缓冲层115的侧壁和源极区域103的侧壁暴露于开口120中。
接下来，根据一些实施例中，如图4和图5所示，形成磊晶结构123于开口120中。此步骤在图2所示的方法10中显示为步骤S13。在一些实施例中，磊晶结构123包括硅，并且磊晶生长磊晶结构123以填充开口120。应注意的是，源极区域103和缓冲层115围绕磊晶结构123。
根据一些实施例，如图6所示，在形成磊晶结构123之后，形成导电层125于磊晶结构123和缓冲层115之上，并形成介电盖层127于导电层125之上。在一些实施例中，导电层125包括钨(W)、铝(Al)、铜(Cu)、镍(Ni)、钴(Co)、多晶硅、另一种导电材料、或前述的组合。在一些实施例中，通过沉积工艺来形成导电层125。沉积工艺可以包括电镀工艺、CVD工艺、PVD工艺、旋涂工艺、无电电镀(electroless plating)工艺、或另一种可应用的工艺。
此外，在一些实施例中，介电盖层127包括氧化硅、氮化硅、氮氧化硅、或前述的组合。在一些实施例中，通过沉积工艺和蚀刻工艺来形成介电盖层127。应注意的是，介电盖层127直接位于导电层125之上。
接下来，根据一些实施例，如图7所示，使用介电盖层127作为蚀刻掩模来图案化导电层125和磊晶结构123以形成位元线125’和剩余的磊晶结构123’。其结果，剩余的磊晶结构123’通过间隙130与源极区域103和缓冲层115隔开。在一些实施例中，剩余的磊晶结构123’用来作为位元线接触。此步骤在图2所示的方法10中显示为步骤S15。
接下来，根据一些实施例，如图8所示，相邻于介电盖层127的相对侧壁、位元线125’的相对侧壁、以及剩余的磊晶结构123’的相对侧壁形成间隔物133。此步骤在图2所示的方法10中显示为步骤S17。在一些实施例中，由间隔物133填充间隙130。
在一些实施例中，间隔物133包括氧化硅、氮化硅、氮氧化硅、或前述的组合。此外，在一些实施例中，间隔物材料(未显示)被形成为共形地覆盖缓冲层115的顶表面、位元线125’的侧壁、以及介电盖层127的顶表面和侧壁。接下来，对间隔物材料进行回蚀刻工艺，直到暴露出介电盖层127的顶表面和缓冲层115的顶表面，从而形成间隔物133。
根据一些实施例，如图9所示，在形成间隔物133之后，形成层间介电(ILD)结构135以覆盖缓冲层115，且ILD结构135围绕间隔物133、位元线125’、和介电盖层127。此步骤在图2所示的方法10中显示为步骤S19。接下来，根据一些实施例，如图9所示，部分地移除ILD结构135和缓冲层115以形成暴露出漏极区域105的开口140。此步骤在图2所示的方法10中显示为步骤S21。
在一些实施例中，ILD结构135是由氧化硅、氮化硅、氮氧化硅、磷硅玻璃(phosphosilicate glass；PSG)、硼磷硅玻璃(borophosphosilicate glass；BPSG)、低介电常数(low-k)介电材料、及/或其他可应用的介电材料组成。低介电常数介电材料的例子包括但不限于氟硅玻璃(fluorinated silica glass；FSG)、碳掺杂氧化硅、非晶质氟化碳、聚对二甲苯、双苯基环丁烯(bis-benzocyclobutenes；BCB)、或聚酰亚胺。此外，可以通过像是CVD、PVD、原子层沉积(atomic layer deposition；ALD)、旋涂、或另一种可应用的工艺来形成ILD结构135。
在一些实施例中，通过使用图案化层作为掩模的蚀刻工艺来形成开口140，其中，蚀刻工艺包括干蚀刻工艺、湿蚀刻工艺、或前述的组合。应注意的是，开口140暴露出ILD结构135的侧壁和缓冲层115的侧壁。
接下来，根据一些实施例，如图10所示，形成磊晶结构143于开口140中，从而获得缩小的开口140’。应注意的是，根据一些实施例，磊晶结构143形成于漏极区域105之上。在一些实施例中，磊晶结构143与漏极区域105直接接触。此步骤在图2所示的方法10中显示为步骤S23。
在一些实施例中，磊晶结构143包括硅，且磊晶结构143磊晶生长于漏极区域105之上。应注意的是，根据一些实施例，磊晶结构143的顶表面143T高于位元线125’的底表面125’B(亦即，位元线125’与剩余的磊晶结构123’之间的界面)。
根据一些实施例，如图1所示，在形成磊晶结构143之后，间隔物145形成为与缩小的开口140’的侧壁成一直线，且电容接触147形成为被间隔物145包围。在一些实施例中，电容接触147和间隔物145位于磊晶结构143之上。此步骤在图2所示的方法10中显示为步骤S25。
用于形成间隔物145的一些工艺和材料与用于形成间隔物133的那些工艺和材料相似或相同，故在此不再重复其描述。在一些实施例中，间隔物材料(未显示)被形成为共形地覆盖磊晶结构143的顶表面、缩小的开口140’的侧壁、以及ILD结构135的顶表面。接下来，通过进行蚀刻工艺将间隔物材料部分地移除，并且在进行蚀刻工艺之后，暴露出磊晶结构143的一部分。在一些实施例中，蚀刻工艺是非等向蚀刻(anisotropic etching)工艺，其在所有位置垂直地移除相似量的间隔物材料，从而留下间隔物145。
此外，在一些实施例中，电容接触147是由像是多晶硅、钨(W)、铝(Al)、铜(Cu)、镍(Ni)、钴(Co)、另一种导电材料、或前述的组合组成，且电容接触147是通过沉积工艺而形成。沉积工艺可以包括CVD工艺、PVD工艺、旋涂工艺、或另一种可应用的工艺。接下来，可以进行像是化学机械研磨(CMP)的平坦化工艺，使得电容接触147的顶表面与ILD结构135的顶表面共平面。
在形成电容接触147之后，获得半导体元件100。在本实施例中，半导体元件100是动态随机存取存储器(DRAM)。
本公开提供了半导体元件100及其形成方法的实施例。半导体元件100包括位于源极区域103之上的位元线125’、位于漏极区域105之上的磊晶结构143、以及位于磊晶结构143之上的电容接触147。由于电容接触147和位元线125’下方的位元线接触(即，电性连接到位元线125’的磊晶结构123’)之间存在垂直偏移，因此可以降低位元线接触(即，磊晶结构123’)与电容接触147之间的电容。其结果，可以提高半导体元件100的操作速度，并且可以改善整体的元件性能。
此外，由于介电盖层127形成于位元线125’之上，所以可以修改介电盖层127的厚度，使得介电盖层127的顶表面127T与电容接触147的顶表面147T齐平。由于半导体元件100具有平坦的顶表面，所以可以更容易地实现位于半导体元件100上方的元件的设计和形成。
此外，由于磊晶结构143形成于电容接触147之下，故可以降低电容接触147的厚度。因此，可以降低电容接触147的深宽比(aspect ratio)，而且用于形成电容接触147的蚀刻工艺可以变得更容易。另外，由于在电容接触147之前形成磊晶结构143，所以可以将磊晶结构143用在形成电容接触147的蚀刻工艺中作为蚀刻停止层(etch stop layer；ESL)。其结果，可以通过磊晶结构143来保护半导体基板101中的漏极区域105。
在本公开的一实施例中，提供一种半导体元件。该半导体元件包括形成于一半导体基板中的一源极区域和一漏极区域，以及形成于该源极区域之上的一位元线。该半导体元件也包括形成于该漏极区域之上的一第一磊晶结构，以及形成于该第一磊晶结构之上的一电容接触。该电容接触的一底表面高于该位元线的一底表面。
在本公开的另一实施例中，提供一种半导体元件。该半导体元件包括形成于一半导体基板中的一源极区域和一漏极区域，以及形成于该源极区域之上的一位元线。该半导体元件也包括形成于该位元线之上的一第一介电盖层，以及形成于该漏极区域之上的一第一磊晶结构。该半导体元件还包括形成于该第一磊晶结构之上的一电容接触。该第一磊晶结构的一顶表面高于该位元线的一底表面，且该电容接触的一顶表面与该第一介电盖层的一顶表面齐平。
在本公开的一实施例中，提供一种半导体元件的形成方法。该方法包括形成一源极区域和一漏极区域于一半导体基板中，以及形成一位元线于该源极区域之上。该方法也包括生长一第一磊晶结构于该漏极区域之上。该第一磊晶结构的一顶表面高于该位元线的一底表面。该方法还包括形成一电容接触于该第一磊晶结构之上。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或前述的组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中该工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文该的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。

Claims (20)

1.一种半导体元件，包括：
一源极区域和一漏极区域，形成于一半导体基板中；
一位元线，形成于该源极区域之上；
一第一磊晶结构，形成于该漏极区域之上；以及
一电容接触，形成于该第一磊晶结构之上，其中该电容接触的一底表面高于该位元线的一底表面。
2.如权利要求1所述的半导体元件，其中该电容接触的一顶表面高于该位元线的一顶表面。
3.如权利要求2所述的半导体元件，还包括：
一介电盖层，形成于该位元线之上，其中该电容接触的该顶表面与该介电盖层的一顶表面齐平。
4.如权利要求1所述的半导体元件，还包括：
一第二磊晶结构，形成于该半导体基板中，其中该位元线覆盖该第二磊晶结构且该源极区域围绕该第二磊晶结构。
5.如权利要求4所述的半导体元件，其中该第一磊晶结构的一底表面高于该第二磊晶结构的一底表面。
6.如权利要求4所述的半导体元件，还包括：
一第一间隔物，相邻于该位元线的侧壁形成；以及
一第二间隔物，相邻于该电容接触的侧壁形成，其中该第一间隔物延伸到该半导体基板中且紧靠该第二磊晶结构的侧壁，且其中该第二间隔物相邻于该第一磊晶结构形成。
7.如权利要求1所述的半导体元件，还包括：
一缓冲层，形成于该源极区域和该漏极区域之上，其中该电容接触的该底表面高于该缓冲层的一顶表面。
8.一种半导体元件，包括：
一源极区域和一漏极区域，形成于一半导体基板中；
一位元线，形成于该源极区域之上；
一第一介电盖层，形成于该位元线之上；
一第一磊晶结构，形成于该漏极区域之上；以及
一电容接触，形成于该第一磊晶结构之上，其中该第一磊晶结构的一顶表面高于该位元线的一底表面，且该电容接触的一顶表面与该第一介电盖层的一顶表面齐平。
9.如权利要求8所述的半导体元件，还包括：
一第二磊晶结构，被该位元线覆盖，其中该第二磊晶结构穿透该源极区域，且其中该第一磊晶结构和该第二磊晶结构包括硅。
10.如权利要求9所述的半导体元件，还包括：
一间隔物，相邻于该第一介电盖层的侧壁形成，其中该间隔物延伸以覆盖该位元线的侧壁和该第二磊晶结构的侧壁。
11.如权利要求10所述的半导体元件，其中该第二磊晶结构通过该间隔物与该源极区域隔开。
12.如权利要求8所述的半导体元件，还包括：
一缓冲层，覆盖该源极区域和该漏极区域，其中该缓冲层的一顶表面与该位元线的该底表面齐平。
13.如权利要求12所述的半导体元件，其中该第一磊晶结构的该顶表面高于该缓冲层的该顶表面。
14.如权利要求12所述的半导体元件，还包括：
一字元线，形成于该半导体基板中；以及
一第二介电盖层，形成于该字元线之上，其中该缓冲层覆盖该第二介电盖层，且该第二介电盖层位于该源极区域和该漏极区域之间。
15.一种半导体元件的形成方法，包括：
形成一源极区域和一漏极区域于一半导体基板中；
形成一位元线于该源极区域之上；
生长一第一磊晶结构于该漏极区域之上，其中该第一磊晶结构的一顶表面高于该位元线的一底表面；以及
形成一电容接触于该第一磊晶结构之上。
16.如权利要求15所述的半导体元件的形成方法，还包括：
形成一缓冲层，覆盖该源极区域和该漏极区域；
部分地移除该缓冲层和该源极区域以形成一第一开口；以及
在形成该位元线之前，生长一第二磊晶结构于该第一开口中。
17.如权利要求16所述的半导体元件的形成方法，还包括：
形成一导电层于该第二磊晶结构之上；
形成一介电盖层，部分地覆盖该导电层；以及
使用该介电盖层作为一掩模来蚀刻该导电层和该第二磊晶结构，以形成该位元线，其中在形成该位元线之后，该第二磊晶结构通过一间隙与该源极区域和该缓冲层隔开。
18.如权利要求15所述的半导体元件的形成方法，还包括：
形成一层间介电结构，围绕该位元线；以及
部分地移除该层间介电结构以形成暴露出该漏极区域的一第二开口。
19.如权利要求18所述的半导体元件的形成方法，其中该第一磊晶结构生长于该第二开口中。
20.如权利要求18所述的半导体元件的形成方法，还包括：
在形成该第一磊晶结构之后，形成一间隔物衬着该第二开口的侧壁，其中该电容接触形成于该第一磊晶结构之上并与该第一磊晶结构直接接触，且该间隔物围绕该电容接触。
CN202011222466.8A 2019-11-08 2020-11-05 具有磊晶结构的半导体元件及其形成方法 Active CN112786596B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/678,190 2019-11-08
US16/678,190 US11765884B2 (en) 2019-11-08 2019-11-08 Semiconductor device with epitaxial structures and method for forming the same

Publications (2)

Publication Number Publication Date
CN112786596A true CN112786596A (zh) 2021-05-11
CN112786596B CN112786596B (zh) 2024-05-24

Family

ID=75750360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011222466.8A Active CN112786596B (zh) 2019-11-08 2020-11-05 具有磊晶结构的半导体元件及其形成方法

Country Status (3)

Country Link
US (2) US11765884B2 (zh)
CN (1) CN112786596B (zh)
TW (1) TWI741784B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142529A1 (en) * 2002-12-30 2004-07-22 Cheolsoo Park Methods of manufacturing semiconductor memory devices
CN1549327A (zh) * 2003-05-23 2004-11-24 南亚科技股份有限公司 位元线的形成方法
US20120286358A1 (en) * 2011-05-10 2012-11-15 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN208655648U (zh) * 2018-09-13 2019-03-26 长鑫存储技术有限公司 半导体器件
CN109712976A (zh) * 2017-10-26 2019-05-03 南亚科技股份有限公司 存储器单元
US10461186B1 (en) * 2018-05-31 2019-10-29 Globalfoundries Inc. Methods of forming vertical field effect transistors with self-aligned contacts and the resulting structures

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019035A (ja) 2010-07-07 2012-01-26 Elpida Memory Inc 半導体装置及びその製造方法
KR101355858B1 (ko) * 2010-07-16 2014-01-27 에스케이하이닉스 주식회사 수직형 트랜지스터의 매몰 비트라인 형성방법
TW201448213A (zh) * 2013-01-16 2014-12-16 Ps4 Luxco Sarl 半導體裝置及其製造方法
US9136321B1 (en) * 2014-04-30 2015-09-15 International Business Machines Corporation Low energy ion implantation of a junction butting region
US11322402B2 (en) * 2019-08-14 2022-05-03 International Business Machines Corporation Self-aligned top via scheme

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040142529A1 (en) * 2002-12-30 2004-07-22 Cheolsoo Park Methods of manufacturing semiconductor memory devices
CN1549327A (zh) * 2003-05-23 2004-11-24 南亚科技股份有限公司 位元线的形成方法
US20120286358A1 (en) * 2011-05-10 2012-11-15 Elpida Memory, Inc. Semiconductor device and method of forming the same
CN109712976A (zh) * 2017-10-26 2019-05-03 南亚科技股份有限公司 存储器单元
US10461186B1 (en) * 2018-05-31 2019-10-29 Globalfoundries Inc. Methods of forming vertical field effect transistors with self-aligned contacts and the resulting structures
CN208655648U (zh) * 2018-09-13 2019-03-26 长鑫存储技术有限公司 半导体器件

Also Published As

Publication number Publication date
CN112786596B (zh) 2024-05-24
TWI741784B (zh) 2021-10-01
US11765884B2 (en) 2023-09-19
US20220052050A1 (en) 2022-02-17
US20210143155A1 (en) 2021-05-13
US11758709B2 (en) 2023-09-12
TW202119477A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US11895826B2 (en) Method for preparing semiconductor device structure with air gap
US11705364B2 (en) Method for preparing semiconductor device with air gap
US11521974B2 (en) Memory device with different types of capacitors and method for forming the same
US11587876B2 (en) Method for preparing semiconductor device with composite landing pad
US11417667B2 (en) Method for preparing semiconductor device with air gap structure
US11978662B2 (en) Method for preparing semiconductor device with air gap
US11665881B2 (en) Memory device with vertical field effect transistor and method for preparing the same
CN112786596B (zh) 具有磊晶结构的半导体元件及其形成方法
US20230413521A1 (en) Memory device with multilayered capacitor dielectric structure
US20230413509A1 (en) Method for preparing memory device with multilayered capacitor dielectric structure
US11232984B1 (en) Method for preparing semiconductor device with composite landing pad
US20230403847A1 (en) Semiconductor device with conductive cap layer over conductive plug and method for preparinging the same
US20230371240A1 (en) Memory device havingprotruding channel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant