TW202109747A - 半導體裝置及電子機器 - Google Patents

半導體裝置及電子機器 Download PDF

Info

Publication number
TW202109747A
TW202109747A TW108140573A TW108140573A TW202109747A TW 202109747 A TW202109747 A TW 202109747A TW 108140573 A TW108140573 A TW 108140573A TW 108140573 A TW108140573 A TW 108140573A TW 202109747 A TW202109747 A TW 202109747A
Authority
TW
Taiwan
Prior art keywords
electrode portion
wiring
insulating film
electrode
metal
Prior art date
Application number
TW108140573A
Other languages
English (en)
Inventor
橋口日出登
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202109747A publication Critical patent/TW202109747A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種可提高相互對向之第1電極部與第2電極部之接合性之半導體裝置及電子機器。半導體裝置具備：第1配線部；第1層間絕緣膜，其覆蓋上述第1配線部之一面側；第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與第1配線部電性連接；第2配線部；第2層間絕緣膜，其覆蓋第2配線部中與第1配線部對向之面側；及第2電極部，其設置於第2層間絕緣膜上設置之第2貫通孔內，與第2配線部電性連接。第1電極部與第2電極部相互直接接合。第1電極部之熱膨脹率大於第1配線部之熱膨脹率。

Description

半導體裝置及電子機器
本技術係關於半導體裝置及電子機器。
已知有使設置於基板之貼合面之電極彼此直接接合，使基板彼此貼合之方法。例如，於專利文獻1，揭示有於第1配線層與第2配線層之接合面配置包含Cu之虛設電極，使虛設電極彼此接合。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-256736號公報
[發明所欲解決之問題]
各基板之接合面於接合前實施CMP(Chemical Mechanical Polishing：化學機械研磨)而平坦化。藉由該CMP處理，有於包含電極之區域(以下，稱為電極區域)產生凹穴、凹陷、侵蝕等之凹部之可能性。若於電極區域產生凹部，則有電極之表面向基板之深度方向後退，使電極彼此未充分地接觸之可能性。若電極彼此未接觸，則有電極彼此之接合性降低之可能性。
本揭示係鑑於此種情況而完成者，目的在於提供一種可提高相互對向之第1電極部與第2電極部之接合性之半導體裝置及電子機器。 [解決問題之技術手段]
本揭示之一態樣係一種半導體裝置或電子機器，其具備：第1配線部；第1層間絕緣膜，其覆蓋上述第1配線部之一面側；第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與上述第1配線部電性連接；第2配線部；第2層間絕緣膜，其覆蓋上述第2配線部中與上述第1配線部對向之面側；及第2電極部，其設置於上述第2層間絕緣膜上設置之第2貫通孔內，與上述第2配線部電性連接；且上述第1電極部與上述第2電極部相互直接接合；上述第1電極部之熱膨脹率大於上述第1配線部之熱膨脹率。所謂熱膨脹率係以每溫度表示因溫度上升而使物體之長度或體積膨脹之比例者。熱膨脹率亦稱為熱膨脹係數。
據此，藉由形成第1電極部時之CMP處理等，即使於第1電極部之表面產生凹穴、凹陷、侵蝕等之凹部之情形時，亦藉由之後之熱處理，使第1電極部較第1配線部更大地熱膨脹。藉此，可容易將第1電極部之表面接近於與第1電極部對向之第2電極部。因此，可使第1電極部與第2電極部之接合性(例如，接合強度)提高。
以下，參照圖式說明本揭示之實施形態。於以下說明所參照之圖式之記述中，相同或類似部分附註有相同或類似之符號。但，圖式係模式性者，應注意厚度與平面尺寸之關係、各層之厚度之比例等與現實者不同。因此，具體之厚度或尺寸係應參照以下說明進行判斷者。又，當然包含附圖相互間互相之尺寸關係或比率不同之部分。
又，以下之說明之上下等之方向之定義僅為便於說明之定義，並非為限定本揭示之技術思想者。例如，當然若旋轉90°觀察對象則上下轉換為左右而讀取，若旋轉180°觀察則上下翻轉而讀取。
圖1係顯示本揭示之實施形態之固態攝像裝置之構成例之圖。圖1所示之固態攝像裝置100係半導體裝置之一例，即例如CMOS (Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)固態攝像裝置。如圖1所示，固態攝像裝置100具備半導體基板111、包含複數個光電轉換部之像素102規則地2維陣列狀排列之像素區域103、及周邊電路部。半導體基板111係例如矽基板。像素區域103亦可稱為像素陣列。像素102具有光電轉換部與複數個像素電晶體。例如，光電轉換部由光電二極體PD構成。像素電晶體具有傳送電晶體Tr_tra、重設電晶體Tr_res、放大電晶體Tr_amp、及選擇電晶體Tr_sel。傳送電晶體Tr_tra、重設電晶體Tr_res、放大電晶體Tr_amp、及選擇電晶體Tr_sel分別由MOS電晶體構成。
光電二極體PD經光入射而進行光電轉換，且具有蓄積由其光電轉換產生之信號電荷之區域。傳送電晶體Tr_tra係於稍後敘述之浮動擴散(FD)區域讀取蓄積於光電二極體PD之信號電荷之電晶體。重設電晶體Tr_res係用於將浮動擴散(FD)區域之電位設定為規定值之電晶體。放大電晶體Tr_amp係用於電性放大於浮動擴散(FD)區域讀取之信號電荷之電晶體。選擇電晶體Tr_sel係用於選擇1列像素且於垂直信號線109讀取像素信號之電晶體。另，雖未圖示，但亦可由省略選擇電晶體Tr_sel之3電晶體與光電二極體PD構成像素。
於像素102之電路構成中，傳送電晶體Tr_tra之源極連接於光電二極體PD，其汲極連接於重設電晶體Tr_res之源極。傳送電晶體Tr_tra與重設電晶體Tr_res間之成為電荷-電壓轉換機構之浮動擴散區域FD(與傳送電晶體之汲極區域、重設電晶體之源極區域相當)連接於放大電晶體Tr_amp之閘極。放大電晶體Tr_amp之源極連接於選擇電晶體Tr-sel之汲極。重設電晶體Tr_res之汲極及放大電晶體Tr_amp之汲極連接於電源電壓供給部。又，選擇電晶體Tr_sel之源極連接於垂直信號線109。
周邊電路部具有垂直驅動電路104、行信號處理電路105、水平驅動電路106、輸出電路107、及控制電路108。控制電路108產生成為垂直驅動電路104、行信號處理電路105及水平驅動電路106等之動作之基準之時脈信號或控制信號。且，控制電路108將該等信號輸入至垂直驅動電路104、行信號處理電路105及水平驅動電路106等。
垂直驅動電路104藉由例如位移暫存器構成。垂直驅動電路104以列單位依序沿垂直方向選擇掃描像素區域103之各像素102。且，垂直驅動電路104通過垂直信號線109對行信號處理電路105供給基於各像素102中根據受光量而產生之信號電荷之像素信號。
例如，垂直驅動電路104分別經由配線連接於傳送電晶體Tr_tra之閘極、重設電晶體Tr_res之閘極、及選擇電晶體Tr_sel之閘極。垂直驅動電路104藉由經由配線，分別對傳送電晶體Tr_tra、重設電晶體Tr_res、及選擇電晶體Tr_sel之各閘極施加信號，而可將各閘極分別設為導通狀態或斷開狀態。
像素102之動作按以下之順序進行。首先，垂直驅動電路104將傳送電晶體Tr_tra之閘極與重設電晶體Tr_res之閘極設為導通狀態，將光電二極體PD之電荷全部排空。其次，垂直驅動電路104將傳送電晶體Tr_tra之閘極與重設電晶體Tr_res之閘極設為斷開狀態進行電荷蓄積。其次，垂直驅動電路104於讀取光電二極體PD之電荷之前將重設電晶體Tr_res之閘極設為導通狀態並重設浮動擴散區域FD之電位。之後，垂直驅動電路104將重設電晶體Tr_res之閘極設為斷開狀態，將傳送電晶體Tr_tra之閘極設為導通狀態並將來自光電二極體PD之電荷向浮動擴散區域FD傳送。於放大電晶體Tr_amp接收對閘極施加電荷並電性放大信號電荷。垂直驅動電路104將選擇電晶體Tr_sel之閘極設為導通狀態，將由放大電晶體Tr_amp進行電荷-電壓轉換之圖像信號輸出至垂直信號線109。
行信號處理電路105配置於像素102之各行。行信號處理電路105進行用於去除像素102固有之固定圖案雜訊之處理、或信號放大、AD轉換等之信號處理。行信號處理電路105之輸出段經由水平選擇開關(未圖示)連接於水平信號線110。水平驅動電路106藉由例如位移暫存器構成。水平驅動電路106依序選擇行信號處理電路105之各者，並使像素信號自行信號處理電路105之各者輸出至水平信號線110。
輸出電路107對自行信號處理電路105之各者通過水平信號線110依序供給之信號，進行信號處理並輸出。例如，輸出電路107有僅進行緩衝之情形，亦有進行黑位準調整、行偏差修正、各種數位信號處理等之情形。輸入輸出端子112與外部進行信號之交換。
圖2係顯示本揭示之實施形態之固態攝像裝置之構成例之模式圖。如圖2所示，固態攝像裝置100具備像素晶片1、及以與像素晶片1對向之方式配置之邏輯晶片2。於像素晶片1，設置具有複數個像素102之像素區域103。於邏輯晶片2，設置執行關於固態攝像裝置100之動作之各種信號處理之邏輯電路55。作為邏輯電路55，列舉例如圖1所示之垂直驅動電路104、行信號處理電路105、水平驅動電路106、輸出電路107、及控制電路108之任意1個以上。另，於本實施形態，不僅於邏輯晶片2，亦可於像素晶片1，設置邏輯電路55之一部分。例如，垂直驅動電路104、行信號處理電路105及控制電路108之至少一部分亦可設置於像素晶片1。
像素晶片1具備：複數根配線15d，其設置於像素晶片1之外周部；及複數個第1電極部16，其與複數根配線15d電性連接。複數個第1電極部16於像素晶片1，設置於與邏輯晶片2對向之面(例如，下表面)側。又，邏輯晶片2具備：複數根配線25c，其設置於邏輯晶片2之外周部；及複數個第2電極部26，其與複數根配線25c電性連接。複數個第2電極部26於邏輯晶片2，設置於與像素晶片1對向之面(例如，上表面)側。且，第1電極部16與第2電極部26以相互對向之狀態接合。藉此，像素晶片1之配線15d與邏輯晶片2之配線25c經由第1電極部16及第2電極部26相互電性連接。第1電極部16及第2電極部26用作用於在像素晶片1與邏輯晶片2之間進行傳達之連接端子。
於本實施形態，將使像素晶片1與邏輯晶片2貼合之構造體稱為積層晶片3。第1電極部16與第2電極部26之接合藉由貼合像素晶片1與邏輯晶片2作為積層晶片3而實現。
圖3係顯示本揭示之實施形態之固態攝像裝置之構成例之剖視圖。圖3所示之固態攝像裝置100係例如背面照射型之CMOS固態攝像裝置。如圖3所示，固態攝像裝置100具備具有像素區域103之像素晶片1、及具有邏輯電路55之邏輯晶片2。於邏輯晶片2之上表面貼合像素晶片1之下表面，構成積層晶片3。像素晶片1與邏輯晶片2以第1電極部16與第2電極部26相互對向且直接接合之方式貼合。
像素晶片1具備半導體基板33。半導體基板33由薄膜化之矽構成。於半導體基板33，設置井區域30、成為光電轉換部之複數個光電二極體PD、及複數個像素電晶體Tr1、Tr2。如圖1所示，像素電晶體具有傳送電晶體Tr_tra、重設電晶體Tr_res、放大電晶體Tr_amp、及選擇電晶體Tr_sel。圖3所示之像素電晶體Tr1、Tr2係構成像素電晶體之上述各種電晶體之任意一者，例如係傳送電晶體Tr_tra。於井區域30，設置光電二極體PD與像素電晶體Tr1、Tr2。雖未圖示，但亦可於半導體基板33，設置構成邏輯電路55之一部分之複數個MOS電晶體。於半導體基板33之表面(於圖3，為下表面)33a側，設置經由第1層間絕緣膜11多層配置之配線15a至15d、與第1電極部16。
於此例，藉由5層之金屬M1至M5，構成配線15a至15d、與第1電極部16。例如，配線15a由金屬M1構成。配線15b由金屬M2構成。配線15c由金屬M3構成。配線15d由金屬M4構成。第1電極部16由金屬M5構成。配線15a至15d藉由第1電極部16構成多層配線10。
配線15a至15d由例如銅(Cu)或金(Au)構成。第1電極部16由例如銅(Cu)合金或金(Au)合金構成。配線15a至15d、與第1電極部16由單金屬鑲嵌法或雙金屬鑲嵌法形成。
於半導體基板33之背面(於圖3，為上表面)33b側，介隔絕緣膜38設置遮光膜39。於本實施形態，將設置遮光膜39之區域稱為光學黑色區域41。光學黑色區域41以於俯視下，自外側包圍像素區域103之方式配置。於本實施形態，俯視意為自半導體基板33之背面33b之法線方向觀察。
又，於絕緣膜38上設置平坦化膜43。遮光膜39藉由平坦化膜43覆蓋。於平坦化膜43上，設置彩色濾光片44及晶載透鏡45。另，於圖3，顯示彩色濾光片44及晶載透鏡45配置於像素區域103，而未配置於光學黑色區域41之態樣。然而，本實施形態不限定於此。於本實施形態，不僅於像素區域103，亦可於光學黑色區域41，配置彩色濾光片44及晶載透鏡45。
於圖3，代表複數個像素電晶體，顯示像素電晶體Tr1、Tr2。於半導體基板33之表面33a側，介隔閘極絕緣膜設置閘極電極48。藉由閘極絕緣膜、閘極電極48與源極･汲極區域分別構成像素電晶體Tr1、Tr2。各單位像素由例如STI(Shallow Trench Isolation：淺槽隔離)構造之元件分離區域(未圖示)分離。光電二極體PD由例如n型半導體區域與p型半導體區域47構成。
像素電晶體Tr1、Tr2與配線15a之間、或於上下方向鄰接之配線15彼此之間經由導電通孔52電性連接。又，於配線15中位於最上層(於圖3，為下側)之配線15d，電性連接第1電極部16。第1電極部16面向像素晶片1與邏輯晶片2之接合面40。第1電極部16之表面(於圖3，為下表面)自第1層間絕緣膜11中與邏輯晶片2對向之面露出。
邏輯晶片2具備半導體基板54。半導體基板54由矽構成。於半導體基板54之表面54a側設置井區域50。於井區域50設置邏輯電路55。邏輯電路55由包含CMOS電晶體之複數個MOS電晶體Tr11至Tr14構成。於半導體基板54之表面(於圖3，為上表面)54a側，設置介隔第2層間絕緣膜21而多層配置之配線25a至25c、及第2電極部26。
於此例，藉由4層之金屬M11至M14，構成配線25a至25c與第2電極部26。例如，藉由金屬M11構成配線25a。藉由金屬M12構成配線25b。藉由金屬M13構成配線25c。藉由金屬M14構成第2電極部26。藉由配線25a至25c與第2電極部26構成多層配線20。
配線25a至25d由例如銅(Cu)或金(Au)構成。第2電極部26由例如Cu合金或Au合金構成。配線25a至25d與第2電極部26由單金屬鑲嵌法或雙金屬鑲嵌法形成。
於圖3，代表邏輯電路55所包含之複數個MOS電晶體，顯示MOS電晶體Tr11至Tr14。於井區域50，介隔閘極絕緣膜設置閘極電極62。藉由閘極絕緣膜、閘極電極62與源極･汲極區域分別構成MOS電晶體Tr11至Tr14。MOS電晶體Tr11至Tr14由例如STI構造之元件分離區域(未圖示)分離。
MOS電晶體Tr11至Tr14與配線25a之間、或於上下方向鄰接之配線25彼此之間經由導電通孔64連接。又，於配線25中位於最上層之配線25c，電性連接第2電極部26。第2電極部26面向像素晶片1與邏輯晶片2之接合面40。第2電極部26之表面(於圖3，為上表面)自第2層間絕緣膜21中與像素晶片1對向之面露出。
於固態攝像裝置100，第1電極部16及第2電極部26以於俯視下相互重合之方式配置，且彼此直接接合。藉此，像素晶片1與邏輯晶片2一體化。
(實施形態1) 其次，對固態攝像裝置100具備之積層晶片，更詳細地進行說明。 圖4至圖10係按步驟順序顯示本揭示之實施形態1之積層晶片之製造方法之剖視圖。若詳細說明，則圖4至圖8係按步驟順序顯示第1電極部16之形成方法之剖視圖。圖9係顯示貼合具有第1電極部16之像素晶片1與具有第2電極部26之邏輯晶片2之步驟之剖視圖。圖10係顯示藉由貼合像素晶片1與邏輯晶片2而形成之積層晶片3之剖視圖。積層晶片3使用成膜裝置(包含CVD(Chemical Vapor Deposition：化學氣相沈積)裝置、濺鍍裝置)、熱處理裝置、蝕刻裝置、及貼合裝置等各種裝置製造。以下，將該等裝置統稱為製造裝置。
如圖4所示，第1層間絕緣膜11包含例如第1絕緣膜11a、第2絕緣膜11b、第3絕緣膜11c、第4絕緣膜11d及第5絕緣膜11e。第1絕緣膜11a至第5絕緣膜11e分別為氧化矽膜(SiO2 膜)或氮化矽膜(SiN膜)。若列舉一例，則第1絕緣膜11a、第3絕緣膜11c及第5絕緣膜11e為氧化矽膜，且第2絕緣膜11b及第4絕緣膜11d為氮化矽膜。於圖3所示之固態攝像裝置100，第1絕緣膜11a位於半導體基板33側，第5絕緣膜11e位於接合面40側。配線15d位於第1絕緣膜11a與第2絕緣膜11b之間。又，於第1層間絕緣膜11，於在厚度方向(於圖4，為上下方向)鄰接之一絕緣膜與另一絕緣膜之間，亦可配置未圖示之配線等。
製造裝置以雙金屬鑲嵌法形成圖3所示之第1電極部16。例如圖5所示，製造裝置分別蝕刻第5絕緣膜11e與第4絕緣膜11d，形成貫通第5絕緣膜11e與第4絕緣膜11d之溝槽(配線槽)H11。其次，製造裝置分別蝕刻於溝槽H11之底面露出之第3絕緣膜11c與位於其下方之第2絕緣膜11b，形成貫通第3絕緣膜11c與第2絕緣膜11b之通孔(連接孔)H12。配線15d之表面於通孔H12之底面露出。以下，將溝槽H11與通道孔H12合稱為溝槽･通孔H1。
其次，如圖6所示，製造裝置於形成有溝槽･通孔H1之第1層間絕緣膜11上，依序形成障壁層12與合金種晶層13。障壁層12與合金種晶層13之形成方法為例如濺鍍法。障壁層12係為了防止構成形成於溝槽･通孔H1內之第1電極部16之材料(例如，Cu或Au)擴散至第1電極部16之周圍而形成。障壁層12由例如鉭(Ta)、氮化鉭(TaN)、鈦(Ti)、氮化鈦(TiN)、或包含該等之合金膜構成。
合金種晶層13為成為稍後敘述之金屬鍍覆層16’之基底層之層。合金種晶層13係為了可以電鍍法形成金屬鍍覆層16’，且提高金屬鍍覆層16’對基底層之密著性而形成。又，如後所述，合金種晶層13係為了對第1電極部16供給雜質而形成。合金種晶層13所供給之雜質具有使第1電極部16之熱膨脹率增大之功能。作為具有該功能之雜質，列舉錳(Mn)、鋁(Al)、錫(Sn)或鋅(Zn)。例如，合金種晶層13由銅(Cu)合金、或金(Au)合金構成，包含上述雜質之至少一種以上。若列舉一例，則合金種晶層13由CuMn、CuAl、AuMn、或AuAl構成。
其次，如圖7所示，製造裝置係於合金種晶層13上形成金屬鍍覆層16’。金屬鍍覆層16’不包含例如Mn、Al、Sn或Zn等雜質，而由高純度之Cu(或Au)構成。若列舉一例，則金屬鍍覆層16’由Cu或Au構成。其次，製造裝置係對金屬鍍覆層16’與於位於其下方之合金種晶層13及障壁層12實施CMP(Chemical Mechanical Polishing)處理而平坦化。如圖8所示，製造裝置進行CMP處理直至第5絕緣膜11e之表面(於圖8，為上表面)11ea露出。藉此，金屬鍍覆層16’與合金種晶層13及障壁層12自第5絕緣膜11e之表面11ea上去除，僅殘留於溝槽･通孔H1內。自殘留於溝槽･通孔H1內之金屬鍍敷層16’，形成第1電極部16。
製造裝置係於與像素晶片1之形成並行，或於前後，形成圖9所示之邏輯晶片2。與像素晶片1之第1電極部16同樣，製造裝置亦以雙金屬鑲嵌法形成邏輯晶片2之第2電極部26。例如圖9所示，邏輯晶片2之第2層間絕緣膜21包含第1絕緣膜21a、第2絕緣膜21b、第3絕緣膜21c、第4絕緣膜21d及第5絕緣膜21e。第1絕緣膜21a至第5絕緣膜21e為例如氧化矽膜(SiO2 膜)或氮化矽膜(SiN膜)。若列舉一例，則第1絕緣膜21a、第3絕緣膜21c及第5絕緣膜11e係氧化矽膜，第2絕緣膜21b及第4絕緣膜21d為氮化矽膜。於圖3所示之固態攝像裝置100，第1絕緣膜21a位於半導體基板53側，第5絕緣膜21e位於接合面40側。配線25d位於第1絕緣膜21a與第2絕緣膜21b之間。又，第2層間絕緣膜21中，亦可於在厚度方向(於圖9，為上下方向)鄰接之一絕緣膜與另一絕緣膜之間，配置未圖示之配線等。
製造裝置係於上述第2層間絕緣膜21形成溝槽･通孔。且，製造裝置係於形成有溝槽･通孔之第2層間絕緣膜21上，依序形成障壁層22與合金種晶層23。障壁層22由例如Ta、TaN、Ti、TiN、或包含該等之合金膜構成。合金種晶層23由CuMn、CuAl、AuMn、或AuAl構成。其次，製造裝置係於合金種晶層23上形成金屬鍍覆層。金屬鍍覆層由高純度之Cu或Au構成。其次，製造裝置對金屬鍍覆層、與位於其下方之合金種晶層23及障壁層22實施CMP處理而平坦化。藉此，自金屬鍍敷層形成第2電極部26。
於準備像素晶片1與邏輯晶片2之後，如圖9所示，製造裝置使像素晶片1之第1電極部16與邏輯晶片2之第2電極部26相互對向。接著，製造裝置使像素晶片1與邏輯晶片2相互密著，實施熱處理。藉此，如圖10所示，第1電極部16與第2電極部26相互接合而一體化。像素晶片1之配線15d與邏輯晶片2之配線25d經由第1電極部16與第2電極部26電性連接。
圖10中，第1電極部16由Cu構成之情形時，第2電極部26亦由Cu構成。於此情形時，第1電極部16與第2電極部26相互Cu-Cu接合。或，圖10中，第1電極部16由Au構成之情形時，第2電極部26亦由Au構成。於此情形時，第1電極部16與第2電極部26相互Au-Au接合。
又，像素晶片1之第1層間絕緣膜11與邏輯晶片2之第2層間絕緣膜21亦相互接合一體化。例如，第1層間絕緣膜11所包含之第5絕緣膜11e之表面(於圖9，為下表面)11ea、與第2層間絕緣膜21所包含之第5絕緣膜21e之表面(於圖9，為上表面)21ea於密著之狀態下接合。
藉由接合第1電極部16與第2電極部26，接合第1層間絕緣膜11與第2層間絕緣膜21，貼合像素晶片1與邏輯晶片2而一體化，構成積層晶片3。包含第1電極部16與第2電極部26之邊界與第5絕緣膜11e與第5絕緣膜21e之邊界之面成為積層晶片3之接合面40。
另，於第1電極部16及第2電極部26包含Cu之情形時，亦可於接合前，進行用於去除Cu表面之氧化膜之還原處理。於還原處理，使用例如氫氣體、氫與氬之混合氣體、氫電漿、氨電漿、及氬電漿等。Cu雖容易氧化，但藉由進行上述還原處理，可抑制氧化。
圖11係模式性顯示於實施形態1之像素晶片中，雜質自合金種晶層擴散至第1電極部之情況之剖視圖。如上所述，合金種晶層13包含Mn、Al、Sn或Zn等之使第1電極部16之熱膨脹率增大之雜質。該雜質自合金種晶層13熱擴散至第1電極部16。因上述貼合步驟伴有熱處理，故如圖11所示，Mn、Al、Sn或Zn等雜質131自合金種晶層13擴散至第1電極部16，第1電極部16變化為包含雜質131之合金。第1電極部16自Cu(或Au)變化為Cu合金(或Au合金)。
同樣地，於邏輯晶片2中，Mn、Al、Sn或Zn等雜質亦自合金種晶層23熱擴散至第2電極部26。藉此，第2電極部26亦自Cu(或Au)變化為Cu合金(或Au合金)。
Cu(或Au)、與包含雜質131之Cu合金(或Au合金)均會因熱處理而膨脹，但包含雜質131之Cu合金(或Au合金)之熱膨脹率大於Cu(或Au)。於以相同之條件進行熱處理之情形時，包含雜質131之Cu合金(或Au合金)之膨脹量大於Cu(或Au)。
圖12係模式性顯示於實施形態1之積層晶片中，第1電極部及第2電極部藉由熱膨脹而接合之剖視圖。於圖12中，第1電極部16自合金種晶層13接收雜質131之供給而合金化，其熱膨脹率與純度較高之Cu(或Au)相比較高。因此，如圖12所示，即使於接合前以CMP處理於第1電極部16之表面16a產生凹穴、凹陷、侵蝕等之凹部之情形下，亦會因熱處理而得第1電極部16較大地膨脹。即使因凹穴等使得第1電極部16之表面16a自第1層間絕緣膜11之表面11ea(參照圖9)後退之情形時，亦會因第1電極部16熱膨脹，使得其表面16a之位置自虛線之位置恢復至接合面40之位置。
同樣地，第2電極部26亦自合金種晶層23接收雜質之供給而合金化，其熱膨脹率與純度較高之Cu(或Au)相比較高。因此，如圖12所示，即使於接合前以CMP處理而於第2電極部26之表面26a產生凹穴、凹陷、侵蝕等之凹部之情形時，亦會因熱處理而使得第2電極部26較大地膨脹。於因凹穴等而使第2電極部26之表面26a自第2層間絕緣膜21之表面21ea(參照圖9)後退之情形時，亦藉由第2電極部26熱膨脹，而使其表面26a之位置自虛線之位置恢復至接合面40之位置。
藉此，因可使第1電極部16與第2電極部26容易接觸，故可提高第1電極部16與第2電極部26之接合強度。
又，相較於Cu合金(或Au合金)，高純度之Cu(或Au)有電阻較低之傾向。配線15d、25d由高純度之Cu(或Au)構成，與第1電極部16及第2電極部26相比，電阻率較低。對積層晶片3謀求低電阻之配線15d、25d、與容易接合之第1電極部16及第2電極部26之共存。
如以上說明般，本揭示之實施形態1之半導體裝置(例如固態攝像裝置100)具備：第1配線部(例如配線15d)；第1層間絕緣膜11，其覆蓋配線15d之一面側；第1電極部16，其設置於第1層間絕緣膜11上設置之第1貫通孔(例如溝槽･通孔H1)內，與配線15d電性連接；第2配線部(例如配線25c)；第2層間絕緣膜21，其覆蓋配線25c中與配線15d對向之面側；及第2電極部26，其設置於第2層間絕緣膜21上設置之第2貫通孔(例如溝槽･通孔H2)內，與配線25c電性連接。第1電極部16與第2電極部26相互直接接合。第1電極部16之熱膨脹率大於配線15d之熱膨脹率。
據此，即使藉由形成第1電極部16時之CMP處理等，在第1電極部16之表面產生凹穴、凹陷、侵蝕等之凹部之情形時，亦藉由之後之熱處理，使第1電極部16較配線15d更大地熱膨脹。藉此，可容易將第1電極部16之表面接近於與第1電極部16對向之第2電極部26。因此，可使第1電極部16與第2電極部26之接合性(例如，接合強度)提高。
又，於固態攝像裝置100中，配線15d由第1金屬(例如Cu或Au)構成。第1電極部16由包含Cu或Au與第2金屬(例如Mn、Al、Sn或Zn)之合金構成。據此，可使第1電極部16之熱膨脹率大於配線15d之熱膨脹率。例如，於將第1電極部16之熱膨脹率設為β16，將配線15d之熱膨脹率設為β15時，可使第1電極部16與配線15d之熱膨脹率之比(β16/β15)設為1.01以上且1.25以下。
又，固體攝像裝置100進而具備設置於溝槽･通孔H1內且與第1電極部16相接之第1種晶層(例如，合金種晶層13)。合金種晶層13包含第2金屬(例如Mn、Al、Sn或Zn)。據此，可以電鍍法形成第1電極部16。又，可使Mn、Al、Sn或Zn等自合金種晶層13擴散至第1電極部16，使第1電極部16合金化。
又，於固態攝像裝置100中，第2電極部26之熱膨脹率大於配線25c之熱膨脹率。據此，即使藉由形成第2電極部26時之CMP處理等，在第2電極部26之表面產生凹穴、凹陷、侵蝕等之凹部之情形時，亦藉由之後之熱處理，使第2電極部26較配線25c更大熱膨脹。藉此，可容易將第2電極部26之表面接近於與第2電極部26對向之第1電極部16。因此，可使第1電極部16與第2電極部26之接合性(例如，接合強度)進一步提高。
又，於固態攝像裝置100中，配線25c由第3金屬(例如Cu或Au)構成。第2電極部26由包含Cu或Au、與第4金屬(例如Mn、Al、Sn或Zn)之合金構成。據此，可使第2電極部26之熱膨脹率大於配線25c之熱膨脹率。例如，於將第2電極部26之熱膨脹率設為β26，將配線25c之熱膨脹率設為β25時，可使第2電極部26與配線25c之熱膨脹率之比(β26/β25)設為1.01以上且1.25以下。
又，固體攝像裝置100進而具備設置於第2貫通孔(溝槽･通孔H2)內，且與第2電極部26相接之第2種晶層(例如，合金種晶層23)。合金種晶層23包含第4金屬(例如Mn、Al、Sn或Zn)。據此，可以電鍍法形成第2電極部26。又，可使Mn、Al、Sn或Zn等自合金種晶層23擴散至第2電極部26，使第2電極部26合金化。
另，較佳為上述第1金屬與第3金屬由彼此相同之元素構成。例如，第1金屬與第3金屬較佳分別為Cu。又，第1金屬與第3金屬較佳分別為Au。據此，因第1電極部16之母材(主要材料)與第2電極部26之母材由相同之元素構成，故第1電極部16及第2電極部26容易藉由相互接合而一體化。
進而，較佳為第2金屬與第4金屬亦由相互相同之元素構成。例如，較佳為第2金屬與第4金屬分別為Mn。又，較佳為第2金屬與第4金屬分別為Al。若第1金屬與第3金屬由相互相同之元素構成，且第2金屬與第4金屬由相互相同之元素構成，則第1電極部16與第2電極部26成為相同組成之合金。藉此，第1電極部16及第2電極部26更容易藉由相互接合而一體化。
又，固態攝像裝置100進而具備設置於溝槽･通孔H1內，位於配線15d與第1電極部16之間之導電性之第1障壁層(例如，障壁層12)。據此，障壁層12可防止構成第1電極部16之材料(例如Cu或Au)擴散至第1電極部16之周圍。
又，固態攝像裝置100進而具備設置於溝槽･通孔H2內，位於配線25c與第2電極部26之間之導電性之第2障壁層(例如障壁層22)。據此，障壁層22可防止構成第2電極部26之材料(例如Cu或Au)擴散至第2電極部26之周圍。
又，固態攝像裝置100進而具備第1基板(例如半導體基板33)、及以與半導體基板33之一面對向之方式配置之第2基板(半導體基板54)。於半導體基板33之一面側設置第1電極部16。於半導體基板54中，於與半導體基板33對向之面側設置第2電極部26。
據此，第1電極部16及第2電極部26可經由配線15、25c電性連接設置於半導體基板33之元件(例如像素電晶體Tr1、Tr2)與設置於半導體基板54之元件(例如MOS電晶體Tr11至Tr14)。
另，如圖3所示，固態攝像裝置100亦可具備遮光部71及遮光部72。例如，遮光部71由與第1電極部16相同之金屬M5構成，面向接合面40。遮光部72由與第2電極部26相同之金屬M14構成，面向接合面40。遮光部71、72以於俯視下各端部相互重合之方式配置，構成多層遮光部68。據此，多層遮光部68可無間隙地遮光像素區域103。又，遮光部71、72與第1電極部16及第2電極部26同樣，由Cu合金(或Au合金)構成。遮光部71、72之各端部相互Cu-Cu接合(或，Au-Au接合)。因此，遮光部71、72亦有助於像素晶片1與邏輯晶片2之接合強度之提高。
另，較佳為多層遮光部68連接於固定電位(例如接地電位)，且電位穩定。據此，多層遮光部68不僅具備遮光功能，亦可具備於像素晶片1與邏輯晶片2之間遮蔽電磁波之遮蔽功能。例如，多層遮光部68藉由配置於像素區域103，且連接於固定電位，而可將光電二極體PD與邏輯晶片2電磁性遮蔽。多層遮光部68可防止光電二極體PD受到來自邏輯晶片2之雜訊之影響。
又，如圖3所示，固態攝像裝置100亦可具備第1虛設電極81及第2虛設電極82。例如，第1虛設電極81及第2虛設電極82設置於光學黑色區域41。第1虛設電極81由與第1電極部16相同之金屬M5構成，面向接合面40。第2虛設電極82由與第2電極部26相同之金屬M14構成，面向接合面40。第1虛設電極81與第2虛設電極82係於俯視下相互重合之方式配置。第1虛設電極81與第2虛設電極82係與第1電極部16及第2電極部26同樣，由Cu合金(或Au合金)構成，且相互Cu-Cu接合(或Au-Au接合)。因此，第1虛設電極81與第2虛設電極82亦有助於像素晶片1與邏輯晶片2之接合強度之提高。另，較佳為第1虛設電極81與第2虛設電極82連接於固定電位(例如，接地電位)，且電位穩定。
(變化例) 於上述實施形態，說明由第1電極部16與第2電極部26構成之連接端子配置於光學黑色區域41。然而，於實施形態，由第1電極部16與第2電極部26構成之連接端子並非設置於光學黑色區域41，而設置於像素區域103。
又，於上述實施形態，說明第1虛設電極81與第2虛設電極82設置於光學黑色區域41。然而，於本揭示之實施形態，第1虛設電極81與第2虛設電極82亦可設置於像素區域103。又，亦可分別設置複數個第1虛設電極81與第2虛設電極82。
圖13係顯示本揭示之實施形態之固態攝像裝置1之變化例1之剖視圖。如圖13所示，固態攝像裝置100具備設置於像素區域103之複數個第1虛設電極81、與設置於像素區域103之複數個第2虛設電極82。例如，於像素區域103，1個第1虛設電極81與1個第2虛設電極82相互接合。根據圖13所示之變化例1，藉由設置於像素區域103之第1虛設電極81與第2虛設電極82，亦使像素區域103中像素晶片1與邏輯晶片2之接合強度提高。
於圖13所示之變化例1，亦可第1虛設電極81為本揭示之第1電極部之一例，且第2虛設電極82為本揭示之第2電極部之一例。即，本揭示之第1電極部及第2電極部之用途亦可為虛設電極。
本揭示之第1電極部及第2電極部之用途亦可為配線。該配線可配置於光學黑色區域41，亦可配置於像素區域103。
圖14係顯示本揭示之實施形態之固態攝像裝置之變化例2之剖視圖。如圖14所示，固態攝像裝置100具備設置於光學黑色區域41及像素區域103之配線上部91與設置於光學黑色區域41及像素區域103之配線下部92。藉由配線上部91與配線下部92，構成1根配線。配線上部91及配線下部92係作為例如用於將電源自邏輯晶片2向像素晶片1供給之配線之一部分。
配線上部91由與第1電極部16相同之金屬M5構成，面向接合面40。雖未圖示，但配線上部91與由例如金屬M4構成之配線電性連接。配線下部92由與第2電極部26相同之金屬M14構成，面向接合面40。雖未圖示，但配線下部92與由例如金屬M13構成之配線電性連接。配線上部91與配線下部92以於俯視下相互重合之方式配置。配線上部91與配線下部92係與第1電極部16及第2電極部26同樣，由Cu合金(或Au合金)構成，且相互Cu-Cu接合(或Au-Au接合)。配線上部91與配線下部92相互接合，構成配線。
根據圖14所示之變化例2，藉由配線上部91與配線下部92相互Cu-Cu接合(或Au-Au接合)，構成配線，且像素晶片1與邏輯晶片2之接合強度提高。另，於圖14所示之變化例2，亦可配線上部91為本揭示之第1電極部之一例，配線下部92為本揭示之第2電極部之一例。
於上述實施形態1，說明藉由貼合像素晶片1與邏輯晶片2時之熱處理，使雜質131自合金種晶層13擴散至第1電極部16，使第1電極部16合金化。然而，於本實施形態，合金化之熱處理不限定於貼合像素晶片1與邏輯晶片2時之熱處理。於本實施形態，於藉由CMP處理形成第1電極部16之後，且於貼合像素晶片1與邏輯晶片2之前，亦可對像素晶片1預先實施熱處理使第1電極部16合金化。同樣地，於藉由CMP處理形成第2電極部26之後，且貼合像素晶片1與邏輯晶片2之前，亦可對邏輯晶片2預先實施熱處理使第2電極部26合金化。據此，可於使像素晶片1與邏輯晶片2貼合之前預先使因CMP處理而後退之第1電極部16之表面16a、或第2電極部26之表面26a恢復至成為接合面40之位置。
於本實施形態，於像素晶片1與邏輯晶片2之間，亦可產生些許之位置偏移。些許之位置偏移有時係因製造偏差產生。圖15係顯示實施形態1之積層晶片之變化例之剖視圖。如圖15所示，有於像素晶片1之第1電極部16與邏輯晶片2之第2電極部26之間，因製造偏差導致產生些許位置偏移之情形。於此情形時，若充分確保第1電極部16與第2電極部26之接合面積，則亦可發揮與上述實施形態1同樣之效果。另，於圖15，以可目視位置偏移之方式，有意放大顯示位置偏移量。
(實施形態2) 於上述實施形態1中，說明於設置於層間絕緣膜之溝槽･通孔內，以濺鍍法形成障壁層12(或障壁層22)。然而，本揭示之實施形態不限定於此。於本揭示之實施形態，亦可不於溝槽･通孔內形成障壁層12(或障壁層22)。
圖16至圖20係按步驟順序顯示本揭示之實施形態2之積層晶片之製造方法之剖視圖。於圖16中，直至形成溝槽･通孔H1之步驟之前，與實施形態1相同。於形成溝槽･通孔H1之後，製造裝置於第1層間絕緣膜11上形成合金種晶層13A。合金種晶層13A之形成方法為例如濺鍍法。合金種晶層13A由Cu合金、或Au合金構成，包含例如Mn、Al、Sn或Zn之至少一種以上。若列舉一例，則合金種晶層13A由CuMn、CuAl、AuMn、或AuAl構成。
其次，如圖17所示，製造裝置於合金種晶層13上形成金屬鍍覆層16’。其次，製造裝置對金屬鍍覆層16’與位於其下方之合金種晶層13實施CMP處理而平坦化。如圖18所示，CMP處理進行至第5絕緣膜11e之表面(於圖18，為上表面)11ea露出為止。藉此，將金屬鍍敷層16’與合金種晶層13自第5絕緣膜11e之表面11ea上去除，而僅殘留於溝槽･通孔H1內。自金屬鍍敷層16’，形成第1電極部16。
製造裝置係於與像素晶片1A之形成並行，或於前後，形成圖19所示之邏輯晶片2A。與像素晶片1A之第1電極部16同樣，製造裝置亦以雙金屬鑲嵌法形成邏輯晶片2A之第2電極部26。
於準備像素晶片1A與邏輯晶片2A之後，如圖19所示，製造裝置使像素晶片1A之第1電極部16與邏輯晶片2A之第2電極部26相互對向。且，製造裝置使像素晶片1A與邏輯晶片2A相互密著，實施熱處理。藉此，如圖20所示，第1電極部16與第2電極部26相互接合，構成積層晶片3A。
圖21係模式性顯示於實施形態2之像素晶片中，雜質自合金種晶層擴散至第1電極部及層間絕緣膜之情況之剖視圖。與實施形態1同樣，於實施形態2，亦藉由接合第1電極部16與第2電極部26之熱處理，而如圖21所示，Mn、Al、Sn或Zn等雜質131自合金種晶層13A擴散至第1電極部16，第1電極部16變化為包含雜質131之合金。
又，於實施形態2中，於合金種晶層13A與第1層間絕緣膜11之間，未設置障壁層12(參照圖11)。因此，雜質131亦自合金種晶層13A擴散至第1層間絕緣膜11。藉此，如圖20及圖21所示，於第1層間絕緣膜11中，雜質131於與合金種晶層13A相接之部位偏析，形成包含雜質131之偏析層14。於實施形態2，偏析層14係作為防止構成第1電極部16之材料向周圍擴散之障壁層發揮功能。
同樣地，於邏輯晶片2A中，Mn、Al、Sn或Zn自合金種晶層23A熱擴散至第2電極部26。藉此，第2電極部26亦變化為包含雜質131之合金。又，於第2層間絕緣膜21中，雜質於與合金種晶層23A相接之部位偏析，形成包含雜質之偏析層24(參照圖20)。於實施形態2，偏析層24係作為防止構成第2電極部26之材料向周圍擴散之障壁層發揮功能。
於實施形態2，第1電極部16之熱膨脹率亦大於配線15d之熱膨脹率。第1電極部16較配線15d更大地熱膨脹。又，第2電極部26之熱膨脹率大於配線25c之熱膨脹率。第2電極部26較配線25c更大地熱膨脹。藉此，即使在第1電極部16及第2電極部26之各表面16a、26a產生凹陷等之凹部之情形時，亦可使第1電極部16與第2電極部26之接合性(例如接合強度)提高。
(實施形態3) 於上述實施形態1，說明雜質自合金種晶層13擴散至第1電極部16，使第1電極部16合金化之態樣。又，說明雜質自合金種晶層23擴散至第2電極部26，使第2電極部26合金化。然而，於本揭示之實施形態，第1電極部16及第2電極部26之合金化之製程不限定於此。
圖22至圖26係按步驟順序顯示本揭示之實施形態3之積層晶片之製造方法之剖視圖。於圖22，直至形成障壁層12之步驟之前，與實施形態1相同。於形成障壁層12之後，製造裝置於第1層間絕緣膜11上形成種晶層13B。種晶層13B之形成方法為例如濺鍍法。種晶層13B不包含Mn、Al、Sn或Zn等雜質，由高純度之Cu(或Au)構成。
其次，製造裝置於種晶層13B上形成雜質層14B。雜質層14B係包含Mn、Al、Sn或Zn等雜質之導電層。作為雜質層14B，列舉例如銀(Ag)、鉛(Pb)。
其次，如圖23所示，製造裝置於雜質層14B上形成金屬鍍覆層16’。其次，製造裝置對金屬鍍覆層16’與於位於其下方之雜質層14B、種晶層13B及障壁層12實施CMP處理而平坦化。如圖24所示，CMP處理進行至第5絕緣膜11e之表面(於圖24，為上表面)11ea露出為止。藉此，金屬鍍覆層16’、雜質層14B、種晶層13B及障壁層12自第5絕緣膜11e之表面11ea上去除，而僅殘留於溝槽･通孔H1內。自金屬鍍覆層16’形成第1電極部16。
製造裝置係於與像素晶片1B之形成並行，或於前後，形成圖25所示之邏輯晶片2B。與像素晶片1B之第1電極部16同樣，製造裝置亦以雙金屬鑲嵌法形成邏輯晶片2B之第2電極部26。
於準備像素晶片1B與邏輯晶片2B之後，如圖25所示，製造裝置使像素晶片1B之第1電極部16與邏輯晶片2B之第2電極部26相互對向。接著，製造裝置使像素晶片1B與邏輯晶片2B相互密著，實施熱處理。藉此，如圖26所示，第1電極部16與第2電極部26相互接合，構成積層晶片3B。
圖27係模式性顯示於實施形態3之像素晶片中，雜質自雜質層擴散至第1電極部之情況之剖視圖。於實施形態3，藉由接合第1電極部16與第2電極部26之熱處理，如圖27所示，Mn、Al、Sn或Zn等雜質自雜質層14B擴散至第1電極部16，第1電極部16變化為包含雜質141之合金。同樣地，於邏輯晶片2A中，Mn、Al、Sn或Zn等雜質亦自種晶層23B上之雜質層24B擴散至第2電極部26，第2電極部26變化為包含雜質141之合金。
於實施形態3中，第1電極部16之熱膨脹率亦大於配線15d之熱膨脹率。第1電極部16較配線15d更大地熱膨脹。又，第2電極部26之熱膨脹率大於配線25c之熱膨脹率。第2電極部26較配線25c更大地熱膨脹。藉此，即使在第1電極部16及第2電極部26之各表面16a、26a產生凹陷等之凹部之情形時，亦可使第1電極部16與第2電極部26之接合性(例如接合強度)提高。
(實施形態4) 於上述實施形態1，說明金屬鍍覆層16’於其當初形成中，不包含Mn、Al、Sn或Zn等雜質，且由高純度之Cu(或Au)構成。然而，本揭示之實施形態不限定於此。金屬鍍覆層16’亦可以當初包含雜質之合金化之狀態形成。
圖28至圖32係按步驟順序顯示本揭示之實施形態4之積層晶片之製造方法之剖視圖。於圖28中，直至形成障壁層12之步驟之前，與實施形態1相同。於形成障壁層12之後，製造裝置於第1層間絕緣膜11上形成種晶層13C。種晶層13C之形成方法為例如濺鍍法。種晶層13C不包含Mn、Al、Sn或Zn等雜質，且由高純度之Cu(或Au)構成。
其次，如圖29所示，製造裝置於種晶層13C上形成金屬鍍覆層16C’。製造裝置係使用除Cu(或Au)以外，又包含Mn、Al、Sn或Zn等雜質之合金鍍覆液，形成金屬鍍覆層16C’。藉此，作為金屬鍍覆層16C’，形成包含Mn、Al、Sn或Zn等雜質之Cu合金(或Au合金)。金屬鍍覆層16C’係自其當初以不包含雜質之合金化之狀態形成。
其次，製造裝置對金屬鍍覆層16C’與於位於其下方之種晶層13C實施CMP處理而平坦化。如圖30所示，CMP處理進行至第5絕緣膜11e之表面(於圖29，為上表面)11ea露出為止。藉此，金屬鍍覆層16C’與種晶層13C自第5絕緣膜11e之表面11ea上去除，僅殘留於溝槽･通孔H1內。自包含雜質之合金狀態之金屬鍍覆層16C’形成第1電極部16C。
製造裝置係於與像素晶片1C之形成並行，或於前後，形成圖31所示之邏輯晶片2C。與像素晶片1C之第1電極部16C同樣，製造裝置亦以雙金屬鑲嵌法形成邏輯晶片2C之第2電極部26C。與第1電極部16C同樣，製造裝置亦使用包含Cu(或Au)以及Mn、Al、Sn或Zn等雜質之合金鍍覆液，形成第2電極部26C。
於準備像素晶片1C與邏輯晶片2C之後，如圖31所示，製造裝置使像素晶片1B之第1電極部16與邏輯晶片2B之第2電極部26相互對向。且，製造裝置使像素晶片1C與邏輯晶片2C相互密著，實施熱處理。藉此，如圖32所示，相互接合第1電極部16與第2電極部26，構成積層晶片3C。
圖33係模式性顯示於實施形態4之像素晶片中，於第1電極部包含雜質之情況之剖視圖。如圖33所示，第1電極部16C包含雜質161。雜質161為例如Mn、Al、Sn或Zn等。於種晶層13C及障壁層12，亦可未包含雜質161。同樣地，於邏輯晶片2A，亦於第2電極部26C包含Mn、Al、Sn或Zn等雜質。亦可不於種晶層23C及障壁層22(參照圖32)包含雜質161。
於實施形態4，第1電極部16C之熱膨脹率亦大於配線15d之熱膨脹率。第1電極部16C較配線15d更大地熱膨脹。又，第2電極部26C之熱膨脹率大於配線25c之熱膨脹率。第2電極部26C較配線25c更大地熱膨脹。藉此，即使在第1電極部16C及第2電極部26C之各表面16a、26a產生凹陷等之凹部之情形時，亦可使第1電極部16C與第2電極部26C之接合性(例如接合強度)提高。
(實施形態5) 於上述實施形態1，說明分別以雙金屬鑲嵌法形成像素晶片1之第1電極部16、與邏輯晶片2之第2電極部26。然而，本揭示之實施形態不限定於此。亦可以單金屬鑲嵌法形成第1電極部16及第2電極部26之至少一者。
圖34至圖39係按步驟順序顯示本揭示之實施形態5之積層晶片之製造方法之剖視圖。如圖34至圖37所示，製造裝置係以單金屬鑲嵌法形成第1電極部16。例如圖34所示，製造裝置分別蝕刻第1層間絕緣膜11所包含之第3絕緣膜11c、與位於其下方之第2絕緣膜11b，形成貫通第3絕緣膜11c與第2絕緣膜11b之貫通孔H1D。貫通孔H1D為溝槽(配線槽)或通孔(連接孔)。
其次，如圖35所示，製造裝置於第1層間絕緣膜11上依序形成障壁層12與合金種晶層13。其次，如圖36所示，製造裝置於合金種晶層13上形成金屬鍍覆層16’。其次，製造裝置對金屬鍍覆層16’與位於其下方之合金種晶層13實施CMP處理而平坦化。如圖37所示，CMP處理進行至第3絕緣膜11c之表面(於圖18，為上表面)11ca露出為止。藉此，金屬鍍覆層16’與合金種晶層13及障壁層12自第3絕緣膜之表面11ca上去除，僅殘留於貫通孔H1D內。自金屬鍍覆層16’形成第1電極部16。
製造裝置係於與像素晶片1D之形成並行，或於前後，形成圖38所示之邏輯晶片2D。與像素晶片1D之第1電極部16同樣，製造裝置亦以單金屬鑲嵌法形成邏輯晶片2D之第2電極部26。
於準備像素晶片1D與邏輯晶片2D之後，如圖38所示，製造裝置使像素晶片1D之第1電極部16、與邏輯晶片2D之第2電極部26相互對向。且，製造裝置使像素晶片1D與邏輯晶片2D相互密著，實施熱處理。藉此，如圖39所示，相互接合第1電極部16與第2電極部26，構成積層晶片3D。
於實施形態5，第1電極部16之熱膨脹率亦大於配線15d之熱膨脹率。第1電極部16較配線15d更大地熱膨脹。又，第2電極部26之熱膨脹率大於配線25c之熱膨脹率。第2電極部26較配線25c更大地熱膨脹。藉此，即使在第1電極部16及第2電極部26之各表面16a、26a產生凹陷等之凹部之情形時，亦可使第1電極部16與第2電極部26之接合性(例如接合強度)提高。
(實施形態6) 於上述實施形態1，說明位於積層晶片3之外周部之配線15d與配線25c經由第1電極部16及第2電極部26電性連接。然而，於本揭示之實施形態，經由第1電極部16及第2電極部26電性連接之配線之位置不限定於積層晶片3之外周部。
圖40係顯示本揭示之實施形態6之固態攝像裝置之構成例之模式圖。如圖40所示，於實施形態6之固態攝像裝置100E，位於積層晶片3E之外周部之配線15d與配線25c經由第1電極部16及第2電極部26電性連接。
又，於固態攝像裝置100E，位於積層晶片3E之中央部之配線151與配線251亦經由第1電極部16及第2電極部26電性連接。例如，配線151設置於像素晶片1E之像素區域103內。配線151係由金屬M1至M4(參照圖3)構成之多層配線。配線151係作為用於將複數個像素102(參照圖3)之各者與邏輯電路55連接之像素晶片1E側之信號線。配線251設置於邏輯晶片2E之邏輯電路55內。配線251係由金屬M11至M13(參照圖3)構成之多層配線。配線251係作為用於將數個像素102之各者與邏輯電路55連接之邏輯晶片2E側之信號線。
根據此種構成，將複數個像素102之各者與邏輯電路55連接之信號線不經由積層晶片3之外周部即可完成。該信號線不經由積層晶片3之外周部，而於積層晶片3之中央部，將各像素102與邏輯電路55於上下方向連接。藉此，可將連接像素102與邏輯電路55之信號線延伸設置於固態攝像裝置100E之厚度方向，並可縮短其長度，故可有助於信號處理之高速化與小晶片化。另，亦可將配線151作為像素晶片1E側之電源線使用，將配線251作為邏輯晶片2E側之電源線使用。
另，於固態攝像裝置100E中，配線151與配線251之電性連接亦可不經由第1電極部16及第2電極部26，而經由圖14所示之配線上部91及配線下部92進行。例如，配線151具有配線上部91，配線251具有配線下部92，且配線上部91與配線下部92相互Cu-Cu接合(或Au-Au接合)，藉此配線151與配線251亦可電性連接。即使為此種構成，亦無需將連接像素102與邏輯電路55之信號線引出至積層晶片3之外周部，可縮短信號線之長度，故可有助於信號處理之高速化與小晶片化。
(其他實施形態) 如上所述，本揭示雖已記述上述實施形態及變化例，但應理解構成該揭示之一部分之論述及圖式並未限定本揭示。本領域技術人員根據該揭示當可明確各種代替實施形態、實施例、及運用技術。
例如，於本實施形態，第1電極部並非必須為合金。於第1電極部並非合金之情形時，若其熱膨脹率大於第1配線部之熱膨脹率，則可發揮與上述實施形態1同樣之效果。同樣地，第2電極部並非必須為合金。於第2電極部並非合金之情形時，若其熱膨脹率大於第2配線部之熱膨脹率，則可發揮與上述實施形態1同樣之效果。作為可成為此種態樣之第1電極部、第2電極部之各材料，例示Ag、Al、Zn、Sn、銦(In)、及Pb。
又，於本實施形態中，固態攝像裝置不限定於由像素晶片1及邏輯晶片2所例示之2個半導體晶片構成之情形。例如，固態攝像裝置亦可貼合3個以上之半導體晶片而構成。例如，於固態攝像裝置，除上述像素晶片1及邏輯晶片2以外，亦可積層包含記憶體元件陣列之半導體晶片。本實施形態之固態攝像裝置亦可貼合3個以上之半導體晶片作為1個積層晶片。
又，本揭示之半導體裝置不限定於固態攝像裝置。本揭示之半導體裝置亦可應用於使用半導體之記憶裝置、使用半導體之顯示裝置、使用半導體之感測器裝置、及使用半導體之計算裝置等各種半導體裝置。
如此，本揭示當然包含此處未記述之多種實施形態等。於不脫離上述實施形態及變化例之主旨之範圍內，可進行構成要素之各種省略、置換及變更中之至少一者。又，本說明書中所記載之效果終究為例示，並非限制者，亦可具有其他效果。本揭示之技術範圍係根據上述說明僅藉由適切之專利申請範圍之發明特定事項而定。
＜對電子機器之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術可應用於例如數位相機或數位攝影機等之攝像裝置、具備攝像功能之行動電話、或具備攝像功能之其他機器等各種電子機器。
圖41係顯示作為可應用本技術之電子機器之攝像裝置之構成例之方塊圖。圖41所示之攝像裝置201具備光學系統202、快門裝置203、固態攝像元件204、驅動電路205、信號處理電路206、監視器207、及記憶體208而構成，可拍攝靜態圖像及動態圖像。
光學系統202具有1片或複數片透鏡而構成，將來自被攝體之光(入射光)導入至固態攝像元件204，成像於固態攝像元件204之受光面。
快門裝置203配置於光學系統202及固態攝像元件204之間，根據驅動電路1005之控制，控制對固態攝像元件204之光照射期間及遮光期間。
固態攝像元件204藉由包含上述固態攝像元件之封裝而構成。固態攝像元件204對應於經由光學系統202及快門裝置203成像於受光面之光，於一定期間蓄積信號電荷。根據自驅動電路205供給之驅動信號(時序信號)，傳送蓄積於固態攝像元件204之信號電荷。
驅動電路205輸出控制固態攝像元件204之傳送動作及快門裝置203之快門動作之驅動信號，而驅動固態攝像元件204及快門裝置203。
信號處理電路206對自固態攝像元件204輸出之信號電荷施行各種信號處理。將藉由信號處理電路206施行信號處理而獲得之圖像(圖像資料)供給至監控器207予以顯示，或供給至記憶體208予以記憶(記錄)。
於如此構成之攝像裝置201中，藉由替代上述固態攝像元件204，而應用固態攝像元件100、100E，亦可以所有像素實現低雜訊之攝像。
＜對內視鏡手術系統之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可應用於內視鏡手術系統。
圖42係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略構成之一例之圖。
圖42中，圖示手術者(醫生)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之情況。如圖所示，內視鏡手術系統11000係由內視鏡11100、氣腹管11111或能量處置器具11112等之其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載用於內視鏡下手術之各種裝置之手推車11200構成。
內視鏡11100係由以下者構成：鏡筒11101，其將自前端起特定長度之區域插入患者11132之體腔內；及相機頭11102，其連接於鏡筒11101之基端。圖示之例中，雖圖示構成為具有硬性之鏡筒11101之所謂硬性鏡之內視鏡11100，但內視鏡11100亦可構成為具有軟性之鏡筒之所謂軟性鏡。
於鏡筒11101之前端，設置有嵌入對物透鏡之開口部。於內視鏡111000連接光源裝置11203，由該光源裝置11203產生之光藉由延伸設置於鏡筒11101之內部之光導件而被導光至該鏡筒之前端，經由對物透鏡朝向患者11132之體腔內之觀察對象照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設有光學系統及攝像元件，將來自觀察對象之反射光(觀察光)藉由該光學系統聚光於該攝像元件。觀察光藉由該攝像元件進行光電轉換，產生對應於觀察光之電性信號，即對應於觀察像之圖像信號。將該圖像信號作為RAW資料發送至相機控制器單元(CCU：Camera Control Unit)11201。
CCU11201由CPU(Central Processing Unit：中央處理單元)或GPU(Graphics Processing Unit：圖形處理單元)等構成，統括控制內視鏡11100及顯示裝置11202之動作。進而，CCU11201自相機頭11102接收圖像信號，對該圖像信號實施例如顯影處理(去馬賽克處理)等之用於顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202根據來自CCU11201之控制，顯示基於藉由該CCU11201實施了圖像處理之圖像信號的圖像。
光源裝置11203係由例如LED(Light Emitting Diode：發光二極管)等光源構成，將攝影手術部等時之照射光供給至內視鏡11100。
輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204，對內視鏡手術系統11000進行各種資訊之輸入及指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之意旨之指示等。
處置器具控制裝置11205控制用於組織之燒灼、切開或封閉血管等之能量處置器具11112之驅動。氣腹裝置11206基於確保內視鏡11100之視野及確保手術者之作業空間之目的，為了擴張患者11132之體腔，經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係能夠以文本、圖像或圖表等各種形式列印與手術相關之各種資訊之裝置。
另，對內視鏡11100供給攝影手術部時之照射光之光源裝置11203可由例如由LED、雷射光源或該等之組合所構成之白色光源構成。於藉由RGB雷射光源之組合構成白色光源之情形時，因可高精度地控制各色(各波長)之輸出強度及輸出時序，故可於光源裝置11203中進行攝像圖像之白平衡之調整。又，於此情形時，亦可藉由將來自RGB雷射光源各者之雷射光分時照射至觀察對象，與該照射時序同步地控制相機頭11102之攝像元件之驅動，而分時攝像對應於RGB各者之圖像。根據該方法，即使不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以於每特定時間變更輸出之光之強度的方式控制其之驅動。藉由與該光之強度變更時序同步地控制相機頭11102之攝像元件之驅動而分時取得圖像，且合成該圖像，可產生沒有所謂之欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為可供給對應於特殊光觀察之特定波長頻帶之光。於特殊光觀察中，利用例如人體組織對光之吸收之波長依存性，照射與通常之觀察時之照射光(即，白色光)相比較窄頻帶之光，藉此進行以高對比度攝影黏膜表層之血管等特定組織之所謂窄頻光觀察(Narrow Band Imaging)。或，於特殊光觀察中，亦可進行藉由利用照射激發光而產生之螢光獲得圖像之螢光觀察。於螢光觀察，可進行對人體組織照射激發光並觀察來自該人體組織之螢光(自發螢光觀察)，或將吲哚菁綠(ICG)等試藥局部注射至人體組織並對該人體組織照射對應於該試藥之螢光波長之激發光而獲得螢光像等。光源裝置11203可構成為可供給對應於此種特殊光觀察之窄頻帶光及/或激發光。
圖43係表示圖42所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU11201藉由傳送纜線11400可相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。將自鏡筒11101之前端擷取之觀察光導入至相機頭11102，入射至該透鏡單元11401。透鏡單元11401係組合包含變焦透鏡及聚焦透鏡之複數個透鏡而構成。
攝像部11402由攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂單板式)，亦可為複數個(所謂多板式)。於攝像部11402以多板式構成之情形時，亦可藉由例如各攝像元件產生分別對應於RGB之圖像信號，且藉由將該等合成而獲得彩色圖像。或者，攝像部11402亦可構成為具有用於分別取得對應於3D(Dimensional：維)顯示之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，手術者11131可更準確地掌握手術部之生體組織之深度。另，於攝像部11402以多板式構成之情形時，透鏡單元11401亦可對應於各攝像元件而設置複數個系統。
又，攝像部11402亦可不必設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部，設置於對物透鏡之正後。
驅動部11403由致動器構成，根據來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿光軸僅移動特定距離。藉此，可適當調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404由用以在與CCU11201之間收發各種資訊之通信裝置而構成。通信部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400發送至CCU11201。
又，通信部11404自CCU11201接收用於控制相機頭11102之驅動之控制信號，且供給至相機頭控制部11405。該控制信號中，包含例如指定攝像圖像之訊框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、及/或指定攝像圖像之倍率及焦點之意旨之資訊等之與攝像條件相關之資訊。
另，上述之訊框率及曝光值、倍率、焦點等攝像條件可由使用者適當指定，亦可基於取得之圖像信號而由CCU11201之控制部11413自動地設定。若為後者，會於內視鏡11100搭載所謂AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動對焦)功能及AWB(Auto White Balance：自動白平衡)功能。
相機頭控制部11405基於經由通信部11404接收到之來自CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411由用以與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機頭11102接收經由傳送纜線11400發送之圖像信號。
又，通信部11411對相機頭11102發送用於控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電性通信、光通信等發送。
圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。
控制部11413進行與內視鏡11100對手術部等之攝像、及藉由手術部等之攝像而得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制相機頭11102之驅動之控制信號。
又，控制部11413基於藉由圖像處理部11412實施了圖像處理之圖像信號，使反映手術部等之攝像圖像顯示於顯示裝置11202。此時，控制部11413亦可使用各種圖像辨識技術，辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像中所含之物體之邊緣之形狀、顏色等，而辨識鉗子等術具、特定之生體部位、出血、能量處置器具11112使用時之薄霧等。控制部11413於使顯示裝置11202顯示攝像圖像時，亦可使用其辨識結果，使各種手術支援資訊重疊顯示於該手術部之圖像。藉由重疊顯示手術支援資訊，並向手術者11131提示，可減輕手術者11131之負擔，手術者11131可確實地進行手術。
連接相機頭11102及CCU11201之傳送纜線11400係對應於電性信號之通信之電性信號纜線、對應於光通信之光纖、或該等之複合纜線。
此處，於圖示之例中，使用傳送纜線11400以有線進行通信，但相機頭11102與CCU11201之間之通信亦可以無線進行。
以上，對可應用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可應用於以上說明之構成中之例如內視鏡11100、相機頭11102之攝像部11402、CCU11201之圖像處理部11412等。具體而言，圖1至圖3或圖40等所示之固態攝像裝置100、100E可應用於攝像部10402。藉由將本揭示之技術應用於內視鏡11100、相機頭11102之攝像部11402、CCU11201之圖像處理部11412等，可獲得更鮮明之手術部圖像，故手術者可確實地確認手術部。又，藉由將本揭示之技術應用於內視鏡11100、相機頭11102之攝像部11402、CCU11201之圖像處理部11412等，可以更低延遲獲得手術部圖像，故手術者可以與接觸觀察手術部之情形同樣之感覺進行處置。
另，此處，作為一例對內視鏡手術系統進行說明，但本揭示之技術除此以外亦可應用於例如顯微鏡手術系統等。
＜對移動體之應用例＞ 本揭示之技術(本技術)可應用於各種製品。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、油電混合汽車、機車、自行車、個人移動載具、飛機、無人機、船舶、及機器人等任一種移動體之裝置而實現。
圖44係顯示可應用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略構成例之方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖44所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示出微電腦12051、聲音圖像輸出部12052、及車載網路I/F(interface：介面)12053。
驅動系統控制單元12010依照各種程式，控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等控制裝置發揮功能。
車體系統控制單元12020依照各種程式，控制車體所裝備之各種裝置之動作。例如，車體系統控制單元12020作為免鑰匙門禁系統、智慧鑰匙系統、電動車窗裝置、或者頭燈、尾燈、煞車燈、方向燈或霧燈等各種燈具之控制裝置發揮功能。該情形時，可對車體系統控制單元12020輸入自替代鑰匙之可攜式機發送之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動車窗裝置、燈具等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，並接收拍攝到之圖像。車外資訊檢測單元12030亦可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光且輸出與該光之受光量對應之電性信號之光感測器。攝像部12031可將電性信號作為圖像輸出，亦可作為測距之資訊輸出。又，攝像部12031接收之光可為可見光，亦可為紅外線等不可見光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，連接例如檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040可基於自駕駛者狀態檢測部12041輸入之檢測資訊，算出駕駛者之疲勞度或集中度，亦可判別駕駛者是否打瞌睡。
微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含迴避車輛碰撞或緩和衝擊、基於車間距離之追隨行駛、維持車速行駛、車輛之碰撞警告或車輛之偏離車道警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051可藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040所取得之車輛之周圍之資訊，控制驅動力產生裝置、轉向機構或制動裝置等，而進行以不受限於駕駛者之操作而自律地行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12020輸出控制指令。例如，微電腦12051可根據由車外資訊檢測單元12030檢測到之前方車或對向車之位置而控制前照燈，進行將遠光切換為近光等以謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性地通知資訊之輸出裝置，發送聲音及圖像中之至少一者之輸出信號。於圖44之例中，作為輸出裝置，例示擴音器12061、顯示部12062及儀表板12063。顯示部12062亦可包含例如車載顯示器及抬頭顯示器之至少一者。
圖45係顯示攝像部12031之設置位置之例之圖。
圖45中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105設置於例如車輛12100之前保險桿、側鏡、後保險桿、後門及車廂內之擋風玻璃之上部等位置。前保險桿所裝備之攝像部12101及車廂內之擋風玻璃之上部所裝備之攝像部12105主要取得車輛12100之前方之圖像。側鏡所裝備之攝像部12102、12103主要取得車輛12100之側方之圖像。後保險桿或後門所裝備之攝像部12104主要取得車輛12100之後方之圖像。由攝像部12101及12105取得之前方之圖像主要用於檢測前方車輛或行人、障礙物、號誌機、交通標識或車道線等。
另，圖45中顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113表示分別設置於側鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或後門之攝像部12104之攝像範圍。例如，藉由將由攝像部12101至12104拍攝到之圖像資料重合，可獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者亦可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為由複數個攝像元件構成之攝錄影機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051基於自攝像部12101至12104取得之距離資訊，求得與攝像範圍12111至12114內之各立體物相隔之距離、及該距離之時間變化(相對於車輛12100之相對速度)，藉此可尤其將位於車輛12100之行進路上最近之立體物、且為在與車輛12100大致相同之方向以特定速度(例如，0 km/h以上)行駛之立體物擷取作為前方車。進而，微電腦12051可設定前方車於近前應確保之車間距離，進行自動煞車控制(亦包含停止追隨控制)、自動加速控制(亦包含追隨起步控制)等。如此可進行以不受限於駕駛者之操作而自律地行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為機車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，使用於自動迴避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物識別為車輛12100之駕駛可視認之障礙物與難視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當碰撞風險為設定值以上而有碰撞可能性之狀況時，經由擴音器12061或顯示部12062向駕駛者輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避轉向，藉此可進行用於避免碰撞之駕駛支援。
攝像部12101至12104之至少1者亦可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係藉由例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像中之特徵點之步驟、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之步驟而進行。若微電腦12051判定攝像部12101至12104之攝像圖像中存在行人，且辨識出行人，則聲音圖像輸出部12052以對該辨識出之行人重合顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
以上，對可應用本揭示之技術之車輛控制系統之一例進行了說明。本揭示之技術可應用於以上說明之構成中之攝像部12031等。具體而言，圖1至圖3或圖40等所示之固態攝像裝置100、100E可應用於攝像部12031。因藉由將本發明之技術應用於攝像部12031，而可獲得更容易觀察之攝影圖像，故可減輕駕駛者之疲勞。
另，本揭示亦可採用如下構成。 (1) 一種半導體裝置，其具備： 第1配線部； 第1層間絕緣膜，其覆蓋上述第1配線部之一面側； 第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與上述第1配線部電性連接； 第2配線部； 第2層間絕緣膜，其覆蓋上述第2配線部中與上述第1配線部對向之面側；及 第2電極部，其設置於上述第2層間絕緣膜上設置之第2貫通孔內，與上述第2配線部電性連接；且 上述第1電極部與上述第2電極部相互直接接合； 上述第1電極部之熱膨脹率大於上述第1配線部之熱膨脹率。 (2) 如上述(1)之半導體裝置，其中 上述第1配線部由第1金屬構成， 上述第1電極部由包含上述第1金屬與第2金屬之合金構成。 (3) 如上述(2)之半導體裝置，其進而具備： 第1種晶層，其設置於上述第1貫通孔內，與上述第1電極部相接；且 上述第1種晶層包含上述第2金屬。 (4) 如上述(1)至(3)中任一項之半導體裝置，其中 上述第2電極部之熱膨脹率大於上述第2配線部之熱膨脹率。 (5) 如上述(4)之半導體裝置，其中 上述第2配線部由第3金屬構成， 上述第2電極部由包含上述第3金屬與第4金屬之合金構成。 (6) 如上述(5)之半導體裝置，其進而具備： 第2種晶層，其設置於上述第2貫通孔內，與上述第2電極部相接；且 上述第2種晶層包含上述第4金屬。 (7) 如上述(1)至(6)中任一項之半導體裝置，其進而具備： 導電性之第1障壁層，其設置於上述第1貫通孔內，且位於上述第1配線部與上述第1電極部之間。 (8) 如上述(1)至(7)中任一項之半導體裝置，其進而具備： 導電性之第2障壁層，其設置於上述第2貫通孔內，且位於上述第2配線部與上述第2電極部之間。 (9) 如上述(1)至(8)中任一項之半導體裝置，其中 上述第1配線部由第1金屬構成， 上述第1電極部由包含上述第1金屬與第2金屬之合金構成， 上述第2配線部由第3金屬構成， 上述第2電極部由包含上述第3金屬與第4金屬之合金構成，且 上述第1金屬與上述第3金屬由互為相同之元素構成。 (10) 如上述(9)之半導體裝置，其中 上述第2金屬與上述第4金屬由互為相同之元素構成。 (11) 如上述(1)至(8)中任一項之半導體裝置，其進而具備： 第1基板；及 第2基板，其以與上述第1基板之一面對向之方式配置；且 於上述第1基板之一面側設置上述第1電極部； 於上述第2基板之與上述第1基板對向之面側設置上述第2電極部。 (12) 一種電子機器，其具備： 第1配線部； 第1層間絕緣膜，其覆蓋上述第1配線部之一面側； 第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與上述第1配線部電性連接； 第2配線部； 第2層間絕緣膜，其覆蓋上述第2配線部中與上述第1配線部對向之面側；及 第2電極部，其設置於上述第2層間絕緣膜上設置之第2貫通孔內，與上述第2配線部電性連接；且 上述第1電極部與上述第2電極部相互直接接合； 上述第1電極部之熱膨脹率大於上述第1配線部之熱膨脹率。
1:像素晶片 1A:像素晶片 1B:像素晶片 1C:像素晶片 1D:像素晶片 1E:像素晶片 2:邏輯晶片 2A:邏輯晶片 2B:邏輯晶片 2C:邏輯晶片 2D:邏輯晶片 2E:邏輯晶片 3:積層晶片 3A:積層晶片 3B:積層晶片 3C:積層晶片 3D:積層晶片 3E:積層晶片 10:多層配線 11:第1層間絶縁膜 11a:第1絕緣膜 11b:第2絕緣膜 11c:第3絕緣膜 11d:第4絶縁膜 11e:第5絶縁膜 11ca:表面 11ea:表面 12:障壁層 13:合金種晶層 13A:合金種晶層 13B:種晶層 13C:種晶層 14:偏析層 14B:雜質層 15:配線 15a:配線 15b:配線 15c:配線 15d:配線 16:第1電極部 16a:表面 16C:第1電極部 16C’:第1電極部 20:多層配線 21:第2層間絶緣膜 21a:第1絕緣膜 21b:第2絕緣膜 21c:第3絕緣膜 21d:第4絕緣膜 21e:第5絕緣膜 21ea:表面 22:障壁層 23:合金種晶層 23A:合金種晶層 23B:種晶層 23C:種晶層 24:偏析層 24B:雜質層 25:配線 25a:配線 25b:配線 25c:配線 25d:配線 26:第2電極部 26a:表面 26C:第2電極部 33a:表面 30:井區域 33:半導體基板 33a:表面 33b:裏面 38:絕緣膜 39:遮光膜 40:接合面 41:光學黑色區域 43:平坦化膜 44:彩色濾光片 45:晶載透鏡 48:閘極電極 50:井區域 52:導電通孔 54:半導體基板 54a:表面 55:邏輯電路 62:閘極電極 64:導電通孔 68:多層遮光部 71:遮光部 72:遮光部 72:遮光部 81:第1虛設電極 82:第2虛設電極 91:配線上部 92:配線下部 100:固態攝像裝置 100E:固態攝像裝置 102:像素 103:像素區域 104:垂直驅動電路 105:行信號處理電路 106:水平驅動電路 107:輸出電路 108:控制電路 109:垂直信號線 110:水平信號線 111:半導體基板 112:輸入輸出端子 131:雜質 141:雜質 151:配線 161:雜質 201:攝像裝置 202:光學系統 203:快門裝置 204:固態攝像元件 205:驅動電路 206:信號處理電路 207:監控器 208:記憶體 251:配線 10402:攝像部 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器具 11111:氣腹管 11112:能量處置器具 11120:支持臂裝置 11131:手術者 11132:患者 11133:病床 11200:手推車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置器具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:擴音器 12062:顯示部 12063:儀表板 12100:車輛 12101:攝像部 12102:攝像部 12103:攝像部 12104:攝像部 12105:攝像部 12111:攝像範圍 12112:攝像範圍 12113:攝像範圍 12114:攝像範圍 FD:浮動擴散區域 H1:溝槽･通孔 H2:溝槽･通孔 H1D:貫通孔 H11:溝槽 H12:通孔 M1:金屬 M2:金屬 M3:金屬 M4:金屬 M5:金屬 M11:金屬 M12:金屬 M13:金屬 M14:金屬 PD:光電二極體 Tr1:像素電晶體 Tr2:像素電晶體 Tr11:MOS電晶體 Tr12:MOS電晶體 Tr13:MOS電晶體 Tr14:MOS電晶體 Tr_amp:放大電晶體 Tr_res:重設電晶體 Tr_sel:選擇電晶體 Tr_tra:傳送電晶體
圖1係顯示本揭示之實施形態之固態攝像裝置之構成例之圖。 圖2係顯示本揭示之實施形態之固態攝像裝置之構成例之模式圖。 圖3係顯示本揭示之實施形態之固態攝像裝置之構成例之剖視圖。 圖4係按步驟順序顯示本揭示之實施形態1之積層晶片之製造方法之剖視圖。 圖5係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖6係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖7係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖8係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖9係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖10係按步驟順序顯示實施形態1之積層晶片之製造方法之剖視圖。 圖11係模式性顯示於實施形態1之像素晶片，雜質自合金種晶層擴散至第1電極部之情況之剖視圖。 圖12係模式性顯示於實施形態1之像素晶片，第1電極部及第2電極部藉熱膨脹之接合之剖視圖。 圖13係顯示本揭示之實施形態之固態攝像裝置之變化例1之剖視圖。 圖14係顯示本揭示之實施形態之固態攝像裝置之變化例2之剖視圖。 圖15係顯示實施形態1之積層晶片之變化例之剖視圖。 圖16係按步驟順序顯示本揭示之實施形態2之積層晶片之製造方法之剖視圖。 圖17係按步驟順序顯示實施形態2之積層晶片之製造方法之剖視圖。 圖18係按步驟順序顯示實施形態2之積層晶片之製造方法之剖視圖。 圖19係按步驟順序顯示實施形態2之積層晶片之製造方法之剖視圖。 圖20係按步驟順序顯示實施形態2之積層晶片之製造方法之剖視圖。 圖21係模式性顯示於實施形態2之像素晶片，雜質自合金種晶層擴散至第1電極部及第1層間絕緣膜之情況之剖視圖。 圖22係按步驟順序顯示本揭示之實施形態3之積層晶片之製造方法之剖視圖。 圖23係按步驟順序顯示實施形態3之積層晶片之製造方法之剖視圖。 圖24係按步驟順序顯示實施形態3之積層晶片之製造方法之剖視圖。 圖25係按步驟順序顯示實施形態3之積層晶片之製造方法之剖視圖。 圖26係按步驟順序顯示實施形態3之積層晶片之製造方法之剖視圖。 圖27係模式性顯示於實施形態3之像素晶片，雜質自雜質層擴散至第1電極部之情況之剖視圖。 圖28係按步驟順序顯示本揭示之實施形態4之積層晶片之製造方法之剖視圖。 圖29係按步驟順序顯示本揭示之實施形態4之積層晶片之製造方法之剖視圖。 圖30係按步驟順序顯示實施形態4之積層晶片之製造方法之剖視圖。 圖31係按步驟順序顯示實施形態4之積層晶片之製造方法之剖視圖。 圖32係按步驟順序顯示實施形態4之積層晶片之製造方法之剖視圖。 圖33係模式性顯示於實施形態4之像素晶片中，於第1電極部包含雜質之情況之剖視圖。 圖34係按步驟順序顯示本揭示之實施形態5之積層晶片之製造方法之剖視圖。 圖35係按步驟順序顯示實施形態5之積層晶片之製造方法之剖視圖。 圖36係按步驟順序顯示實施形態5之積層晶片之製造方法之剖視圖。 圖37係按步驟順序顯示實施形態5之積層晶片之製造方法之剖視圖。 圖38係按步驟順序顯示實施形態5之積層晶片之製造方法之剖視圖。 圖39係按步驟順序顯示實施形態5之積層晶片之製造方法之剖視圖。 圖40係顯示本揭示之實施形態6之固態攝像裝置之構成例之模式圖。 圖41係顯示作為電子機器之攝像裝置之構成例之方塊圖。 圖42係顯示內視鏡手術系統之概略構成之一例之圖。 圖43係顯示相機頭及CCU之功能構成之一例之方塊圖。 圖44係顯示車輛控制系統之概略構成之一例之方塊圖。 圖45係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。
1:像素晶片
2:邏輯晶片
11:第1層間絕緣膜
11a:第1絕緣膜
11b:第2絕緣膜
11c:第3絕緣膜
11d:第4絕緣膜
11e:第5絕緣膜
11ea:表面
12:障壁層
13:合金種晶層
15d:配線
16:第1電極部
16a:表面
21:第2層間絕緣膜
21a:第1絕緣膜
21b:第2絕緣膜
21c:第3絕緣膜
21d:第4絕緣膜
21e:第5絕緣膜
21ea:表面
22:障壁層
23:合金種晶層
25c:配線
26:第2電極部
26a:表面

Claims (12)

  1. 一種半導體裝置，其具備： 第1配線部； 第1層間絕緣膜，其覆蓋上述第1配線部之一面側； 第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與上述第1配線部電性連接； 第2配線部； 第2層間絕緣膜，其覆蓋上述第2配線部中與上述第1配線部對向之面側；及 第2電極部，其設置於上述第2層間絕緣膜上設置之第2貫通孔內，與上述第2配線部電性連接；且 上述第1電極部與上述第2電極部相互直接接合； 上述第1電極部之熱膨脹率大於上述第1配線部之熱膨脹率。
  2. 如請求項1之半導體裝置，其中 上述第1配線部由第1金屬構成， 上述第1電極部由包含上述第1金屬與第2金屬之合金構成。
  3. 如請求項2之半導體裝置，其進而具備： 第1種晶層，其設置於上述第1貫通孔內，與上述第1電極部相接；且 上述第1種晶層包含上述第2金屬。
  4. 如請求項1之半導體裝置，其中 上述第2電極部之熱膨脹率大於上述第2配線部之熱膨脹率。
  5. 如請求項4之半導體裝置，其中 上述第2配線部由第3金屬構成， 上述第2電極部由包含上述第3金屬與第4金屬之合金構成。
  6. 如請求項5之半導體裝置，其進而具備： 第2種晶層，其設置於上述第2貫通孔內，與上述第2電極部相接；且 上述第2種晶層包含上述第4金屬。
  7. 如請求項1之半導體裝置，其進而具備： 導電性之第1障壁層，其設置於上述第1貫通孔內，且位於上述第1配線部與上述第1電極部之間。
  8. 如請求項1之半導體裝置，其進而具備： 導電性之第2障壁層，其設置於上述第2貫通孔內，且位於上述第2配線部與上述第2電極部之間。
  9. 如請求項1之半導體裝置，其中 上述第1配線部由第1金屬構成， 上述第1電極部由包含上述第1金屬與第2金屬之合金構成， 上述第2配線部由第3金屬構成， 上述第2電極部由包含上述第3金屬與第4金屬之合金構成，且 上述第1金屬與上述第3金屬由互為相同之元素構成。
  10. 如請求項9之半導體裝置，其中 上述第2金屬與上述第4金屬由互為相同之元素構成。
  11. 如請求項1之半導體裝置，其進而具備： 第1基板；及 第2基板，其以與上述第1基板之一面對向之方式配置；且 於上述第1基板之一面側設置上述第1電極部； 於上述第2基板之與上述第1基板對向之面側設置上述第2電極部。
  12. 一種電子機器，其具備： 第1配線部； 第1層間絕緣膜，其覆蓋上述第1配線部之一面側； 第1電極部，其設置於上述第1層間絕緣膜上設置之第1貫通孔內，與上述第1配線部電性連接； 第2配線部； 第2層間絕緣膜，其覆蓋上述第2配線部中與上述第1配線部對向之面側；及 第2電極部，其設置於上述第2層間絕緣膜上設置之第2貫通孔內，與上述第2配線部電性連接；且 上述第1電極部與上述第2電極部相互直接接合； 上述第1電極部之熱膨脹率大於上述第1配線部之熱膨脹率。
TW108140573A 2018-12-04 2019-11-08 半導體裝置及電子機器 TW202109747A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018227349 2018-12-04
JP2018-227349 2018-12-04

Publications (1)

Publication Number Publication Date
TW202109747A true TW202109747A (zh) 2021-03-01

Family

ID=70974587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108140573A TW202109747A (zh) 2018-12-04 2019-11-08 半導體裝置及電子機器

Country Status (4)

Country Link
US (1) US20220005860A1 (zh)
CN (1) CN112106176A (zh)
TW (1) TW202109747A (zh)
WO (1) WO2020116040A1 (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236001A (ja) * 1994-11-30 1996-09-13 Hitachi Chem Co Ltd チップ型電流保護素子およびその製造法
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
US8178980B2 (en) * 2008-02-05 2012-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8273604B2 (en) * 2011-02-22 2012-09-25 STAT ChipPAC, Ltd. Semiconductor device and method of forming WLCSP structure using protruded MLP
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法
US9165968B2 (en) * 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US9703056B2 (en) * 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
US10170358B2 (en) * 2015-06-04 2019-01-01 International Business Machines Corporation Reducing contact resistance in vias for copper interconnects
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10141391B2 (en) * 2017-02-23 2018-11-27 International Business Machines Corporation Microstructure modulation for 3D bonded semiconductor containing an embedded resistor structure
US10504852B1 (en) * 2018-06-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structures

Also Published As

Publication number Publication date
CN112106176A (zh) 2020-12-18
WO2020116040A1 (ja) 2020-06-11
US20220005860A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP7291148B2 (ja) 半導体装置
US11901392B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI831883B (zh) 固體攝像元件、電子機器及固體攝像元件之製造方法
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW202044335A (zh) 攝像元件及半導體元件
US11990366B2 (en) Semiconductor device and method for manufacturing the same, and electronic apparatus
US20220123040A1 (en) Semiconductor device and imaging unit
WO2021200174A1 (ja) 撮像装置および電子機器
TW202139447A (zh) 攝像裝置
CN114051657A (zh) 半导体元件和电子设备
TW202109747A (zh) 半導體裝置及電子機器
WO2024095751A1 (ja) 光検出装置及び電子機器
WO2024101204A1 (ja) 光検出装置及び積層基板
WO2024111457A1 (ja) 光検出装置、その製造方法、及び電子機器
WO2024024573A1 (ja) 撮像装置及び電子機器
TW202333370A (zh) 受光裝置
TW202339237A (zh) 受光裝置
US20200335426A1 (en) Semiconductor device, manufacturing method for semiconductor, and imaging unit
TW202406127A (zh) 固態攝像裝置及其製造方法
TW202337018A (zh) 光檢測裝置、電子機器及光檢測系統
TW202220228A (zh) 半導體裝置及其製造方法
TW202410437A (zh) 半導體裝置及攝像裝置
TW202101537A (zh) 攝像元件及攝像元件之製造方法