TW202107656A - 半導體裝置、半導體裝置的製造方法、以及打線接合裝置 - Google Patents

半導體裝置、半導體裝置的製造方法、以及打線接合裝置 Download PDF

Info

Publication number
TW202107656A
TW202107656A TW109111883A TW109111883A TW202107656A TW 202107656 A TW202107656 A TW 202107656A TW 109111883 A TW109111883 A TW 109111883A TW 109111883 A TW109111883 A TW 109111883A TW 202107656 A TW202107656 A TW 202107656A
Authority
TW
Taiwan
Prior art keywords
electrode
wire
bonding
target point
bonding wire
Prior art date
Application number
TW109111883A
Other languages
English (en)
Other versions
TWI739379B (zh
Inventor
関根直希
朴善基
Original Assignee
日商新川股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司 filed Critical 日商新川股份有限公司
Publication of TW202107656A publication Critical patent/TW202107656A/zh
Application granted granted Critical
Publication of TWI739379B publication Critical patent/TWI739379B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48097—Kinked the kinked part being in proximity to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提高接合導線的拉力強度。半導體裝置10包括：電路基板11，包含電極墊13；半導體晶片12，包含對電極墊13電性連接的電極墊14；以及導線20，一端連接於電極墊13，另一端連接於電極墊14。導線20具有：第一導線部24，沿著電極墊13延伸，一部分被按壓而與電極墊13電性接合；第二導線部26，以不接觸第一導線部24的方式，沿與電極墊13交叉的方向延伸；第三導線部27，向電極墊13延伸；第一彎曲部28，將第一導線部24連接於第二導線部26；以及第二彎曲部29，將第二導線部26連接於第三導線部27。

Description

半導體裝置、半導體裝置的製造方法、以及打線接合裝置
本發明是有關於一種半導體裝置、半導體裝置的製造方法以及打線接合裝置。
設於電路基板的電極、與設於電路基板的半導體晶片的電極藉由金屬製的極細導線而電性連接。此種連接技術被稱為所謂的打線接合。作為打線接合的一種的楔形接合（wedge bonding）於將導線按壓於電極的狀態下賦予熱或超音波等能量，藉此將導線與電極物理及電性連接。例如，專利文獻1、專利文獻2揭示與楔形接合有關的技術。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-273991號公報 [專利文獻2]日本專利特開2016-062962號公報
[發明所欲解決之課題]
對於導線，要求維持連接於兩端的電極間的電性連接。例如，於導線被切斷的情形及導線自電極剝離的情形時，無法維持電性連接。因此，對於經接合的導線，要求被稱為拉力強度的機械強度。所謂拉力強度，為於將兩端連接於電極的導線拉伸的狀態下，產生導線的切斷或導線與電極的剝離的荷重。
該技術領域中，期望提高拉力強度。因此，本發明的目的在於提供一種拉力強度經提高的半導體裝置、該半導體裝置的製造方法、以及製造該半導體裝置的打線接合裝置。 [解決課題之手段]
本揭示的一形態的半導體裝置包括：第一電極；第二電極，與第一電極電性連接；以及接合導線，一端接合於第一電極，另一端接合於第二電極，接合導線具有：第一導線部，沿著第一電極的表面延伸，一部分被按壓而與第一電極電性接合；第二導線部，以不接觸第一導線部的方式，沿自第一電極的表面立起的方向延伸；第三導線部，向第二電極延伸，端部被按壓而與第二電極電性接合；第一彎曲部，將第一導線部延伸的方向彎曲成第二導線部延伸的方向；以及第二彎曲部，將第二導線部延伸的方向彎曲成第三導線部延伸的方向。
接合導線在接合於第一電極的部位與接合於第二電極的部位之間，設有第一導線部的一部分、第二導線部、第一彎曲部以及第二彎曲部。即，在接合於第一電極的部位與接合於第二電極的部位之間，抽出有充分長度的接合導線。而且，接合導線包含第一彎曲部以及第二彎曲部。進而，接合導線具有沿著第一電極延伸的第一導線部。根據該些構成，於拉應力作用於接合導線時，負荷並未直接作用於接合於第一電極的部位。負荷由第一導線部的一部分、第二導線部、第三導線部、第一彎曲部以及第二彎曲部負擔。該些部位並未如接合於第一電極的部位般受到剖面形狀變化般的加工，故而至少維持接合導線原本具有的強度。因此，接合導線可提高拉力強度。
所述半導體裝置中，亦可為第一導線部含有接合部以及延伸部，所述接合部與第一電極電性接合，所述延伸部與接合部及第二導線部連續，延伸部的長度較接合部的長度更長。根據所述構成，可較佳地提高接合導線的拉力強度。
所述半導體裝置的第一彎曲部中，第一導線部延伸的第一方向與第二導線部延伸的第二方向所成的角度亦可為90度以下。根據所述構成，可較佳地提高接合導線的拉力強度。
所述半導體裝置的第二彎曲部中，第二導線部延伸的第二方向與第三導線部延伸的第三方向所成的角度亦可為90度以下。根據所述構成，可較佳地提高接合導線的拉力強度。
所述半導體裝置的第一彎曲部亦可為接合導線塑性變形而成的部分。根據所述構成，可較佳地提高接合導線的拉力強度。
所述半導體裝置的第二彎曲部亦可為接合導線塑性變形而成的部分。根據所述構成，可較佳地提高接合導線的拉力強度。
本揭示的另一形態為一種半導體裝置的製造方法，為包括第一電極、與第一電極電性連接的第二電極、以及一端接合於第一電極且另一端接合於第二電極的半導體裝置的製造方法，包括：第一步驟，使用焊針將接合導線的一端接合於第一電極後，一邊抽出接合導線，一邊使焊針的前端移動至較接合導線的接合部更靠第二電極側且較接合部更靠上方的位置；第二步驟，使焊針的前端向第一電極下降並將接合導線的一部分按壓於第一電極，藉此形成第一彎曲部；第三步驟，一邊抽出接合導線，一邊使焊針的前端移動至較第一彎曲部更靠接合部側且較接合部更靠上方的位置；以及第四步驟，使焊針的前端向第一電極下降，藉此形成第二彎曲部。
根據所述製造方法，可形成包含第一彎曲部以及第二彎曲部的接合導線的端部。因此，可提高半導體裝置的接合導線的拉力強度。
於本揭示的另一形態中，第一步驟亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的步驟；以及一邊沿著與第一電極的表面的法線方向交叉的方向朝第二電極側抽出接合導線，一邊使焊針移動的步驟。根據所述步驟，能夠可靠地形成第一導線部。
於本揭示的另一形態中，第三步驟亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的步驟；以及一邊沿著與第一電極的表面的法線方向交叉的方向朝接合部側抽出接合導線，一邊使焊針移動的步驟。根據所述步驟，能夠可靠地形成第二導線部。
本揭示的另一形態亦可於第四步驟後，更具有：第五步驟，使用焊針將接合導線的另一端接合於第二電極，第五步驟亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的步驟；使焊針的前端移動至第二電極上的位置的步驟；以及將接合導線的另一端接合於第二電極的步驟。根據所述步驟，可形成將第一電極與第二電極連接的接合導線。
本揭示的進而另一形態亦可為一種打線接合裝置，製造包括第一電極、與第一電極電性連接的第二電極、及一端接合於第一電極且另一端接合於第二電極的接合導線的半導體裝置，所述打線接合裝置包括：接合單元，包含可移動地構成的焊針；以及控制單元，控制接合單元的動作，控制單元將下述控制訊號提供給接合單元：第一控制訊號，使用焊針將接合導線的一端接合於第一電極後，一邊抽出接合導線，一邊使焊針的前端移動至較接合導線的接合部更靠第二電極側且較接合部更靠上方的位置；第二控制訊號，使焊針的前端向第一電極下降，將接合導線的一部分按壓於第一電極，藉此形成第一彎曲部；第三控制訊號，一邊抽出接合導線，一邊使焊針的前端移動至較第一彎曲部更靠接合部側且較接合部更靠上方的位置；以及第四控制訊號，使焊針的前端向第一電極下降，藉此形成第二彎曲部。
根據所述打線接合裝置，可形成包含第一彎曲部以及第二彎曲部的接合導線的端部。因此，可提高半導體裝置的接合導線的拉力強度。
於進而另一形態中，第一控制訊號亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的控制訊號；以及一邊沿著與第一電極的表面的法線方向交叉的方向朝第二電極側抽出接合導線，一邊使焊針移動的控制訊號。根據所述構成，能夠可靠地形成第一導線部。
於進而另一形態中，第三控制訊號亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的控制訊號；以及一邊沿著與第一電極的表面的法線方向交叉的方向朝接合部側抽出接合導線，一邊使焊針移動的控制訊號。根據所述構成，能夠可靠地形成第二導線部。
於進而另一形態中，控制單元亦可進而將第五控制訊號提供給接合單元，所述第五控制訊號使用焊針將接合導線的另一端接合於第二電極，第五控制訊號亦可包含：一邊沿著第一電極的表面的法線方向抽出接合導線，一邊使焊針上升的控制訊號；使焊針的前端移動至第二電極上的位置的控制訊號；以及使接合導線的另一端接合於第二電極的控制訊號。根據所述構成，可形成將第一電極與第二電極連接的接合導線。 [發明的效果]
根據本發明，提供一種拉力強度經提高的半導體裝置、該半導體裝置的製造方法、以及製造該半導體裝置的打線接合裝置。
以下，一方面參照附圖一方面對本發明的實施形態加以詳細說明。於圖式的說明中對相同要素標註相同符號，省略重複的說明。
[打線接合裝置] 圖1所示的打線接合裝置1例如使用細徑的金屬導線將印刷基板等的電極、與設於該印刷基板的半導體元件的電極電性連接。打線接合裝置1對導線提供熱、超音波或壓力而將導線連接於電極。打線接合裝置1具有搬送單元2、接合單元3以及控制單元4。
搬送單元2將作為被處理零件的半導體裝置10搬送至接合區域。接合單元3包含移動機構6、接合工具7以及焊針8。移動機構6使焊針8移動。於接合工具7的前端，可裝卸地設有焊針8。焊針8對導線提供熱、超音波或壓力。控制單元4控制包含接合單元3的動作的、打線接合裝置1整體的動作。控制單元4將若干控制訊號提供給接合單元3。例如，控制訊號包含：用以控制焊針8相對於半導體裝置10的位置的訊號；以及用以開始及停止提供熱、超音波或壓力的訊號。關於控制單元4，將於後述。
[半導體裝置] 圖2將圖1所示的半導體裝置10的一部分放大表示。半導體裝置10例如具有電路基板11（第一電子零件）、半導體晶片12（第二電子零件）以及導線20（接合導線）。半導體晶片12藉由固晶等而固定於電路基板11的主面11a。電路基板11具有一個或多個電極墊13（第一電極）。電極墊13設於電路基板11的主面11a。另外，半導體晶片12亦具有一個或多個電極墊14（第二電極）。電極墊14設於半導體晶片12的主面12a。
導線20將電極墊13電性連接於電極墊14。例如，導線20由金（Au）、銀（Ag）、鋁（Al）、銅（Cu）及該些金屬的合金形成。另外，作為一例，導線20的直徑為20微米。導線20的其中一個端部21（一端）物理及電性連接於電路基板11的電極墊13。導線20的另一個端部22（另一端）物理及電性連接於半導體晶片12的電極墊14。
圖3將導線20的端部21放大而示意性地表示。作為一體物的導線20包含基於其形狀及機械性質的若干部分。
導線20包含第一導線部24、第二導線部26、第三導線部27、第一彎曲部28以及第二彎曲部29。
第一導線部24沿著電極墊13的表面延伸，其一部分被按壓而與電極墊13電性接合。第一導線部24包含與電極墊13電性接合的接合部24a（接合部）、以及與接合部24a及第二導線部26連續的延伸部24b。
接合部24a對電極墊13物理及電性連接。此處所謂物理連接，是指導線20與電極墊13經接合。例如，接合部24a亦可設為產生針對拉伸力的阻力（反作用力）的部分。另外，所謂電性連接，是指導線20與電極墊13之間的電阻極小的狀態。
接合部24a由所謂的楔形接合形成。楔形接合於焊針8對電極墊13按壓導線20的狀態下，自焊針8提供能量（熱、超音波等）。其結果為，經按壓的部分被壓扁而變形為扁平狀，藉此對電極墊13壓接導線20。即，接合部24a亦可設為具有較導線20的直徑更小的厚度的部分。
延伸部24b為自接合部24a連續地延伸的第一導線部24的一部分。延伸部24b保持導線20的剖面形狀，剖面形狀為大致圓形。延伸部24b沿著電極墊13的主面13a延伸。延伸部24b的長度例如可設為與焊針8的前端徑同等，或較焊針8的前端徑更大。延伸部24b於無需對電極墊13物理及電性連接的方面而言，與接合部24a不同。例如，延伸部24b亦可接觸電極墊13。根據該狀態，能夠視為延伸部24b對電極墊13電性連接。另一方面，延伸部24b無法對朝向主面13a的法線方向的拉伸力進行抵抗，故而不可謂物理連接。然而，延伸部24b並不排除對電極墊13物理連接的狀態，故而延伸部24b亦可對電極墊13物理連接。再者，延伸部24b亦可不對電極墊13進行接觸，而是延伸部24b自電極墊13的主面13a稍許遠離。根據該狀態，延伸部24b對電極墊13並未電性連接，亦未物理連接。
第二導線部26經由後述的第一彎曲部28而與第一導線部24的延伸部24b連續，沿與電極墊13的主面13a交叉的方向D2延伸。例如，第二導線部26亦可設為沿主面13a的法線方向延伸。即，第二導線部26為自主面13a豎起的導線20的一部分。第二導線部26延伸的方向D2（第二方向）與第一導線部24的延伸部24b延伸的方向D1（第一方向）所成的角度A1可為直角以下（90度以下）。換言之，方向D1、方向D2所成的角度A1為銳角。作為一例，角度A1作為一例，可設為20度以上且60度以下。即，第二導線部26延伸的方向D2包含主面13a的法線方向的成分、以及與第一導線部24的延伸部24b延伸的方向D1為相反方向的成分，相對於主面13a的法線方向而傾斜。另一方面，方向D1、方向D2所成的角度大於0度。即，方向D2相對於方向D1不平行。換言之，第二導線部26不對第一導線部24的延伸部24b進行接觸。第二導線部26的長度例如可設為與第一導線部24的延伸部24b相同程度。第二導線部26與第一導線部24的延伸部24b同樣地保持導線20的剖面形狀，剖面形狀為大致圓形。
第三導線部27經由後述的第二彎曲部29而與第二導線部26連續。第三導線部27的端部連接於半導體晶片12的電極墊14。因此，第三導線部27的長度大致對應於自電極墊13至電極墊14為止的距離。第三導線部27的形狀為圓弧狀，故而較自電極墊13至電極墊14為止的直線距離更長。第三導線部27自電路基板11的電極墊13向半導體晶片12的電極墊14延伸。例如，第二導線部26延伸的方向D2與第三導線部27延伸的方向D3（第三方向）所成的角度A2大於直角（90度以上），為鈍角。作為一例，角度A2作為一例，可設為90度以上且120度以下。第三引線部27除了連接於電極墊14的端部以外，亦與第一導線部24的延伸部24b同樣地保持導線20的剖面形狀，剖面形狀為大致圓形。
第一彎曲部28設於第一導線部24與第二導線部26之間。即，第一彎曲部28為使第一導線部24的延伸部24b延伸的方向D1變化為第二導線部26延伸的方向D2的部分。該第一彎曲部28的形狀為圓弧狀。第一彎曲部28為經實施彎曲加工的導線20的一部分。關於形成第一彎曲部28的彎曲加工的詳細內容，將於後述。該彎曲加工使導線20發生塑性變形。根據該塑性變形，於第一彎曲部28產生加工硬化。因此，第一彎曲部28的強度有時高於原本的導線20所具有的強度。
第二彎曲部29設於第二導線部26與第三導線部27之間。即，第二彎曲部29為使第二導線部26延伸的方向D2變化為第三導線部27延伸的方向D3的部分。該第二彎曲部29的形狀與第一彎曲部28同樣地為圓弧狀。第二彎曲部29為經實施彎曲加工的導線20的一部分。關於形成第二彎曲部29的彎曲加工的詳細內容，將於後述。因此，與第一彎曲部28同樣地，第二彎曲部29為發生塑性變形的部位，產生加工硬化。
[半導體裝置的製造方法] 所述半導體裝置10是由打線接合裝置1製造。以下，一方面參照圖3、圖4、圖5以及圖6的（a）部分、（b）部分及（c）部分，一方面對打線接合裝置1的控制單元4的控制動作及半導體裝置10的製造方法進行說明。
圖4表示導線20的形狀及焊針9的目標點。控制單元4具有與預先設定的第一目標點P1～第九目標點P9（第九目標點參照圖9）有關的資訊。控制單元4以焊針8依序移動至該些第一目標點P1～第九目標點P9的方式，向接合單元3提供控制訊號。另外，控制單元4亦將下述控制訊號提供給接合單元3，該控制訊號控制移動中的導線20的抽出的允許與停止。進而，控制單元4亦將下述控制訊號提供給接合單元3，該控制訊號控制自焊針8的超音波等的提供的允許與停止。
第一目標點P1表示將導線20接合於電極墊13的位置。換言之，第一目標點P1為形成接合部24a的位置。於導線20的接合時，將導線20按壓於電極墊13的主面13a。因此，所謂第一目標點P1，設定於電極墊13的主面13a上。更詳細而言，自主面13a至第一目標點P1為止的距離與導線20的直徑同等，或略小於導線20的直徑。
第二目標點P2為用以形成延伸部24b的一部分的位置。第二目標點P2設定於第一目標點P1的正上方。以下的說明中，將沿著主面13a的法線遠離主面13a的方向稱為「上方向」。另外，將沿著法線靠近主面13a的方向稱為「下方向」。第二目標點P2設定於通過第一目標點P1的主面13a的法線上。自主面13a至第二目標點P2為止的距離較自主面13a至第一目標點P1為止的距離更大。自第一目標點P1至第二目標點P2為止的距離例如可基於延伸部24b的長度而決定。
第三目標點P3亦為用以形成延伸部24b的一部分的位置。第三目標點P3設定於相對於第二目標點P2沿著與法線正交的軸線（以下記作「平行軸線」）遠離的位置。以下的說明中，將沿著平行軸線自電極墊13朝向電極墊14的方向稱為「順向」。另外，將沿著平行軸線自電極墊14朝向電極墊13的方向稱為「逆向」。即，第三目標點P3設定於自第二目標點P2順向遠離既定距離的位置。例如，自第二目標點P2至第三目標點P3為止的距離例如可基於延伸部24b的長度而決定。即，自第二目標點P2至第三目標點P3為止的距離可與自第一目標點P1至第二目標點P2為止的距離同等，或亦可更大，或亦可更短。
第四目標點P4為用以形成第一彎曲部28的位置。第四目標點P4是以相對於第三目標點P3朝下方向遠離的方式設定。因此，所謂自第三目標點P3向第四目標點P4的移動，是指朝下方向的移動。第四目標點P4是以較第一目標點P1更接近電極墊14的方式設定。第四目標點P4可以含有於主面13a的方式設定，或亦可設定於自主面13a遠離既定距離的位置。自主面13a至第四目標點P4為止的距離亦可與自主面13a至第一目標點P1為止的距離無關地設定。即，自主面13a至第四目標點P4為止的距離可與自主面13a至第一目標點P1為止的距離同等，或亦可更小。自第三目標點P3至第四目標點P4為止的距離例如可基於第二導線部26的長度而決定。
第五目標點P5為用以形成第二導線部26的位置。第五目標點P5位於第四目標點P4的上方向。因此，於法線方向，第三目標點P3、第四目標點P4及第五目標點P5設定於同一線上。即，所謂自第四目標點P4向第五目標點P5的移動，為朝上方向的移動。另外，第五目標點P5設定於較第四目標點P4更靠上方。例如，自主面13a至第五目標點P5為止的距離較自主面13a至第四目標點P4為止的距離更大。另一方面，圖7的（b）部分例示自主面13a至第五目標點P5為止的距離較自主面13a至第三目標點P3為止的距離更小的情形。自主面13a至第五目標點P5為止的距離可與自主面13a至第三目標點P3為止的距離相同，或亦可更大。自第四目標點P4至第五目標點P5為止的距離例如可基於第二導線部26的長度而決定。
第六目標點P6亦為用以形成第二導線部26的位置。第六目標點P6設定於相對於第五目標點P5逆向遠離的位置。即，所謂自第五目標點P5向第六目標點P6的移動，為朝逆向的移動。再者，圖7的（c）部分例示下述情形，即：於水平方向，自第五目標點P5至第六目標點P6為止的距離較自第五目標點P5至第一目標點P1或第二目標點P2為止的距離更大。自第五目標點P5至第六目標點P6為止的距離可與自第五目標點P5至第一目標點P1或第二目標點P2為止的沿著平行軸線的距離相同，或亦可更小。自第五目標點P5至第六目標點P6為止的距離例如可基於第二導線部26的長度而決定。
第七目標點P7為用以形成第二彎曲部29的位置。第七目標點P7是以相對於第六目標點P6朝下方向遠離的方式設定。即，第七目標點P7是以較第六目標點P6更接近電極墊13的方式設定。即，所謂自第六目標點P6向第七目標點P7的移動，為朝下方向的移動。例如，自主面13a至第七目標點P7為止的距離較自主面13a至第六目標點P6為止的距離小。自第六目標點P6至第七目標點P7為止的距離亦可基於使導線20發生塑性變形所要求的移動量而決定。所謂使所述導線20發生塑性變形所要求的移動量，例如亦可基於導線20的直徑而決定。作為一例，自第六目標點P6至第七目標點P7為止的距離亦可設為導線20的直徑的1.5倍左右。
第八目標點P8為用以形成第三導線部27的位置。第八目標點P8位於第七目標點P7的上方向。因此，於法線方向，第六目標點P6、第七目標點P7及第八目標點P8設定於同一線上。即，所謂自第七目標點P7向第八目標點P8的移動，為朝上方向的移動。另外，第八目標點P8設定於較第七目標點P7更靠上方。例如，自主面13a至第八目標點P8為止的距離較自主面13a至第七目標點P7為止的距離更大。自第七目標點P7至第八目標點P8為止的距離例如可基於第三導線部27的長度而決定。
第九目標點P9（參照圖9）亦為用以形成第三導線部27的位置。第九目標點P9設定於半導體晶片12上。更詳細而言，設定於半導體晶片12的電極墊14上。因此，所謂自第八目標點P8向第九目標點P9的移動，為朝順向的移動。
＜第一步驟＞ 控制單元4將第一控制訊號提供給接合單元3（參照圖5的步驟S10以及圖6的（a）部分、圖6的（b）部分及圖6的（c）部分）。第一控制訊號包含：使焊針8移動至第一目標點P1的動作、自焊針8以既定期間放射超音波的動作（步驟S11）、使焊針8移動至第二目標點P2的動作（步驟S12）、使焊針8移動至第三目標點P3的動作（步驟S13）、以及允許抽出導線20的動作。
接受第一控制訊號的接合單元3首先使焊針8移動至第一目標點P1。此時，焊針8的前端對電極墊13按壓導線20。繼而，接合單元3自焊針8的前端以既定期間放射超音波。於是，被按壓於焊針8的前端的導線20的一部分變形為扁平狀。藉由該變形，導線20對電極墊13進行接合。其結果為，形成接合部24a。
繼而，接合單元3使焊針8自第一目標點P1移動至第二目標點P2（參照步驟S12、圖6的（b）部分）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第一目標點P1移動至第二目標點P2。此處抽出的導線20構成延伸部24b。
繼而，接合單元3使焊針8自第二目標點P2移動至第三目標點P3（參照步驟S13、圖6的（c）部分）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第二目標點P2移動至第三目標點P3。此處抽出的導線20亦構成延伸部24b。
再者，步驟S12、步驟S13只要可使焊針8自第一目標點P1移動至第三目標點P3即可。例如，作為相當於步驟S12、步驟S13的步驟，亦可自第一目標點P1直接移動至第三目標點P3。換言之，焊針8亦可不經由第二目標點P2。例如，亦可使焊針8沿著將第一目標點P1與第三目標點P3連結的直線軌跡移動。另外，亦可使焊針8沿著通過第一目標點P1及第三目標點P3的圓弧軌跡移動。
＜第二步驟＞ 控制單元4將第二控制訊號提供給接合單元3（參照圖5的步驟S20及圖7的（a）部分）。第二控制訊號包含使焊針8移動至第四目標點P4的動作。
接受第二控制訊號的接合單元3使焊針8自第三目標點P3下降至第四目標點P4（步驟S20）。此時，接合單元3亦可禁止自焊針8抽出導線20。此時，存在於焊針8內的導線20的一部分與步驟S12、步驟S13中自焊針8抽出的導線20的另一部分具有既定的彎曲角度而連續。具體而言，存在於焊針8的內部的導線20的一部分與主面13a的法線方向一致。另一方面，自焊針8抽出的導線20的另一部分相對於該法線方向而傾斜。例如，導線20的另一部分可設為沿著將第一目標點P1與第三目標點P3連結的假想線。因此，導線20的一部分與導線20的另一部分的連接部分彎曲。該連接部分於焊針8的前端部分產生。
若於該狀態下使焊針8下降，則導線20的一部分與導線20的另一部分之間的角度變小。具體而言，導線20的一部分與導線20的另一部分之間的角度逐漸接近直角。即，導線20的一部分與導線20的另一部分的連接部分經實施彎曲加工。而且，若該彎曲的程度變大，則導線20的一部分與導線20的另一部分的連接部分的變形由彈性變形向塑性變形過渡。若連接部分塑性變形，則連接部維持形狀而不恢復成原本的形狀。亦可謂該狀態為所謂的使導線20帶有「曲度」的狀態。即，由第二控制訊號所致的焊針8的下降為使導線20帶有「曲度」的步驟。而且，包含藉由第二控制訊號所致的焊針8的下降而帶有的「曲度」的部分為本實施形態的第一彎曲部28。
＜第三步驟＞ 控制單元4將第三控制訊號提供給接合單元3（參照圖5的步驟S30以及圖7的（b）部分及（c）部分）。第三控制訊號包含：使焊針8移動至第五目標點P5的動作（步驟S31）、使焊針8移動至第六目標點P6的動作（步驟S32）、及允許抽出導線20的動作。
接受第三控制訊號的接合單元3使焊針8自第四目標點P4移動至第五目標點P5（參照步驟S31、圖7的（b）部分）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第四目標點P4移動至第五目標點P5。此處抽出的導線20構成第二導線部26。
繼而，接合單元3使焊針8自第五目標點P5移動至第六目標點P6（參照步驟S32、圖7的（c）部分）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第五目標點P5移動至第六目標點P6。此處抽出的導線20亦構成第二導線部26。
再者，該步驟S30中，只要可使焊針8自第四目標點P4移動至第六目標點P6即可。例如，步驟S30亦可自第四目標點P4直接移動至第六目標點P6。換言之，於步驟S30中，焊針8亦可不經由第五目標點P5。例如，步驟S30中，亦可使焊針8沿著將第四目標點P4與第六目標點P6連結的直線軌跡移動。
＜第四步驟＞ 控制單元4將第四控制訊號提供給接合單元3（參照圖5的步驟S40及圖8的（a）部分）。第四控制訊號包含使焊針8移動至第七目標點P7的動作。
接受第四控制訊號的接合單元3使焊針8自第六目標點P6下降至第七目標點P7（步驟S40）。接合單元3亦可禁止自焊針8抽出導線20。此時，存在於焊針8內的導線20的一部分、與步驟S30中自焊針8抽出的導線20的另一部分具有既定的彎曲角度而連續。即，導線20的一部分與抽出的部分的關係與步驟S20中說明的關係類似。於是，若將焊針8下降，則導線20的一部分、與抽出的部分之間的連接部分的角度變小。而且，若彎曲的程度達到構成導線20的材料所具有的塑性區域，則導線20的一部分、與抽出的部分之間的連接部分發生塑性變形。發生該塑性變形的部分亦與步驟S12、步驟S13同樣地，可稱為帶有「曲度」的部分。因此，導線20的一部分與抽出的部分之間保持經彎曲的形狀。其結果為，於導線20的一部分與抽出的部分之間產生第二彎曲部29。
＜第五步驟＞ 控制單元4將第五控制訊號提供給接合單元3（參照圖5的步驟S50以及圖8的（b）部分及圖9）。第五控制訊號包含：使焊針8移動至第八目標點P8的動作（步驟S51）、使焊針8移動至第九目標點P9的動作（步驟S52）、允許抽出導線20的動作、以及自焊針8以既定期間放射超音波的動作（步驟S53）。
接受第五控制訊號的接合單元3使焊針8自第七目標點P7移動至第八目標點P8（參照步驟S51、圖8的（b）部分）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第七目標點P7上升至第八目標點P8。此處抽出的導線20構成第三導線部27的一部分。
繼而，接合單元3使焊針8自第八目標點P8移動至第九目標點P9（參照步驟S52、圖9）。進而，接合單元3允許自焊針8抽出導線20。即，接合單元3一邊抽出導線20，一邊使焊針8自第八目標點P8移動至第九目標點P9。此處抽出的導線20亦構成第二導線部26的另一部分。
繼而，接合單元3自焊針8的前端以既定期間放射超音波（參照步驟S52、圖9）。於是，被按壓於焊針8的前端的導線20的一部分變形為扁平狀。藉由該變形，導線20對電極墊14進行接合。
根據經過所述步驟形成的導線20，可提高拉力強度。以下，與比較例的半導體裝置110進行比較，並且對本實施形態的半導體裝置10的作用效果進行說明。
圖11表示比較例的半導體裝置110所具有的導線120的端部。導線120具有連接於電極墊113的接合部123、以及向另一電極墊延伸的導線部124。即，導線120不具有相當於第一導線部24、第二導線部26、第三導線部27、第一彎曲部28以及第二彎曲部29的部位。若對此種導線120施加拉應力，則其負荷作用於自接合部123向斜上方延伸的部分（所謂的頸部125）。該頸部125包含接合部123的一部分，故而其厚度薄。因此，頸部125的強度變得低於導線120所具有的強度。
另一方面，本實施形態的導線20於接合部24a與第三導線部27之間，設有延伸部24b、第二導線部26、第一彎曲部28以及第二彎曲部29。即，於接合部24a與第三導線部27之間，抽出有充分長度的導線。而且，導線20包含產生加工硬化的第一彎曲部28以及第二彎曲部29。進而，導線20具有自接合部24a沿著電極墊13延伸的延伸部24b。根據該些構成，於拉應力作用於導線20時，負荷並未直接作用於接合部24a與延伸部24b的連接部分。負荷由在接合部24a與第三導線部27之間抽出的導線、以及產生加工硬化的第一彎曲部28及第二彎曲部29負擔。該些部位並未如接合部24a般受到剖面形狀變化般的加工，故而至少維持導線20原本所具有的強度，亦可謂第一彎曲部28以及第二彎曲部29中藉由加工硬化而強度進一步提高。因此，導線20可提高拉力強度。
作為比較例，將直徑為20微米的導線設為圖11所示般的形狀而架設於電極墊間。另外，導線是以金、銀、鋁、銅分別準備。其結果表明，拉力強度的最低值為1.0 gf。繼而，使用實施形態的製造方法將相同的導線架設於電極墊間。圖10表示其一例。其結果表明，拉力強度的最低值為2.5 gf。即得知，於使用實施形態的打線接合裝置1進行利用實施形態的製造方法的打線接合的情形時，可使拉力強度提高2.5倍左右。
以上，對本發明的實施形態進行了說明，但不限定於所述實施形態，亦可以各種形態實施。
1:打線接合裝置 2:搬送單元 3:接合單元 4:控制單元 6:移動機構 7:接合工具 8:焊針 10、110:半導體裝置 11:電路基板（第一電子零件） 11a、12a、13a:主面 12:半導體晶片（第二電子零件） 13:電極墊（第一電極） 14:電極墊（第二電極） 20:導線（接合導線） 21:端部（一端） 22:端部（另一端） 24:第一導線部 24a:接合部（接合部） 24b:延伸部 26:第二導線部 27:第三導線部 28:第一彎曲部 29:第二彎曲部 120:導線 113:電極墊 123:接合部 124:導線部 125:頸部 A1、A2:角度 D1、D2、D3:方向 P1:第一目標點 P2:第二目標點 P3:第三目標點 P4:第四目標點 P5:第五目標點 P6:第六目標點 P7:第七目標點 P8:第八目標點 P9:第九目標點 S10～S13、S20、S30～S32、S40、S50～S53:步驟
圖1為表示打線接合裝置的構成的圖。 圖2為將半導體裝置的一部分放大表示的圖。 圖3為將圖2所示的導線的端部放大表示的圖。 圖4為表示導線的形狀及焊針的目標點的圖。 圖5為表示半導體裝置的製造方法的主要步驟的流程圖。 圖6的（a）部分、（b）部分及（c）部分為表示半導體裝置的製造方法的主要步驟的圖。 圖7的（a）部分、（b）部分及（c）部分為表示半導體裝置的製造方法的繼圖6的（a）部分、（b）部分及（c）部分之後的主要步驟的圖。 圖8的（a）部分及（b）部分為表示半導體裝置的製造方法的繼圖7的（a）部分、（b）部分及（c）部分之後的主要步驟的圖。 圖9為表示半導體裝置的製造方法的繼圖8之後的主要步驟的圖。 圖10為將實施例的導線的端部放大拍攝的照片。 圖11為將比較例的導線的端部放大表示的圖。
13:電極墊(第一電極)
13a:主面
20:導線(接合導線)
21:端部(一端)
24:第一導線部
24a:接合部(接合部)
24b:延伸部
26:第二導線部
27:第三導線部
28:第一彎曲部
29:第二彎曲部
A1、A2:角度
D1、D2、D3:方向

Claims (14)

  1. 一種半導體裝置，包括： 第一電極； 第二電極，與所述第一電極電性連接；以及 接合導線，一端接合於所述第一電極，另一端接合於所述第二電極， 所述接合導線具有： 第一導線部，沿著所述第一電極的表面延伸，一部分被按壓而與所述第一電極電性接合； 第二導線部，以不接觸所述第一導線部的方式，沿自所述第一電極的表面立起的方向延伸； 第三導線部，向所述第二電極延伸，端部被按壓而與所述第二電極電性接合； 第一彎曲部，將所述第一導線部延伸的方向彎曲成所述第二導線部延伸的方向；以及 第二彎曲部，將所述第二導線部延伸的方向彎曲成所述第三導線部延伸的方向。
  2. 如請求項1所述的半導體裝置，其中 所述第一導線部包含接合部以及延伸部，所述接合部與所述第一電極電性接合，所述延伸部與所述接合部及所述第二導線部連續， 所述延伸部的長度較所述接合部的長度更長。
  3. 如請求項1或請求項2所述的半導體裝置，其中 於所述第一彎曲部中，所述第一導線部延伸的第一方向與所述第二導線部延伸的第二方向所成的角度為90度以下。
  4. 如請求項1至請求項3中任一項所述的半導體裝置，其中 於所述第二彎曲部中，所述第二導線部延伸的第二方向與所述第三導線部延伸的第三方向所成的角度為90度以上。
  5. 如請求項1至請求項4中任一項所述的半導體裝置，其中 所述第一彎曲部為所述接合導線塑性變形的部分。
  6. 如請求項1至請求項5中任一項所述的半導體裝置，其中 所述第二彎曲部為所述接合導線塑性變形的部分。
  7. 一種半導體裝置的製造方法，為包括第一電極、與所述第一電極電性連接的第二電極、以及一端接合於所述第一電極且另一端接合於所述第二電極的接合導線的半導體裝置的製造方法，包括： 第一步驟，使用焊針將所述接合導線的一端接合於所述第一電極後，一邊抽出所述接合導線，一邊使所述焊針的前端移動至較所述接合導線的接合部更靠所述第二電極側且較所述接合部更靠上方的位置； 第二步驟，使所述焊針的前端向所述第一電極下降並將所述接合導線的一部分按壓於所述第一電極，藉此形成第一彎曲部； 第三步驟，一邊抽出所述接合導線，一邊使所述焊針的前端移動至較所述第一彎曲部更靠所述接合部側且較所述接合部更靠上方的位置；以及 第四步驟，使所述焊針的前端向所述第一電極下降，藉此形成第二彎曲部。
  8. 如請求項7所述的半導體裝置的製造方法，其中 所述第一步驟包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的步驟；以及 一邊沿著與所述第一電極的表面的法線方向交叉的方向朝所述第二電極側抽出所述接合導線，一邊使所述焊針移動的步驟。
  9. 如請求項7或請求項8所述的半導體裝置的製造方法，其中 所述第三步驟包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的步驟；以及 一邊沿著與所述第一電極的表面的法線方向交叉的方向朝所述接合部側抽出所述接合導線，一邊使所述焊針移動的步驟。
  10. 如請求項7至請求項9中任一項所述的半導體裝置的製造方法，其中 於所述第四步驟之後，更具有：第五步驟，使用所述焊針將所述接合導線的另一端接合於所述第二電極， 所述第五步驟包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的步驟； 使所述焊針的前端移動至所述第二電極上的位置的步驟；以及 將所述接合導線的另一端接合於所述第二電極的步驟。
  11. 一種打線接合裝置，製造包括第一電極、與所述第一電極電性連接的第二電極、以及一端接合於所述第一電極且另一端接合於所述第二電極的接合導線的半導體裝置，所述打線接合裝置包括： 接合單元，包含以能夠移動的方式構成的焊針；以及 控制單元，控制所述接合單元的動作， 所述控制單元將下述控制訊號提供給所述接合單元： 第一控制訊號，使用所述焊針將所述接合導線的一端接合於所述第一電極後，一邊抽出所述接合導線，一邊使所述焊針的前端移動至較所述接合導線的接合部更靠所述第二電極側且較所述接合部更靠上方的位置； 第二控制訊號，使所述焊針的前端向所述第一電極下降並將所述接合導線的一部分按壓於所述第一電極，藉此形成第一彎曲部； 第三控制訊號，一邊抽出所述接合導線，一邊使所述焊針的前端移動至較所述第一彎曲部更靠所述接合部側且較所述接合部更靠上方的位置；以及 第四控制訊號，使所述焊針的前端向所述第一電極下降，藉此形成第二彎曲部。
  12. 如請求項11所述的打線接合裝置，其中 所述第一控制訊號包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的控制訊號；以及 一邊沿著與所述第一電極的表面的法線方向交叉的方向朝所述第二電極側抽出所述接合導線，一邊使所述焊針移動的控制訊號。
  13. 如請求項11或請求項12所述的打線接合裝置，其中 所述第三控制訊號包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的控制訊號；以及 一邊沿著與所述第一電極的表面的法線方向交叉的方向朝所述接合部側抽出所述接合導線，一邊使所述焊針移動的控制訊號。
  14. 如請求項11至請求項13中任一項所述的打線接合裝置，其中 所述控制單元進而將第五控制訊號提供給所述接合單元，所述第五控制訊號使用所述焊針將所述接合導線的另一端接合於所述第二電極， 所述第五控制訊號包含： 一邊沿著所述第一電極的表面的法線方向抽出所述接合導線，一邊使所述焊針上升的控制訊號； 使所述焊針的前端移動至所述第二電極上的位置的控制訊號；以及 使所述接合導線的另一端接合於所述第二電極的控制訊號。
TW109111883A 2019-04-24 2020-04-09 半導體裝置、半導體裝置的製造方法、以及打線接合裝置 TWI739379B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-082589 2019-04-24
JP2019082589 2019-04-24

Publications (2)

Publication Number Publication Date
TW202107656A true TW202107656A (zh) 2021-02-16
TWI739379B TWI739379B (zh) 2021-09-11

Family

ID=72941887

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111883A TWI739379B (zh) 2019-04-24 2020-04-09 半導體裝置、半導體裝置的製造方法、以及打線接合裝置

Country Status (5)

Country Link
JP (1) JP7161252B2 (zh)
KR (1) KR102655499B1 (zh)
CN (1) CN113574642A (zh)
TW (1) TWI739379B (zh)
WO (1) WO2020218063A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802880B (zh) * 2021-05-11 2023-05-21 日商新川股份有限公司 打線接合裝置以及打線接合方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW429489B (en) * 1999-08-31 2001-04-11 Advanced Semiconductor Eng Wire structure and wire bonding method of stacked chip
JP3915723B2 (ja) * 2003-03-25 2007-05-16 株式会社デンソー ワイヤボンディング方法
TWI263286B (en) * 2004-02-06 2006-10-01 Siliconware Precision Industries Co Ltd Wire bonding method and semiconductor package using the method
JP3946730B2 (ja) * 2004-04-26 2007-07-18 株式会社カイジョー ボンディングワイヤのループ形状及びそのループ形状を備えた半導体装置並びにワイヤボンディング方法
CH697970B1 (de) 2006-03-30 2009-04-15 Oerlikon Assembly Equipment Ag Verfahren zur Herstellung einer Wedge Wedge Drahtbrücke.
TWI349975B (en) * 2007-10-22 2011-10-01 Siliconware Precision Industries Co Ltd Wire bonding structure and method
JP4417427B1 (ja) * 2009-05-28 2010-02-17 株式会社新川 半導体装置
JP5263042B2 (ja) * 2009-07-10 2013-08-14 三菱電機株式会社 半導体装置、ワイヤボンディング方法およびワイヤボンディング装置
JP5898049B2 (ja) * 2012-11-09 2016-04-06 株式会社新川 半導体装置および半導体装置の製造方法
SG11201503849YA (en) * 2012-11-16 2015-06-29 Shinkawa Kk Wire-bonding apparatus and method of manufacturing semiconductor device
TWI518814B (zh) * 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
JP6196092B2 (ja) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI585927B (zh) * 2014-02-21 2017-06-01 新川股份有限公司 半導體裝置的製造方法、半導體裝置以及打線裝置
TWI557821B (zh) * 2014-02-21 2016-11-11 新川股份有限公司 半導體裝置的製造方法以及打線裝置
JP2016062962A (ja) 2014-09-16 2016-04-25 株式会社東芝 ワイヤボンディング装置、及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802880B (zh) * 2021-05-11 2023-05-21 日商新川股份有限公司 打線接合裝置以及打線接合方法

Also Published As

Publication number Publication date
JP7161252B2 (ja) 2022-10-26
KR20210143287A (ko) 2021-11-26
CN113574642A (zh) 2021-10-29
JPWO2020218063A1 (zh) 2020-10-29
KR102655499B1 (ko) 2024-04-11
WO2020218063A1 (ja) 2020-10-29
TWI739379B (zh) 2021-09-11

Similar Documents

Publication Publication Date Title
US7453156B2 (en) Wire bond interconnection
JP3913134B2 (ja) バンプの形成方法及びバンプ
TWI739379B (zh) 半導體裝置、半導體裝置的製造方法、以及打線接合裝置
US8269356B2 (en) Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
US9922952B2 (en) Method for producing semiconductor device, and wire-bonding apparatus
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
JP4369401B2 (ja) ワイヤボンディング方法
TWI345501B (en) Method for making a wedge wedge wire loop
KR101910654B1 (ko) 반도체 장치의 제조 방법 및 와이어 본딩 장치
TWI527137B (zh) A bonding tool, a bonding device, and a semiconductor device
KR100660821B1 (ko) 와이어본딩 방법
JP7407751B2 (ja) ワイヤボンディング装置および半導体装置の製造方法
JP7426954B2 (ja) 半導体装置および半導体装置の製造方法
US20230282613A1 (en) Manufacturing method of semiconductor device and wire bonding apparatus
TW202245564A (zh) 半導體裝置的製造方法以及打線接合裝置
CN115039211A (zh) 打线结构以及打线结构形成方法
CN114207790A (zh) 打线接合装置及半导体装置的制造方法
JPH10199913A (ja) ワイヤボンディング方法
JPH04251948A (ja) 半導体装置の製造方法
JPH05251603A (ja) 複合リードフレーム