TW202105973A - 具有分散式算術架構的按需前饋等化器和方法 - Google Patents
具有分散式算術架構的按需前饋等化器和方法 Download PDFInfo
- Publication number
- TW202105973A TW202105973A TW109102720A TW109102720A TW202105973A TW 202105973 A TW202105973 A TW 202105973A TW 109102720 A TW109102720 A TW 109102720A TW 109102720 A TW109102720 A TW 109102720A TW 202105973 A TW202105973 A TW 202105973A
- Authority
- TW
- Taiwan
- Prior art keywords
- level
- data sample
- feedforward
- equalization processing
- bypass flag
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
- H04L25/03076—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure not using decision feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0202—Channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/01—Equalisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
本公開涉及具有分散式算術架構的按需前饋等化器和方法。公開了一種基於功率優化的分散式算術(DA)的前饋等化器(FFE),其執行資料樣本的按需等化處理。具體地,資料流由數位字表示,其指示傳輸介質上的抽頭處的信號位準。篩選器將公式應用於所選擇的抽頭,而不是所有抽頭(例如,應用於與當前資料樣本相對應的主游標抽頭,並將其應用於與緊跟的先前和後續的資料樣本相對應的特定的前游標和後游標抽頭)以確定當前資料樣本(應指示特定的兩位元符號)在傳輸期間是否已降級到需要進行等化處理的點。如果是,則將旁路標誌設置為第一位準,以便對資料樣本進行等化處理。如果否,則將旁路標誌設置為第二位準,以便旁路該處理。還公開了一種相應的方法。
Description
本發明涉及用於資料連結接收器的前饋等化器(Feed Forward Equalizer,FFE),並且更具體地,涉及一種針對降低的功耗而優化的FFE配置以及相應的前饋等化方法。
前饋等化器(FFE)通常被併入諸如4級脈衝振幅調製(Level-4 Pulse Amplitude Modulation)(PAM-4)資料接收器的資料連結接收器(RX)中,以校正信號降級。具體地,本領域技術人員將認識到,PAM-4信號包括脈衝調製的四個不同的位準(即,在不同電壓位準下的四個脈衝振幅),並且被用於傳達資訊。四個不同的振幅位準中的每個振幅位準對應於不同的兩位元符號(即00、01、10和11)。資料連結發射器(TX)在給定的位元週期(T)(此處也稱為符號週期)中傳輸兩位元符號,實際上表示平行傳輸兩個資料位元,因此資料傳輸速率相對於PAM-2有效提高了一倍(也稱為不歸零(Non-Return to Zero)或NRZ傳輸)。圖1A是電壓圖,圖示了示例性PAM-4信號,其中最低電壓位準(即電壓位準1)表示兩位元符號00,緊接最低電壓位準(即電壓位準2)表示2位元符號-位元符號01,緊接最高電壓位準(即電壓位準3)表示兩位元符號10,以及最高電壓位準(即電壓位準4)表示兩位元符號11。圖1B是來自TX的PAM-4輸出信號的示例性「眼圖」。如圖所示,該PAM-4輸出信號在位元週期(T)內包括三個豎直堆疊的橢圓形無信號區域(在本文中稱為「眼圖」)以及在橢圓形之上和之下的四個不同位準的脈衝調製區域。這些包括在圖中的中點(A000)下方的兩個脈衝調製位準AN100和AN033,並且分別表示兩位元符號00和01;以及在A000上方的兩個脈衝調製級AP033和AP100,分別表示兩位元符號10和11。
然而,PAM-4信號在傳輸期間特別容易受到雜訊降級的影響。圖1C圖示了在RX處的信號損失,這通過眼圖內的「眼圖」的閉合來證明(即,橢圓形區域的尺寸減小)。更具體地說,圖2A圖示了示例性的傳輸脈衝(在本文中稱為脈衝響應),其表示兩位元符號。圖2B示出了在傳輸期間如何沖刷該脈衝回應,使得每個接收到的兩位元符號的信號位準被先前接收到的兩位元符號和隨後接收到的兩位元符號的信號位準破壞。
因此,在PAM-4接收器(RX)內,接收到的PAM-4信號將首先由類比前端(AFE)處理,該模擬前端可以包括但不限於放大器和連續時間線性等化器(CTLE)。此外,AFE的輸出將通過類比對數位轉換進行數位化,然後使用前饋等化器(FFE)進行等化,該前饋等化器通過減少拖尾來校正信號損失(如圖2C所示),然後重新打開「眼圖」(如圖1D所示)。具體地,為了校正當前資料樣本的信號丟失,該信號樣本應該表示特定的傳輸的兩位元符號,並且從傳輸介質上的主游標抽頭捕獲,FFE會查看在其他抽頭處捕獲的資料樣本,尤其是在當前資料樣本之前和之後捕獲的資料樣本(即,查看來自主游標抽頭兩側的前游標和後游標抽頭的資料樣本)並應用通過通道評估演算法較早確定的適當校正,同時運行標準的訓練序列。這些校正包括由通道評估演算法確定的與當前資料樣本之前和之後的每個資料樣本相對應的通道係數。在將前游標和後游標資料樣本應用於主游標抽頭的當前資料樣本時,對係數加權校正會導致符號間干擾的消除或減少(即,來自相鄰兩位元符號之間的拖尾效應)(及時))。因此,將與FFE之前的類比位準相對應的當前資料樣本的數位值(即,由當前資料樣本指示的兩位元符號)校正為新值,該新值理想地表示在補償通道之後的正確數字值脈衝反應。儘管當前可用的FFE體系結構適合於在接收器內執行所需的等化過程,但實現設備尺寸縮放,功率優化和更快的運行速度的改進和/或修改通常被考慮是期望的。
鑒於前述內容,本文公開了基於功率優化的分散式算術(DA)的前饋等化器(FFE)的實施例。 FFE實施例被配置為僅在必要時(即,按需)對來自輸入資料流的資料樣本執行基於DA的前饋等化處理,以節省功率。為此,FFE可以包括篩選器(即篩選邏輯區塊)。篩選器可以即時評估資料樣本(應該表示一個特定的傳輸的兩位元符號),以確定是否需要進行等化處理。具體而言,資料流可以由多個數位字表示,這些數位字指示傳輸介質上不同抽頭處的不同信號位準。篩選器可以應用一組公式來分析所選擇的數位字,尤其是表示至少在主游標抽頭(對應於所討論的資料樣本,也稱為「當前資料樣本」)、第一前游標抽頭(對應於緊接在前的資料樣本)和第一後游標抽頭(對應於緊接在後的資料樣本),以確定當前資料樣本在傳輸期間是否降級到需要等化處理的點。如果是這樣,則篩選器可以將旁路標誌設置為第一位準,以使當前資料樣本自動經過基於DA的前饋等化處理。如果不是,則篩選器可以將旁路標誌設置為第二位準,以便旁路等化處理。由於基於DA的前饋等化處理僅按需執行,因此所公開的DA架構可實現顯著的功耗節省。本文還公開了相應的基於功率優化的分散式算術(DA)的前饋等化方法的實施例。
更具體地,本文公開的功率優化的分散式算術(DA)前饋等化器(FFE)的每個實施例可以包括重計時器,該重計時器以連續的單位間隔(UI)從類比對數位轉換器接收數位字。數位字可以表示傳入的資料流,並且可以指示傳輸介質上不同抽頭處的不同信號位準。重計時器可以將數位字的群組保持並隨後轉發到一個或多個位址生成器,以在必要時在隨後的按需等化處理期間使用。每個FEE還可包括一個篩選器(即篩選邏輯區塊),該篩選器可即時評估資料流中的當前資料樣本,以確定該資料樣本(應表示特定的傳輸的兩位元符號)在傳輸過程中是否降級到需要等化處理的點。具體地,篩選器可以分析(即,向其應用一組公式)所選擇的數位字中的至少一個數位單詞,該數位字至少包括表示主游標抽頭(對應於所討論的資料樣本,也稱為作為當前資料樣本)、第一前游標前抽頭(對應於資料流中緊跟在前的資料樣本)和第一後游標後抽頭(對應於資料流中緊跟在後的資料樣本)上的信號位準的數位字。根據此評估過程的結果,篩選器可以將旁路標誌設置為第一位準或第二位準。每個FFE可以進一步包括基於DA的前饋等化處理區塊。將旁路標誌設置為第一位準可以導致(即,可以觸發)基於DA的前饋等化處理區塊對當前資料樣本進行基於DA的前饋等化處理。將旁路標誌設置為第二位準可以使當前資料樣本的基於DA的前饋等化處理被旁路。
應當注意,當旁路當前資料樣本的基於DA的前饋等化處理時(即,當旁路標誌處於第二級時),可以使用固定值暫存器將固定值數位插入到在DA架構的下游添加附加邏輯中。該固定值數位字可以對應於當前資料樣本的預定可接受的4級脈衝振幅調製(PAM-4)信號位準(即,它可以對應於資料信號所屬的特定PAM-4信號位準)並且可以插入到附加邏輯中以方便後續信號處理。
應該理解,DA FFE的實施例通常將包括多個DA FFE切片(如上所述配置),其平行作業(例如,以處理來自較大的一組ADC內的基本重疊子集的數位轉換器(ADC)的類比信號的數位輸入的不同群組)。另外,在DA FFE切片內,基於DA的前饋處理區塊可以包括多個處理部分,以允許並行處理由重計時器在該DA FFE切片中接收的的數位字的相對較小的群組(例如,來自較低階抽頭和較高階抽頭)。
例如,在一個特定實施例中,DA FFE可包括十六個DA FFE切片,其平行作業以處理的數位字的十六個不同群組(例如,來自較大組的三十二個ADC 0-32內的十六個基本重疊的子組的ADC)。一個切片可以從ADC 0-15接收和處理數位字,另一切片可以從ADC 1-16接收和處理數位字,另一切片可以從ADC 2-17接收和處理數位字,依此類推。另外,每個切片可以包括基於DA的前饋等化處理區塊,其包括第一處理部分和第二處理部分。第一處理部分可以包括第一位址生成器和一組分散式算術查找表(LUT),以用於處理表示資料流較低階部分並指示在傳輸介質上的第一次的八個抽頭處採樣的並由第一次的八個ADC轉換為數位的類比信號位準的那些數位字(即較低階的抽頭)。第二處理部分可以包括第二位址生成器和第二組DA LUT,以用於處理表示資料流的較低階部分並指示在傳輸介質上的下一次的八個抽頭處採樣的並由下一次的八個ADC轉換為數位的類比信號位準的那些數位字(即較高階的抽頭)。
在這種情況下,每個切片可以包括重計時器,其以連續UI從十六個ADC接收數位字。重計時器可以在接收到數位字之前一直保持這些數位字,直到接收到來自第一次的八個ADC的第一次的八個數位字,然後可以將這些第一次的八個數位字轉發到第一位址生成器,以用於在必要時在在第一處理部分中進行隨後的按需等化處理期間使用。重計時器可以在接收到數位字時再次保持它們,直到接收到來自下一次的八個ADC的下一次的八個數位字為止,然後可以將下一次的八個數位字轉發到第二位址生成器,以用於在必要時在在第二處理部分中進行隨後的按需等化處理期間使用。
該切片還可以包括篩選器(即篩選邏輯區塊),該篩選器即時評估資料流中的當前資料樣本,以確定該資料樣本(它應表示特定的已傳輸的兩個數位,比特符號)在傳輸期間是否降級到需要等化處理的點。具體地,篩選器可以分析(即,向其應用一組公式)所選擇的數位字中的至少一個數位字,該數位字至少包括表示主游標抽頭(對應於所討論的資料樣本,也稱為作為當前資料樣本)、第一前游標前抽頭(對應於資料流中緊跟在前的資料樣本)和第一後游標後抽頭(對應於資料流中緊跟在後的資料樣本)上的信號位準的數位字。根據此評估過程的結果,篩選器可以將旁路標誌設置為第一位準或第二位準。每個FFE可以進一步包括基於DA的前饋等化處理區塊。將旁路標誌設置為第一位準可以導致(即,可以觸發)基於DA的前饋等化處理區塊對當前資料樣本進行基於DA的前饋等化處理。將旁路標誌設置為第二位準可以使當前資料樣本的基於DA的前饋等化處理被旁路。
再次,應注意,當旁路當前資料樣本的基於DA的前饋等化處理時(即,當旁路標誌處於第二位準時),固定值暫存器可用於將固定值數位字值插入到DA架構下游的附加邏輯中。該固定值數位字可以對應於當前資料樣本的預定可接受的4級脈衝振幅調製(PAM-4)信號位準(即,它可以對應於資料信號所屬的特定PAM-4信號位準)並且可以插入到附加邏輯中以方便後續信號處理。
本文還公開了基於功率優化的分散式算術(DA)的前饋等化方法的實施例。通常,該方法可以包括:通過前饋等化器(FFE)的重計時器以連續的UI從類比對數位轉換器(ADC)接收數位字。數位字可以表示傳入的資料流,並且可以指示傳輸介質上不同抽頭處的不同信號位準。該方法可以進一步包括使用重計時器來將數位字的群組保持並隨後轉發到一個或多個位址生成器上,以在必要時在隨後的基於按需DA的前饋等化處理期間使用。該方法可以進一步包括:通過FFE的篩選器(即,篩選邏輯區塊)即時評估資料流中的當前資料樣本,以確定該資料樣本(應該表示特定的已傳輸的兩位元符號)在傳輸期間是否降級到需要等化處理的點。具體地,該方法可以包括使用篩選器來分析(即,向其應用一組公式)所選擇的數位字中的至少一個,這些數字單詞至少包括表示主游標抽頭(對應於所討論的資料樣本,也稱為作為當前資料樣本)、第一前游標前抽頭(對應於資料流中緊跟在前的資料樣本)和第一後游標後抽頭(對應於資料流中緊跟在後的資料樣本)上的信號位準的數位字。該方法可以進一步包括由篩選器基於結果將旁路標誌設置為第一位準或第二位準。當將旁路標誌設置為處於第一位準時,可以通過基於DA的前饋等化處理模組執行資料樣本的基於分散式算術(DA)的前饋等化處理。當將旁路標誌設置為處於第二位準時,可以旁路數據樣本的基於DA的前饋等化處理。
應當注意,該方法還可以包括:當旁路當前資料樣本的基於DA的前饋等化處理時(即,當旁路標誌處於第二位準時),使用固定值暫存器將固定值數位字插入到DA架構下游的附加邏中。該固定值數位字可以對應於當前資料樣本的預定可接受的4級脈衝振幅調製(PAM-4)信號位準(即,它可以對應於資料信號所屬的特定PAM-4信號位準)並且可以插入到附加邏輯中以方便後續信號處理。
如上所述,4級脈衝振幅調製(PAM-4)信號在傳輸期間特別容易受到雜訊降級的影響。因此,在PAM-4接收器(RX)內,接收到的PAM-4信號將首先由類比前端(AFE)處理,該模擬前端可以包括但不限於放大器和連續時間線性等化器(CTLE)。此外,AFE的輸出將通過類比對數位轉換進行數位化,然後使用前饋等化器(FFE)進行等化,該前饋等化器通過減少拖尾來校正信號損失(如圖2C所示),然後重新打開「眼圖」(如圖1D所示)。具體地,為了校正當前資料樣本的信號丟失,該信號樣本應該表示特定的傳輸的兩位元符號,並且從傳輸介質上的主游標抽頭捕獲,FFE會查看在其他抽頭處捕獲的資料樣本,尤其是在當前資料樣本之前和之後捕獲的資料樣本(即,查看來自主游標抽頭兩側的前游標和後游標抽頭的資料樣本)並應用通過通道評估演算法較早確定的適當校正,同時運行標準的訓練序列。因此,將與FFE之前的類比位準相對應的當前資料樣本的數位值(即,由當前資料樣本指示的兩位元符號)校正為新值,該新值理想地表示在補償通道之後的正確數字值脈衝反應。
圖3圖示了示例性模擬FFE 300,其採用了有限脈衝回應(FIR)濾波器。 FIR濾波器包括n級延遲線310,其使接收的類比信號連續地通過延遲元件3011-n
。在每個延遲元件3011-n
之前和之後的延遲線310上的抽頭3020-n
饋入相應的乘法器3030-n
。每個乘法器3030-n
將接收到的資料乘以相應的抽頭權重A0-n
(也稱為抽頭係數或濾波器係數)以獲得部分乘積。抽頭權重被預先確定以補償脈衝回應,並通過對偶來補償頻率回應。然後將乘積饋入下游加法器邏輯(包括一個或多個加法器304),並且FIR濾波器的輸出是乘積的和。換句話說,FIR濾波器(即,FFE)的輸出是一系列n + 1乘法和累加(MAC)運算的結果。
最近已經開發了分散式算術(DA)FFE,它們可以執行相同的FIR濾波器功能,但是通過將抽頭處的信號位準從類比轉換為數位,然後以數位方式進行處理,從而以更節省時間的方式進行。具體來說,在採用DA FFE的RX中,接收到的類比信號由AFE處理,然後由類比對數位轉換器(ADC)數位化。 ADC以連續的單位間隔(UI)輸出數位字,這些數位字表示不同抽頭處的信號位準。MAC操作不是即時執行的。取而代之的是,將MAC操作的所有可能結果(即部分乘積值的預先計算出的總和)存儲在一個或多個分散式算術(DA)查找表中,並使用LUT位址進行存取,這些位址是使用來自ADC的數位字而被生成。由一個或多個加法器將從DA LUT獲取的部分乘積值的總和相加,以生成輸出,該信號在經過數位域中的任何進一步處理之前,已針對信號損失進行了校正。儘管當前可用的FFE體系結構適合於在接收器內執行所需的等化過程,但是通常認為需要實現設備尺寸縮放、功率優化和更快的操作速度的改進和/或修改。
鑒於前述內容,本文公開了基於功率優化的分散式算術(DA)的前饋等化器(FFE)的實施例。 FFE實施例被配置為僅在必要時(即,按需)對來自輸入資料流的資料樣本執行基於DA的前饋等化處理,以節省功率。為此,FFE可以包括篩選器(即篩選邏輯區塊)。篩選器可以即時評估資料樣本(應該表示一個特定的傳輸的兩位元符號),以確定是否需要進行等化處理。具體而言,資料流可以由多個數位字表示,這些數位字指示傳輸介質上不同抽頭處的不同信號位準。篩選器可以應用一組公式來分析所選擇的數位字,尤其是表示至少在主游標抽頭(對應於所討論的資料樣本,也稱為「當前資料樣本」)、第一前游標抽頭(對應於緊接在前的資料樣本)和第一後游標抽頭(對應於緊接在後的資料樣本),以確定當前資料樣本在傳輸期間是否降級到需要等化處理的點。如果是這樣,則篩選器可以將旁路標誌設置為第一位準,以使當前資料樣本自動經過基於DA的前饋等化處理。如果不是,則篩選器可以將旁路標誌設置為第二位準,以便旁路等化處理。由於基於DA的前饋等化處理僅按需執行,因此所公開的DA架構可實現顯著的功耗節省。本文還公開了相應的基於功率優化的分散式算術(DA)的前饋等化方法的實施例。
圖4總體上示出了具有功率優化的分散式算術(DA)架構的前饋等化器(FFE)400的公開實施例。FFE 400可以合併到接收器(RX),尤其是4級脈衝振幅調製(PAM-4)資料接收器中,以校正構成接收到的PAM-4信號的資料流的信號降級。RX可以包括模擬前端(AFE),該模擬前端接收從發射器(TX)發射的類比信號,並且該類比前端可以包括但不限於放大器和一個連續時間線性等化器(CTLE),該放大器最初處理接收到的PAM-4信號。RX還可以包括類比對數位轉換器(ADC),該類比對數位轉換器將在傳輸介質上不同抽頭處採樣的信號位準從類比轉換為數位,並將標準二進位格式的數位字輸出到FFE 400,該數位字表示資料流並指示不同抽頭處的不同信號位準。
FFE 400可以包括但不限於重計時器402,基於分散式算術(DA)的前饋等化處理區塊430以及在處理區塊430下游的附加邏輯460以啟用基於DA的饋送對來自資料流的資料樣本進行正向等化處理。另外,FFE 400可以包括篩選器490,固定值暫存器470和附加時鐘功能(未示出),以使得能夠繞過基於DA的前饋等化處理(如果/當確定當前資料樣本時)。不需要更正)。
重計時器402可以具有輸入401,其以連續的單位間隔(UI)從ADC接收數位輸入(例如,N位元數位字)。這些數位字可以表示傳入的資料流,並且可以指示傳輸介質上不同抽頭處的不同信號位準。重計時器402可以被配置為捕獲並保持接收到的數位字,直到採樣(即保持)一些預定數目的數位字為止。一旦已捕獲並保持了預定數目的數位字,重計時器402便可以將它們作為群組轉發到處理區塊430,以在必要時在隨後的基於請求的基於DA的前饋等化處理中使用(詳情如下)。
本領域技術人員將認識到,資料流中的每個當前資料樣本(在本文中也稱為所討論的資料樣本或主游標資料樣本)表示兩位元符號,並在傳輸介質上的主游標抽頭處捕獲。此外,每個當前資料樣本的數位值可能會受到資料流內在其之前或之後的、並且在傳輸介質上的前游標和後游標抽頭處捕獲那些資料樣本(在本文中稱為前游標和後游標資料樣本,分別並且一起作為相鄰資料樣本)的影響(該影響在樣本之間可變)。該影響(在本文中也稱為符號干擾)將通過通道的脈衝回應來指示。為了補償此符號對資料流中當前資料樣本的干擾,基於DA的FFE將預先計算的加權校正(例如,振幅和極性)應用於前游標和後游標資料樣本,從而校正當前資料樣本的數位值,以便它準確反映所傳輸的兩位元符號。用於每個相鄰資料樣本的權重在本領域中通常被稱為抽頭係數。抽頭係數用數位表示,並存儲在暫存器中。最高權重將用於與當前資料樣本最接近的相鄰資料樣本,並且權重將針對在時間上(按到達順序)從當前資料樣本中移除的資料樣本減少。
在所公開的FFE400中,篩選器490(即,篩選邏輯區塊)可以配置為即時評估資料流中的當前資料樣本,以確定該資料樣本(應表示特定的已傳輸兩位元符號)在傳輸期間由於來自相鄰資料樣本(即,資料流中之前和之後的資料樣本)的干擾,是否降級到需要等化處理的點。具體地,篩選器490可以捕獲並分析並且具體地將一組公式應用於轉發到處理區塊430的所選擇的數位字,並且基於結果,篩選器490可以將旁路標誌492設置為第一位準或第二位準中。所選擇的數位字中的一個數位字可以是例如表示至少主游標抽頭(其對應於所討論的資料樣本,在此也稱為資料流中的當前資料樣本)、第一前游標抽頭(對應於資料流中緊接在前的資料樣本)和第一後游標抽頭(對應於資料流中緊接在後的資料樣本)上的信號位準的數位字。如圖2B所示,這些抽頭包括主游標抽頭0(與當前資料樣本相對應),在主游標抽頭0之前的多個前游標抽頭(例如-3至-1)和在主游標抽頭0之後的多個後游標抽頭(例如,1-12)。第一前游標抽頭-1是緊接在主游標敲擊0之前的抽頭,而第一後游標抽頭1是在主游標抽頭0之後的抽頭。數位字中的所選擇的數位字表示附加信號位準(例如,第二前游標抽頭-2和第二後游標抽頭2上的信號位準)。
具體地,可以由篩選器490使用所選擇的數位字,使用最優PAM-4信號中的針對橢圓形狀(即,針對眼的圖案)的限定尺寸(包括每個限定橢圓形狀內的誤差裕度)來執行分析過程,並進一步使用其他輸入491,例如與所選擇的數位字相關聯的抽頭的抽頭係數(例如,主游標、第一前游標和第一後游標抽頭的抽頭係數),以便對一子組的公式(將在下面更詳細地討論)求解。通過求解一組公式(考慮與所選擇的數位字相關聯的、至少包括主游標抽頭,第一前游標抽頭和第一次游標後抽頭的抽頭上的信號位準的振幅和極性),篩選器490可以確定當前資料樣本相對於最佳PAM-4信號的限定橢圓形狀落在何處,從而確定是否需要進行等化處理。
具體地,評估當前資料樣本的振幅和極性,以確定在基於DA的前饋等化處理區塊430進行的任何後續等化處理期間,當前資料樣本是否將受到顯著大的加權校正,並且如果不是,則還評估相鄰資料樣本(即,第一前游標資料樣本和第一後游標資料樣本)的大小和極性,以確定在通過基於DA的前饋等化處理區塊430進行後續等化處理期間所需要的、其各自的加權校正之和是否將相對較小。
針對當前資料樣本的大的加權校正指示當前資料樣本被降級到落在最佳PAM-4信號的限定橢圓形狀中的一個限定橢圓形狀之內的點,因此需要等化處理,特別是由等化處理區塊進行的校正,以確保其準確表示在資料流中傳輸的特定兩位元符號。相鄰資料樣本的加權校正的相對較小的總和表示當前資料樣本僅略微降級(如果有的話),使得落在最佳PAM-4信號的限定橢圓形狀附近,接近預期PAM- 4信號位準(例如,AN100,AN033,AP033或AP100),並且因此不需要等化處理,尤其不需要等化處理模組進行校正,以確保它準確表示在A100內傳輸的特定兩位元符號資料流。
基於該確定,篩選器490可以將旁路標誌492設置為第一位準(例如,「1」或「高」)或第二位準(例如,「0」或「低」)。具體地,當結果指示當前資料樣本落入限定橢圓形狀中的一個限定橢圓形狀內(即,在頂部和底部或底部和頂部之間)時,篩選器490可以將旁通標誌492設置為第一位準,使得等化處理(即,由基於DA的前饋等化處理區塊430進行校正)被保證,當結果指示當前資料樣本落在或近似落在限定橢圓形狀之外的所需信號位準處時,篩選器490可以將旁通標誌492設置為第二位準,使得等化處理(即,由基於DA的前饋等化處理區塊430進行校正)不被保證。
在任何情況下,將旁路標誌492設置在第一位準處可以使處理區塊430執行當前資料樣本的基於分散式算術(DA)的前饋等化處理的,而將旁路標誌492設置在第二位準處可以使當前資料樣本的基於DA的前饋等化處理被旁路。因此,僅當旁路標誌492被設置在第一位準處時,才將存取針對(多個)查找表的邏輯區塊,並且在處理區塊430內操作的電腦邏輯(例如,(多個)加法器)輸出新的資料值(例如,部分乘積值的總和及其總和),從而使處理區塊430能夠針對DA方程輸出新的解(即,新的輸出資料值455),其校正當前資料樣本,使其更準確地反映出特定傳輸的兩位元符號的值。當當前資料樣本的基於DA的前饋等化處理被旁路時(即,當旁路標誌492被設置為在第二位準處時),針對查找表和電腦邏輯的存取邏輯區塊(例如,在處理區塊430內操作的(一個或多個)加法器將不會輸出新的資料值,因此,處理區塊430將不會輸出DA方程的新解(即,輸出資料值455,其對應於之前的資料樣本將保持不變)。在這種情況下(即,當旁路標誌處於第二位準並且沒有新的解決方案輸出時),固定值暫存器470可以自動選擇(例如,通過複用器)並將固定值數位字471插入附加邏輯460中(例如,插入截斷邏輯中),該附加邏輯在DA架構的下游(即,處理區塊430的下游)。所選的固定值數位字471將是DA方程的可接受的解值(否則將由處理區塊430求解)。具體地,所選固定值數位字471可以表示與所傳輸的兩位元符號相對應的四個PAM-4信號位準中的所選擇的一個信號位準,如由當前資料樣本的大小和極性所指示。也就是說,固定值數位字可以表示兩位元符號00在AN100處的信號位準,兩位元符號01在AN033處的信號位準,兩位元符號10在AP033處以及兩位元符號11在AP100處的信號位準。
通過將旁路標誌設置為第二位準,當認為這樣的處理是不必要的時,FFE 400避免了基於功耗的基於DA的前饋等化處理。例如,可以將旁路標誌饋送到存取邏輯區塊內的複用器,該存取邏輯區塊用於從處理區塊430內的(多個)查找表存取部分乘積值的總和,並且取決於標誌級別,可以中止部分乘積值的新和的採集和求和,並由此將來自處理區塊430的輸出資料值455保持恆定(即凍結),來自處理區塊430的輸出資料值455被饋入下游邏輯。備選地,旁路功能可以通過將先前的資料作為多工器的輸入環回,而將旁路標誌作為對多工器的控制輸入,來將資料凍結為計算邏輯中的資料的先前值。在任何情況下,作為結果,避免了處理區塊430內的所有切換活動,並且減少了切換功率消耗。
應當注意,當旁路信號處於第二位準時,保持輸出資料值455恆定(即,凍結輸出資料值)可以進一步通過停止時鐘信號而被促進,該時鐘信號控制處理區塊430的定時。例如,時鐘電路可以配置有時鐘轉變跳過功能。這樣的時鐘電路在本領域中是眾所周知的,因此,已經從該說明書中省略了細節,以便允許讀者專注于所公開實施例的顯著方面。無論如何,利用這樣的時鐘電路,可以將時鐘信號饋送到處理區塊430。當旁路標誌492處於第二位準時,可以觸發時鐘轉變跳過功能,並且因此,時鐘信號可以將其凍結到饋送給處理區塊430的暫存器中,從而擴展時鐘的當前狀態,並停止處理區塊430內的所有時鐘信號控制的處理(例如,切換等),並節省功率。
應當注意,如上所述和下面更詳細地討論,可以使用限定橢圓形狀內的誤差裕度來確定是否應當執行DA等化處理。該誤差裕度的大小可以調整(即可調),以平衡降低功耗與保守性(例如,閾值誤碼率,尤其是最大可接受誤碼率)的需求。具體地,當通道短時,更大的風險可用於減小功率,這是因為通道的降級影響較小。當信號完整性良好時,如今設計的串列鏈路無法在功率指標上很好地擴展。旁路/遮罩功能可以通過將先前的資料作為複用器的輸入環回,而將旁路標誌作為對多工器的控制輸入,來將資料凍結為計算邏輯中的資料的先前值。
應當理解,DA FFE通常將包括多個DA FFE切片(如上所述配置),該多個DA FFE切片平行作業(例如,以處理來自較大一組的ADC內的基本重疊的子組的類比對數位轉換器的數位輸入的不同群組)。另外,在一些實施例中,基於DA的前饋等化處理區塊可以包括多個處理部分,以允許並行處理由重計時器在該切片中接收的數位字的相對較小的群組(例如,來自較低階抽頭和較高階抽頭)。
為了更好地說明具有功率優化的分散式算術(DA)架構的公開FFE的特徵,下面將更詳細地描述並在圖5中說明一個特定的實施例(即FFE 500)。
FFE 500可以包括十六個FFE切片(在圖5中僅示出其中之一),其平行作業以處理數位字的十六個不同群組(例如,來自較大一組的32個ADC 0-32中的十六個基本重疊的子組的ADC)。一個FFE切片可以從ADC 0-15接收和處理數位字,另一個FFE切片可以從ADC 1-16接收和處理數位字,另一個FFE切片可以從ADC 2-17接收和處理數位字,依此類推。
另外,每個FFE 切片可以包括重計時器502,基於DA的前饋等化處理區塊530、篩選器590、處理區塊530下游的附加邏輯460和固定值暫存器570。
處理區塊530可以包括第一處理部分531,該第一處理部分531包括第一位址生成器511、兩個以偏移二進位格式的DA查找表(LUT)525(1)和525(2)、針對DA LUT 525(1)和525(2)的存取邏輯區塊的對應的集合526(1)和526(2)、第一偏移暫存器556和用於處理數位字的第一加法器551,數位文書處理表示資料流的低階部分並指示在傳輸介質的第一次的八個抽頭(即低階抽頭)處採樣的、並由第一次的八個ADC轉換為數位信號位準的類比信號位準。處理區塊530可以進一步包括第二處理部分532,該第二處理部分532包括延遲邏輯區塊503、第二位址生成器512、兩個以偏移二進位格式的DA查找表(LUT)525(3)和525(4)、針對DA LUT 525(3)和525(4)的存取邏輯區塊的對應的集合526(3)和526(3)、第二偏移暫存器557和用於處理數位字的第二加法器552,數位文書處理表示資料流的高階部分並指示在傳輸介質的下一次的八個抽頭(即高階抽頭)處採樣的、並由下一次的八個ADC轉換為數位信號位準的類比信號位準。處理區塊530可以進一步包括第三加法器553,其計算第一加法器和第二加法器551-552的輸出的和以求解DA方程。
更具體地,該處理區塊530可以被配置為求解以下DA等式:(1)
其中Yk
是與數位字輸入的一個群組相對應的FFE的數位輸出,k是單位時間,n是抽頭的數目(例如16),Dk是從ADC接收到的數位字,並且An是針對十六個抽頭-3至12中的每個抽頭的相應的抽頭係數(在本文中也稱為抽頭權重或濾波器係數)。在該等式(1)中,Dk
可以表示如下:或(2)(3)
其中,對於MSB,bk,5
=-dk,5
,對於資料採樣Dk
的所有其他位bk,n
=dk,n
。因此,等式(4)可以重寫為:(4)
如上所述,DA LUT是偏移二進位格式。本領域技術人員將認識到,在標準二進位格式中,信號資料由包含0和1的位元的數位字表示,數位字中的最高有效位元(MSB)指示信號極性,其餘位元(即最低有效位(LSB)到下一個到MSB)指示振幅。例如,0MSB可以表示正信號極性,而1MSB可以表示負信號極性。相反,偏移二進位格式是指一種數位編碼方案,其中全零對應於最小負值,全一對應於最大正值。例如,標準二進位格式的LUT的4位(4b)位址範圍是1000,最大負值是-8到0111,最大正值是+7,其範圍是16個值。標準二進位格式的第一4位元位址為0000,而在偏移二進位格式中,它將向上偏移範圍的一半,得出1000。1000為0000 + 8,其中8是16的全部範圍的一半。
使用偏移二進位格式(與標準二進位格式相對)時,可以減小DA LUT的大小。在這種情況下,以上等式中的Dk
可以重寫為:(5)
用兩個補數,–Dk
等同於以下內容:(6)
因此,DA方程可以進一步重寫如下:(7)
其中對應於乘積和表示部分乘積值總和的可能結果的前半部分的計算結果(是下半部分的正負號鏡像,其中ck,n
表示,其中,對於n=0到5,由於bk,n
為{0,1},所以ck,n
取{-1,1}值,其中()表示恆定的偏移值(在此也稱為Qoffset
)。
重計時器502可以具有輸入501,該輸入在連續UI處從16個ADC接收16個6位元數位字。如上所述,數位字可以表示資料流,並且可以指示傳輸介質上不同抽頭處的不同信號位準。重計時器502可以被配置為在接收到數位字時保持它們,直到接收到來自第一次的八個ADC的第一次的八個6b數位字,然後將該第一次的八個6b數位字轉發到第一位址生成器511上以在必要時使用。在第一處理部分531中的隨後的按需等化處理期間,重計時器502還可以被配置為在接收到數位字時再次保持數位字,直到接收到來自下一次的八個ADC的下一次的八個6b數位字,然後將其轉發。如果需要,在第二處理部分532中隨後的按需等化處理期間,將下一次的八個8個6b數位字傳送到第二位址生成器512以供使用。
如上所述,本領域技術人員將認識到,資料流中的每個當前資料樣本(在本文中也稱為所討論的資料樣本或主游標資料樣本)表示兩位元符號,並在傳輸介質上的主游標抽頭處被捕獲。此外,每個當前資料樣本的數位值可能會受到資料流中在其之前或之後的、並在傳輸介質上的前游標和後游標抽頭處捕獲的那些資料樣本(在本文中稱為前游標和後游標資料樣本,分別並且一起作為相鄰資料樣本)的影響(該影響在每個樣本之間可變)。該影響(在本文中也稱為符號干擾)將通過通道的脈衝回應來指示。為了補償此符號對資料流中當前資料樣本的干擾,基於DA的FFE將預先計算的加權校正(例如,振幅和極性)應用於前游標和後游標資料樣本,從而校正當前資料樣本的數位值,以便它準確反映所傳輸的兩位元符號。用於每個相鄰資料樣本的權重在本領域中通常被稱為抽頭係數。抽頭係數用數位表示,並存儲在暫存器中。最高權重將用於與當前資料樣本最接近的相鄰資料樣本,而權重將針對在時間上(按到達順序)從當前資料樣本中移除的資料樣本減少。
在所公開的FFE500中,篩選器590(即,篩選邏輯區塊)可以配置為即時評估資料流中的當前資料樣本,以確定該資料樣本(應表示特定的已傳輸兩位元符號)在傳輸期間由於來自相鄰資料樣本(即,資料流中之前和之後的資料樣本)的干擾,是否降級到需要等化處理的點。具體地,篩選器590可以捕獲並分析並且特別是將一組公式應用於已經由重計時器502轉發到第一處理部分531的第一位址生成器511的數位字中的所選擇的數位字,並且基於結果,篩選器590可以將旁路標誌592設置為第一位準或第二位準中。所選擇的數位字中的一個數位字可以是例如表示至少主游標抽頭(其對應於所討論的資料樣本,在此也稱為資料流中的當前資料樣本)、第一前游標抽頭(對應於資料流中緊接在前的資料樣本)和第一後游標抽頭(對應於資料流中緊接在後的資料樣本)上的信號位準的數位字。如圖2B所示,這些抽頭包括主游標抽頭0(與當前資料樣本相對應),在主游標抽頭0之前的多個前游標抽頭(例如-3至-1)和在主游標抽頭0之後的多個後游標抽頭(例如,1-12)。第一前游標抽頭-1是緊接在主游標敲擊0之前的抽頭,而第一後游標抽頭1是在主游標抽頭0之後的抽頭。數位字中的所選擇的數位字表示附加信號位準(例如,第二前游標抽頭-2和第二後游標抽頭2上的信號位準)。無論如何,這些都是低階抽頭,並且因此,當它們從重計時器502輸出到第一位址生成器511時,可以捕獲相應的數位字。
可以由篩選器590使用所選擇的數位字,使用最優PAM-4信號中的針對橢圓形狀(即,針對眼的圖案)的限定尺寸(包括每個限定橢圓形狀內的誤差裕度)來執行分析過程,並進一步使用其他輸入591,例如與所選擇的數位字相關聯的抽頭的抽頭係數(例如,主游標、第一前游標和第一後游標抽頭的抽頭係數),以便對一子組的公式(將在下面更詳細地討論)求解。通過求解一組公式(考慮與所選擇的數位字相關聯的、至少包括主游標抽頭,第一前游標抽頭和第一次游標後抽頭的抽頭上的信號位準的振幅和極性),篩選器590可以確定當前資料樣本相對於最佳PAM-4信號的限定橢圓形狀落在何處,從而確定是否需要進行等化處理。
具體地,評估當前資料樣本的振幅和極性,以確定在基於DA的前饋等化處理區塊530進行的任何後續等化處理期間,當前資料樣本是否將受到顯著大的加權校正,並且如果不是,則還評估相鄰資料樣本(即,第一前游標資料樣本和第一後游標資料樣本)的大小和極性,以確定在通過基於DA的前饋等化處理區塊530進行後續等化處理期間所需要的、其各自的加權校正之和是否將相對較小。
針對當前資料樣本的大的加權校正指示當前資料樣本被降級到落在最佳PAM-4信號的限定橢圓形狀中的一個限定橢圓形狀之內的點,因此需要等化處理,特別是由等化處理區塊進行的校正,以確保其準確表示在資料流中傳輸的特定兩位元符號。相鄰資料樣本的加權校正的相對較小的總和表示當前資料樣本僅略微降級(如果有的話),使得落在最佳PAM-4信號的限定橢圓形狀附近,接近預期PAM- 4信號位準(例如,AN100,AN033,AP033或AP100),並且因此不需要等化處理,尤其不需要等化處理模組進行校正,以確保它準確表示在A100內傳輸的特定兩位元符號資料流。
基於該確定,篩選器590可以將旁路標誌592設置為第一位準(例如,「1」或「高」)或第二位準(例如,「0」或「低」)。具體地,當結果指示當前資料樣本落入限定橢圓形狀中的一個限定橢圓形狀內(即,在頂部和底部或底部和頂部之間)時,篩選器590可以將旁通標誌592設置為第一位準,使得等化處理(即,由基於DA的前饋等化處理區塊530進行校正)被保證,當結果指示當前資料樣本落在或近似落在限定橢圓形狀之外的所需信號位準處時,篩選器590可以將旁通標誌592設置為第二位準,使得等化處理(即,由基於DA的前饋等化處理區塊530進行校正)不被保證。
在任何情況下,將旁路標誌592設置為第一位準可以導致(即,可以觸發)對來自主游標抽頭的當前資料樣本的基於並行分佈算術(DA)的前饋等化處理可以在第一處理部分531和第二處理部分532兩者中被執行。將旁路標誌592設置為第二位準可以導致對處理區塊530內的當前資料樣本的基於DA的前饋等化處理被旁路。
具體地,如上所述,第一處理部分531(即,低階抽頭處理部分)可以包括偏移二進位格式的第一DA LUT 525(1)和第二DA LUT 525(2),以及分別用於DA LUT 525(1)和525(2)的六個存取邏輯區塊的相應的集合526(1)和526(s)。第一DA LUT 525(1)可以存儲針對與四個最低抽頭(即,抽頭-3到0)相關聯的第一部分乘積計算總和的預先計算的第一可能結果。第二DA LUT 525(2)可以存儲針對與下一四個最低抽頭(即抽頭1至4)相關聯的第二部分乘積計算總和的預先計算的第二可能結果。
第一位址生成器511可以使用由FFE切片接收並轉發到來自重計時器502的第一處理部分531的第一位址生成器511的十六個數位字中的第一次的八個數字,來生成用於從第一DA LUT 525(1)和第二DA LUT 525(2)獲取資料的DA LUT位址。具體地,第一位址生成器511可以首先將接收到的數位字分成四個4b數位字的兩個群組(即,第一群組和第二群組)。然後,第一位址生成器511可以通過分解第一群組中的四個6b數位字並使用這些字中的對應位形成給自具有4位元的六個標準二進位第一DA LUT位址,來生成以標準二進位格式的六個第一DA LUT位址。也就是說,第一位址生成器511可以從第一群組的最低有效位(LSB)的群組到第一群組的最高有效位(MSB)的群組,來分別生成六個標準二進位的4b第一DA LUT位址。第一位址生成器511可以進一步將這六個標準二進位4b第一DA LUT位址分別轉換(或映射)為六個偏移二進位4b第一DA LUT位址522(1),並將它們轉發到組526(1)中的存取邏輯區塊。第一位址生成器511還可以通過分解第二群組中的四個6b數位字並使用這些字中的對應位形成給自具有4位元的六個標準二進位第二DA LUT位址,來生成以標準二進位格式的六個第二DA LUT位址。也就是說,第一位址生成器511可以從第二群組的最低有效位(LSB)的群組到第二群組的最高有效位(MSB)的群組,來分別生成六個標準二進位的4b第二DA LUT位址。第一位址生成器511可以進一步將這六個標準二進位4b第二DA LUT位址分別轉換(或映射)為六個偏移二進位4b第二DA LUT位址522(2),並將它們轉發到組526(2)中的存取邏輯區塊。
類似地,第二處理部分532(即,高階抽頭處理部分)可以包括偏移二進位格式的第三DA LUT 525(3)和第四DA LUT 525(4)以及分別針對這些DA LUT 525(1)和525(2)的六個存取邏輯區塊的對應的集合526(3)和526(4)。第三DA LUT 525(3)可以存儲針對與下一四個抽頭(即抽頭5至8)相關聯的第三部分乘積計算總和的預計算的第三可能結果。第四DA LUT 525(4)可以存儲針對與最高四個抽頭(即抽頭9至12)相關聯的第四部分乘積計算總和的預計算的第四可能結果。
本領域技術人員將認識到,在較低階抽頭(即,抽頭-3至3)中,在修改的DA等式計算(即,部分乘積計算和校正加偏移量計算的總和)中使用的抽頭係數An將大於在針對高階抽頭的相同計算中使用的那些抽頭係數。因此,在第一處理部分中由DA LUT 525(1)和525(2)存儲的部分乘積值的總和將比在第二處理中由DA LUT 525(3)和525(4)存儲的部分乘積的和大。例如,在圖5所示的示例性實施例中,第一DA LUT 525(1)可以存儲針對第一部分乘積值總和的八個9b字;第二DA LUT 525(2)可以存儲針對第二部分乘積值的總和的八個8b字;第三DA LUT 525(3)可以存儲針對第三部分乘積值的總和的八個7b字;第四DA LUT 525(4)可以存儲針對第四部分乘積值的總和的八個7b字。
第二位址生成器512可接收並生成由FFE slice接收並從重計時器502(通過延遲邏輯區塊503)轉發到第二處理部分532的第二位址生成器512的十六個數位字中的下一次的八個數位字的DA LUT位址。具體地,第二位址生成器512可以首先將接收到的數位字分成四個6b數位字的兩個群組(即,第三群組和第四群組)。然後,第二位址生成器512可以通過分解第三群組中的四個6b數位字並使用這些字中的對應位形成給自具有4位元的六個標準二進位第三DA LUT位址,來生成以標準二進位格式的六個第三DA LUT位址。也就是說,第二位址生成器512可以從第三群組的LSB的群組到第三群組的MSB的群組,來分別生成六個標準二進位的4b第三DA LUT位址。第二位址生成器512可以進一步將這六個標準二進位4b第三DA LUT位址分別轉換(或映射)為六個偏移二進位4b第三DA LUT位址522(3),並將它們轉發到組526(3)中的存取邏輯區塊。第二位址生成器512還可以通過分解第四群組中的四個6b數位字並使用這些字中的對應位形成各自具有4位元的六個標準二進位第四DA LUT位址,來生成以標準二進位格式的六個第四DA LUT位址。也就是說,第二位址生成器512可以從第四群組的最低有效位(LSB)的群組到第四群組的最高有效位(MSB)的群組,來分別生成六個標準二進位的4b第四DA LUT位址。第二位址生成器512可以進一步將這六個標準二進位4b第四DA LUT位址分別轉換(或映射)為六個偏移二進位4b第四DA LUT位址522(4),並將它們轉發到組526(4)中的存取邏輯區塊。
因此,給定組中的每個存取邏輯區塊都可以接收來自位址生成器的DA LUT位址和旁路標誌592作為輸入。然而,僅當旁路標誌592被設置在第一位準處時,存取邏輯區塊才獲取並輸出存儲在其對應的DA LUT內的定址位置處的部分乘積值的總和。即,當旁路標誌處於第一位準時,第一存取邏輯區塊526(1)將從第一DA LUT 525(1)內的定址位置中獲取第一部分乘積值的總和523(1),並將其輸出。第二存取邏輯區塊526(2)將從第二DA LUT 525(2)內的定址位置獲取第二部分乘積值523(2)的總和,並將這些值輸出至第一加法器551。第三存取邏輯區塊526(3)將從第三DA LUT 525(3)內的定址位置獲取第三部分乘積值的總和523(3),並將這些值輸出到第二加法器552。 526(4)將從第四DA LUT 525(3)內的定址位置獲取第四部分乘積值的總和523(4),並將這些值輸出到第二加法器552。
第一加法器551(例如,第一進位保存加法(CSA)樹電路)或一系列第一加法器可以被配置為計算第一部分乘積值的總和523(1)、第二部分乘積值的總和523(2)、以及假設DA LUT為偏移二進位格式,則為來自第一偏移暫存器556的第一偏移值(即,第一Qoffset)的總和。第二加法器552(例如,第二進位保存加法(CSA)樹電路)可以配置為計算第三部分乘積值的總和523(3)、第四部分乘積值的總和523(4),並且再次假設DA LUT為以偏移二進位格式,來自第二偏移暫存器557的第二偏移值(即,第二Qoffset
)的總和。
第三加法器553(例如,科格斯通(Kogge-Stone)加法器(KSA),也稱為進位超前加法器)可以配置為將第一加法器551和第二加法器552的加數相加在一起。
應當注意,流水線觸發器暫存器(未示出)可以被插入在分級加法器551-553之間,以便維持適當的定時,並且特別地,為了維持頻率為輸入比特貫穿FFE500的C1的八分之一的C8時鐘。另外,如上所述,FFE 500還可以包括在處理區塊530下游,特別是在第三加法器551下游的附加邏輯560。該附加邏輯560可以包括但不限於截斷邏輯,該截斷邏輯用於截斷第三加法器553的輸出,使得FFE 500的最終輸出562是具有預設長度的數位字(例如9位元數位字)。
在任何情況下,將旁通標誌592設置為第一位準可以使處理區塊530執行(即,可以觸發)當前資料樣本的基於分散式算術(DA)的前饋等化處理,而將旁路標誌592設置為第二位準可以使當前資料樣本的基於DA的前饋等化處理被旁路。因此,僅當旁路標誌592被設置在第一位準時,存取邏輯區塊526(1)-526(4)和電腦邏輯(例如,加法器551-553)才輸出新的資料值(例如,部分乘積值及其總和的新總和),從而使處理區塊530能夠針對DA方程輸出新的解(即新的輸出資料值555),從而校正當前資料樣本,使其更準確地反映特定傳輸的兩位元符號的值。當旁路當前資料樣本的基於DA的前饋等化處理時(即,當將繞過標誌592設置為第二級時),存取邏輯區塊526(1)-526(4)和電腦邏輯(例如, 加法器551-553)將不會輸出新資料,因此,處理模組530將不會輸出DA方程的新解(即,將保留與先前資料樣本相對應的輸出資料值555)不變)。在這種情況下,當旁路標誌處於第二位準並且沒有新的解決方案被輸出時,固定值暫存器570可以自動選擇(例如,經由複用器)並且將固定值數位字571插入到附加邏輯560中(例如,到截斷邏輯中),該附加邏輯位於DA架構的下游(即處理區塊530的下游)。所選擇的固定值數位字571將是針對DA方程的可接受的解值(否則將由處理區塊530求解)。具體地,所選擇的固定值數位字571可以表示與由當前資料樣本的大小和極性指示的所傳輸的兩位元符號相對應的四個PAM-4信號位準中的所選擇的一個PAM-4信號位準。也就是說,固定值數位字可以表示兩位元符號00在AN100處的信號位準,兩位元符號01在AN033處的信號位準,兩位元符號10在AP033處以及兩位元符號11在AP100處的信號位準。
通過將旁路標誌設置為第二位準,當認為這樣的處理是不必要的時,FFE 500避免了基於功耗的基於DA的前饋等化處理。例如,可以將旁路標誌592饋送到存取邏輯區塊內的複用器526(1)-526(4),其用於分別在處理區塊530的處理部分531-532內存取來自LUT 525(1)-525(4)的部分乘積值之總和,其分別用於從處理區塊430內的(多個)查找表存取部分乘積值的總和,以停止從(多個)LUT獲取部分乘積值的新總和並通過電腦邏輯(即加法器551-553)求和這些值的總和,從而保持恆定(即凍結)來自處理區塊530(尤其是來自第三加法器553)的輸出資料值555。備選地,旁路功能可以通過將先前的資料作為多工器的輸入環回,而將旁路標誌作為對多工器的控制輸入,來將資料凍結為計算邏輯中的資料的先前值。在任何情況下,作為結果,避免了處理區塊530內的所有切換活動,並且減少了切換功率消耗。
應當注意,當旁路標誌592處於第二位準時,保持輸出資料值555恆定(即,凍結輸出資料值)可以進一步通過停止時鐘信號而被促進,該時鐘信號控制處理區塊530的定時。例如,時鐘電路可以配置有時鐘轉變跳過功能。這樣的時鐘電路在本領域中是眾所周知的,因此,已經從該說明書中省略了細節,以便允許讀者專注于所公開實施例的顯著方面。無論如何,利用這樣的時鐘電路,可以將時鐘信號饋送到處理區塊530。當旁路標誌592處於第二位準時,可以觸發時鐘轉變跳過功能,並且因此,時鐘信號可以將其凍結到饋送給處理區塊530的暫存器中,從而擴展時鐘的當前狀態,並停止處理區塊430內的所有時鐘信號控制的處理(例如,切換等),並節省功率。
應當理解,圖5的基於DA的前饋等化處理模組530的配置並非旨在進行限制。備選地,該處理區塊530可以具有被配置為允許將旁路標誌插入每個DA LUT的存取邏輯區塊中的任何其他合適的DA架構,以便根據標誌位準來觸發或旁路基於DA的前饋等化處理。
參考圖6的流程圖,本文中還公開了可以通過上述FFE執行的基於按需分散式算術(DA)的前饋等化方法。具體而言,該方法可以包括將按需基於DA的FFE(例如,圖4中所示的FFE 400或圖5中所示的FFE 500)合併到接收器(RX)中,尤其是合併到4個脈衝振幅調製(PAM-4)資料接收器,以校正組成接收到的PAM-4信號的資料流的信號降級(參見處理步驟602)。如上所述,RX可以包括模擬前端(AFE),其接收從發射器(TX)發送的類比信號,並且可以包括但不限於最初處理接收到的PAM-4信號的放大器和連續時間線性等化器(CTLE)。RX還可以包括類比對數位轉換器(ADC),該類比對數位轉換器將在傳輸介質上不同抽頭處採樣的信號位準從類比轉換為數位,並將標準二進位格式的數位字輸出到FFE 400,以表示資料流並指示不同抽頭處的不同信號位準。
該方法可以進一步包括:在FFE 400、500的重計時器402、502的輸入401、501處,以連續的單位間隔(UI)從ADC接收數位輸入(例如,N位元數位字)(請參閱處理步驟604)。數位字可以表示傳入的資料流,並且可以指示傳輸介質上不同抽頭處的不同信號位準。接收器可以捕獲並保持所接收的數位字,直到採樣(即保持)一些預定數目的數位字為止。該方法可以進一步包括,一旦已經捕獲並保持了預定數目的數位字,則將它們作為群組轉發到FFE 400、500的基於DA的等化處理區塊430、530,以在必要時在隨後的按需基於DA的前饋等化處理期間使用。(如下文更詳細討論)(請參閱處理步驟606)。
本領域技術人員將認識到,資料流中的每個當前資料樣本(在本文中也稱為所討論的資料樣本或主游標資料樣本)表示兩位元符號,並在傳輸介質上的主游標抽頭處捕獲。此外,每個當前資料樣本的數位值可能會受到資料流內在其之前或之後的、並且在傳輸介質上的前游標和後游標抽頭處捕獲那些資料樣本(在本文中稱為前游標和後游標資料樣本,分別並且一起作為相鄰資料樣本)的影響(該影響在樣本之間可變)。該影響(在本文中也稱為符號干擾)將通過通道的脈衝回應來指示。為了補償此符號對資料流中當前資料樣本的干擾,基於DA的FFE將預先計算的加權校正(例如,振幅和極性)應用於前游標和後游標資料樣本,從而校正當前資料樣本的數位值,以便它準確反映所傳輸的兩位元符號。用於每個相鄰資料樣本的權重在本領域中通常被稱為抽頭係數。抽頭係數用數位表示,並存儲在暫存器中。最高權重將用於與當前資料樣本最接近的相鄰資料樣本,並且權重將針對在時間上(按到達順序)從當前資料樣本中移除的資料樣本減少。
所公開的方法可以包括通過FFE 400、500的篩選器490、590(即篩選邏輯區塊)即時評估來自資料流的當前資料樣本,以確定該資料樣本是否由於在傳輸期間受到相鄰資料樣本(即,資料流內在前和在後的資料樣本)的干擾而降級到到需要等化處理的點(請參閱處理步驟608-610)。具體地,該方法可以包括使用篩選器490、590來捕獲和分析,並且特別是將一組公式應用於轉發到處理區塊430、530的所選擇的數位字中的一個數位字(參見處理步驟608-610)和根據結果將旁路標誌492設置為第一位準或第二位準(參見處理步驟612和614)。所選擇的數位字中的一個數位字可以是例如表示至少主游標抽頭(其對應於所討論的資料樣本,在此也稱為資料流中的當前資料樣本)、第一前游標抽頭(對應於資料流中緊接在前的資料樣本)和第一後游標抽頭(對應於資料流中緊接在後的資料樣本)上的信號位準的數位字。如圖2B所示,這些抽頭包括主游標抽頭0(與當前資料樣本相對應),在主游標抽頭0之前的多個前游標抽頭(例如-3至-1)和在主游標抽頭0之後的多個後游標抽頭(例如,1-12)。第一前游標抽頭-1是緊接在主游標敲擊0之前的抽頭,而第一後游標抽頭1是在主游標抽頭0之後的抽頭。數位字中的所選擇的數位字表示附加信號位準(例如,第二前游標抽頭-2和第二後游標抽頭2上的信號位準)。
在處理步驟608處,可以由篩選器490、590使用所選擇的數位字,使用最優PAM-4信號中的針對橢圓形狀(即,針對眼的圖案)的限定尺寸(包括每個限定橢圓形狀內的誤差裕度)來執行分析過程,並進一步使用其他輸入491、591,諸如與所選擇的數位字相關聯的抽頭的抽頭係數(例如,主游標、第一前游標和第一後游標抽頭的抽頭係數),以便對一子組的公式(將在下面更詳細地討論)求解。通過在處理步驟608處求解一組公式(考慮與所選擇的數位字相關聯的、至少包括主游標抽頭,第一前游標抽頭和第一次游標後抽頭的抽頭上的信號位準的振幅和極性),可以確定當前資料樣本相對於最佳PAM-4信號的限定橢圓形狀落在何處,從而確定是否需要進行等化處理。
具體地,在處理步驟608處評估當前資料樣本的振幅和極性,以確定在任何後續等化處理期間,當前資料樣本是否將受到顯著大的加權校正,並且如果不是,則還評估相鄰資料樣本(即,第一前游標資料樣本和第一後游標資料樣本)的大小和極性,以確定在後續等化處理期間所需要的、其各自的加權校正之和是否將相對較小。
針對當前資料樣本的大的加權校正指示當前資料樣本被降級到落在最佳PAM-4信號的限定橢圓形狀中的一個限定橢圓形狀之內的點,因此需要等化處理,特別是由等化處理區塊進行的校正,以確保其準確表示在資料流中傳輸的特定兩位元符號(參見處理步驟610)。相鄰資料樣本的加權校正的相對較小的總和表示當前資料樣本僅略微降級(如果有的話),使得落在最佳PAM-4信號的限定橢圓形狀附近,接近預期PAM- 4信號位準(例如,AN100,AN033,AP033或AP100),並且因此不需要等化處理,尤其不需要等化處理模組進行校正,以確保它準確表示在A100內傳輸的特定兩位元符號資料流(參見處理步驟610)。
該方法可以進一步包括:基於在處理步驟610進行的關於等化處理的需要的確定,旁路標誌492、592可以被設置為第一位準(例如,「1」或「高」)或第二位準(例如,「0」或「低」)。具體地,當結果指示當前資料樣本落入限定橢圓形狀中的一個限定橢圓形狀內(即,在頂部和底部或底部和頂部之間)時,在處理步驟612處旁通標誌492、592可以被設置為第一位準,使得等化處理(即,由基於DA的前饋等化處理區塊430、530進行校正)被保證,當結果指示當前資料樣本落在或近似落在限定橢圓形狀之外的所需信號位準處時,在處理步驟614處旁通標誌492被設置為第二位準,使得等化處理(即,由基於DA的前饋等化處理區塊430、530進行校正)不被保證。
在處理步驟612處將旁路標誌492、592設置為第一位準可以使處理區塊430、530執行(即,可以觸發)當前資料樣本的基於分散式算術(DA)的前饋等化處理。而在處理步驟614處將旁通標誌492、592設置為第二位準可以使當前資料樣本的基於DA的前饋等化處理被旁路。因此,僅當在處理步驟612處將旁路標誌492、592設置為第一位準時,才將存取用於(多個)查找表的邏輯區塊和在處理區塊430、530內操作的電腦邏輯(例如,(多個)加法器),輸出新的資料值(例如,部分乘積值的總和及其總和),從而使處理區塊430、530能夠針對DA等式輸出新的解(即,新的輸出資料值455、555),其校正當前資料樣本,以便更準確地反映特定傳輸的兩位元符號的值。當在處理步驟614處旁路當前資料樣本的基於DA的前饋等化處理時(即,當旁路標誌492被設置在第二位準處時),用於(多個)查找表的存取邏輯區塊和在處理區塊430、530內操作的電腦邏輯(例如,(多個)加法器)將不輸出新的資料值,因此,處理區塊430、530將不輸出DA等式的新解(即,與先前資料樣本相對應的資料值455、555將保持不變)。在這種情況下(即,當旁路標誌處於第二位準並且沒有新的解決方案輸出時),該方法可以進一步包括自動選擇(例如,通過複用器)固定值數位字471、571,並將該固定值將數位字471、571插入到附加邏輯460、560中(例如插入到截斷邏輯中),該附加邏輯位於DA架構的下游(即處理區塊430的下游)(請參閱處理步驟616)。所選擇的固定值數位字471、571將是DA方程的可接受的解值(否則將由處理區塊430、530求解)。具體地,所選擇的固定值數位字471、571可以表示與由當前資料樣本的大小和極性指示的所發送的兩位元符號相對應的四個PAM-4信號位準中的所選擇的一個PAM-4信號位準。也就是說,固定值數位字可以表示兩位元符號00在AN100處的信號位準,兩位元符號01在AN033處的信號位準、兩位元符號10在AP033處的信號位準以及兩位元符號11在AP100處的信號位準。
當在處理步驟610認為沒有必要進行等化處理時,通過將旁路標誌492、592設置為第二位準,所公開的方法通過停止處理區塊430、530內的所有切換活動來節省功率,從而保持輸出資料值455、555恆定(即凍結輸出資料值)。還可以通過停止控制處理區塊430、530的定時的時鐘信號來進一步促進該過程。例如,該方法可以進一步包括:當旁路標誌492、592處於第二位準時,觸發時鐘電路的時鐘轉變跳過功能,以便擴展時鐘的當前狀態,並由此將所有時鐘信號控制的處理(例如,切換等)停止以節省功率。
應當注意,如上所述,可以在限定橢圓形狀內使用誤差裕度來確定在處理步驟610是否應當執行DA等化處理。該誤差裕度的大小可以調整(即可調),以平衡降低功耗與保守性(例如,閾值誤碼率,尤其是最大可接受誤碼率)的需求。具體地,當通道短時,更大的風險可用於減小功率,這是因為通道的降級影響較小。當信號完整性良好時,如今設計的串列鏈路無法在功率指標上很好地擴展。旁路/遮罩功能可以通過將先前的資料作為複用器的輸入環回,而將旁路標誌作為對多工器的控制輸入,來將資料凍結為計算邏輯中的資料的先前值。
由上述篩選器(即,圖4的篩選器490或圖5的590篩選器)在處理步驟608-610所採用的、用於評估由於來自資料流中的相鄰資料樣本的干擾而導致的資料流的當前資料樣本的降級的分析過程將在下面更詳細地描述。
圖7A是4級脈衝振幅調製(PAM-4)的示例眼圖,示出了四個不同的PAM-4信號位準之間的三個堆疊的限定橢圓形狀701a-701c(即眼圖),四個不同的PAM-4信號位準包括:針對兩位元符號00的AN100、針對兩位元符號01的AN033、針對兩位元符號10的AP033、以及針對兩位元符號11的AP100。
本領域技術人員將認識到,資料流中的每個當前資料樣本(在本文中也稱為所討論的資料樣本或主游標資料樣本)表示兩位元符號,並在傳輸介質上的主游標抽頭處捕獲。此外,每個當前資料樣本的數位值可能會受到資料流內在其之前或之後的、並且在傳輸介質上的前游標和後游標抽頭處捕獲那些資料樣本(在本文中稱為前游標和後游標資料樣本,分別並且一起作為相鄰資料樣本)的影響(該影響在樣本之間可變)。該影響(在本文中也稱為符號干擾)將通過通道的脈衝回應來指示。為了補償此符號對資料流中當前資料樣本的干擾,基於DA的FFE將預先計算的加權校正(例如,振幅和極性)應用於前游標和後游標資料樣本,從而校正當前資料樣本的數位值,以便它準確反映所傳輸的兩位元符號。用於每個相鄰資料樣本的權重在本領域中通常被稱為抽頭係數。抽頭係數用數位表示,並存儲在暫存器中。最高權重將用於與當前資料樣本最接近的相鄰資料樣本,並且權重將針對在時間上(按到達順序)從當前資料樣本中移除的資料樣本減少。
在公開的實施例中,(多個)公式用於評估當前資料樣本的大小和極性,以確定在通過基於DA的前饋等化處理模組進行的任何後續等化處理期間,當前資料樣本是否將受到顯著大的加權校正。如果不是,則附加公式將評估相鄰資料樣本(即,第一前游標資料樣本和第一後游標資料樣本)的振幅和極性,以確定在通過基於DA的前饋等化處理區塊進行後續等化處理期間所需要的、其各自的加權校正之和是否將相對較小。
針對當前資料樣本的大的加權校正指示當前資料樣本被降級到落在最佳PAM-4信號的限定橢圓形狀中的一個限定橢圓形狀之內的點,因此需要等化處理,特別是由等化處理區塊進行的校正,以確保其準確表示在資料流中傳輸的特定兩位元符號。相鄰資料樣本的加權校正的相對較小的總和表示當前資料樣本僅略微降級(如果有的話),使得落在最佳PAM-4信號的限定橢圓形狀附近,接近預期PAM- 4信號位準(例如,AN100,AN033,AP033或AP100),並且因此不需要等化處理,尤其不需要等化處理模組進行校正,以確保它準確表示在資料流內傳輸的特定兩位元符號資料流。
例如,參考圖7A-7B,由公式確定的針對當前資料樣本的大的加權校正量指示當前資料樣本將具有落在以下中的一項內(例如,在頂部和底部之間)的峰值:限定橢圓形狀701a-701c、尤其是在下橢圓701a的Aln和Alp之間、在中橢圓701b的Amn和Amp之間、或在上橢圓701c的Aun和Aup之間。由公式確定的、針對相鄰資料樣本的加權校的小和指示,當前資料樣本具有在落在或接近在這些限定橢圓形狀701a-701c之外的期望位準的峰值(即,在低於Aln、介於Alp和Amn之間、介於Amp和Aun之間或高於Aup的期望位準處)。
為了確保公式的結果準確,可選地,可以擴展限定橢圓形狀,如圖8A-8B所示,以包括保守的誤差裕度,並且可以使用擴展的橢圓形狀來應用一組公式。在這種情況下,由公式確定的當前資料樣本的較大的加權校正量表示當前資料樣本將具有落在以下的一項內(例如,在頂部和底部之間或頂部和底部)的峰值:限定橢圓形狀801a-801c,並且尤其是在下橢圓801a的Aln’和Alp’之間,在中橢圓801b的Amn’和Amp’之間,或在上橢圓801c的Aun’和Aup’之間。由公式確定的對相鄰資料樣本的一小部分加權校正表明,當前資料樣本具有落在或接近在這些限定橢圓形狀701a-701c之外的期望位準的峰值(即,在低於Aln’、介於Alp’和Amn’之間、介於Amp’和Aun’之間或高於Aup’的期望位準處)。
將關於由該公式標識為落入在限定橢圓形狀701a-701c內(或者,如果適用的話,擴展的橢圓形狀801a-801c內,其包括誤差裕度)的所有那些資料樣本執行按需基於DA的前饋等化處理。如下所述,根據其他資料樣本是否滿足公式中列出的其他過濾標準,可以對其進行等化處理或「剪切」(即,可以旁路等化處理)。
所使用的公式可以在接收到的資料樣本上即時執行,並且可以使用篩選邏輯區塊來實施。也就是說,它們可以由篩選器490、590足夠快地執行,以在不引起不可接受的性能開銷的情況下由處理區塊430、530停止或啟用基於DA的前饋等化處理。
應該注意的是,存在一些演算法,這些演算法使用訓練模式來執行通道評估,從而在加電時確定接收鏈路中各個電路上的各個係數的值。這包括FFE抽頭係數。出於此系統級演算法的目的,DAFFE輸入和輸出會定期捕獲。這還包括確定和連續調整PAM級別的值,例如Aln、Alp、Amn、Amp、Aun、Aup等。在這些常規時間點捕獲DAFFE輸入和輸出資料的過程稱為快照。因此,重要的是,本發明中描述的篩選建議不影響基於快照的演算法功能的預期功能。此外,由於快照資料需要未修剪的樣本來確定在各種連結演算法中使用的橢圓形狀的尺寸(即,眼圖的尺寸),因此本發明的範圍需要在快照視窗之外(例如,一次256個UI ,即,C256(即位速率除以256)被用於快照)。由於FFE 500在C8下運行(一個C256週期中有32個C8週期),因此預留5個C8週期(輸入快照1個週期、輸出快照1個週期、DAFFE延遲3個週期)可提供32-5=27個FFE週期(C8)的方案,即方案要求的完整32個C8週期的節能量需要降低0.84(= 27/32)。此外,該方案引入的邏輯也應計入10%(估計)的損失。因此,總折舊= 0.9 * 0.84 = 0.756適用於未考慮快照和此方案中增加的邏輯的功耗估算。
為了開發所需的公式,可以運行核心模型的邏輯模擬,該核心模型包括用於降級發射器的PAM資料樣本輸出的通道模型。在初始校準演算法確定後,可以將連續的輸入樣本(例如10000個樣本)收集到FFE中。由於就時鐘週期而言,FFE的等待時間是已知的,因此也可以從模擬中收集與輸入相對應的FFE輸出。通過將ADC範圍與這些收集值的(最大-最小)相關聯,可以將從類比收集的資料(包括相對於AN100至AP100的橢圓形狀參數(以下稱為眼度量值))映射到ADC範圍內的值。具體而言,可以為AN100、AN066、AN033、A000、AP033、AP066和AP100確定校準的收斂眼指標值。應當注意,雖然邏輯模擬是確定起始標準的一種方法,但可以修改片上通道評估演算法以定期調整標準變數,以適應由於溫度和其他環境/使用條件而引起的眼圖特性或通道特性的變化。
然後可以按如下方式為AN100至AP100求解公式1a,以便將橢圓度量標準映射到ADC範圍):校準的橢圓度量標準值÷增益,其中,增益=(AP100–AN100)/ ADC全部範圍(例如64)。
接下來,對於AN100-AP100,可以如下解決公式1b,以將FFE輸出映射到整個ADC範圍:(FFE_OUT)/ Gain,其中Gain =(max(FFE_OUT)-min(FFE_OUT)/ ADC full範圍。
接下來,可以如下求解公式2,以確定距離參數D1-D5和誤差裕度:ESF min(D1,D2,D3,D4,D5,D6),其中ESF是橢圓比例因數,其中D1 = adcALN-adcAN100,D2 = adcAN033-adcALP,D3 = adcAMN-adcAN033,D4=adcAP033-adcAMP,D5= adcAUN-adcAP033,並且D6=adcAP100-adcAUP,其中每個adc值均從公式1b獲取。應當注意,可以將橢圓比例因數(ESF)限定為例如從.1到.9(例如,.5)以設置誤差裕度的大小。ESF越小,誤差裕度就越小,從而將裁剪更多的輸入資料樣本(即,將旁路等化處理),並節省更多的功率。 ESF越大,誤差裕度就越大,從而將減少輸入採樣的數目並節省更少的功率。請參閱下面的公式4的討論。
接下來,可以在篩選期間應用以下式3a-3e和任選地3f。如上所述,僅採用第一前游標抽頭(即PRE-CURSOR1),第一後游標抽頭(即POST-CURSOR1)和主游標抽頭(即MAINCURSOR)的值,所有其他前游標和後游標將被忽略。
公式3a,輸入通過裕度在橢圓之外:
(i):對於橢圓的下邊緣下方的MAINCURSOR,MAINCURSOR+裕度<橢圓的下邊緣。
(ii):對於橢圓的上邊緣上方的MAINCURSOR,MAINCURSOR-裕度>橢圓上的邊緣。
公式3b,PRE-CURSOR1或POST-CURSOR1的校正分量的最大值減小了輸出值,即與符號的相反極性(MAINCURSOR)*符號(MAINCURSOR係數)小於或等於到橢圓邊緣的距離Edge*增益/公共濾波器乘數(CommonFilterMultiplier),其中增益=(max(FFE_OUT)–min(FFE_OUT))/整個ADC範圍(公式3e),其中公共濾波器乘數(CommonFilterMultiplier)=根據要檢查的最佳橢圓尺寸的演算法調整比例因數FFE輸出(請參閱下面的可選公式3f)。
公式3c:abs(MAINCURSOR)* 2> abs(PRECURSOR1)。此公式是為了避免MAINCURSOR太小而PRE-CURSOR1很大的極端情況。
公式3d:abs(MAINCURSOR)* 4> abs(POST-CURSOR1)。此公式是為了避免MAINCURSOR太小而POST-CURSOR1很大的極端情況。
公式3e是針對公共濾波器乘數(CommonFilterMultipler)的示例性公式。但是,應該理解,提供該公式是出於說明的目的,並且可以在必要時進行調整以平衡功耗和保守性的競爭問題(例如,閾值誤碼率,尤其是最大可接受誤碼率)。在此示例性公式3e中:
[如果 符號(PRE-CURSOR1係數)不等於符號(MAINCURSOR係數){IF符號(PRE-CURSOR1係數)等於符號(POST-CURSOR1係數)那麼公共濾波器乘數(CommonFilterMultiplier)=0.125 *符號(PRE-CURSOR1係數)*abs(max(PRE-CURSOR1係數,POST-CURSOR1係數))否則公共濾波器乘數(CommonFilterMultiplier)= 0.125 * abs(PRE-CURSOR1係數)}否則 {符號(POST-CURSOR1係數)不等於符號(MAINCURSOR係數){如果符號(POST-CURSOR1係數)等於符號(PRE-CURSOR1係數)那麼公共濾波器乘數(CommonFilterMultiplier)= 0.125 *符號(POST-CURSOR1係數)* abs( max(POST-CURSOR1係數,PRE-CURSOR1係數))否則公共濾波器乘數(CommonFilterMultiplier) =0.125 * abs(POST-CURSOR1係數)}]。
如上所述,例如,可以將橢圓比例因數(ESF)限定為.1至.9(例如.5),以設置誤差裕度的大小。ESF越小,誤差裕度就越小,從而將裁剪更多的輸入資料樣本(即,將旁路等化處理),並節省更多的功率。ESF越大,誤差裕度越大,從而將減少輸入資料樣本的數目,並節省更少的功率。也就是說,減小ESF因數會減小裕度的大小,並使圖8A中的橢圓801a-801c的外邊緣更接近橢圓701a-701c(例如,通過比例因數減小Aup的值為使其更接近AP066)。由於裕度相對於資料橢圓的邊緣限定(例如Aup,Aun),因此這也會縮小裕度的外邊緣。反過來,這將增加裕度以外可用樣本的數目,從而提供更多節省功率的機會。
應當理解,取決於篩選公式1a-b、2、3a-f的準確性,設計可以選擇避免過多降低ESF,以確保所有需要校正的脈衝回應將接受基於DA的前饋等化處理。也就是說,設計必須在功率節省和準確性之間取得平衡。
應該理解的是,本文所使用的術語是為了描述所公開的結構和方法的目的,而不是限制性的。例如,如本文所使用的,單數形式「一」、「一個」和「該」也意圖包括複數形式,除非上下文另外明確指出。另外,如本文中所使用的,術語「包括」、「包含」,「含有」和/或「涵蓋」指定存在所陳述的特徵、整數、步驟、操作、元素和/或元件,但是不排除存在或一個或多個其他特徵、整數、步驟、操作、元素,元件和/或其組的添加。此外,如本文中所使用的,諸如「右」、「左」、「豎直」、「位準」、「頂部」、「底部」、「上部」、「下部」、「下方」、「下方」、「之下」、「之上」、「上方」、「平行」、「垂直」等術語旨在描述在圖紙(除非另有說明)中取向和示出的相對位置,以及諸如「接觸」、「直接接觸」、「鄰接」、「直接相鄰」,「緊鄰」等旨在表示至少一個元件物理接觸另一元件(沒有其他元件將所述元件分開)。術語「橫向地」在本文中用於描述元件的相對位置,並且更具體地,表示當這些元件被定向和示出時,該元件相對於另一元件的上方或下方定位在另一元件的側面。在圖紙中。例如,在橫向上與另一個元素相鄰的元素將在另一個元素旁邊,在橫向上緊鄰另一個元素的元素將直接在另一個元素旁邊,而橫向圍繞另一個元素的元素將是相鄰元素並與另一個元素的外側壁接壤。所附請求項中的所有裝置或步驟加上功能元件的相應結構、材料、作用和等同物旨在包括用於與具體要求保護的其他要求保護的元件組合地執行功能的任何結構、材料或作用。
為了說明的目的已經給出了對本發明的各種實施例的描述,但是這些描述並不旨在是窮舉性的或者限於所公開的實施例。在不脫離所描述的實施例的範圍和精神的情況下,許多修改和變化對於本領域普通技術人員將是顯而易見的。選擇本文使用的術語是為了最好地解釋實施例的原理,對市場上發現的技術的實際應用或技術上的改進,或者使本領域的其他普通技術人員能夠理解本文公開的實施例。
300:前饋等化器(FFE)
3011~301n:延遲元件
3021~302n:抽頭
3030~303n:乘法器
304:加法器
310:延遲線
400:前饋等化器(FFE)
401:輸入
402:重計時器
430:處理區塊
455:輸出資料值
460:附加邏輯
470:固定值暫存器
471:固定值數位字
490:篩選器
491:輸入
492:旁路標誌
500:前饋等化器(FFE)
501:輸入
502:重計時器
503:延遲邏輯區塊
511:第一位址生成器
512:第二位址生成器
522(1)~522(4):位址
523(1)~523(4):總和
525(1)~525(4):查找表
526(1)~526(4):集合
530:處理區塊
531:第一處理部分
532:第二處理部分
551:第一加法器
552:第二加法器
553:第三加法器
555:輸出資料值
556:第一偏移暫存器
557:第二偏移暫存器
560:附加邏輯
562:輸出
570:固定值暫存器
571:固定值數位字
590:篩選器
591:輸入
592:旁路標誌
通過以下參考附圖的詳細描述將更好地理解本發明,這些附圖不一定按比例繪製,並且其中:
圖1A是圖示了示例性的4級脈衝振幅調製(PAM-4)信號的信號位準的電壓圖;
圖1B是圖示了示例性PAM-4信號的眼圖;
圖1C是圖示了示例性降級的PAM-4信號的眼圖;
圖1D是圖示了示例性經校正的PAM-4信號的眼圖;
圖2A圖示了示例性傳輸脈衝;
圖2B圖示了由於符號干擾而導致的示例性傳輸脈衝損壞;
圖2C圖示了示例性經校正的傳輸脈衝;
圖3是圖示了示例性前饋等化器的示意圖;
圖4是圖示了基於功率優化的分散式算術(DA)的前饋等化器(FFE)的實施例的示意圖;
圖5是圖示了基於功率優化的分散式算術(DA)的前饋等化器(FFE)的特定實施例的示意圖;
圖6是圖示了基於功率優化的分散式算術(DA)的前饋等化方法的示意圖;
圖7A-7B圖示了在眼圖內的限定橢圓形狀;和
圖8A-8B圖示了在圖中的、包括誤差的裕度的擴展橢圓形狀。
無
602~616:步驟
Claims (20)
- 一種前饋等化器,包括: 一重計時器,以連續的單位間隔從類比對數位轉換器接收數位字,所述數位字表示一資料流,並且指示在一傳輸介質上的不同抽頭處的不同信號位準; 一篩選器,通過分析所述數位字中的所選擇的數位字來評估來自所述資料流的一資料樣本,並且基於所述評估的結果,將一旁路標誌設置為一第一位準或一第二位準;以及 一基於分散式算術的前饋等化處理區塊, 其中所述第一位準使得對所述資料樣本的基於分散式算術的前饋等化處理由所述前饋等化處理區塊執行,以及 其中所述第二位準使得由所述前饋等化處理區塊對所述資料樣本的所述基於分散式算術的前饋等化處理被旁路。
- 根據請求項1所述的前饋等化器, 其中所述評估包括應用一組公式來確定所述資料樣本相對於一4級脈衝振幅調製信號模式的限定橢圓形狀落在何處, 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀中的一個限定橢圓形狀內時,所述旁路標誌被設置為所述第一位準;以及 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀外時,所述旁路標誌被設置為所述第二位準。
- 根據請求項2所述的前饋等化器,其中每個限定橢圓形狀包括一裕度,並且其中所述裕度的大小為可調節以平衡功耗與一閾值誤碼率。
- 根據請求項1所述的前饋等化器, 其中所述不同信號位準與一主游標抽頭、多個前游標抽頭和多個後游標抽頭相對應,以及 其中所述數位字中的所述所選擇的數位字表示至少在所述主游標抽頭、與所述主游標抽頭相鄰的一第一前游標抽頭和與所述主游標抽頭相鄰的一第一後游標抽頭上的信號位準。
- 根據請求項1所述的前饋等化器,還包括:在所述前饋等化處理區塊下游的附加邏輯;以及一固定值暫存器,其於所述旁路標誌處於該第二位準時將一固定值數位字插入到所述附加邏輯中,其中所述固定值數位字與一預定可接受的4級脈衝振幅調製(PAM-4)信號位準相對應。
- 根據請求項1所述的前饋等化器, 其中所述前饋等化處理區塊的定時是由具有一時鐘轉變跳過功能的一時鐘電路所控制,以及 其中,當所述旁路標誌處於該第二位準時,所述時鐘轉變跳過功能被觸發,並且來自所述前饋等化處理區塊的一輸出資料值被保持恆定。
- 一種前饋等化器,包括: 一基於分散式算術的前饋等化處理模組,包括: 一第一處理部分,包括一第一位址生成器;和 一第二處理部分,包括一第二位址生成器; 一重計時器,以連續的單位間隔從類比對數位轉換器接收數位字,所述數位字表示一資料流,並且指示在一傳輸介質上不同抽頭處的不同信號位準, 其中所述重計時器保持所述數位字直到接收到第一次的八個數位字為止,並且然後將所述第一次的八個數位字輸出到所述第一位址生成器,以及 其中所述重計時器再次保持所述數位字直到接收到下一次的八個數位字為止,並且然後將所述下一次的八個數位字輸出到所述第二位址生成器;和 一篩選器,通過分析所述第一次的八個數位字中的所選擇的數位字來評估來自所述資料流的一資料樣本,並且基於所述評估的結果,將一旁路標誌設置為一第一位準或一第二位準, 其中所述第一位準使得對所述資料樣本的基於分散式算術的前饋等化處理由所述第一處理部分和所述第二處理部分組合地執行,以及 其中所述第二位準使得對所述資料樣本的所述基於分散式算術的前饋等化處理被旁路。
- 根據請求項7所述的前饋等化器, 其中所述評估包括應用一組公式來確定所述資料樣本相對於一4級脈衝振幅調製信號模式的限定橢圓形狀落在何處, 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀中的一個限定橢圓形狀內時,所述旁路標誌被設置為所述第一位準;以及 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀外時,所述旁路標誌被設置為所述第二位準。
- 根據請求項8所述的前饋等化器,其中所述限定橢圓形狀包括一裕度,並且其中所述裕度的大小為可調節以平衡功耗與一閾值誤碼率。
- 根據請求項7所述的前饋等化器, 其中所述不同信號位準與一主游標抽頭、多個前游標抽頭和多個後游標抽頭相對應,以及 其中所述數位字中的所述所選擇的數位字表示至少在所述主游標抽頭、與所述主游標抽頭相鄰的一第一前游標抽頭和與所述主游標抽頭相鄰的一第一後游標抽頭上的信號位準。
- 根據請求項7所述的前饋等化器, 其中所述第一位址生成器接收所述第一次的八個數位字,使用所述第一次的八個數位字中的第一次的四個數位字生成一第一位址,並使用所述第一次的八個數位字中的第二次的四個數位字生成一第二位址, 其中所述第一處理部分還包括: 一第一分散式算術查找表,存儲一分散式算術查找表的一第一部分乘積計算總和之第一可能輸出; 一第一存取邏輯區塊,可操作地連接到所述第一分散式算術查找表並且接收所述旁路標誌和所述第一位址; 一第二分散式算術查找表,存儲一第二部分乘積計算總和之第二可能輸出;和 一第二存取邏輯區塊,可操作地連接到所述第二分散式算術查找表並接收所述旁路標誌和所述第二位址, 其中所述第二位址生成器接收接所述下一次的八個數位字,使用所述下一次的八個數位字中的第一次的四個數位字生成一第三位址,並且使用所述下一次的八個數位字中的第二次的四個數位字生成一第四位址, 其中所述第二處理部分包括: 一第三分散式算術查找表,存儲一第三部分乘積計算總和之第三可能輸出; 一第三存取邏輯區塊,可操作地連接到所述第三分散式算術查找表並且接收所述旁路標誌和所述第三位址; 一第四分散式算術查找表,存儲一第四部分乘積計算總和之第四可能輸出;和 一第四存取邏輯區塊,可操作地連接到所述第四分散式算術查找表並接收所述旁路標誌和所述第四位址;和 一第二位址生成器,接收所述下一次的八個數位字, 其中接收所述旁路標誌和來自一位址生成器的一位址的每個存取邏輯區塊僅於所述旁路標誌處於所述第一位準時,從一查找表獲取並輸出一部分乘積值總和,並且當所述旁路標誌處於所述第二位準時中止對所述查找表的存取。
- 根據請求項11所述的前饋等化器, 其中所有的分散式算術查找表均為偏移二進位格式, 其中所述第一處理部分還包括:一第一偏移暫存器;以及一第一加法器,其中當所述旁路標誌處於所述第一位準時,所述第一加法器計算從所述第一偏移暫存器獲取的一第一偏移值與從所述第一分散式算術查找表和所述第二分散式算術查找表獲取的部分乘積值的全部總和的總和,以及 其中,所述第二處理部分還包括:一第二偏移暫存器;以及一第二加法器,其中當所述旁路標誌處於所述第二位準時,所述第二加法器計算從所述第二偏移暫存器獲取的一第二偏移值與從所述第三分散式算術查找表和所述第四分散式算術查找表獲取的部分乘積值的全部總和的總和,以及 其中所述前饋等化處理區塊還包括一第三加法器,所述第三加法器計算來自所述第一加法器和所述第二加法器的加數的總和。
- 根據請求項7所述的前饋等化器,還包括:附加邏輯,在所述前饋等化處理區塊下游;以及一固定值暫存器,當所述旁路標誌處於所述第二位準時,所述固定值暫存器將一固定值數位字插入到所述附加邏輯中,其中所述固定值數位字與一預定可接受的4級脈衝振幅調製(PAM-4)信號位準相對應。
- 根據請求項7所述的前饋等化器, 其中所述前饋等化處理區塊的定時是由具有一時鐘轉變跳過功能的一時鐘電路所控制,以及 其中,當所述旁路標誌處於所述第二位準時,所述時鐘轉變跳過功能被觸發,並且來自所述前饋等化處理區塊的一輸出資料值被保持恆定。
- 一種前饋等化方法,包括: 從類比對數位轉換器接收數位字,所述數位字表示一資料流,並且指示在一傳輸介質上不同抽頭處的不同信號位準; 通過分析所述數位字中的所選擇的數位字來評估來自所述資料流的一資料樣本; 基於所述評估的結果,將一旁路標誌設置為一第一位準或一第二位準; 當所述旁路標誌處於所述第一位準時,使用一基於分散式的前饋等化處理區塊來執行對所述資料樣本的基於分散式算術的前饋等化處理;和 當所述旁路標誌處於所述第二位準時,旁路對所述資料樣本的所述基於分散式算術的前饋等化處理的執行。
- 根據請求項15所述的方法, 其中所述評估包括應用一組公式來確定所述資料樣本相對於一4級脈衝振幅調製信號模式的限定橢圓形狀落在何處, 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀中的一個限定橢圓形狀內時,所述旁路標誌被設置為所述第一位準;以及 其中當所述評估的所述結果指示所述資料樣本落在所述限定橢圓形狀外時,所述旁路標誌被設置為所述第二位準。
- 根據請求項16所述的方法,其中每個限定橢圓形狀包括一裕度,並且其中所述方法包括選擇性地調節所述裕度的大小以平衡功耗與一閾值誤碼率。
- 根據請求項15所述的方法, 其中所述不同信號位準與一主游標抽頭、多個前游標抽頭和多個後游標抽頭相對應,以及 其中所述數位字中的所述所選擇的數位字表示至少在所述主游標抽頭、與所述主游標抽頭相鄰的一第一前游標抽頭和與所述主游標抽頭相鄰的一第一後游標抽頭上的信號位準。
- 根據請求項15所述方法,還包括:當所述旁路標誌處於所述第二位準時,將一固定值數位字插入到在所述前饋等化處理區塊下游的附加邏輯中,其中所述固定值數位字與一預定可接受的4級脈衝振幅調製(PAM-4)信號位準相對應。
- 根據請求項15所述的方法,還包括:當所述旁路標誌處於所述第二位準時,將來自所述前饋等化處理區塊的一輸出資料值保持恆定,並且觸發一時鐘電路的時鐘轉變跳過功能,所述時鐘電路控制所述前饋等化處理區塊的定時。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/266,707 | 2019-02-04 | ||
US16/266,707 US10447510B1 (en) | 2019-02-04 | 2019-02-04 | On-demand feed forward equalizer with distributed arithmetic architecture and method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202105973A true TW202105973A (zh) | 2021-02-01 |
TWI813853B TWI813853B (zh) | 2023-09-01 |
Family
ID=68165159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109102720A TWI813853B (zh) | 2019-02-04 | 2020-01-30 | 具有分散式算術架構的按需前饋等化器和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10447510B1 (zh) |
CN (1) | CN111526104B (zh) |
TW (1) | TWI813853B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109479135B (zh) * | 2016-08-10 | 2021-10-15 | 松下电器(美国)知识产权公司 | 编码装置、解码装置、编码方法及解码方法 |
US10892920B2 (en) * | 2017-08-07 | 2021-01-12 | Rambus Inc. | Receiver/transmitter co-calibration of voltage levels in pulse amplitude modulation links |
CN113141216B (zh) * | 2020-01-20 | 2022-11-15 | 上海诺基亚贝尔股份有限公司 | 信号处理方法、设备、装置和计算机可读存储介质 |
US11153129B1 (en) * | 2020-06-01 | 2021-10-19 | International Business Machines Corporation | Feedforward equalizer with programmable roaming taps |
CN115550116B (zh) * | 2022-11-30 | 2023-03-24 | 高澈科技(上海)有限公司 | 一种发送端及接收端的前馈均衡器抽头系数联合优化系统 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6266379B1 (en) | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
US7107301B2 (en) | 2002-03-11 | 2006-09-12 | International Business Machines Corporation | Method and apparatus for reducing latency in a digital signal processing device |
US20050201457A1 (en) | 2004-03-10 | 2005-09-15 | Allred Daniel J. | Distributed arithmetic adaptive filter and method |
US8831074B2 (en) | 2005-10-03 | 2014-09-09 | Clariphy Communications, Inc. | High-speed receiver architecture |
US8743940B1 (en) * | 2010-01-07 | 2014-06-03 | Marvell International Ltd. | Method and apparatus for adaptively determining settings of a transmit equalizer |
JP5720172B2 (ja) * | 2010-10-20 | 2015-05-20 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
US8787439B2 (en) * | 2012-03-13 | 2014-07-22 | Lsi Corporation | Decision feedforward equalization |
US9036689B2 (en) * | 2012-03-29 | 2015-05-19 | Terasquare Co., Ltd. | Variable-precision distributed arithmetic multi-input multi-output equalizer for power-and-area-efficient optical dual-polarization quadrature phase-shift-keying system |
US8891607B2 (en) * | 2012-09-06 | 2014-11-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Feed forward equalizer tap weight adaptation based on channel estimation |
US8874059B2 (en) * | 2013-03-13 | 2014-10-28 | Qualcomm, Incorporated | Reducing power consumption on a receiver |
US9654327B2 (en) * | 2015-05-27 | 2017-05-16 | Xilinx, Inc. | Channel adaptive ADC-based receiver |
CN110447146A (zh) * | 2016-12-21 | 2019-11-12 | 英特尔公司 | 无线通信技术、装置和方法 |
-
2019
- 2019-02-04 US US16/266,707 patent/US10447510B1/en active Active
-
2020
- 2020-01-30 TW TW109102720A patent/TWI813853B/zh active
- 2020-02-04 CN CN202010079964.5A patent/CN111526104B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111526104B (zh) | 2024-03-12 |
TWI813853B (zh) | 2023-09-01 |
US10447510B1 (en) | 2019-10-15 |
CN111526104A (zh) | 2020-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW202105973A (zh) | 具有分散式算術架構的按需前饋等化器和方法 | |
US8391350B2 (en) | Adaptation circuitry and methods for decision feedback equalizers | |
US8229020B2 (en) | Integrated equalization and CDR adaptation engine with single error monitor circuit | |
CN206313811U (zh) | 用于使均衡电路能够自适应的电路 | |
JP3357956B2 (ja) | 判定帰還形等化器 | |
CN110858824B (zh) | 用于时钟恢复的基于预补偿器的量化 | |
JPH05183456A (ja) | 制御信号発生装置 | |
JPH05226975A (ja) | 複素適応イコライザーにおける係数を変更するための方法及び装置 | |
US20150319017A1 (en) | Apparatus having programmable taps and method of using the same | |
US20230119007A1 (en) | Multi-Stage Equalizer for Inter-Symbol Interference Cancellation | |
US8737491B1 (en) | Analog-to-digital converter based decision feedback equalization | |
US8737490B1 (en) | Analog-to-digital converter based decision feedback equalization | |
US11196592B1 (en) | Equalizer with perturbation effect based adaptation | |
JPH04271508A (ja) | 自動等化器 | |
CN204206212U (zh) | 自适应均衡参数调整、传输性能测试的电路 | |
JP2001251222A (ja) | マルチチャネル受信ノードの等化 | |
CN101567862B (zh) | 用于通信接收器中的均衡系统与执行均衡的方法 | |
US20150117510A1 (en) | Rate-adaptive equalizer that automatically initializes itself based on detected channel conditions, and a method | |
TWI543548B (zh) | 應用於互連系統的方法與相關處理模組 | |
US9923738B1 (en) | Backchannel transmission adaptation | |
CN106534011B (zh) | 接收器与相关控制方法 | |
KR20020015482A (ko) | Dfe 구조를 갖는 등화기 | |
JP2002515702A (ja) | データ処理装置 | |
JP2545614B2 (ja) | 自動等化器のタップ係数保護方式 | |
US11936505B2 (en) | Decision feedback equalization with efficient burst error correction |