JP2001251222A - マルチチャネル受信ノードの等化 - Google Patents
マルチチャネル受信ノードの等化Info
- Publication number
- JP2001251222A JP2001251222A JP2000394275A JP2000394275A JP2001251222A JP 2001251222 A JP2001251222 A JP 2001251222A JP 2000394275 A JP2000394275 A JP 2000394275A JP 2000394275 A JP2000394275 A JP 2000394275A JP 2001251222 A JP2001251222 A JP 2001251222A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- equalization
- input signal
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
- H04L2025/03363—Multilevel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】 マルチチャネルリンクで受信される複数の入
力信号を等化するための等化の方法および装置を提供す
ること。 【解決手段】 マルチチャネルリンクで受信される複数
の入力信号を等化するための等化の方法および装置は、
共用の等化リソースを活用して、専用タップ係数を生成
し、それを信号に適用し、信号の品質の測定された劣化
の際に、専用タップ係数を更新する。等化の方法および
装置は、比較的低いオーバーヘッドで許容可能なビット
誤り率を達成する。
力信号を等化するための等化の方法および装置を提供す
ること。 【解決手段】 マルチチャネルリンクで受信される複数
の入力信号を等化するための等化の方法および装置は、
共用の等化リソースを活用して、専用タップ係数を生成
し、それを信号に適用し、信号の品質の測定された劣化
の際に、専用タップ係数を更新する。等化の方法および
装置は、比較的低いオーバーヘッドで許容可能なビット
誤り率を達成する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ信号の品質
を改善するための装置、より詳細には、リンクを介した
伝送の際に歪んだデータ信号の品質を改善するための装
置に関する。
を改善するための装置、より詳細には、リンクを介した
伝送の際に歪んだデータ信号の品質を改善するための装
置に関する。
【０００２】
【従来の技術】データ通信ネットワークでは、ネットワ
ークノードが、カテゴリ５ケーブルなどのリンクを介し
てアナログ信号を伝送することで通信を行う。受信ノー
ドは、アナログ信号からディジタルデータビットを回復
する役割を担当している。歪みがリンクを介した伝送の
際に挿入するため、回復を行うノードは、通常データの
回復を試みる前に、信号の品質を改善しなければならな
い。信号品質は、典型的には等化として知られているプ
ロセスを通して改善され、これは、一般にリンク上で挿
入した歪みを補正し、本来の波形により近い信号に整形
し直すものである。適切な等化を行わない場合、歪みに
より、伝送されたデータの回復が全く不可能になるか、
または許容不可能な程度の高率なビットエラーを伴うデ
ータしか回復されないかのいずれかの可能性がある。
ークノードが、カテゴリ５ケーブルなどのリンクを介し
てアナログ信号を伝送することで通信を行う。受信ノー
ドは、アナログ信号からディジタルデータビットを回復
する役割を担当している。歪みがリンクを介した伝送の
際に挿入するため、回復を行うノードは、通常データの
回復を試みる前に、信号の品質を改善しなければならな
い。信号品質は、典型的には等化として知られているプ
ロセスを通して改善され、これは、一般にリンク上で挿
入した歪みを補正し、本来の波形により近い信号に整形
し直すものである。適切な等化を行わない場合、歪みに
より、伝送されたデータの回復が全く不可能になるか、
または許容不可能な程度の高率なビットエラーを伴うデ
ータしか回復されないかのいずれかの可能性がある。
【０００３】等化には、技術的な挑戦がある。それは、
歪みの性質および程度がネットワークごとに、またリン
クごとに変動するためである。歪みの性質は、チャネル
の長さ、伝送周波数、インピーダンス不整合、電磁干
渉、ならびに一般的程度は低いがコネクタおよび結合変
成器での障害、製造でのばらつき、温度などの環境要因
などの多数の要因の影響を受ける可能性がある。その他
の問題は、所与のチャネルの長さに対する信号の減衰が
周波数に左右されることなど、何らかの歪みを引き起こ
す変動要素が他の要素に依存することから生じる可能性
がある。
歪みの性質および程度がネットワークごとに、またリン
クごとに変動するためである。歪みの性質は、チャネル
の長さ、伝送周波数、インピーダンス不整合、電磁干
渉、ならびに一般的程度は低いがコネクタおよび結合変
成器での障害、製造でのばらつき、温度などの環境要因
などの多数の要因の影響を受ける可能性がある。その他
の問題は、所与のチャネルの長さに対する信号の減衰が
周波数に左右されることなど、何らかの歪みを引き起こ
す変動要素が他の要素に依存することから生じる可能性
がある。
【０００４】実際のリンク上で歪みを引き起こす、しば
しば複雑で混ざり合った要因のために、適応した等化
が、一般にそのような歪みなどを補正するために、静的
等化よりも支持されてきた。静的等化は、定められた補
正応答すなわち「タップ（ｔａｐ）」を、信号に適用す
る。したがって、静的等化は、予測不可能であり経時変
化する歪みに対する補正には、あまり適合しない。一
方、従来の適応等化は、動的補正応答を信号に適用し、
この応答は、信号の継続的なサンプリングにもとづきリ
アルタイムで更新され、したがって予測不可能であり時
間依存の歪みの補正をより良く行うことが可能である。
結果として、信号品質は良くなり、ビットエラーは減少
する。
しば複雑で混ざり合った要因のために、適応した等化
が、一般にそのような歪みなどを補正するために、静的
等化よりも支持されてきた。静的等化は、定められた補
正応答すなわち「タップ（ｔａｐ）」を、信号に適用す
る。したがって、静的等化は、予測不可能であり経時変
化する歪みに対する補正には、あまり適合しない。一
方、従来の適応等化は、動的補正応答を信号に適用し、
この応答は、信号の継続的なサンプリングにもとづきリ
アルタイムで更新され、したがって予測不可能であり時
間依存の歪みの補正をより良く行うことが可能である。
結果として、信号品質は良くなり、ビットエラーは減少
する。
【０００５】しかし、従来の適応等化には、欠点がない
わけではない。従来の適応等化は、一般的に、かなりの
オーバーヘッド、すなわち多大なゲートカウントを必要
とし、言い換えれば、チップの費用が高額になるのであ
る。歪みが比較的予測可能で、時間での変動がゆっくり
しているリンクでは、そのような適応等化は、したがっ
て、「オーバーキル」（overkill）である可能性があ
る。例えば、カテゴリ５ケーブルを介するマルチチャネ
ルギガビットイーサネット（登録商標）リンクに挿入す
る歪みは、主に、チャネル内の反射およびチャネル間の
クロストークを生み出すインピーダンス不整合から生じ
ており、あまり急には変動しないことが分かっている。
そのようなマルチチャネルリンクに対しては、共用の等
化リソースを活用して複数の信号の品質を改善し必要な
場合（すなわちリアルタイムではない）にのみそのよう
な信号に適用される補正応答を更新する新規な等化を実
施する受信ノードは、従来の適応等化で必要とされるは
ずのものよりも、はるかに少ないオーバーヘッドで許容
可能なビット誤り率を成し遂げることができる。
わけではない。従来の適応等化は、一般的に、かなりの
オーバーヘッド、すなわち多大なゲートカウントを必要
とし、言い換えれば、チップの費用が高額になるのであ
る。歪みが比較的予測可能で、時間での変動がゆっくり
しているリンクでは、そのような適応等化は、したがっ
て、「オーバーキル」（overkill）である可能性があ
る。例えば、カテゴリ５ケーブルを介するマルチチャネ
ルギガビットイーサネット（登録商標）リンクに挿入す
る歪みは、主に、チャネル内の反射およびチャネル間の
クロストークを生み出すインピーダンス不整合から生じ
ており、あまり急には変動しないことが分かっている。
そのようなマルチチャネルリンクに対しては、共用の等
化リソースを活用して複数の信号の品質を改善し必要な
場合（すなわちリアルタイムではない）にのみそのよう
な信号に適用される補正応答を更新する新規な等化を実
施する受信ノードは、従来の適応等化で必要とされるは
ずのものよりも、はるかに少ないオーバーヘッドで許容
可能なビット誤り率を成し遂げることができる。
【０００６】
【発明が解決しようとする課題】基本的な特徴におい
て、本発明は、新規な等化装置および方法を提供し、そ
の結果マルチチャネルリンクを介して受信される信号の
品質を改善する。本方法は、リンクを介して受信される
複数の入力信号に対して専用のタップ係数を生成する
が、その方法には入力信号をサンプリングし共用タップ
係数アルゴリズムにそのサンプルを適用することが含ま
れ、このタップ係数は出力信号を生成するために入力信
号に専用に適用され、タップ係数が適用される入力信号
に対応する出力信号の品質の劣化に基づいて更新され
る。出力信号の品質の劣化は、出力信号のビット誤り率
を所定の閾値と比較することで測定される。
て、本発明は、新規な等化装置および方法を提供し、そ
の結果マルチチャネルリンクを介して受信される信号の
品質を改善する。本方法は、リンクを介して受信される
複数の入力信号に対して専用のタップ係数を生成する
が、その方法には入力信号をサンプリングし共用タップ
係数アルゴリズムにそのサンプルを適用することが含ま
れ、このタップ係数は出力信号を生成するために入力信
号に専用に適用され、タップ係数が適用される入力信号
に対応する出力信号の品質の劣化に基づいて更新され
る。出力信号の品質の劣化は、出力信号のビット誤り率
を所定の閾値と比較することで測定される。
【０００７】
【課題を解決するための手段】本装置には、複数の入力
信号間で共用され、各入力信号ごとに専用のタップ係数
を生成するように構成された等化コントローラが含ま
れ、さらにその等化コントローラには、第１の段階の入
力信号をサンプリングし、タップ係数アルゴリズムへの
入力としてこの第１のサンプルを適用し、入力信号に対
する専用タップ係数を更新するように構成され、パフォ
ーマンスモニタにより受信されるフィードバックに応じ
て第２の段階の入力信号をサンプリングし、タップ係数
アルゴリズムへの入力として第２のサンプルを適用する
ことが含まれる。
信号間で共用され、各入力信号ごとに専用のタップ係数
を生成するように構成された等化コントローラが含ま
れ、さらにその等化コントローラには、第１の段階の入
力信号をサンプリングし、タップ係数アルゴリズムへの
入力としてこの第１のサンプルを適用し、入力信号に対
する専用タップ係数を更新するように構成され、パフォ
ーマンスモニタにより受信されるフィードバックに応じ
て第２の段階の入力信号をサンプリングし、タップ係数
アルゴリズムへの入力として第２のサンプルを適用する
ことが含まれる。
【０００８】本装置には、さらに各入力信号専用であ
り、出力信号を生成するように構成された信号フィルタ
が含まれ、さらにその信号フィルタには、入力信号を受
信しその入力信号を複数の乗算関数への第１の入力とし
て適用し、その各乗算関数は等化コントローラから受信
した専用係数セットの中の異なる専用係数を第２の入力
として有して複数の積を生成し、その複数の積を積算関
数に適用することが含まれる。
り、出力信号を生成するように構成された信号フィルタ
が含まれ、さらにその信号フィルタには、入力信号を受
信しその入力信号を複数の乗算関数への第１の入力とし
て適用し、その各乗算関数は等化コントローラから受信
した専用係数セットの中の異なる専用係数を第２の入力
として有して複数の積を生成し、その複数の積を積算関
数に適用することが含まれる。
【０００９】本装置には、さらに各出力信号専用であ
り、フィードバックを等化コントローラに適用するよう
に構成されたパフォーマンスモニタが含まれ、さらにそ
のパフォーマンスモニタには、出力信号のビット誤り率
を所定の閾値と比較し、所定の閾値を超える出力信号に
対してフィードバック信号を生成することが含まれる。
り、フィードバックを等化コントローラに適用するよう
に構成されたパフォーマンスモニタが含まれ、さらにそ
のパフォーマンスモニタには、出力信号のビット誤り率
を所定の閾値と比較し、所定の閾値を超える出力信号に
対してフィードバック信号を生成することが含まれる。
【００１０】本発明のこれらおよび他の態様は、添付図
面に関連して行う、以下の詳細な説明を参照すること
で、理解することができる。
面に関連して行う、以下の詳細な説明を参照すること
で、理解することができる。
【００１１】
【発明の実施の形態】次に図面を、まず最初に図１を見
ると、データ通信ネットワークの送信ノード１１０およ
び受信ノード１２０が、カテゴリ５ケーブルなどの、リ
ンク１３０によって、相互に接続されている。送信ノー
ド１１０は、受信ノード１２０と、ギガビットイーサネ
ットなどのデータ通信プロトコルでリンク１３０を介す
るチャネル化されたデータ信号を伝送することで、通信
している。ノード１１０、１２０は、スイッチ、ブリッ
ジ、ハブ、リピータ、サーバ、ワークステーション、ま
たはパーソナルコンピュータ、あるいはその組合せなど
の、ネットワークエレメントである。受信ノード１２０
は、入力信号１４１〜１４４を受信し、入力信号１４１
〜１４４を等化ロジック１５０で等化し、出力信号１６
１〜１６４を送信する。ノード１１０、１２０が双方向
通信を行うことができるように、送信ノード１１０は受
信ノード機能を含んでいることができ、受信ノード１２
０も送信ノード機能を含んでいることができることが理
解できよう。
ると、データ通信ネットワークの送信ノード１１０およ
び受信ノード１２０が、カテゴリ５ケーブルなどの、リ
ンク１３０によって、相互に接続されている。送信ノー
ド１１０は、受信ノード１２０と、ギガビットイーサネ
ットなどのデータ通信プロトコルでリンク１３０を介す
るチャネル化されたデータ信号を伝送することで、通信
している。ノード１１０、１２０は、スイッチ、ブリッ
ジ、ハブ、リピータ、サーバ、ワークステーション、ま
たはパーソナルコンピュータ、あるいはその組合せなど
の、ネットワークエレメントである。受信ノード１２０
は、入力信号１４１〜１４４を受信し、入力信号１４１
〜１４４を等化ロジック１５０で等化し、出力信号１６
１〜１６４を送信する。ノード１１０、１２０が双方向
通信を行うことができるように、送信ノード１１０は受
信ノード機能を含んでいることができ、受信ノード１２
０も送信ノード機能を含んでいることができることが理
解できよう。
【００１２】本発明は、主に受信ノード１２０、より詳
細には等化ロジック１５０での新規な等化機能に関し、
入力信号１４１〜１４４の品質を改善するものである。
図２を参照すると、等化の非常に一般化した数学的な表
現を、信号ｘ（ｔ）２１０に関連して示している。送信
ノード１１０の信号ｘ（ｔ）２１０は、リンク１３０で
送信され、信号Ｘ（ｔ）２１０は、チャネルインパルス
応答ｈ（ｔ）２２０を受けて、歪み信号ｘ’（ｔ）２３
０となる。歪み信号ｘ’（ｔ）２３０は、受信ノード１
２０で受信され、歪み信号ｘ’（ｔ）２３０は、補正イ
ンパルス応答近似ｈ−１（ｔ）２４０を受けて、等化信
号ｘ’’（ｔ）２５０となり、この信号は信号Ｘ（ｔ）
２１０に近似している。
細には等化ロジック１５０での新規な等化機能に関し、
入力信号１４１〜１４４の品質を改善するものである。
図２を参照すると、等化の非常に一般化した数学的な表
現を、信号ｘ（ｔ）２１０に関連して示している。送信
ノード１１０の信号ｘ（ｔ）２１０は、リンク１３０で
送信され、信号Ｘ（ｔ）２１０は、チャネルインパルス
応答ｈ（ｔ）２２０を受けて、歪み信号ｘ’（ｔ）２３
０となる。歪み信号ｘ’（ｔ）２３０は、受信ノード１
２０で受信され、歪み信号ｘ’（ｔ）２３０は、補正イ
ンパルス応答近似ｈ−１（ｔ）２４０を受けて、等化信
号ｘ’’（ｔ）２５０となり、この信号は信号Ｘ（ｔ）
２１０に近似している。
【００１３】次に図３を参照すると、等化ロジック１５
０を、好ましい一実施形態で示している。ロジック１５
０は、入力信号１４１〜１４４を入力３０１〜３０４で
受信し、出力信号１６１〜１６４を出力３１１〜３１４
で送信する。ロジック１５０には、アナログ−ディジタ
ルコンバータ３２１〜３２４が含まれている。コンバー
タ３２１〜３２４は、簡単な固定エレメントで、入力信
号１４１〜１４４をアナログからディジタルフォーマッ
トへ変換する。４つのコンバータ３２１〜３２４が示さ
れているが、変換する４つの入力信号１４１〜１４４に
は、ギガビットイーサネット信号が含まれ、各入力信号
は、データをリンク１３０を介して、毎秒２５０メガビ
ット（Ｍｂｐｓ）のビットレートで送信している。しか
しながら、入力信号およびコンバータの数は、ネットワ
ーク要件で変動することになる。入力信号１４１〜１４
４は、等化コントローラ３３０および信号フィルタ３４
１〜３４４に伝送される。信号フィルタ３４１〜３４４
は入力信号１４１〜１４４を訂正し、等化コントローラ
３３０から供給される係数とともに出力信号１６１〜１
６４を生成する。出力信号１６１〜１６４は、量子化器
３５１〜３５４に適用され、出力信号１６１〜１６４は
「強制的に」例えば、１および０のバイナリ表示のデー
タビットにされ、さらに出力信号１６１〜１６４は、出
力３１１〜３１４を介したロジック１５０からの送信の
前に、パフォーマンスモニタ３６１〜３６４に送られ
る。
０を、好ましい一実施形態で示している。ロジック１５
０は、入力信号１４１〜１４４を入力３０１〜３０４で
受信し、出力信号１６１〜１６４を出力３１１〜３１４
で送信する。ロジック１５０には、アナログ−ディジタ
ルコンバータ３２１〜３２４が含まれている。コンバー
タ３２１〜３２４は、簡単な固定エレメントで、入力信
号１４１〜１４４をアナログからディジタルフォーマッ
トへ変換する。４つのコンバータ３２１〜３２４が示さ
れているが、変換する４つの入力信号１４１〜１４４に
は、ギガビットイーサネット信号が含まれ、各入力信号
は、データをリンク１３０を介して、毎秒２５０メガビ
ット（Ｍｂｐｓ）のビットレートで送信している。しか
しながら、入力信号およびコンバータの数は、ネットワ
ーク要件で変動することになる。入力信号１４１〜１４
４は、等化コントローラ３３０および信号フィルタ３４
１〜３４４に伝送される。信号フィルタ３４１〜３４４
は入力信号１４１〜１４４を訂正し、等化コントローラ
３３０から供給される係数とともに出力信号１６１〜１
６４を生成する。出力信号１６１〜１６４は、量子化器
３５１〜３５４に適用され、出力信号１６１〜１６４は
「強制的に」例えば、１および０のバイナリ表示のデー
タビットにされ、さらに出力信号１６１〜１６４は、出
力３１１〜３１４を介したロジック１５０からの送信の
前に、パフォーマンスモニタ３６１〜３６４に送られ
る。
【００１４】図４を参照すると、等化コントローラ３３
０をより詳細に示している。等化コントローラ３３０
は、入力信号１４１〜１４４間で共用され、信号フィル
タ３４１〜３４４において適用する係数を生成する。等
化コントローラ３３０には、マルチプレクサ４１０、フ
ローコントローラ４２０、メモリ４３０、係数計算器４
４０が含まれている。マルチプレクサ４１０は、４つを
１つにする（フォートゥワン）マルチプレクサで、入力
信号１４１〜１４４を個別にサンプリングし、そのサン
プルをメモリ４３０に放出する。入力信号１４１〜１４
４は、リンク始動時およびその後は、対応する出力信号
１６１〜１６４の品質の劣化に応じてサンプリングされ
ることが好ましい。フローコントローラ４２０は、等化
コントローラ３３０の中のフローを制御する。その制御
には入力信号１４１〜１４４を選択しマルチプレクサ４
１０を介してサンプリングすること、メモリ４３０にサ
ンプルを格納すること、サンプルを係数計算器４４０に
適用すること、係数計算器４４０で計算された係数を信
号フィルタ３４１〜３４４に適用することが含まれる。
係数計算器４４０は共用エレメントで、メモリ４３０に
格納されている入力信号１４１〜１４４のサンプルを、
個別に同じタップ係数アルゴリズムに当てはめることに
よって、入力信号１４１〜１４４に対する専用係数を計
算する。タップ係数アルゴリズムは、良く知られている
ＬＭＳ（最小平均二乗）アルゴリズムを実施し、入力信
号１４１〜１４４に対する専用のタップ係数を計算する
ことが好ましい。参考文献としては、Ｈａｙｋｉｎ著、
Ａｄａｐｔｉｖｅ ＦｉｌｔｅｒＴｈｅｏｒｙ（適応フ
ィルタ理論）（１９９５）、ＷｉｄｒｏｗおよびＳｔｅ
ａｒｎｓ著、Ａｄａｐｔｉｖｅ Ｓｉｇｎａｌ Ｐｒｏ
ｃｅｓｓｉｎｇ（適応信号処理）（１９８５）を参照さ
れたい。しかしながら、他のタップ係数アルゴリズムも
採用することができる。タップ係数は、係数が入力信号
１４１〜１４４の特定の信号から取られたサンプルに基
づいて生成され入力信号１４１〜１４４の特定の信号を
入力として受信する信号フィルタ３４１〜３４４の特定
のフィルタに適用される点で「専用」である。したがっ
て、例えば、入力信号１４１のサンプリングから生成さ
れる係数が信号フィルタ３４１に適用され、入力信号１
４２のサンプリングから生成される係数は信号フィルタ
３４２に適用されるなどである。Ｎ個のタップ係数が、
各入力信号ごとに生成されることが好ましい。本発明の
所与の実施形態でのＮの値は、望ましい入力信号のサン
プリングの長さに関連して一般に変動することになる。
例として、カテゴリ５ケーブルを介して伝送されるギガ
ビットイーサネット信号の場合、Ｎは５１２であっても
よい。メモリ４３０は、ランダムアクセスメモリ（ＲＡ
Ｍ）に実現され、異なる入力信号１４１〜１４４からの
サンプルは、メモリ４３０の中の異なる場所に格納され
ることが好ましい。
０をより詳細に示している。等化コントローラ３３０
は、入力信号１４１〜１４４間で共用され、信号フィル
タ３４１〜３４４において適用する係数を生成する。等
化コントローラ３３０には、マルチプレクサ４１０、フ
ローコントローラ４２０、メモリ４３０、係数計算器４
４０が含まれている。マルチプレクサ４１０は、４つを
１つにする（フォートゥワン）マルチプレクサで、入力
信号１４１〜１４４を個別にサンプリングし、そのサン
プルをメモリ４３０に放出する。入力信号１４１〜１４
４は、リンク始動時およびその後は、対応する出力信号
１６１〜１６４の品質の劣化に応じてサンプリングされ
ることが好ましい。フローコントローラ４２０は、等化
コントローラ３３０の中のフローを制御する。その制御
には入力信号１４１〜１４４を選択しマルチプレクサ４
１０を介してサンプリングすること、メモリ４３０にサ
ンプルを格納すること、サンプルを係数計算器４４０に
適用すること、係数計算器４４０で計算された係数を信
号フィルタ３４１〜３４４に適用することが含まれる。
係数計算器４４０は共用エレメントで、メモリ４３０に
格納されている入力信号１４１〜１４４のサンプルを、
個別に同じタップ係数アルゴリズムに当てはめることに
よって、入力信号１４１〜１４４に対する専用係数を計
算する。タップ係数アルゴリズムは、良く知られている
ＬＭＳ（最小平均二乗）アルゴリズムを実施し、入力信
号１４１〜１４４に対する専用のタップ係数を計算する
ことが好ましい。参考文献としては、Ｈａｙｋｉｎ著、
Ａｄａｐｔｉｖｅ ＦｉｌｔｅｒＴｈｅｏｒｙ（適応フ
ィルタ理論）（１９９５）、ＷｉｄｒｏｗおよびＳｔｅ
ａｒｎｓ著、Ａｄａｐｔｉｖｅ Ｓｉｇｎａｌ Ｐｒｏ
ｃｅｓｓｉｎｇ（適応信号処理）（１９８５）を参照さ
れたい。しかしながら、他のタップ係数アルゴリズムも
採用することができる。タップ係数は、係数が入力信号
１４１〜１４４の特定の信号から取られたサンプルに基
づいて生成され入力信号１４１〜１４４の特定の信号を
入力として受信する信号フィルタ３４１〜３４４の特定
のフィルタに適用される点で「専用」である。したがっ
て、例えば、入力信号１４１のサンプリングから生成さ
れる係数が信号フィルタ３４１に適用され、入力信号１
４２のサンプリングから生成される係数は信号フィルタ
３４２に適用されるなどである。Ｎ個のタップ係数が、
各入力信号ごとに生成されることが好ましい。本発明の
所与の実施形態でのＮの値は、望ましい入力信号のサン
プリングの長さに関連して一般に変動することになる。
例として、カテゴリ５ケーブルを介して伝送されるギガ
ビットイーサネット信号の場合、Ｎは５１２であっても
よい。メモリ４３０は、ランダムアクセスメモリ（ＲＡ
Ｍ）に実現され、異なる入力信号１４１〜１４４からの
サンプルは、メモリ４３０の中の異なる場所に格納され
ることが好ましい。
【００１５】図５を参照すると、信号フィルタ３４１〜
３４４を、代表的な信号フィルタ５１０に関連して、非
常に詳細に示している。フィルタ５１０は、等化コント
ローラ３１０からフィルタ５１０に受信する最新のＮ個
の係数に従って、代表的な入力信号５２０を「タップ」
し、代表的な出力信号５３０を生成する。フィルタ５１
０には、Ｎ個の係数が適用されるＮ個のフィルタ段が含
まれている。各フィルタ段では、乗算器が入力信号５２
０およびＮ個の係数のうちの異なる係数に適用され、ア
キュムレータ５４０に適用される積５７１が得られる。
したがって、例えば、フィルタ段１では、乗算器５５１
に入力信号５２０および係数５６１が適用され、アキュ
ムレータ５４０に適用される積５７１が得られる。フィ
ルタ段２では、乗算器５５２に（レジスタ５８０を介し
て）入力信号５２０および係数５６２が適用され、アキ
ュムレータ５４０に適用される積５７２が得られるなど
である。アキュムレータ５４０は、積５７１、５７２な
どを合計し、送信用の出力信号５３０を生成する。前述
の仕方でフィルタ５１０において適用される「タップ」
の結果として入力信号５２０にある歪みが、出力信号５
３０で低減化可能であるという利点が理解できよう。さ
らに、共用等化コントローラを使用して、異なる信号フ
ィルタに用いられる「タップ」への適用のための専用係
数を生成する結果として、歪みが比較的低い等化オーバ
ーヘッドで低減化可能なことには利点がある。
３４４を、代表的な信号フィルタ５１０に関連して、非
常に詳細に示している。フィルタ５１０は、等化コント
ローラ３１０からフィルタ５１０に受信する最新のＮ個
の係数に従って、代表的な入力信号５２０を「タップ」
し、代表的な出力信号５３０を生成する。フィルタ５１
０には、Ｎ個の係数が適用されるＮ個のフィルタ段が含
まれている。各フィルタ段では、乗算器が入力信号５２
０およびＮ個の係数のうちの異なる係数に適用され、ア
キュムレータ５４０に適用される積５７１が得られる。
したがって、例えば、フィルタ段１では、乗算器５５１
に入力信号５２０および係数５６１が適用され、アキュ
ムレータ５４０に適用される積５７１が得られる。フィ
ルタ段２では、乗算器５５２に（レジスタ５８０を介し
て）入力信号５２０および係数５６２が適用され、アキ
ュムレータ５４０に適用される積５７２が得られるなど
である。アキュムレータ５４０は、積５７１、５７２な
どを合計し、送信用の出力信号５３０を生成する。前述
の仕方でフィルタ５１０において適用される「タップ」
の結果として入力信号５２０にある歪みが、出力信号５
３０で低減化可能であるという利点が理解できよう。さ
らに、共用等化コントローラを使用して、異なる信号フ
ィルタに用いられる「タップ」への適用のための専用係
数を生成する結果として、歪みが比較的低い等化オーバ
ーヘッドで低減化可能なことには利点がある。
【００１６】図６を参照して、パフォーマンスモニタ３
６１〜３６４を、代表的なパフォーマンスモニタ６１０
に関連して、非常に詳細に示している。モニタ６１０
は、代表的な出力信号６２０を監視し、出力信号６２０
のビット誤り率が許容可能範囲を超えるとき、等化コン
トローラに通知する。モニタ６１０には、エラー検出器
６３０および比較器６４０が含まれている。エラー検出
器６３０は、ビット誤り率（ＰＢＥ）値６５０の確率を
生成し、比較器６４０への入力としてＰＢＥ値６５０を
適用する、ビタビエラー（Viterbi error）検出／訂正
回路であることが好ましい。ＰＢＥ値６５０は、出力信
号６２０に対する推定ビット誤り率である。比較器６４
０は、比較器６４０に格納されている許容可能なビット
誤り率とＰＢＥ値６５０を比較する比較回路であること
が好ましい。例として、カテゴリ５ケーブルを介して伝
送されるギガビットイーサネット信号の場合、比較器６
２０に格納されている許容可能なビット誤り率は、エラ
ーごとに１×１０−６ビットであるとしてよい。ＰＢＥ
値６５０が許容可能なビット誤り率より大きい場合、比
較器６２０は、係数更新要求を等化コントローラ３１０
に送信し、それによって、出力信号６２０に対応する入
力信号に対する専用係数の再計算が結果として行われ
る。好ましい一実施形態では、要求には、出力信号６２
０が許容可能なビット誤り率を超えているその規模に関
連した、比較器６４０で判定される優先順位レベルを指
定するマルチビット値が含まれる。しかし、他の実施形
態では、要求が単に単一のビットフラグで良いことが理
解できよう。
６１〜３６４を、代表的なパフォーマンスモニタ６１０
に関連して、非常に詳細に示している。モニタ６１０
は、代表的な出力信号６２０を監視し、出力信号６２０
のビット誤り率が許容可能範囲を超えるとき、等化コン
トローラに通知する。モニタ６１０には、エラー検出器
６３０および比較器６４０が含まれている。エラー検出
器６３０は、ビット誤り率（ＰＢＥ）値６５０の確率を
生成し、比較器６４０への入力としてＰＢＥ値６５０を
適用する、ビタビエラー（Viterbi error）検出／訂正
回路であることが好ましい。ＰＢＥ値６５０は、出力信
号６２０に対する推定ビット誤り率である。比較器６４
０は、比較器６４０に格納されている許容可能なビット
誤り率とＰＢＥ値６５０を比較する比較回路であること
が好ましい。例として、カテゴリ５ケーブルを介して伝
送されるギガビットイーサネット信号の場合、比較器６
２０に格納されている許容可能なビット誤り率は、エラ
ーごとに１×１０−６ビットであるとしてよい。ＰＢＥ
値６５０が許容可能なビット誤り率より大きい場合、比
較器６２０は、係数更新要求を等化コントローラ３１０
に送信し、それによって、出力信号６２０に対応する入
力信号に対する専用係数の再計算が結果として行われ
る。好ましい一実施形態では、要求には、出力信号６２
０が許容可能なビット誤り率を超えているその規模に関
連した、比較器６４０で判定される優先順位レベルを指
定するマルチビット値が含まれる。しかし、他の実施形
態では、要求が単に単一のビットフラグで良いことが理
解できよう。
【００１７】次に図７を参照すると、図４で最初に示し
たフローコントローラ４２０を、より詳細に示してい
る。フローコントローラ４２０には、アービタ７１０お
よびセレクタ７２０が含まれている。アービタ７１０
は、係数更新要求をパフォーマンスモニタ３６１〜３６
４から受信し、受信した要求間で仲裁を行い、セレクタ
７２０に「勝ち状態の」要求を通知する。単一要求が待
ち状態にある場合、アービタ７１０はその要求を選択す
る。様々な優先順位レベルを有する複数の要求が待ち状
態にある場合、アービタ７１０は、その中の最高の優先
順位の要求を選択する。すべてが同じ優先順位を有する
複数の要求が待ち状態にある場合、または待ち状態にあ
る要求に優先順位が付与されてない場合、ラウンドロビ
ン選択を行うことができる。「勝ち状態の」要求に関す
るアービタ７１０からの受信情報に基づいて、セレクタ
７２０は、入力信号１４１〜１４４から対応する１つを
選択し、マルチプレクサ４１０を介してサンプリング
し、サンプルをメモリ４３０に格納し、サンプルを係数
計算器４４０に適用し、係数計算器４４０で生成される
専用係数を対応するフィルタ３４１〜３４４の１つに適
用するのである。
たフローコントローラ４２０を、より詳細に示してい
る。フローコントローラ４２０には、アービタ７１０お
よびセレクタ７２０が含まれている。アービタ７１０
は、係数更新要求をパフォーマンスモニタ３６１〜３６
４から受信し、受信した要求間で仲裁を行い、セレクタ
７２０に「勝ち状態の」要求を通知する。単一要求が待
ち状態にある場合、アービタ７１０はその要求を選択す
る。様々な優先順位レベルを有する複数の要求が待ち状
態にある場合、アービタ７１０は、その中の最高の優先
順位の要求を選択する。すべてが同じ優先順位を有する
複数の要求が待ち状態にある場合、または待ち状態にあ
る要求に優先順位が付与されてない場合、ラウンドロビ
ン選択を行うことができる。「勝ち状態の」要求に関す
るアービタ７１０からの受信情報に基づいて、セレクタ
７２０は、入力信号１４１〜１４４から対応する１つを
選択し、マルチプレクサ４１０を介してサンプリング
し、サンプルをメモリ４３０に格納し、サンプルを係数
計算器４４０に適用し、係数計算器４４０で生成される
専用係数を対応するフィルタ３４１〜３４４の１つに適
用するのである。
【００１８】本発明が、その趣旨または基本的な特徴を
逸脱することなく、他の特定の形式でも実施できること
は、当業者なら理解できよう。したがって、本記述は、
限定的ではなく、例示的にすべての箇所を考慮してい
る。本発明の範囲は、添付請求項で示されており、それ
と同等の意味および範囲に該当するすべての変更も、本
発明の範囲に含まれるものである。
逸脱することなく、他の特定の形式でも実施できること
は、当業者なら理解できよう。したがって、本記述は、
限定的ではなく、例示的にすべての箇所を考慮してい
る。本発明の範囲は、添付請求項で示されており、それ
と同等の意味および範囲に該当するすべての変更も、本
発明の範囲に含まれるものである。
【図１】データ信号をリンクを介して受信ノードに送信
する、送信ノードを例示する一般的なブロック図であ
る。
する、送信ノードを例示する一般的なブロック図であ
る。
【図２】図１に従って送信される信号の等化を示す一般
的なブロック図である。
的なブロック図である。
【図３】図１で例示された等化ロジックのより詳細なブ
ロック図である。
ロック図である。
【図４】図３で例示された等化コントローラのより詳細
なブロック図である。
なブロック図である。
【図５】図３で例示された信号フィルタのより詳細なブ
ロック図である。
ロック図である。
【図６】図３で例示されたパフォーマンスモニタのより
詳細なブロック図である。
詳細なブロック図である。
【図７】図３で例示されたフローコントローラのより詳
細なブロック図である。
細なブロック図である。
１１０ 送信ノード １２０ 受信ノード １３０ リンク １４１、１４２、１４３、１４４、５２０ 入力信号 １５０ 等化ロジック １６１、１６２、１６３、１６４、５３０、６２０ 出
力信号 ２１０ 信号Ｘ（ｔ） ２２０ チャネルインパルス応答ｈ（ｔ） ２３０ 歪み信号ｘ’（ｔ） ２４０ 補正インパルス応答近似ｈ−１（ｔ） ２５０ 等化記号ｘ’’ （ｔ） ３０１、３０２、３０３、３０４ 入力 ３１１、３１２、３１３、３１４ 出力 ３２１、３２２、３２３、３２４ アナログ−ディジタ
ルコンバータ ３３０ 等化コントローラ ３４１、３４２、３４３、３４４、５１０ 信号フィル
タ ３５１、３５２、３５３、３５４ 量子化器 ３６１、３６２、３６３、３６４、６１０ パフォーマ
ンスモニタ ４１０ マルチプレクサ ４２０ フローコントローラ ４３０ メモリ ４４０ 係数計算器 ５４０ アキュムレータ ５５１、５５２ 乗算器 ５６１、５６２ 係数 ５７１、５７２ 積 ５８０ レジスタ ６３０ エラー検出器 ６４０ 比較器 ６５０ ビット誤り率（ＰＢＥ）値 ７１０ アービタ ７２０ セレクタ
力信号 ２１０ 信号Ｘ（ｔ） ２２０ チャネルインパルス応答ｈ（ｔ） ２３０ 歪み信号ｘ’（ｔ） ２４０ 補正インパルス応答近似ｈ−１（ｔ） ２５０ 等化記号ｘ’’ （ｔ） ３０１、３０２、３０３、３０４ 入力 ３１１、３１２、３１３、３１４ 出力 ３２１、３２２、３２３、３２４ アナログ−ディジタ
ルコンバータ ３３０ 等化コントローラ ３４１、３４２、３４３、３４４、５１０ 信号フィル
タ ３５１、３５２、３５３、３５４ 量子化器 ３６１、３６２、３６３、３６４、６１０ パフォーマ
ンスモニタ ４１０ マルチプレクサ ４２０ フローコントローラ ４３０ メモリ ４４０ 係数計算器 ５４０ アキュムレータ ５５１、５５２ 乗算器 ５６１、５６２ 係数 ５７１、５７２ 積 ５８０ レジスタ ６３０ エラー検出器 ６４０ 比較器 ６５０ ビット誤り率（ＰＢＥ）値 ７１０ アービタ ７２０ セレクタ
Claims (12)
- 【請求項１】 それぞれの入力信号を受信する複数の入
力と、 前記入力に結合され、それぞれの入力信号を受信し該入
力信号からそれぞれのタップ係数を生成する等化コント
ローラと、 それぞれの入力および前記等化コントローラに結合され
それぞれの入力信号およびそれぞれのタップ係数を受信
し該入力信号および該タップ係数からそれぞれの出力信
号を生成する複数の信号フィルタとを備えている等化装
置。 - 【請求項２】 それぞれの信号フィルタおよび等化コン
トローラに結合された複数のパフォーマンスモニタであ
って、それぞれの出力信号を受信し、該それぞれの出力
信号のビット誤り率が所定の閾値を超えていることを判
定した際に前記等化コントローラにフィードバックを適
用する複数のパフォーマンスモニタをさらに備えている
請求項１に記載の等化装置。 - 【請求項３】 前記等化コントローラがさらに、それぞ
れのパフォーマンスモニタからフィードバックを受信し
た際に前記それぞれのタップ係数を更新するように動作
する請求項２に記載の等化装置。 - 【請求項４】 それぞれの入力信号から複数のタップ係
数が生成される請求項１に記載の等化装置。 - 【請求項５】 各信号フィルタは、複数の乗算関数への
第１の入力として入力信号を適用する手段を含み、前記
複数の乗算関数は、入力信号から生成されたタップ係数
のうちの異なるタップ係数を第２の入力として有して複
数の積を生成するものであり、前記手段はさらに前記複
数の積を積算関数に適用して出力信号を生成する請求項
４に記載の等化装置。 - 【請求項６】 マルチチャネルリンクを介して受信され
る信号の品質を共用のタップ係数関数を使用して改善す
る等化方法であって、 複数の入力信号を受信するステップと、 前記入力信号を個別にサンプリングするステップと、 該サンプルを個別にタップ係数関数に適用して係数を生
成するステップと、 前記係数を前記係数の生成元である入力信号に適用して
複数の出力信号を生成するステップと、 出力信号を送信するステップとを含んでいる等化方法。 - 【請求項７】 さらに、 出力信号のビット誤り率を個別に判定するステップと、 ある出力信号のビット誤り率が所定の閾値を超えている
ことを判定した際に前記出力信号に関して前記サンプリ
ングステップ、タップ係数関数適用ステップ、係数適用
ステップ、および送信ステップを繰り返すステップとを
含んでいる請求項６に記載の等化方法。 - 【請求項８】 複数の入力信号間で共用され、各入力信
号ごとに専用のタップ係数を生成する等化コントローラ
を含んでいる装置であって、等化コントローラは各入力
信号ごとに、第１の段階の入力信号をサンプリングする
こと、タップ係数アルゴリズムへの入力として第１のサ
ンプルを適用すること、さらに各入力信号ごとの専用タ
ップ係数を更新するために各入力信号ごとにフィードバ
ックに応じて第２の段階の入力信号をサンプリングしタ
ップ係数アルゴリズムへの入力として前記第２のサンプ
ルを適用することを含んでいる装置。 - 【請求項９】 各段階において各入力信号ごとに複数の
タップ係数が生成される請求項８に記載の装置。 - 【請求項１０】 入力信号の１つを受信し該入力信号か
ら出力信号を生成する構成可能フィルタをさらに備えて
いる請求項９に記載の装置であって、構成フィルタが複
数の乗算関数への第１の入力として前記入力信号を適用
することを含み、複数の乗算関数は前記入力信号につい
て生成され等化コントローラから受信した複数のタップ
係数の中からの異なるタップ係数を第２の入力として有
して複数の積を生成し、かつ該構成フィルタがさらに前
記複数の積を積算関数に適用することを含む装置。 - 【請求項１１】 入力信号の１つから生成される出力信
号および前記入力信号の専用タップ係数を受信し、前記
出力信号のビット誤り率を所定の閾値と比較し、前記出
力信号が所定の閾値を超える場合に等化コントローラへ
のフィードバック信号を適用する、パフォーマンスモニ
タをさらに備えている請求項８に記載の装置。 - 【請求項１２】 フィードバック信号が、優先順位レベ
ルを含んでいる請求項１１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/477,509 US6621862B1 (en) | 2000-01-04 | 2000-01-04 | Equalization for multichannel receiving node |
| US477509 | 2000-01-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001251222A true JP2001251222A (ja) | 2001-09-14 |
Family
ID=23896204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394275A Withdrawn JP2001251222A (ja) | 2000-01-04 | 2000-12-26 | マルチチャネル受信ノードの等化 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6621862B1 (ja) |
| EP (1) | EP1115236B1 (ja) |
| JP (1) | JP2001251222A (ja) |
| AT (1) | ATE355688T1 (ja) |
| DE (1) | DE60033623T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7012983B2 (en) | 2000-04-28 | 2006-03-14 | Broadcom Corporation | Timing recovery and phase tracking system and method |
| US7245638B2 (en) * | 2000-07-21 | 2007-07-17 | Broadcom Corporation | Methods and systems for DSP-based receivers |
| US7564866B2 (en) * | 2000-07-21 | 2009-07-21 | Broadcom Corporation | Methods and systems for digitally processing optical data signals |
| US7336729B2 (en) * | 2001-03-01 | 2008-02-26 | Broadcom Corporation | Digital signal processing based de-serializer |
| JP4392153B2 (ja) * | 2002-07-17 | 2009-12-24 | パナソニック株式会社 | 波形等化装置 |
| JP4544915B2 (ja) * | 2004-06-03 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 受信装置及びアナログ・ディジタル変換装置 |
| US7916816B2 (en) * | 2006-05-12 | 2011-03-29 | Broadcom Corporation | Hardware allocation in a multi-channel communication environment |
| JP4303760B2 (ja) * | 2007-02-16 | 2009-07-29 | 富士通株式会社 | Ａｄ変換制御装置、光受信装置および光受信方法 |
| US20090245110A1 (en) * | 2008-03-27 | 2009-10-01 | Connolly Brian J | System and method for improving equalization in a high speed serdes environment |
| US8396106B2 (en) * | 2008-04-11 | 2013-03-12 | International Business Machines Corporation | System and method for improving equalization in a high speed serdes environment |
| US7952502B2 (en) * | 2008-08-29 | 2011-05-31 | Broadcom Corporation | Imbalance and distortion cancellation for composite analog to digital converter (ADC) |
| JP5407595B2 (ja) * | 2009-06-30 | 2014-02-05 | 富士通株式会社 | 信号処理回路、光受信装置、検出装置および波形歪補償方法 |
| JP5835031B2 (ja) * | 2012-03-13 | 2015-12-24 | 株式会社ソシオネクスト | アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法 |
| EP3472948A1 (en) * | 2016-07-15 | 2019-04-24 | Huawei Technologies Co., Ltd. | High capacity optical data transmission using intensity-modulation and direct-detection |
| US10972319B2 (en) * | 2018-09-12 | 2021-04-06 | Texas Instruments Incorporated | Clockless decision feedback equalization (DFE) for multi-level signals |
| US11212143B1 (en) * | 2020-06-29 | 2021-12-28 | Huawei Technologies Co., Ltd. | Sliding block decision equalizer |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844951A (en) * | 1994-06-10 | 1998-12-01 | Northeastern University | Method and apparatus for simultaneous beamforming and equalization |
| JPH1028080A (ja) * | 1996-07-12 | 1998-01-27 | Nec Corp | 低消費電力型通信用適応等化フィルタ |
| US6009120A (en) * | 1997-06-26 | 1999-12-28 | Rockwell Science Center, Inc. | Multi-dimensional combined equalizer and decoder |
| JP3865482B2 (ja) * | 1997-10-07 | 2007-01-10 | 松下電器産業株式会社 | 信号波形等化装置 |
| US6178201B1 (en) * | 1998-03-11 | 2001-01-23 | Agilent Technologies Inc. | Controlling an adaptive equalizer in a demodulator |
| US6426972B1 (en) * | 1998-06-19 | 2002-07-30 | Nxtwave Communications | Reduced complexity equalizer for multi mode signaling |
-
2000
- 2000-01-04 US US09/477,509 patent/US6621862B1/en not_active Expired - Lifetime
- 2000-12-21 AT AT00127944T patent/ATE355688T1/de not_active IP Right Cessation
- 2000-12-21 DE DE60033623T patent/DE60033623T2/de not_active Expired - Lifetime
- 2000-12-21 EP EP00127944A patent/EP1115236B1/en not_active Expired - Lifetime
- 2000-12-26 JP JP2000394275A patent/JP2001251222A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1115236A3 (en) | 2003-12-17 |
| EP1115236A2 (en) | 2001-07-11 |
| DE60033623D1 (de) | 2007-04-12 |
| ATE355688T1 (de) | 2006-03-15 |
| EP1115236B1 (en) | 2007-02-28 |
| US6621862B1 (en) | 2003-09-16 |
| DE60033623T2 (de) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001251222A (ja) | マルチチャネル受信ノードの等化 | |
| KR100318801B1 (ko) | 이퀄라이저를 구비한 검출기 시스템 | |
| US5590154A (en) | Equalizer circuit and a method for equalizing a continuous signal | |
| US9071479B2 (en) | High-speed parallel decision feedback equalizer | |
| US8391350B2 (en) | Adaptation circuitry and methods for decision feedback equalizers | |
| US7003228B2 (en) | Method and apparatus for improved high-speed adaptive equalization | |
| US20050008070A1 (en) | Method and apparatus for improved high-speed FEC adaptive equalization | |
| US20100020860A1 (en) | Methods And Apparatus For Joint Adaptation Of Transmitter Transversal Filter In Communication Devices | |
| CA1210083A (en) | Adaptive equalizer for digital signals affected by distortions with time varying characteristics | |
| WO2000013314A1 (en) | Method and apparatus for updating precoder coefficients in a data communication transmitter | |
| US20080104158A1 (en) | Implementation of adaptive filters of reduced complexity | |
| CN110858824A (zh) | 用于时钟恢复的基于预补偿器的量化 | |
| US6404809B1 (en) | Method and apparatus for training equalizer structures in a digital communication system having periodic digital impairments | |
| US20220052884A1 (en) | Equalizer with perturbation effect based adaptation | |
| US20050195893A1 (en) | Bit-edge zero forcing equalizer | |
| JPWO2009047865A1 (ja) | 受信回路、受信回路のａｄコンバータの変換テーブル作成方法、および信号伝送システム | |
| US20090086810A1 (en) | Method and System for Static Data-Pattern Compensated Adaptive Equalizer Control | |
| US11876648B2 (en) | DFE implementation for wireline applications | |
| US11765002B2 (en) | Explicit solution for DFE optimization with constraints | |
| US7769057B2 (en) | High speed serial link output stage having self adaptation for various impairments | |
| US7239665B2 (en) | Selection of pre-computed equalizer based on channel characteristic | |
| JP5245685B2 (ja) | オンラインでデータパターンを補償される適応等化器制御のための方法、ロジック及びシステム | |
| US11184209B1 (en) | Signal processing circuit in digital domain and method thereof | |
| CN117294323A (zh) | 链路训练方法、装置、接收设备及计算机可读存储介质 | |
| Cherubini | Nonlinear self-training adaptive equalization for partial-response systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |