TW202105681A - 選擇元件、記憶胞、及記憶裝置 - Google Patents

選擇元件、記憶胞、及記憶裝置 Download PDF

Info

Publication number
TW202105681A
TW202105681A TW109120207A TW109120207A TW202105681A TW 202105681 A TW202105681 A TW 202105681A TW 109120207 A TW109120207 A TW 109120207A TW 109120207 A TW109120207 A TW 109120207A TW 202105681 A TW202105681 A TW 202105681A
Authority
TW
Taiwan
Prior art keywords
layer
memory
selection element
switch layers
layers
Prior art date
Application number
TW109120207A
Other languages
English (en)
Inventor
紫牟田雅之
椎本恒則
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202105681A publication Critical patent/TW202105681A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells

Landscapes

  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

關於具備複數個開關層的選擇元件，延長其作為選擇元件的可使用期間。 選擇元件係具備：第1及第2電極、複數個開關層、中間電極。第1及第2電極，係彼此對向而被設置。中間電極，係被配置在第1及第2電極之間。複數個開關層，係夾住中間電極而被配置。複數個開關層將中間電極予以夾住的方向，係為第1及第2電極做對向的方向。

Description

選擇元件、記憶胞、及記憶裝置
本技術係有關於選擇元件。詳言之係有關於，隨應於施加電壓而進行選擇控制的選擇元件、記憶體、及記憶裝置。
近年來，以ReRAM(Resistance Random Access Memory)或PRAM(Phase-Change Random Access Memory)等之電阻變化型記憶體為代表的資料儲存用之非揮發性記憶體的開發，正在邁進。將如此的非揮發性記憶體當作記憶裝置而利用時，為了縮小每單位胞的平面面積，而可達成大容量化，交叉點型記憶體之構成正受到矚目。在交叉點型記憶體中，係在交叉之配線間的交點(交叉點)，配置有記憶體元件與選擇元件。作為選擇元件係可舉出例如：使用金屬氧化物而被構成者、或在某個電壓下電阻值會切換而電流會急遽增大(突返)的選擇元件，或使用硫屬化物材料的選擇元件(雙向臨限開關(OTS：Ovonic Threshold Switch))等。例如，將已被層積之2個層當作開關層來使用的選擇元件，已被提出(例如參照專利文獻1。)。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2016/158429號
[發明所欲解決之課題]
在上述的先前技術中，藉由使選擇元件遷移至導通狀態，就可對該選擇元件所連接的記憶體元件進行寫入或讀出。然而，該選擇元件，係若重複選擇動作則會發生劣化，最終會變成短路。即使在具有複數個開關層的情況下也是，由於所被形成的訊號路徑係為共通，因此如果任一開關層發生劣化而短路，就無法作為選擇元件而發揮機能。
本技術係有鑑於此種狀況而研發，目的在於，延長具備複數個開關層的選擇元件的可使用期間。 [用以解決課題之手段]
本技術係為了解決上述問題點而研發，其第1側面係為，一種選擇元件、記憶胞及記憶裝置，係具備：彼此對向的第1及第2電極；和中間電極，係被配置在上記第1及第2電極之間；和複數個開關層，係將上記中間電極在上記對向之方向上予以夾住而被配置。藉此可以達成以下作用：即使任一開關層因劣化而短路的情況下，藉由剩餘之開關層而仍可作為選擇元件而發揮機能。
又，於該第1側面中，上記複數個開關層之每一者係亦可為，一旦施加比所定之閾值電壓還高的電壓就遷移至低電阻狀態，其以外的情況下則為高電阻狀態。藉此可以達成以下作用：隨應於所被施加的電壓而進行開關動作。
又，於該第1側面中，上記複數個開關層之其中至少1個係亦可為可雙方向動作。又，上記複數個開關層之其中至少1個，係亦可具備負性電阻成分。
又，於該第1側面中，上記複數個開關層之其中至少1個，係亦可含氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。
又，於該第1側面中，上記複數個開關層之其中至少1個，係亦可含有雙方向二極體、MIM二極體、穿通二極體、PN二極體、PIN二極體、PIP二極體、蕭特基二極體、雪崩二極體、齊納二極體之至少任一者。
又，於該第1側面中，亦可還具備被配置在上記第1及第2電極之間的記憶層。該記憶層係亦可為由遷移金屬氧化物所成之電阻變化層、相變化型記憶層、及磁阻變化型記憶層之任一者。又，該記憶層係亦可為例如，由離子源層與電阻變化層所被層積而成。離子源層係含有：藉由電場的施加而會在電阻變化層內形成傳導路徑的可動元素，該可動元素係為例如：過渡金屬元素、鋁(Al)、銅(Cu)、或硫屬元素。作為硫屬元素係可舉出例如：碲(Te)、硒(Se)、或硫(S)。作為過渡金屬元素，係為週期表第4族乃至第6族的元素，可舉出例如：鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、或鎢(W)等。離子源層，係含有1種或2種以上的上述之可動元素而被構成。又，離子源層係亦可含有：氧(O)、氮(N)、上記可動元素以外之元素(例如錳(Mn)、鈷(Co)、鐵(Fe)、鎳(Ni)、或鉑(Pt))、或矽(Si)等也無妨。
以下，說明用以實施本技術的形態(以下稱作實施形態)。說明是按照以下順序進行。 1.第1實施形態(在開關層之間設有中間電極的例子) 2.第2實施形態(還設置離子源層的例子)
＜1.第1實施形態＞ [交叉點型記憶體] 圖1係為本技術的第1實施形態中的交叉點型記憶體之立體概念例的圖示。
該交叉點型記憶體係為，在朝所定方向延伸的複數個位元線(BL：Bit Line)211，與朝向與位元線211不同之方向延伸的複數個字元線(WL：Word Line)212之交點的每一者，分別被配置有記憶胞的非揮發性之記憶體。複數個位元線211與複數個字元線212係想定為，一方是朝垂直方向延伸，另一方是朝水平方向延伸，而彼此正交。
複數個位元線211，係為從位元線解碼器所被輸出的訊號線，在所定之時序上會對記憶胞施加電壓。複數個字元線212，係為從字元線解碼器所被輸出的訊號線，在所定之時序上會對記憶胞施加電壓。因此，在複數個位元線211及複數個字元線212之交點上，已被施加電壓的記憶胞係被選擇，而進行寫入或讀出之動作。
複數個位元線211及複數個字元線212之交點上的記憶胞之每一者，係具備開關層121及122、中間電極131及139、電阻變化層141。
開關層121及122，係會隨應於施加電壓而進行開關動作，而具有導通狀態與斷開狀態之任一狀態。亦即，開關層121及122，係一旦施加比所定之閾值電壓還高之電壓就會遷移至低電阻狀態而變成導通狀態，其以外的情況下則為高電阻狀態之斷開狀態。
該開關層121及122之任一者，係含有例如：氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。該開關層121及122之任一者，係想定是雙向臨限開關(OTS)。更具體而言，該開關層121及122之任一者係含有：BTe、CTe、BCTe、CSiTe、BSiTe、BCSiTe、BTeN、CTeN、BCTeN、CSiTeN、BSiTeN、BCSiTeN之其中任一之組成而被構成，較為理想。
中間電極131，係為將開關層121及122予以分割的電極。亦即，開關層121及122，係夾住中間電極131而被配置。開關層121及122將中間電極131予以夾住的方向，係為位元線211與字元線212做對向的方向。又，中間電極139，係為被開關層121與電阻變化層141所夾住的電極。
這些中間電極131及139，係只要能夠發揮機能而使所被分割之開關層121及122變成導通狀態或斷開狀態者即可。因此，該中間電極131的材料係為：鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)、碳(C)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭(Ta)、氮化鉭(TaN)、釕(Ru)等、或這些的矽化物等，一般的材料即可。
電阻變化層141，係為具有電阻狀態會改變之性質，係為呈現低電阻狀態(LRS：Low Resistance State)與高電阻狀態(HRS：High Resistance State)之任一方之狀態的記憶體元件。對該電阻變化層141施加所定之讀出電壓之際的累積位元數之分布，係以所定之閾值為界而被區別成低電阻狀態及高電阻狀態之任一者。又，藉由對該電阻變化層141施加所定之設置電壓或重置電壓，就會遷移至低電阻狀態及高電阻狀態之任一者。藉此，該電阻變化層141係成為表示「0」或「1」之2值之任一者的記憶體元件而發揮機能。此外，電阻變化層141，係為申請專利範圍中所記載的記憶層之一例。
該電阻變化層141，係作為電阻變化型之記憶體元件，而可使用ReRAM、PCM(Phase Change Memory)、STT-MRAM(Spin Transfer Torque Magnetoresistive Random Access Memory)、FeRAM (Ferroelectric Random Access Memory)等。
[選擇元件的特性] 圖2係為本技術的實施形態中的選擇元件之結構例的圖示。
如上述，開關層121及122，係藉由中間電極131而被分割，將中間電極131予以夾住而被配置。此處係揭露作為選擇元件的結構。在此例中，在開關層121之上側係圖示上電極111，在開關層122之下側係圖示下電極112。此外，上電極111及下電極112，係為申請專利範圍中所記載的第1及第2電極之一例。
以下，針對此結構例，來考察作為選擇元件的特性。
圖3係為開關層的電流電壓特性的圖示。此外，該圖係為，將選擇元件與電晶體做串聯連接而進行了電流限制的特性。
該圖中的a係圖示，先前結構下的開關層因重複動作導致劣化而發生短路前後的電流電壓特性。將劣化前的開關層的閾值電壓令作Vb。在劣化前，係以閾值電壓Vb為基準，隨應於電壓而可將電流做切換，具有作為開關層之機能。可是，劣化後係發生短路，可知對電壓的變化不具有作為開關層之機能。因此，一旦因重複動作導致開關層劣化而發生短路，則朝向與已短路之選擇元件做組合的記憶體元件會有大電流通過，無法選擇位於同一配線上的其他記憶體元件，導致這些記憶體元件之資訊會遺失。
該圖中的b係圖示，於本技術的實施形態中，被中間電極131所分割的開關層121及122之一方發生劣化而發生短路前後的電流電壓特性。此時，若把開關層121及122之各者的閾值電壓令作Vb1、Vb2，則將開關層121與開關層122予以合成而作為1個選擇元件的閾值電壓Vb，在劣化而短路之前係為Vb=Vb1+Vb2，在短路之後係為Vb2。亦即，此情況下，即使只有單方之開關層發生短路，藉由另一單方之開關層，仍可成為具有閾值電壓Vb2的選擇元件而發揮機能。若將對該選擇元件所被施加的電壓設成閾值電壓Vb2以下，則仍可選擇同一配線上的其他記憶體元件。在開關層121及122之任一方發生短路的時點上，由於可將同一配線上的其他記憶體元件之資訊予以讀出，並將資訊搬移到別的配線上的記憶體元件，因此可避免資訊遺失。
又，因重複動作而導致開關層121及122之任一方發生短路時，會成為具有Vb1或Vb2之其中一種閾值電壓的選擇元件而發揮機能。若Vb1或Vb2之大小為不同，則難以針對每一選擇元件來判別開關層121及122之哪一者先劣化而短路，因此必須視為具有Vb1與Vb2之中較小一方之閾值電壓的選擇元件來看待。又，作為交叉點型記憶體的選擇元件，一般而言閾值電壓較大則較為理想。因此，無論開關層121及122之哪一單方發生劣化而短路時的選擇元件之閾值電壓皆會是最大的情況，係為Vb1與Vb2是具有同等之大小的情況。此時，無論哪方先發生短路，作為選擇元件而發揮機能的閾值電壓都不會產生差異，任一方先劣化而短路之際的閾值電壓，係為相較於任一方劣化而短路之前的2分之1。因此，單方劣化而短路的情況下，為了使其能夠成為具有較大閾值電壓的選擇元件而發揮機能，Vb1與Vb2是具有同等之大小，較為理想。因此，開關層121及122係為同種的材料構成以使得Vb1與Vb2會具有同等之大小，較為理想。
該圖中的c係圖示，3個開關層做電性連接而成為一個選擇元件而發揮機能時的電流電壓特性。若將3個開關層的閾值電壓分別令作Vb1、Vb2、Vb3，則作為1個選擇元件的閾值電壓係為Vb=Vb1+Vb2+Vb3。即使因為重複動作，而導致3個開關層之中，假設具有Vb1之閾值的開關層發生劣化而短路，仍可作為具有閾值電壓Vb=Vb2+ Vb3的選擇元件而發揮機能。例如，Vb1+Vb2+Vb3是具有同等之大小的情況下，若任意1個開關層發生劣化而短路，則選擇元件的閾值電壓係為具有相較於劣化前的3分之2的大小。相較於開關層為2層的情況，可增大作為選擇元件而發揮機能的閾值電壓。如此，構成一個選擇元件的開關層之數量係不限定為2層，而是亦可為3層以上。
圖4係為開關層的閾值電壓之膜厚依存性的圖示。
在該圖中，作為開關層係想定了，含有硫屬化物元素也就是碲(Te)的BCTeN。又，作為一方之電極是想定鈦(TiN)，作為另一方之電極是想定鎢(W)。此外，該圖係圖示不含中間電極時的值。
由該圖可知，在如先前般的不含中間電極的開關層中，為了獲得例如閾值電壓4V，需要45nm以上之膜厚。另一方面，如本實施形態般地使用開關層121及122的情況下，在各自具有20nm之膜厚時，各自具有2V之閾值電壓。亦即，為了藉由開關層121及122而獲得總計4V之閾值電壓，只需要總計40nm之膜厚即可。其原因被認為是，若將中間電極131的電阻成分想定為數K歐姆左右，則作為閾值電壓係不受到中間電極131之影響，因此被串聯連接的開關層121及122係可作為具有閾值電壓4V的1個選擇元件而發揮機能的緣故。
因此，藉由中間電極131而分割成開關層121及122，就可使膜厚薄膜化。由於中間電極131的厚度係被想定為1乃至2nm左右，因此中間電極131本身的厚度所致之影響係較少。如此，即使藉由中間電極131而分割成開關層121及122，電性串聯連接的開關層係仍可作為1個選擇元件而發揮機能，可具有和先前相同的閾值電壓。此時，由於可使開關層121及122的整體而言的膜厚變薄，因此可縮小蝕刻加工時的長寬比，有利於微細化。又，若開關層121及122是不同的材料構成，則會發生蝕刻加工的條件變更，牽連到微細加工的生產性降低，因此以同種的材料構成為理想。
如此，作為用於交叉點型記憶體的選擇元件的效果，在原理上，可藉由已被中間電極131所分割的複數個開關層121及122做串聯連接而獲得。因此，與ReRAM等雙方向動作的記憶體元件做組合之際，開關層121及122之任一者，係只要是雙方向二極體，亦即MIM(Metal-Insulator-Metal)二極體或穿通二極體等雙方向動作的開關層即可，即使是一般的二極體也無妨，其種類不拘。
又，開關層121及122之任一者係亦可為，作為電壓電流特性是具有負性電阻成分。此時，藉由開關層121及122進入導通狀態而對開關層121及122所施加的分壓會減少，對串聯連接的記憶體元件所施加的分壓會增加相同份量。相較於不具負性電阻成分的情況，由於對記憶體元件所施加的分壓會增加，因此可減小用來驅動串聯連接的選擇元件與記憶體元件所需的正成分之電壓。因此，含有硫屬化物元素者，亦即所謂OTS材料這類具有負性電阻成分的可雙方向動作的開關層，係為理想。
又，與像是PCM這類做單方向動作的電阻變化記憶體做組合的選擇元件，構成選擇元件的複數個開關層121及122係亦可為單方向動作者。如上述，只要將複數個開關層做串聯連接，則開關層121及122之任一者，係可為PN二極體、PIN(P-Intrinsic-N)二極體、PIP(P-Intrinsic-P)二極體、蕭特基二極體、齊納二極體、雪崩二極體等一般的二極體，其種類不拘。
又，在開關層121及122是具有負性電阻成分的情況下，可舉出以下的優點。一般來說，在斷開狀態及導通狀態的狀態遷移時，電流電壓特性的微分電阻會有變成負的現象(負性微分電阻)，係常見於含有硫屬元素的情況。一旦開關層進入導通狀態，則開關層的分壓會減少。連接在選擇元件與記憶體元件之兩端的配線係具有寄生電容，隨著該電壓變化，在寄生電容中所積存的電荷量也會跟著變化，而會造成有過渡電流流動的現象。由於該過渡電流，導致選擇元件及記憶體元件的性能會劣化。例如像是PCM這類以熱作為動作原理者，係由於過渡電流所致之焦耳熱而導致記憶體元件之電阻值會變化，而可能造成作為記憶體的錯誤動作。這點，在本實施形態中則是，藉由具有中間電極131，而可期待藉由中間電極131之電阻成分來抑制過渡電流。亦即，開關層121及122若為導通狀態則具有數K至數十K歐姆之數量級的電阻，但其另一方面，中間電極131的電阻成分也是數K至數十K歐姆左右，因此可抑制過渡電流。此外，由於開關層121及122在斷開狀態時是數M歐姆以上之高電阻，因此中間電極131的電阻成分係為非常小，作為上述的閾值電壓係不受到中間電極131之影響。
此外，開關層121及122係可為，在某個電壓下電阻值會切換而電流會急遽增大(突返)的選擇元件，又，也可為不會發生突返的非線性電阻層。
[電阻變化層的配置] 圖5係為本技術的第1實施形態中的記憶胞之結構例的圖示。
該圖中的a係圖示，與上述的交叉點型記憶體相同的結構例。在此例中，電阻變化層141，係被配置在上電極111的正下方。但是，該電阻變化層141，係只要是在上電極111與下電極112之間，則無論怎麼配置都無妨。
因此，亦可如該圖中的b所示，被配置在開關層121及122之間。又，亦可如該圖中的c所示，被配置在下電極112的正上方。
[層積交叉點型記憶體] 圖6係為本技術的第1實施形態中的層積交叉點型記憶體之立體概念例的圖示。
在上述的例子中係說明了，設置成對的位元線211及字元線212，在其交點設置記憶胞的交叉點型記憶體之例子。這裡係圖示，還設置有位元線213，在位元線213與字元線212之交點還設置有記憶胞的層積交叉點型記憶體之例子。
於此層積交叉點型記憶體中，也是和上述的單層之交叉點型記憶體同樣地，於記憶胞之每一者中，藉由中間電極131而分割成開關層121及122。藉此，可獲得和上述的單層之交叉點型記憶體相同的效果。
[變形例] 圖7係為本技術的實施形態中的選擇元件的結構之變形例的圖示。
在上述的例子中係說明了，藉由中間電極131而分割成2個開關層121及122的例子。這裡係圖示了，還設有中間電極132而分割成3個開關層121乃至123的例子。亦即，該實施形態的效果，係藉由複數個開關層做串聯連接而獲得，因此，開關層的數量係不限定於2層，亦可如本例所示般地為3層以上。
圖8係為本技術的第1實施形態中的選擇元件的結構之變形例的圖示。
這裡係圖示了，如上述般地分割成3個開關層121乃至123之情況的例子。於此情況下也是，電阻變化層141，係只要是在上電極111與下電極112之間，則無論怎麼配置都無妨。
在該圖中的a中，電阻變化層141，係被配置在上電極111的正下方。在該圖中的b中，電阻變化層141，係被配置在開關層121及122之間。在該圖中的c中，電阻變化層141，係被配置在開關層122及123之間。又，在該圖中的d中，電阻變化層141，係被配置在下電極112的正上方。
此外，於此變形例中，亦可因應需要而省略部分的中間電極。藉此，在蝕刻之際可以省略切換蝕刻處理室的工程，可簡化製造工程。
如此，若依據在本技術的第1實施形態，則藉由中間電極而分割成複數個開關層，即使任一開關層因劣化而短路的情況下，藉由剩餘之開關層而仍可作為選擇元件而發揮機能。又，藉此可使開關層之膜厚薄膜化。再者，在開關層是具有負性電阻成分的情況下，則可抑制進入導通狀態之際所產生的焦耳熱所致之過渡電流。
＜2.第2實施形態＞ [交叉點型記憶體] 圖9係為本技術的第2實施形態中的交叉點型記憶體之立體概念例的圖示。
本第2實施形態中的交叉點型記憶體，係在複數個位元線211及複數個字元線212之交點上配置有記憶胞的這點，是與上述的第1實施形態相同。在上述的第1實施形態中，是藉由電阻變化層141來構成記憶體元件，但在本第2實施形態中，則是藉由電阻變化層141及離子源層142之層積結構來構成記憶體元件。
離子源層142係含有，藉由電場的施加而在電阻變化層141內形成傳導路徑的可動元素。該可動元素係為例如：過渡金屬元素、鋁(Al)、銅(Cu)、或硫屬元素。作為硫屬元素係可舉出例如：碲(Te)、硒(Se)、或硫(S)。作為過渡金屬元素，係為週期表第4族乃至第6族的元素，可舉出例如：鈦(Ti)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鉬(Mo)、或鎢(W)等。離子源層142，係含有1種或2種以上的上述之可動元素而被構成。又，離子源層142係亦可含有：氧(O)、氮(N)、上記可動元素以外之元素(例如錳(Mn)、鈷(Co)、鐵(Fe)、鎳(Ni)、或鉑(Pt))、或矽(Si)等也無妨。此外，離子源層142，係為申請專利範圍中所記載的記憶層之一例。
[電阻變化層的配置] 圖10係為本技術的第2實施形態中的記憶胞之結構例的圖示。
該圖中的a係圖示，與上述的第2實施形態中的交叉點型記憶體相同的結構例。在此例中，電阻變化層141及離子源層142，係被配置在上電極111的正下方。但是，該電阻變化層141及離子源層142，係只要是在上電極111與下電極112之間，則無論怎麼配置都無妨。
因此，亦可如該圖中的b所示，被配置在開關層121及122之間。又，亦可如該圖中的c所示，被配置在下電極112的正上方。
[層積交叉點型記憶體] 圖11係為本技術的第2實施形態中的層積交叉點型記憶體之立體概念例的圖示。
在上述的例子中係說明了，設置成對的位元線211及字元線212，在其交點設置記憶胞的交叉點型記憶體之例子。這裡係和上述的第1實施形態之情況同樣地圖示，還設置有位元線213，在位元線213與字元線212之交點還設置有記憶胞的層積交叉點型記憶體之例子。
於此層積交叉點型記憶體中，也是和上述的單層之交叉點型記憶體同樣地，於記憶胞之每一者中，藉由中間電極131而分割成開關層121及122。藉此，可獲得和上述的單層之交叉點型記憶體相同的效果。
[變形例] 圖12係為本技術的第2實施形態中的選擇元件的結構之變形例的圖示。
如上述的第1實施形態中所說明，開關層之數量係不限定為2層，而是亦可為3層以上。這裡係圖示了，如上述般地分割成3個開關層121乃至123之情況的例子。於此情況下也是，電阻變化層141及離子源層142，係只要是在上電極111與下電極112之間，則無論怎麼配置都無妨。
在該圖中的a中，電阻變化層141及離子源層142，係被配置在上電極111的正下方。在該圖中的b中，電阻變化層141及離子源層142，係被配置在開關層121及122之間。在該圖中的c中，電阻變化層141及離子源層142，係被配置在開關層122及123之間。又，在該圖中的d中，電阻變化層141及離子源層142，係被配置在下電極112的正上方。
如此，若依據在本技術的第2實施形態，則作為記憶體元件是使用電阻變化層141及離子源層142的情況下，仍可達成藉由中間電極而分割成複數個開關層所致之上述效果。
此外，上述的實施形態係例示用以將本技術予以實現化所需之一例，實施形態中的事項、和申請專利範圍中的發明特定事項，係分別具有對應關係。同樣地，申請專利範圍中的發明特定事項、和標示和其同一名稱的本技術的實施形態中的事項，係分別具有對應關係。但是，本技術係不限定於實施形態，在不脫離其宗旨的範圍內，可對實施形態施加各種變形而加以實現。
此外，本技術係亦可視為如下之構成。 (1)一種選擇元件，係具備： 彼此對向的第1及第2電極；和 中間電極，係被配置在前記第1及第2電極之間；和 複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。 (2)如前記(1)所記載之選擇元件，其中， 前記複數個開關層之每一者，係一旦施加比所定之閾值電壓還高的電壓就遷移至低電阻狀態，其以外的情況下則為高電阻狀態。 (3)如前記(1)或(2)所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係為可雙方向動作。 (4)如前記(1)至(3)之任一項所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係具備負性電阻成分。 (5)如前記(1)至(4)之任一項所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。 (6)如前記(1)至(5)之任一項所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有雙方向二極體。 (7)如前記(1)至(5)之任一項所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有MIM二極體及穿通二極體之至少任一者。 (8)如前記(1)至(5)之任一項所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有PN二極體、PIN二極體、PIP二極體、蕭特基二極體、雪崩二極體、齊納二極體之至少任一者。 (9)如前記(1)所記載之選擇元件，其中， 前記複數個開關層，係皆由同種的材料所成。 (10)一種記憶胞，係具備： 彼此對向的第1及第2電極；和 記憶層，係被配置在前記第1及第2電極之間；和 中間電極，係被配置在前記第1及第2電極之間；和 複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。 (11)如前記(9)所記載之記憶胞，其中， 前記記憶層，係為由遷移金屬氧化物所成之電阻變化層、相變化型記憶層、及磁阻變化型記憶層之任一者。 (12)如前記(9)所記載之記憶胞，其中， 前記記憶層係含有：含碲(Te)、鋁(Al)、銅(Cu)、鋯(Zr)、氮(N)及氧(O)之其中至少1種的離子源層、和由氧化物材料所成之電阻變化層。 (13)如前記(9)至(11)之任一項所記載之記憶胞，其中， 前記複數個開關層之其中至少1個，係含氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。 (14)一種記憶裝置，係具備複數個記憶胞，其中，該每一記憶胞係具備：彼此對向的第1及第2電極；和記憶層，係被配置在前記第1及第2電極之間；和中間電極，係被配置在前記第1及第2電極之間；和複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。
111:上電極 112:下電極 121~123:開關層 131~133,139:中間電極 141:電阻變化層 142:離子源層 211,213:位元線 212:字元線
[圖1]本技術的第1實施形態中的交叉點型記憶體之立體概念例的圖示。 [圖2]本技術的實施形態中的選擇元件之結構例的圖示。 [圖3]開關層的電流電壓特性的圖示。 [圖4]開關層的閾值電壓之膜厚依存性的圖示。 [圖5]本技術的第1實施形態中的記憶胞之結構例的圖示。 [圖6]本技術的第1實施形態中的層積交叉點型記憶體之立體概念例的圖示。 [圖7]本技術的實施形態中的選擇元件的結構之變形例的圖示。 [圖8]本技術的第1實施形態中的選擇元件的結構之變形例的圖示。 [圖9]本技術的第2實施形態中的交叉點型記憶體之立體概念例的圖示。 [圖10]本技術的第2實施形態中的記憶胞之結構例的圖示。 [圖11]本技術的第2實施形態中的層積交叉點型記憶體之立體概念例的圖示。 [圖12]本技術的第2實施形態中的選擇元件的結構之變形例的圖示。
121:開關層
122:開關層
131:中間電極
139:中間電極
141:電阻變化層
211:位元線
212:字元線

Claims (14)

  1. 一種選擇元件，係具備： 彼此對向的第1及第2電極；和 中間電極，係被配置在前記第1及第2電極之間；和 複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。
  2. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之每一者，係一旦施加比所定之閾值電壓還高的電壓就遷移至低電阻狀態，其以外的情況下則為高電阻狀態。
  3. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係為可雙方向動作。
  4. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係具備負性電阻成分。
  5. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。
  6. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有雙方向二極體。
  7. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有MIM二極體及穿通二極體之至少任一者。
  8. 如請求項1所記載之選擇元件，其中， 前記複數個開關層之其中至少1個，係含有PN二極體、PIN二極體、PIP二極體、蕭特基二極體、雪崩二極體、齊納二極體之至少任一者。
  9. 如請求項1所記載之選擇元件，其中， 前記複數個開關層，係皆由同種的材料所成。
  10. 一種記憶胞，係具備： 彼此對向的第1及第2電極；和 記憶層，係被配置在前記第1及第2電極之間；和 中間電極，係被配置在前記第1及第2電極之間；和 複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。
  11. 如請求項9所記載之記憶胞，其中， 前記記憶層，係為由過渡金屬氧化物所成之電阻變化層、相變化型記憶層、及磁阻變化型記憶層之任一者。
  12. 如請求項9所記載之記憶胞，其中， 前記記憶層係含有：含碲(Te)、鋁(Al)、銅(Cu)、鋯(Zr)、氮(N)及氧(O)之其中至少1種的離子源層、和由氧化物材料所成之電阻變化層。
  13. 如請求項9所記載之記憶胞，其中， 前記複數個開關層之其中至少1個，係含氧(O)、硫(S)、硒(Se)及碲(Te)之其中至少1種。
  14. 一種記憶裝置，係具備複數個記憶胞，其中，該每一記憶胞係具備：彼此對向的第1及第2電極；和記憶層，係被配置在前記第1及第2電極之間；和中間電極，係被配置在前記第1及第2電極之間；和複數個開關層，係將前記中間電極在前記對向之方向上予以夾住而被配置。
TW109120207A 2019-06-26 2020-06-16 選擇元件、記憶胞、及記憶裝置 TW202105681A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-118281 2019-06-26
JP2019118281A JP2021005611A (ja) 2019-06-26 2019-06-26 選択素子、メモリセル、および、記憶装置

Publications (1)

Publication Number Publication Date
TW202105681A true TW202105681A (zh) 2021-02-01

Family

ID=74061615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120207A TW202105681A (zh) 2019-06-26 2020-06-16 選擇元件、記憶胞、及記憶裝置

Country Status (5)

Country Link
US (1) US20220238602A1 (zh)
JP (1) JP2021005611A (zh)
CN (1) CN114008806A (zh)
TW (1) TW202105681A (zh)
WO (1) WO2020261736A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022051104A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 スイッチング素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050813B2 (ja) * 2007-11-29 2012-10-17 ソニー株式会社 メモリセル
JP5270809B2 (ja) * 2011-06-10 2013-08-21 パナソニック株式会社 不揮発性記憶素子、及び不揮発性記憶装置
JP5858350B2 (ja) * 2011-09-14 2016-02-10 インテル・コーポレーション 装置、方法およびシステム
US10971685B2 (en) * 2015-02-10 2021-04-06 Sony Corporation Selective device, memory cell, and storage unit

Also Published As

Publication number Publication date
WO2020261736A1 (ja) 2020-12-30
CN114008806A (zh) 2022-02-01
JP2021005611A (ja) 2021-01-14
US20220238602A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP5501966B2 (ja) 多状態の不揮発性メモリ素子
TWI724374B (zh) 開關元件及記憶裝置以及記憶體系統
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
KR102488896B1 (ko) 스위치 소자 및 기억 장치
US9966139B2 (en) Resistive random access memory device
JP6577954B2 (ja) 切り替えコンポーネントおよびメモリユニット
TW201535680A (zh) 切換裝置及儲存單元
JP5270809B2 (ja) 不揮発性記憶素子、及び不揮発性記憶装置
US11522132B2 (en) Storage device and storage unit with a chalcogen element
TWI759457B (zh) 記憶裝置
US20240274189A1 (en) Semiconductor memory devices with differential threshold voltages
TW202105681A (zh) 選擇元件、記憶胞、及記憶裝置
US10497437B1 (en) Decoding scheme for 3D cross-point memory array
US11967375B2 (en) Memory cell with built-in amplifying function, memory device and method using the same
KR20140013364A (ko) 가변 저항 메모리 장치 및 그 제조 방법
TW201828455A (zh) 隨機存取記憶體結構
CN107482033B (zh) 电阻式随机存取存储器