TW202101725A - 堆疊結構及其製造方法 - Google Patents
堆疊結構及其製造方法 Download PDFInfo
- Publication number
- TW202101725A TW202101725A TW108122210A TW108122210A TW202101725A TW 202101725 A TW202101725 A TW 202101725A TW 108122210 A TW108122210 A TW 108122210A TW 108122210 A TW108122210 A TW 108122210A TW 202101725 A TW202101725 A TW 202101725A
- Authority
- TW
- Taiwan
- Prior art keywords
- bonding pads
- layer
- bonding
- dielectric layer
- structure according
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種堆疊結構包含電路板、電子構件、金屬核體以及絕緣包覆層。電路板包含線路層、介電層、圖案化種子層及第一接合墊。介電層設置於線路層上。介電層具有複數個開口裸露出部分線路層。圖案化種子層設置於線路層由所述開口裸露出之表面上及介電層的開口的側壁上。第一接合墊設置於圖案化種子層上。電子構件包含與第一接合墊相對設置的第二接合墊。金屬核體實體連接對應的第一接合墊及第二接合墊。金屬核體具有一曲面夾置於第一接合墊與第二接合墊之間。絕緣包覆層彼此分離,且覆蓋金屬核體的曲面。
Description
本發明是有關於一種堆疊結構及堆疊結構的製造方法。特別是關於具有電路板的堆疊結構及具有電路板的堆疊結構的製造方法。
隨著積體電路晶片及各種電子產品不斷往更小的尺寸發展,電子產品中不同電子元件之間的電連接也因此往更小的維度發展。微米或奈米等級的連接墊被廣泛地使用在各種電子產品的部件中,微米或奈米等級連接墊之間的接合變的非常重要,因為接合的品質直接影響最終電子產品的性能、品質和可靠度。當接合的尺度縮小的同時,製程良率亦較容易受到各種外在因素的干擾。舉例來說,若使用銅對銅接合細微間距元件,接合前可能面臨銅面氧化之瓶頸,使得接合後接點間產生空隙,進而影響細微間距元件組裝的可靠度。
有鑑於此,目前急需一種更佳的細微間距元件的組裝方法,以改上述問題。
本發明之一態樣是提供一種堆疊結構。此堆疊結構包含一第一電路板、一電子構件、複數個金屬核體以及複數個絕緣包覆層。第一電路板包含複數個第一接合墊。電子構件包含與所述多個第一接合墊相對設置的複數個第二接合墊。各金屬核體實體連接所述多個第一接合墊之對應一者以及所述多個第二接合墊之對應一者。各金屬核體具有一曲面,各曲面夾置於對應之第一接合墊與對應之第二接合墊之間。所述多個絕緣包覆層彼此分離,且覆蓋所述多個金屬核體的所述多個曲面。
在某些實施方式中,絕緣包覆層包含絕緣高分子材料或絕緣奈米接合材料。
在某些實施方式中,第一電路板更包含一第一線路層、設置於第一線路層上的一第一介電層以及一第一圖案化種子層,其中第一介電層具有複數個第一開口,以裸露部分第一線路層,第一圖案化種子層設置於第一線路層由所述多個第一開口裸露出之表面及第一介電層的所述多個第一開口的側壁上。
在某些實施方式中,第一圖案化種子層及第一接合墊未填滿第一開口,使各第一開口存在一剩餘空間,其中各金屬核體填滿各剩餘空間。
在某些實施方式中,各第一接合墊包含位在各第一開口內的一第一部分以及由第一部分延
伸到第一介電層上方的一第二部分。
在某些實施方式中,絕緣包覆層覆蓋第一接合墊的第二部分。
在某些實施方式中,電子構件更包含具有多個第二開口的一第二介電層,各第二接合墊包含位於各第二開口內的一第一部分以及由第一部分延伸到第二介電層上的一第二部分。
在某些實施方式中,絕緣包覆層層覆蓋第二接合墊的第二部分。
在某些實施方式中,各曲面由各第一接合墊的各第二部分連續地延伸到各第二接合墊的各第二部分。
在某些實施方式中,第一接合墊之材質係為多孔銅(Porous Copper)。
本發明之另一樣態是提供一種堆疊結構的製造方法,此方法包含:(i)提供一第一電路板,第一電路板包含複數個第一接合墊;(ii)在各第一接合墊上配置一核殼體,其中各核殼體包含一金屬核體以及包覆金屬核體的一絕緣保護層;以及(iii)將一電子構件的複數個第二接合墊熱壓接合至第一接合墊上的核殼體,使金屬核體實體連接第二接合墊及第一接合墊。
在某些實施方式中,將電子構件的第二接合墊熱壓接合至第一接合墊上的核殼體的步驟包
含:使絕緣保護層流動而覆蓋第一接合墊。
在某些實施方式中,第一接合墊之材質係為多孔銅(Porous Copper)。
10‧‧‧方法
12、14、16‧‧‧操作
100‧‧‧第一線路板
101‧‧‧承載板
102‧‧‧接合金屬層
103‧‧‧接墊層
104‧‧‧接墊
111、112、113、114‧‧‧介電層
115‧‧‧第一介電層
115o‧‧‧第一開口
121、122、123‧‧‧線路層
124‧‧‧第一線路層
131、132、133‧‧‧導通孔
141‧‧‧種子層
142‧‧‧第一圖案化種子層
151‧‧‧第一接合墊
151a、201a‧‧‧第一部分
151b、201b‧‧‧第二部分
161‧‧‧核殼體
162‧‧‧金屬核體
162s‧‧‧曲面
163‧‧‧絕緣包覆層
200‧‧‧電子構件
201‧‧‧第二接合墊
202‧‧‧第二介電層
202o‧‧‧第二開口
300‧‧‧堆疊結構
901‧‧‧光阻
R‧‧‧區域
第1圖繪示根據本發明各種實施方式之製造堆疊結構之方法的流程圖。
第2圖至第13圖繪示根據本發明某些實施方式之製造堆疊結構之方法在不同製程階段的剖面示意圖。
第14圖繪示第13圖中區域R的放大圖。
為了使本揭示內容的敘述更加詳盡與完備,下文針對了本發明的實施態樣與具體實施例提出了說明性的描述;但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例,在有益的情形下可相互組合或取代,也可在一實施例中附加其他的實施例,而無須進一步的記載或說明。
在以下描述中,將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而,可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下,為簡化圖式,熟知的結構與裝置僅示意性地繪示於圖中。
在本文中使用空間相對用語,例如「下方」、「之下」、「上方」、「之上」等,這是為了便於敘述一元件或特徵與另一元件或特徵之間的相對關係,如圖中所繪示。這些空間上的相對用語的真實意義包含其他的方位。例如,當圖示上下翻轉180度時,一元件與另一元件之間的關係,可能從「下方」、「之下」變成「上方」、「之上」。此外,本文中所使用的空間上的相對敘述也應作同樣的解釋。
本發明之一態樣是提供一種堆疊結構300的製造方法。第1圖繪示根據本發明各種實施方式之一種堆疊結構的製造方法10的流程圖。方法10包含操作12、操作14及操作16。在操作12中,提供具有第一接合墊的第一電路板。第2圖至第10圖繪示根據本發明某些實施方式之實現操作12的不同製程階段的剖面示意圖。首先,如第2圖所繪示,提供承載板101。
如第3圖所繪示,於承載板101上形成接合金屬層102。然後,於接合金屬層102上形成接墊層103。最後,圖案化接墊層103而形成多個接墊104。具體而言,接合金屬層102之材質可為鈦,接墊層103之材質可為銅。接合金屬層102與接墊層103的形成方法可為濺鍍。
如第4圖所繪示,分別形成介電層111、112、113、線路層121、122、123以及多個導通孔131、
132。介電層111設置於接合金屬層102上。接墊104設置於介電層111中。線路層121設置於介電層111上與介電層112中,且線路層121連接接墊104。介電層112設置於介電層111上與線路層121上。線路層122設置於介電層112上與介電層113中。導通孔131設置於介電層112中,且導通孔131連接線路層121、122。介電層113設置於介電層112上與線路層122上。線路層123設置於介電層113上。導通孔132設置於介電層113中,且導通孔132連接線路層122、123。具體而言,線路層121、122、123與導通孔131、132之材質可為銅。
如第5圖所繪示,分別形成介電層114、第一線路層124以及多個導通孔133。介電層114設置於介電層113上與線路層123上。第一線路層124設置於介電層114上,導通孔133設置於該介電層114中,且導通孔133連接線路層123與第一線路層124。具體而言,第一線路層124與導通孔133之材質可為銅。第一線路層124是具有特定圖案的導電路徑。
如第6圖所繪示,於介電層114上與第一線路層124上形成第一介電層115。然後,於第一介電層115形成多個第一開口115o,以裸露部分第一線路層124。第一開口115o的形成方法可為雷射鑽孔,第一開口115o的側壁為傾斜設置。
如第7圖所繪示,於裸露之第一線路層
124、第一開口115o的側壁上以及第一介電層115的頂面上(亦即裸露之第一線路層124與第一介電層115上)形成種子層141。具體而言,種子層141之材質可為銅。
如第8圖所繪示,於第一介電層115的頂面上方(種子層141上)形成光阻901,其中光阻901裸露出位在第一開口115o中的種子層141(其設置於第一線路層124與第一開口115o的側壁上)及相鄰於第一開口115o的種子層141(其設置於第一介電層115的頂面上)。
如第9圖所繪示,於裸露的種子層141上形成多個第一接合墊151,其中第一接合墊151之材質為銅。在一些實施方式中,首先於裸露的種子層141上形成銅合金層,然後再藉由酸浸製程移除銅合金層中的非銅元素,因而形成第一接合墊151。
如第9圖與第10圖所繪示,移除光阻901,並移除沒有被第一接合墊151覆蓋的種子層141,因而形成第一圖案化種子層142。
在進行上述第2-10圖繪示的步驟之後,即形成第一電路板100。簡言之,第一電路板100包含第一線路層124、第一介電層115、第一圖案化種子層142以及多個第一接合墊151。第一介電層115設置於第一線路層124上,且具有多個第一開口115o以裸露部分第一線路層124。詳細而言,第一介電層
115形成於介電層114上與第一線路層124上。第一圖案化種子層142設置於第一線路層124由第一開口115o裸露出之表面與第一介電層115的第一開口115o的側壁上,且各第一接合墊151設置於第一圖案化種子層142上。
請回到第1圖,在操作14中,在各第一接合墊上配置核殼體,其中各核殼體包含金屬核體以及包覆金屬核體的絕緣保護層。第11圖繪示依照本發明一實施方式之實現操作14的剖面示意圖。如第11圖所示,在各第一接合墊151上配置核殼體161。在一些實施方式中,各核殼體161包含金屬核體162以及包覆金屬核體162的絕緣保護層163。在某些實施例中,金屬核體162之材質為銅。在另外某些實施例中,絕緣包覆層163包含絕緣高分子材料或絕緣奈米接合材料,絕緣高分子材料可以例如為非導電性黏著膠(NCP)、非導電性黏著膜(NCF)或矽烷(Silane),但不以此為限。在一實施例中,金屬核體162實質上為球體,且絕緣包覆層163均勻塗佈於金屬核體162上。
在操作16中,將電子構件的多個第二接合墊熱壓接合至第一接合墊上的核殼體,使金屬核體實體連接第二接合墊及第一接合墊。第12和13圖繪示依照本發明一實施方式之實現操作16在不同製程階段的剖面示意圖。第14圖繪示第13圖中區域R
的放大圖。如第12圖所示,將電子構件200的多個第二接合墊201熱壓接合至第一接合墊151上的核殼體161,使金屬核體162實體連接第二接合墊201及第一接合墊151。在各種實施方式中,電子構件200包含具有多個第二開口202o的第二介電層202,換句話說,第二接合墊201形成於第二介電層202的第二開口202o之上。舉例而言,各第二接合墊201包含位於各第二開口202o內的第一部分201a以及由第一部分201a延伸到第二介電層202上的第二部分201b。在一些實施方式中,各第二接合墊201設置於各第二開口202o的底表面和側壁上。類似地,第一電路板100上的第一接合墊151形成於第一介電層115的第一開口115o之上。舉例來說,各第一接合墊151包含位於各第一開口115o內的第一部分151a以及由第一部分151a延伸到第一介電層115上的第二部分151b。在一些實施方式中,各第一接合墊151設置於各第一開口115o的底表面和側壁上。在一實施例中,第一接合墊151和第二接合墊201之材質可為銅。在另一實施例中,第一接合墊151之材質係為多孔銅(Porous Copper)。在一實施例中,各第二開口202o的最大寬度小於或等於各金屬核體162的最大寬度。類似地,第一電路板100上的各第一開口115o的最大寬度小於各金屬核體162的最大寬度。在一實施例中,第一圖案化種子層142和第一接合墊151的材質為銅。
接著,請參照第13及14圖,在進行熱壓接合過程,絕緣保護層163受到加熱而融化,融化的絕緣保護層163在第一接合墊151及第二接合墊201的擠壓作用下向兩側流動,而覆蓋第一接合墊151及/或第二接合墊201。詳細而言,絕緣包覆層163流動而覆蓋第一接合墊151的第二部分151b及/或第二接合墊201的第二部分201b。金屬核體162在熱及壓力作用下產生形變而填滿第一開口115o和各第二開口202o的剩餘空間。
如第13及14圖所示,接合後,金屬核體162實體連接第一接合墊151和第二接合墊201,而形成第一線路板100與電子構件200之間的電性連接。電子構件200可例如為第二線路板、半導體晶片或晶片封裝體。
綜上所述,本發明實施方式使用金屬核體將電路板和電子構件進行熱壓接合形成電性連接結構。具體而言,由於絕緣包覆層包覆於金屬核體表面,因此進行熱壓接合時金屬核體表面不會產生氧化之問題,且有效填充上下連接點(例如,第一接合墊151和第二接合墊201)之間的空隙。此外,絕緣包覆層在熱壓接合時會橫向流動而包覆電性連接結構的外側表面,達到保護接點之功能,進而提升元件組裝可靠度。
本發明之另一樣態是提供一種堆疊結構
300,第13圖所示。堆疊結構300包含第一電路板100、電子構件200、多個金屬核體162以及多個絕緣包覆層163。
在一些實施方式中,第一電路板100包含第一介電層115、第一線路層124、第一圖案化種子層142以及多個第一接合墊151。在各種實施方式中,第一線路層124設置於第一介電層115中。在一些實施方式中,第一線路層124之材質為銅。在一實施例中,第一線路層124是具有特定圖案的導電路徑。
在一些實施方式中,第一介電層115設置於第一線路層124上。第一介電層115具有多個第一開口115o,以裸露部分第一線路層124。在一實施例中,各第一開口115o的最大寬度小於各金屬核體162的最大寬度。
在一些實施方式中,第一圖案化種子層142設置於第一線路層124由多個第一開口115o裸露出之表面上以及第一介電層115的第一開口115o的側壁上。各第一接合墊151分別設置於第一圖案化種子層142上。在一些實施方式中,各第一接合墊151包含位在各第一開口115o內的第一部分151a以及由第一部分151a延伸到第一介電層115上方的第二部分151b。在一實施例中,各第二開口202o的最大寬度小於各金屬核體162的最大寬度。在一實施例中,
第一圖案化種子層142和第一接合墊151之材質為銅。在另一實施例中,第一接合墊151之材質係為多孔銅(Porous Copper)。
在一些實施方式中,電子構件200包含與第一接合墊151相對設置的多個第二接合墊201以及具有多個第二開口202o的第二介電層202。舉例來說,各第二接合墊201包含位於各第二開口202o內的第一部分201a以及由第一部分201a延伸到第二介電層202上的第二部分201b。在一實施例中,各第二開口202o的最大寬度小於各金屬核體162的最大寬度。在一實施例中,第二接合墊201之材質為銅。
在一些實施方式中,各金屬核體162實體連接對應的第一接合墊151和第二接合墊201。由於第一圖案化種子層142及第一接合墊151未填滿第一開口115o,所以第一開口115o存在剩餘空間,金屬核體162填滿第一開口115o中的剩餘空間。各個金屬核體162具有曲面162s。曲面162s可例如為凸面,曲面162s夾置於對應之第一接合墊151與第二接合墊201之間。詳細而言,曲面162s由第一接合墊151的第二部分151b連續地延伸到第二接合墊201的第二部分201b。
在一些實施方式中,絕緣包覆層163彼此分離,且覆蓋金屬核體162的曲面162s。在一實施例中,絕緣保護層163更覆蓋第一接合墊151及/或第二
接合墊201。例如,絕緣包覆層163可進一步覆蓋第一接合墊151的第二部分151b及第二接合墊201的第二部分201b。在一實施例中,絕緣包覆層163包含絕緣高分子材料或絕緣奈米接合材料,例如:非導電性黏著膠(NCP)、非導電性黏著膜(NCF)或矽烷(Silane),但不以此為限。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧第一線路板
115o‧‧‧第一開口
124‧‧‧第一線路層
142‧‧‧第一圖案化種子層
151‧‧‧第一接合墊
151a、201a‧‧‧第一部分
151b、201b‧‧‧第二部分
162‧‧‧金屬核體
162s‧‧‧曲面
163‧‧‧絕緣包覆層
200‧‧‧電子構件
201‧‧‧第二接合墊
202‧‧‧第二介電層
202o‧‧‧第二開口
R‧‧‧區域
Claims (13)
- 一種堆疊結構,包含:一第一電路板,包含:複數個第一接合墊;一電子構件,包含與該些第一接合墊相對設置的複數個第二接合墊;複數個金屬核體,各該金屬核體實體連接該些第一接合墊之對應一者以及該些第二接合墊之對應一者,其中各該金屬核體具有一曲面,各該曲面夾置於對應之該第一接合墊與對應之該第二接合墊之間;以及複數個絕緣包覆層,該些絕緣包覆層彼此分離,且覆蓋該些金屬核體的該些曲面。
- 如請求項1所述的堆疊結構,其中該些絕緣包覆層包含絕緣高分子材料或絕緣奈米接合材料。
- 如請求項1所述的堆疊結構,其中該第一電路板更包含一第一線路層、設置於該第一線路層上的一第一介電層以及一第一圖案化種子層,其中該第一介電層具有複數個第一開口,以裸露部分該第一線路層,該第一圖案化種子層設置於該第一線路層由該些第一開口裸露出之表面及該第一介電層的該些第一開口的側壁上。
- 如請求項3所述的堆疊結構,其中該第一圖案化種子層及該些第一接合墊未填滿該些第一開口,使各該第一開口存在一剩餘空間,其中各該金屬核體填滿各該剩餘空間。
- 如請求項3所述的堆疊結構,其中各該第一接合墊包含位在各該第一開口內的一第一部分以及由該第一部分延伸到該第一介電層上方的一第二部分。
- 如請求項5所述的堆疊結構,其中該些絕緣包覆層覆蓋該些第一接合墊的該些第二部分。
- 如請求項5所述的堆疊結構,其中該電子構件更包含具有多個第二開口的一第二介電層,各該第二接合墊包含位於各該第二開口內的一第一部分以及由該第一部分延伸到該第二介電層上的一第二部分。
- 如請求項7所述的堆疊結構,其中該些絕緣包覆層覆蓋該些第二接合墊的該些第二部分。
- 如請求項7所述的堆疊結構,其中各該曲面由各該第一接合墊的各該第二部分連續地延伸到各該第二接合墊的各該第二部分。
- 如請求項1所述的堆疊結構,其中該些第一接合墊之材質係為多孔銅(Porous Copper)。
- 一種堆疊結構的製造方法,包含以下步驟:提供一第一電路板,該第一電路板包含複數個第一接合墊;在各該第一接合墊上配置一核殼體,其中各該核殼體包含一金屬核體以及包覆該金屬核體的一絕緣保護層;以及將一電子構件的複數個第二接合墊熱壓接合至該些第一接合墊上的該些核殼體,使該些金屬核體實體連接該些第二接合墊及該些第一接合墊。
- 如請求項11所述的堆疊結構的製造方法,其中將該電子構件的該些第二接合墊熱壓接合至該些第一接合墊上的該些核殼體的步驟包含:使該些絕緣保護層流動而覆蓋該些第一接合墊。
- 如請求項11所述的堆疊結構的製造方法,其中該些第一接合墊之材質係為多孔銅(Porous Copper)。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108122210A TWI721469B (zh) | 2019-06-25 | 2019-06-25 | 堆疊結構及其製造方法 |
US16/543,609 US10588214B2 (en) | 2017-05-09 | 2019-08-18 | Stacked structure and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108122210A TWI721469B (zh) | 2019-06-25 | 2019-06-25 | 堆疊結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202101725A true TW202101725A (zh) | 2021-01-01 |
TWI721469B TWI721469B (zh) | 2021-03-11 |
Family
ID=75234672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108122210A TWI721469B (zh) | 2017-05-09 | 2019-06-25 | 堆疊結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI721469B (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8338945B2 (en) * | 2010-10-26 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Molded chip interposer structure and methods |
JP5893387B2 (ja) * | 2011-12-22 | 2016-03-23 | 新光電気工業株式会社 | 電子装置及びその製造方法 |
US10178755B2 (en) * | 2017-05-09 | 2019-01-08 | Unimicron Technology Corp. | Circuit board stacked structure and method for forming the same |
-
2019
- 2019-06-25 TW TW108122210A patent/TWI721469B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI721469B (zh) | 2021-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
CN104253115B (zh) | 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制 | |
US6876074B2 (en) | Stack package using flexible double wiring substrate | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
KR100800478B1 (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
KR100447035B1 (ko) | 반도체 장치의 제조방법 | |
KR101255335B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2004172323A (ja) | 半導体パッケージ及び積層型半導体パッケージ | |
US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
KR100643928B1 (ko) | 이원화된 내층 구조를 가진 인쇄회로기판 | |
JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20020093093A1 (en) | Semiconductor package with stacked dies | |
TWI534951B (zh) | 半導體封裝基板,使用其之封裝系統及其製造方法 | |
JP3972182B2 (ja) | 半導体装置の製造方法 | |
KR100538485B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
US20050258536A1 (en) | Chip heat sink device and method | |
TWI721469B (zh) | 堆疊結構及其製造方法 | |
TW202023330A (zh) | 封裝結構及其製造方法 | |
TW201836448A (zh) | 線路板堆疊結構及其製作方法 | |
US10588214B2 (en) | Stacked structure and method for manufacturing the same | |
CN112153799A (zh) | 堆叠结构及其制造方法 | |
JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 |