TW202044621A - 點光源型發光二極體及其製造方法 - Google Patents

Abstract

本發明提供一種可簡化製造步驟且溫度依存特性優異的點光源型發光二極體及其製造方法。根據本發明的點光源型發光二極體包括：支撐基板；金屬層，包含光反射面；電流狹窄層；III-V族化合物半導體積層體，依次包含n型半導體層、活性層及p型半導體層；以及上表面電極，並且上表面電極包括供由活性層發出的光射出的開口部，電流狹窄層包括包含貫通孔的介電質層及中間電極，在相對於上表面電極垂直投影包含中間電極的電流狹窄層而得的投影面中，開口部內包中間電極，且介電質層內包上表面電極，p型半導體層的膜厚為0.5 μm以上且3.0 μm以下。

Description

點光源型發光二極體及其製造方法

本發明是有關於一種點光源型發光二極體及其製造方法。

近年來，發光二極體（Light Emitting Diode，LED）根據其發光波長而用於感測器、氣體分析、車載照相機、照明、信號、殺菌、樹脂硬化等各種用途。該些中，於在感測器光源用途等中使用發光二極體的情況下，可使用發出顯示出均勻的發光強度分佈的光的點光源型發光二極體。在通常的發光二極體中，自發光區域向全方向放出光，但在點光源型發光二極體中，僅取出朝向特定方向的光。此種點光源型發光二極體例如在專利文獻1中有揭示。

專利文獻1中所揭示的點光源型發光二極體在支撐基板上依次包括金屬層、第一導電型層、活性層、包含電流狹窄結構的第二導電型層以及形成有供在所述活性層中產生的光射出的開口的上表面電極。在專利文獻1的點光源型發光二極體中，為了將活性層中的通電區域限制為其面內的一部分，藉由在第二導電型層內設置電流阻擋區域來形成電流狹窄結構。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2015-170717號公報

[發明所欲解決之課題] 所述專利文獻1中，藉由使用離子注入法而於活性層的上部的第二導電型層內形成包含電阻值高的不傳導區域的電流阻擋區域來設置電流狹窄結構。因此，對於專利文獻1的技術而言，不僅製造步驟數變多，而且需要組合形成複雜的圖案，很有可能會使良率惡化。另外，在實用化時，要求發光輸出相對於使用環境的溫度變化而不易變化，並要求提高溫度依存特性。

因此，本發明的目的在於提供一種可簡化製造步驟且可提高發光輸出的溫度依存特性的點光源型發光二極體及其製造方法。 [解決課題之手段]

本發明者等人為了解決所述課題而反覆進行了努力研究。而且，使電流狹窄層及上表面電極的配置關係適當化，同時著眼於p型半導體層的膜厚來嘗試控制電流擴散。其結果，實驗性確認到：即使不要複雜的製造步驟，亦可控制活性層中的主發光區域，可藉由簡略的製造步驟來製作點光源型發光二極體。本發明是基於所述見解而完成的，其主旨構成如下所述。

（1）一種點光源型發光二極體，其特徵在於包括： 支撐基板； 金屬層，位於該支撐基板上且包含光反射面； 電流狹窄層，位於該金屬層上； III-V族化合物半導體積層體，位於該電流狹窄層上且依次包含p型半導體層、活性層及n型半導體層；以及 上表面電極，位於該III-V族化合物半導體積層體上，並且 所述上表面電極包括供由所述活性層發出的光射出的開口部， 所述電流狹窄層包括包含貫通孔的介電質層及中間電極，所述中間電極設置於所述貫通孔內且將所述p型半導體層及所述金屬層電性連接， 在相對於所述上表面電極垂直投影包含所述中間電極的電流狹窄層而得的投影面中，所述開口部內包所述中間電極，且所述介電質層內包所述上表面電極， 所述p型半導體層的膜厚為0.5 μm以上且3.3 μm以下。

（2）如所述（1）所記載的點光源型發光二極體，其中所述開口部及所述中間電極配置於在所述投影面中所述開口部及所述中間電極各自的重心一致的位置。

（3）如所述（1）或（2）所記載的點光源型發光二極體，其中所述活性層的外周緣與所述活性層中的主發光區域的最外周的最短間隔距離為30 μm以上。

（4）如所述（3）所記載的點光源型發光二極體，其中所述最短間隔距離為60 μm以上。

（5）如所述（1）至（4）中任一項所記載的點光源型發光二極體，其中所述光反射面介隔所述介電質層被覆所述活性層側面部的至少一部分。

（6）一種點光源型發光二極體的製造方法，其特徵在於包括： 第一步驟，在成長用基板上形成依次包含n型半導體層、活性層、p型半導體層的半導體積層體； 第二步驟，在所述p型半導體層上形成電流狹窄層； 第三步驟，在所述電流狹窄層上形成金屬反射層； 第四步驟，使表面設置有金屬接合層的支撐基板經由該金屬接合層而與所述金屬反射層接合，同時形成金屬層； 第五步驟，去除所述成長用基板；以及 第六步驟，在所述n型半導體層中的所述成長用基板的去除面形成上表面電極，所述上表面電極具有供由所述活性層發出的光射出的開口部，並且 在所述第三步驟中，形成包括介電質層及中間電極的所述電流狹窄層，所述介電質層包含貫通孔，所述中間電極設置於所述貫通孔內且將所述p型半導體層及所述金屬層電性連接， 在相對於所述上表面電極垂直投影包含所述中間電極的所述電流狹窄層而得的投影面中，所述開口部內包所述中間電極，且所述介電質層內包所述上表面電極， 將所述p型半導體層的膜厚設為0.5 μm以上且3.3 μm以下。 [發明的效果]

根據本發明，能夠提供一種可簡化製造步驟且可提高發光輸出的溫度依存特性的點光源型發光二極體及其製造方法。

在說明根據本發明的實施形態之前，對本說明書中的各定義進行說明。

（各定義） ＜III-V族化合物半導體＞ 首先，在本說明書中，在簡稱為「III-V族化合物半導體」的情況下，其組成由通式：(In_a Ga_b Al_c )(P_x As_y Sb_z )表示。此處，關於各元素的組成比，以下的關係成立。 關於III族元素，c=1-a-b，0≦a≦1，0≦b≦1，0≦c≦1 關於V族元素，z=1-x-y，0≦x≦1，0≦y≦1，0≦z≦1

＜p型、n型及i型以及摻雜劑濃度＞ 在本說明書中，將作為p型電性發揮功能的層稱為p型半導體層（有時簡稱為「p型層」），將作為n型電性發揮功能的層稱為n型半導體層（有時簡稱為「n型層」）。另一方面，於未意圖添加Si、Zn、S、Sn、Mg等特定雜質而不會作為p型或n型電性發揮功能的情況下，稱為「i型」或「未摻雜」。在未摻雜的III-V族化合物半導體層中可混入製造過程中的不可避免的雜質。具體而言，在本說明書中，摻雜劑濃度低（例如未滿7.6×10¹⁵ atoms/cm³ ）的情況作為「未摻雜」進行處理。Si、Zn、S、Sn、Mg等雜質濃度的值設為藉由二次離子質譜（Secondary Ion Mass Spectroscopy，SIMS）分析而得者。再者，在各半導體層的邊界附近，摻雜劑濃度的值大幅變動，因此將各層的膜厚方向上的中央處的摻雜劑濃度的值設為摻雜劑濃度的值。

＜各層的膜厚及組成＞ 另外，所形成的各層的膜厚整體可使用光干涉式膜厚測定器來測定。進而，各層的膜厚分別可根據利用光干涉式膜厚測定器及穿透式電子顯微鏡觀察成長層的剖面來算出。另外，在各層的膜厚以與超晶格結構類似的程度小為幾nm左右的情況下，可使用穿透式電子顯微鏡-能量分散光譜儀（Transmission Electron Microscope-Energy Dispersive Spectrometer，TEM-EDS）來測定膜厚。再者，在各層的剖面圖中，在規定的層具有傾斜面的情況下，該層的膜厚使用距該層的正下層的平坦面的最大高度。

以下，參照圖式來依次對依據本發明的點光源型發光二極體及其製造方法進行說明。再者，原則上對相同的構成要素標註相同的參照編號，並省略重覆的說明。在各圖中，為了便於說明，根據實際的比率而誇張地表示基板及各層的縱橫比率。

（點光源型發光二極體） 圖1中示出依據本發明的一態樣的點光源型發光二極體100的示意剖面圖及其俯視圖。該點光源型發光二極體100至少包括：支撐基板10；金屬層20，位於該支撐基板10上且包含光反射面21；電流狹窄層30，位於該金屬層20上；III-V族化合物半導體積層體50，位於該電流狹窄層30上且依次包含p型半導體層51、活性層53及n型半導體層55；以及上表面電極70，位於該III-V族化合物半導體積層體50上。上表面電極70包括供由活性層53發出的光射出的開口部71。另外，電流狹窄層30包括包含貫通孔32的介電質層31及中間電極35，所述中間電極35設置於該貫通孔32內且將p型半導體層55及金屬層20電性連接。進而，在相對於上表面電極70垂直投影包含中間電極35的電流狹窄層30而得的投影面中，開口部71內包中間電極35，且介電質層31內包上表面電極70。而且，p型半導體層51的膜厚為0.5 μm以上且3.3 μm以下。再者，所謂本說明書中的「內包」是指不包含在投影面中各區域完全一致的情況者。另外，圖1中，在半導體積層體50形成有台面結構，且介電質層31的外周緣的一部分在膜厚方向上露出。以下，依次說明各構成的詳細情況。

＜支撐基板＞ 根據本發明的點光源型發光二極體100藉由後述的「接合法」（參照日本專利特開2018-006495號公報）而形成，因此支撐基板10與在其上所形成的半導體層的晶格常數的關係並無特別限制。作為構成支撐基板10的較佳材料，例如可使用Si基板等半導體基板、Mo或W或科伐合金（Kovar）等金屬基板、使用AlN等的各種子安裝（submount）基板等。再者，支撐基板10較佳為導電性。

＜金屬層＞ 關於金屬層20，只要是形成反射光的光反射面21且可經由中間電極35而與p型半導體層51電性連接的金屬，則並無特別限定。具體而言，較佳為以Au為主成分，更具體而言，較佳為Au佔超過50質量%，更佳為Au為80質量%以上。如圖1所示，金屬層20可藉由支撐基板側的金屬接合層25與金屬反射層27的接合來形成。另外，在金屬層20包括包含Au的金屬層（以下為「Au金屬層」）的情況下，在金屬層20的合計膜厚中，較佳為將Au金屬層的膜厚設為超過50%。在構成金屬層20的金屬（即，反射金屬）中，除Au以外，亦可使用Al、Pt、Ti、Ag等。該些反射金屬元素成為根據本發明的點光源型發光二極體100的金屬層20中所含的反射金屬的起源。例如，金屬層20可為僅包含Au的單一層，亦可包含兩層以上的Au金屬層作為金屬層20。特別是，光反射面21較佳為Au金屬層的表面。例如可將金屬層20中的Au金屬層的一層的膜厚設為400 nm～2000 nm，例如可將包含Au以外的金屬的金屬層的膜厚設為5 nm～200 nm。

＜電流狹窄層＞ 電流狹窄層30包括介電質層31以及將p型半導體層51及金屬層20電性連接的中間電極35。介電質層31包括貫通孔32，中間電極35設置於該貫通孔32內。電流狹窄層30中的實質上的導電區域是形成於貫通孔32內的中間電極35。再者，中間電極35填充於貫通孔32內，因此與貫通孔的形狀一致。

在相對於上表面電極70垂直投影電流狹窄層30而得的投影面中，只要以開口部71內包中間電極35且介電質層31內包上表面電極70的方式形成各構成，則電流狹窄層30中所形成的貫通孔32的大小並無特別限制。依據與下文敘述詳細情況的上表面電極70的開口部71的關係，貫通孔32在該投影面中內包於開口部71中，因此貫通孔32的大小小於開口部71。即，與貫通孔相應的電流狹窄層的主面方向上的剖面形狀的最大長度（在本說明書中稱為貫通孔的寬度）小於開口部71的最大開口徑（在本說明書中稱為開口部的寬度）。由於依存於點光源型發光二極體100的晶片尺寸，因此並非意圖限定，作為貫通孔的寬度，可例示25 μm～150 μm。

另外，貫通孔32的形狀並無特別限定，可列舉：圓柱形、橢圓柱形、（正）三角柱、（正）四角柱、（正）多角柱、不定形等。再者，每LED1晶片的貫通孔32的個數（即，中間電極的個數）為任意，且為一個或多個。在設置多個貫通孔32的情況下，所有的貫通孔32在所述投影面中均內包於開口部71中。

＜＜介電質層材料＞＞ 介電質層的材料並無特別限制，可使用公知的材料。例如，作為介電質材料，可使用SiO₂ 、SiN及AlN等，特佳為使用SiO₂ 。原因在於：SiO₂ 容易利用緩衝氫氟酸（buffered hydrofluoric acid，BHF）等進行蝕刻加工。另外，作為介電質層31的材料，較佳為使用相對於由活性層53放出的光透明的材料。

＜＜中間電極材料＞＞ 中間電極的材料並無特別限制，可使用公知的材料。例如，中間電極的材料較佳為較介電質層而言電阻率低的材料，具體而言，可列舉AuZn系、AuBe系等，例如可藉由利用舟皿加熱式進行蒸鍍後，在規定的溫度下進行急速加熱而形成。另外，中間電極的形狀並無特別限制，如上所述，與貫通孔的形狀一致地形成。

＜半導體積層體＞ 半導體積層體50設置於電流狹窄層30上。半導體積層體50依次包含p型半導體層51、活性層53及n型半導體層55，藉由對活性層53進行通電，在活性層53內以電子及電洞進行結合而發光。半導體積層體50的各層的組成並無特別限制。

＜＜p型半導體層＞＞ p型半導體層51設置於電流狹窄層30上。p型半導體層51可自支撐基板10之側依序包含p型接觸層及p型包覆層。亦可在p型包覆層及p型接觸層之間設置用以緩和晶格失配的中間層。另外，p型包覆層可為多層結構。亦較佳為設置p型間隔物層作為p型半導體層51的最上層。p型間隔物層的組成可在結晶成長方向上為一定，亦可在結晶成長方向上使組成傾斜，亦可使組成調變（包含並不連續的變化）。

＜＜活性層＞＞ 活性層53設置於p型半導體層51上。可將活性層53如圖1般設為單層結構，亦較佳為設為多重量子阱（Multiple Quantum Well，MQW）結構。為了藉由抑制結晶缺陷來提高光輸出，更佳為半導體積層體50具有多重量子阱結構。多重量子阱結構可藉由使阱層及障壁層交替地重覆而成的結構來形成。另外，亦較佳為將活性層53的膜厚方向上的兩端側（即最初與最後）設為障壁層，當將阱層及障壁層的重覆次數設為n時，所述情況下，表述為「n.5組」的多重量子阱結構。

＜＜n型半導體層＞＞ n型半導體層55設置於活性層53上。可將該n型半導體層55用作n型包覆層。n型半導體層55可為單層結構，亦可為積層多層而成的複合層。另外，亦較佳為設置n型間隔物層作為n型半導體層55的最下層（活性化層53側的層）。n型間隔物層的組成可在結晶成長方向上為一定，亦可在結晶成長方向上使組成傾斜，亦可使組成調變。另外，視需要，n型半導體層55亦可具有n型接觸層。

-p型半導體層的膜厚- 此處，在本發明中，將p型半導體層51的膜厚設為0.5 μm以上且3.3 μm以下。在p型半導體層51具有多層p型層的情況下，將p型層的合計膜厚設為0.5 μm以上且3.3 μm以下。若p型半導體層51的膜厚為該範圍，則p型半導體層51的膜厚充分薄，因此在貫通孔32內部的中間電極35中通過的電流在p型半導體層51的面內方向上基本不擴散地流動至活性層53。因此，電流集中於活性層53的特定部位，並在該部位進行局部發光。

以下，在本說明書中，將活性層53中的藉由集中於該活性層的特定部位的電流而進行局部發光的區域稱為主發光區域53A。如上所述，p型半導體層51的膜厚充分薄，因此認為主發光區域53A的大小及位置與相對於活性層53垂直投影中間電極35而得的投影體等效。因此，在本說明書中，所述主發光區域53A視為相對於活性層53垂直投影中間電極35而得的投影面。藉由將p型半導體層51的膜厚設為所述範圍內，可抑制電流的擴展，可減小活性層在晶片側面露出的部位中的表面再結合的影響，可抑制發光輸出相對於溫度變化的變化。認為其理由在於：若p型半導體層51的膜厚為所述範圍內，則即使遷移率因溫度變化而發生變化，產生表面再結合的比例亦不會改變。

如上所述，p型半導體層51的合計膜厚為0.5 μm以上且3.3 μm以下，較佳為將p型半導體層51的合計膜厚設為0.5 μm以上且3.0 μm以下，更佳為設為0.9 μm以上，更佳為設為2.8 μm以下。 將p型半導體層51的膜厚設為0.5 μm以上的原因在於：若設為未滿0.5 μm，則發光元件的可靠性降低，有可能因溫度變化而頓死。

另外，只要滿足所述合計膜厚，則p型半導體層中的各p型層的膜厚並無限制。作為p型包覆層的膜厚，可例示0.1 μm～2.5 μm，作為p型接觸層的膜厚，可例示10 nm～100 nm，作為p型間隔物層的膜厚，可例示300 nm～700 nm。

-各半導體層的組成- p型半導體層51、活性層53及n型半導體層55各層的組成根據成為點光源型發光二極體100的發光波長的支配性因素的活性層53的III-V族化合物半導體的組成而適宜決定即可。

--活性層的組成-- 活性層包含III-V族化合物半導體，以下，將活性層53的III-V族化合物半導體的組成表述為(In_a1 Ga_b1 Al_c1 )(P_x1 As_y1 Sb_z1 )；c₁ =1-a₁ -b₁ ，z₁ =1-x₁ -y₁ ，0≦a₁ ≦1，0≦b₁ ≦1，0≦c₁ ≦1，0≦x₁ ≦1，0≦y₁ ≦1，0≦z₁ ≦1。

活性層53例如可設為包含AlGaAs系材料、AlGaAsInP系材料、AlGaAsP系材料、AlInGaP系材料、InGaAsSb系材料等的單層結構或多重量子阱之類的積層結構等。該些均可藉由使用有機金屬氣相成長（Metal Organic Chemical Vapor Deposition，MOCVD）法等公知的方法進行磊晶成長而形成。發光波長例如可設為580 nm～4000 nm的範圍，較佳為將發光波長設為630 nm～1100 nm的範圍。另外，活性層的膜厚與p型半導體層51的膜厚不同，並無特別限制，活性層較佳為10 nm～500 nm。

例如在將發光中心波長設為630 nm～1100 nm情況下，可將活性層（在包含阱層及障壁層的形態的情況下為各層）中的In的組成比a₁ 設為0.0～1.0，將Ga的組成比b₁ 設為0.0～1.0，將Al的組成比c₁ 設為0.0～0.5，將P的組成比x₁ 設為0.0～1.0，將As的組成比y₁ 設為0.0～1.0，將Sb的組成比z₁ 設為0.0～0.5。

--p型半導體層的組成-- 關於p型半導體層51的組成，根據活性層53的III-V族化合物半導體的組成而適宜決定p型半導體層51的III-V族化合物半導體的組成即可。作為p型接觸層，可例示p型AlGaAs或p型InGaAs層等，作為p型包覆層，可例示p型AlGaAs或p型InP層等，作為p型間隔物層，可例示p型AlGaAs層等。

--n型半導體層的組成-- 另外，關於n型半導體層55的組成，亦是根據活性層53的III-V族化合物半導體的組成而適宜決定n型半導體層55的III-V族化合物半導體的組成即可。作為n型間隔物層，可列示n型AlGaAs或n型InP等，作為n型包覆層，可例示n型AlGaAs。

-膜厚- 與p型半導體層51的整體膜厚不同，活性層53及n型半導體層55的膜厚並無限制。

--活性層的膜厚-- 在活性層53具有量子阱結構的情況下，可將阱層的膜厚設為3 nm～17 nm，可將障壁層的膜厚設為5 nm～20 nm，可將兩者的組數設為3～50。另外，在單層結構及量子阱結構的任一情況下，均可將活性層整體的膜厚設為100 nm～500 nm。

--n型半導體層的膜厚-- n型包覆層的膜厚並無限制，例如可例示1 μm～15 μm、3.5 μm～12 μm。n型間隔物層的膜厚亦並無限制，例如可設為5 nm～500 nm。再者，較佳為使n型半導體層55的整體膜厚大於p型半導體層51的整體膜厚。原因在於：通常而言，p型半導體的電子的遷移率低且電阻高，因此容易用作電流狹窄結構，另一方面，在本發明中，理想的是在n型半導體層側擴展電流。

--半導體積層體的整體膜厚-- 另外，半導體積層體50的整體膜厚亦並無限制，例如可設為2 μm～17 μm。

另外，關於構成半導體積層體50的各層，可適宜摻雜公知的n型摻雜劑（Te、Si等）或p型摻雜劑（Zn、C、Mg等）。

再者，關於構成半導體積層體50的各層，在各層的面內，組成等可設為均勻的結構，因此無需複雜的製造步驟。

＜上表面電極＞ 上表面電極70設置於半導體積層體50上。上表面電極70包括開口部71，在該開口部71射出由活性層53發出的光。而且，在相對於上表面電極70垂直投影包含中間電極35的電流狹窄層30而得的投影面中，開口部71內包中間電極35，且介電質層31內包上表面電極70。

換言之，上表面電極70的開口部71的大小為中間電極35的大小以上，且在自膜厚方向觀察的俯視時，中間電極35包含於開口部71內。因此，在點光源型發光二極體100中，在相對於上表面電極70垂直投影中間電極35而得的投影面中，中間電極35的投影體存在於開口部71內。另外，在自膜厚方向觀察的俯視時，上表面電極70包含於介電質層31的外緣與內緣之間。因此，在點光源型發光二極體100中，在相對於上表面電極70垂直投影介電質層31而得的投影面中，上表面電極存在於介電質層31的投影體的內側區域。

再者，只要在相對於上表面電極70垂直投影中間電極35而得的投影面中，開口部71包含中間電極35，則該上表面電極70的開口部71的形狀並無特別限制。開口部71的形狀可為圓形或橢圓形，亦可為星形或多邊形。

另外，較佳為開口部71及中間電極35這兩者配置於如下位置：在相對於上表面電極70垂直投影中間電極35而得的投影面中，開口部71及中間電極35各自的重心（幾何中心）一致的位置。主發光區域53A的大小及面內的主發光區域53A的位置與相對於活性層53的主面投影中間電極35而得的投影體實質上相同。因此，在圖1的情況下，開口部71的中心軸正下方與主發光區域53A的中心重疊。所述情況下，可將由主發光區域53A發出的光高效地取出至外部而較佳。

＜其他電極＞ 可在上表面電極70上及支撐基板10的背面分別設置上表面側襯墊電極E1及背面電極E2，用以構成各電極的金屬材料可使用Ti、Pt、Au等金屬或與金形成共晶合金的金屬（Sn等）等通常的材料。上表面側襯墊電極E1及背面電極E2的電極圖案為任意，並無任何限制。

如上所述，在根據本發明的點光源型發光二極體100中，在上表面電極70與形成於支撐基板10的背面的背面電極E2之間流動的主要電流經由設置於貫通孔32內部的中間電極35而通過活性層53的主發光區域53A。此時，由於p型半導體層51的電阻高，因此使電流狹窄，可使電流集中於活性層53的特定部位。其結果，可在該活性層53的特定部位進行局部發光。如上所述，藉由基於電流狹窄層30及上表面電極70的配置關係以及p型半導體層51的膜厚的簡單的結構，在本發明中可獲得點光源型發光二極體。因此，藉由本發明而可簡化製造步驟，並可製作點光源型發光二極體。

然而，若在感測器用光源等中使用點光源型發光二極體，則在高溫環境下或寒冷地區等各種嚴酷的溫度環境下，需要抑制發光輸出的變動。如與下文的最短間隔距離的技術性意義一起詳細說明般，在本發明中，因限制p型半導體層51的膜厚而溫度依存特性亦優異，因此就所述方面而言，本發明亦進一步有利。

＜間隔距離＞ 所述主發光區域53A的最外周與所述活性層53的外周緣的最短間隔距離較佳為30 μm以上，更佳為60 μm以上。藉此，可提供顯示出更優異的發光輸出的溫度依存特性的點光源型發光二極體。如上所述，認為主發光區域53A的大小及位置與相對於活性層53垂直投影中間電極35而得的投影體同等。因此，主發光區域53A的最外周是由該投影體的最外周定義。以下，對最短間隔距離較佳為30 μm以上的理由進行說明。

作為提高發光輸出的溫度依存特性的方法之一，重要的是減小表面再結合的影響。此種表面再結合在發光二極體中的活性層在晶片側面露出的部位顯著發生，認為其是使溫度依存特性惡化的原因。而且，顯著發生表面再結合的範圍設為自活性層在晶片側面露出的部位起自由電子的擴散長度的數倍左右。將本發明中的p型半導體層51的膜厚設為規定範圍。因此，可使電流流動至活性層53而不會在p型半導體層51的面方向上實質擴展，或者可減少在p型半導體層51的面方向上流動的電流。其結果，在p型半導體層51的面內方向上流動的電流少。基於該想法，認為只要確保最短間隔距離，並在該電流到達活性層53的外周緣之前使電流通過n型半導體層55，則可進一步抑制表面再結合，對於進一步提高發光輸出的溫度依存特性而言有效。

再者，活性層的外周緣與主發光區域的最外周的最短間隔距離的上限值雖依存於點光源型發光二極體100的晶片尺寸，但只要設置充分的最短間隔距離，則不會產生所述表面再結合的問題，因此並無特別限制。再者，作為一例，考慮到晶片尺寸，作為最短間隔距離的上限，可例示1000 μm。

＜活性層側面的被覆＞ 參照表示本發明的另一態樣的圖2。在點光源型發光二極體200中，較佳為金屬層20的光反射面21介隔介電質層31被覆活性層53的側面部的至少一部分。可在活性層53側面將自活性層53的側面放射的光封閉，同時可藉由光反射面21而反射至半導體積層體50內部，從而將一部分光取出至外部，因此亦可期待提高外部量子效率。

再者，為了形成此種被覆活性層側面部的至少一部分的光反射面21，例如以如下方式進行即可。首先，依據接合法而在成長用基板上依次形成n型半導體層55、活性層53、p型半導體層51。然後，自p型半導體層51之側形成台面結構。繼而，依次形成介電質層31及金屬反射層27來被覆p型半導體層51及活性層53的台面結構傾斜面。然後，經由金屬接合層25將金屬反射層27與支撐基板10接合，並去除成長用基板。最後，在n型半導體層55形成台面結構。藉此，可形成圖2的態樣的具有光反射面21的點光源型發光二極體200。

其次，對依據本發明的點光源型發光二極體100（參照圖1）的製造方法的一態樣進行說明。

（點光源型發光二極體的製造方法） 根據本發明的所述點光源型發光二極體的製造方法至少包括：第一步驟，在成長用基板上形成依次包含n型半導體層55、活性層53、p型半導體層51的半導體積層體50；第二步驟，在p型半導體層51上形成電流狹窄層30；第三步驟，在電流狹窄層30上形成金屬反射層27；第四步驟，使表面設置有金屬接合層25的支撐基板10經由該金屬接合層25而與金屬反射層27接合，同時形成金屬層20；第五步驟，去除成長用基板；以及第六步驟，在n型半導體層55中的成長用基板的去除面形成上表面電極70，所述上表面電極70具有供由活性層53發出的光射出的開口部71。而且，在第三步驟中，形成包括介電質層31及中間電極35的電流狹窄層30，所述介電質層31包含貫通孔32，所述中間電極35設置於貫通孔32內且將p型半導體層51及金屬層20電性連接。進而，在相對於上表面電極70垂直投影包含中間電極35的電流30而得的投影面中，開口部71內包中間電極35，且介電質層31內包上表面電極70。而且，p型半導體層51的膜厚為0.5 μm以上且3.3 μm以下。

構成各層的III-V族化合物半導體材料、介電質材料、金屬材料及各層的膜厚、積層組數等如上所述，且省略重覆的說明。

＜第一步驟＞ 在所述第一步驟中，在成長用基板上形成依次形成有n型半導體層55、活性層53、p型半導體層51的半導體積層體50。視需要亦可在成長用基板與n型半導體層55之間形成包含III-V族化合物半導體的蝕刻停止層。該蝕刻停止層可兼具應變緩衝層的功能。關於成長用基板，根據在其上進行成長的半導體積層體50的組成及晶格常數而自GaAs基板、InP基板、GaSb基板、InSb基板等中適宜採用即可。為了在成長用基板上形成n型半導體層，較佳為使用n型基板，但成長用基板的導電型亦可為未摻雜，亦可為p型。

半導體積層體層的各層例如可藉由有機金屬氣相成長（Metal Organic Chemical Vapor Deposition，MOCVD）法或分子束磊晶（Molecular Beam Epitaxy，MBE）法、濺鍍法等公知的薄膜成長方法來形成。若為InGaAsP系半導體，例如以規定的混合比使用作為In源的三甲基銦（TMIn）、作為Ga源的三甲基鎵（TMGa）、作為As源的砷化氫（AsH₃ ）、作為P源的膦（PH₃ ）等，使用載氣使該些原料氣體進行氣相成長，藉此可根據成長時間而使InGaAsP系半導體層以所期望的膜厚進行磊晶成長。另外，在使用作為III族元素的Al的情況下，作為Al源，例如使用三甲基鋁（TMA）等即可，在使用作為V族元素的Sb的情況下，作為Sb源，使用三甲基銻（TMSb）等即可。進而，在將各半導體層摻雜於p型或n型的情況下，視需要進而使用在構成元素中含有Si、Zn等的摻雜劑源的氣體即可。

＜第二步驟～第四步驟＞ 中間電極層、介電質層、金屬反射層、金屬接合層及上表面電極等的形成可使用公知的方法，例如可使用濺鍍法、電子束蒸鍍法或電阻加熱法等。在形成介電質層時，應用電漿化學氣相沈積（Chemical Vapor Deposition，CVD）法或濺鍍法等公知的成膜法即可，視需要亦可使用公知的蝕刻法來進行凹凸形成。

＜＜第二步驟＞＞ 在所述第二步驟中，在p型半導體層51上形成包括中間電極35的電流狹窄層30。例如，首先，藉由濺鍍法等而在p型半導體層51表面的一部分形成中間電極35，並使殘餘部分的表面露出。繼而，在該露出部形成介電質層31，若與中間電極35的高度一致，則可形成電流狹窄層30。再者，假定自電流狹窄層30去除中間電極35時的部分與所述貫通孔32相當。另外，亦可在形成介電質層後，藉由蝕刻等而將介電質層的一部分去除，使p型半導體層51露出而形成貫通孔32，並在該貫通孔32內形成中間電極35。

＜＜第三步驟＞＞ 接著，在第三步驟中，在電流狹窄層30上形成金屬反射層27。其結果，光反射面21設置於半導體積層體50的p型半導體層51側。

＜＜第四步驟＞＞ 其次，在第四步驟中，在支撐基板10的其中一面設置金屬接合層25，然後藉由接合而將支撐基板10經由金屬接合層25來與金屬反射層27接合，從而獲得金屬層20。將金屬反射層27及金屬接合層25相向配置並藉由加熱壓縮等來接合即可。

＜第五步驟＞ 在第五步驟中，藉由公知的方法來去除成長用基板。例如，可使用氨水與過氧化氫水的混合液並藉由濕式蝕刻來去除，亦可將所述蝕刻停止層用作該濕式蝕刻的終點。再者，在去除蝕刻停止層時，利用與成長用基板不同的蝕刻液（例如鹽酸稀釋液的蝕刻液）進行濕式蝕刻即可。

＜第6步驟＞ 最後，在第六步驟中，在n型半導體層55中的成長用基板的去除面形成上表面電極70。上表面電極的形成方法可使用公知的方法，例如可使用濺鍍法、電子束蒸鍍法或電阻加熱法等。上表面電極70包括所述開口部71，所述投影面中的上表面電極70、開口部71、介電質層31、中間電極35的配置關係如上所述。

＜其他步驟＞ 在所述第六步驟之後，亦可進行在光取出面形成多個凹凸的表面粗糙化處理步驟。進而，亦可在用以將點光源型發光二極體單片化的切斷預定線形成台面結構。然後，形成背面電極E2，從而可製造本發明的點光源型發光二極體。 [實施例]

以下，使用實施例來進一步詳細說明本發明，但本發明並不受以下的實施例任何限定。

（實驗例1） 將目標發光中心波長設為850 nm，藉由接合法來製作以下的點光源型發光二極體。

＜實施例1＞ 作為成長用基板，使用n型GaAs基板。藉由MOCVD法而在成長用基板的（100）面上形成蝕刻停止層，進而，在以下的條件下，藉由MOCVD法而使各半導體層依次進行磊晶成長。 ＜1＞膜厚7100 nm的n型Al_0.20 Ga_0.80 As層（摻雜Te、8.0×10¹⁷ atoms/cm³ ；第一n型包覆層） ＜2＞膜厚400 nm的n型Al_0.40 Ga_0.60 As層（摻雜Te、1.0×10¹⁷ atoms/cm³ ；第二n型包覆層） ＜3＞膜厚500 nm的Al_0.24 Ga_0.76 As層（未摻雜；n側間隔物層） ＜4＞整體膜厚nm的310 nm的量子阱型活性層（下文敘述詳細情況） ＜5＞膜厚500 nm的p型Al_0.24 Ga_0.76 As層（摻雜C、2.0×10¹⁶ atoms/cm³ ）（p側間隔物層） ＜6＞膜厚400 nm的Al_0.40 Ga_0.60 As層（摻雜C、1.5×10¹⁸ atoms/cm³ ；第二p型包覆層） ＜7＞膜厚1500 nm的Al_0.20 Ga_0.80 As層（摻雜C、1.5×10¹⁸ atoms/cm³ ；第一p型包覆層） ＜8＞膜厚100 nm的p型Al_0.12 Ga_0.88 As層（摻雜Zn、3×10¹⁸ atoms/cm³ ；p型接觸層）

實施例1的p型半導體層的合計膜厚（p型接觸層、p型包覆層、p側間隔物層的合計）為2.5 μm。另外，在形成活性層時，首先，形成膜厚17.5 nm的Al_0.2 Ga_0.8 As_0.6 P_0.4 障壁層，繼而，交替地形成13組膜厚5 nm的Al_0.069 In_0.16 Ga_0.771 As阱層及膜厚17.5 nm的Al_0.2 Ga_0.8 As_0.6 P_0.4 障壁層，設為合計13.5組。

所述實施例1中的各層的各組成及摻雜劑濃度是藉由SIMS分析而測定的值。

其次，藉由電漿CVD法而在p型接觸層上的整個面形成包含SiO₂ 的介電質層（膜厚：550 nm）。繼而，在形成貫通孔的部分以外的部分形成抗蝕劑圖案後，利用BHF將所述貫通孔形成部分的介電質層蝕刻去除，使p型接觸層露出，從而在介電質層形成貫通孔。

其次，在p型接觸層上的介電質層中的貫通孔部分形成直徑L₂ 的圓柱狀的中間電極（電極的金屬材料：AuZn、膜厚：540 nm）。再者，在形成圓柱狀的圖案時，形成抗蝕劑圖案，繼而，蒸鍍中間電極，並剝離抗蝕劑圖案。

其次，藉由蒸鍍法而在電流狹窄層上的整個面依次形成金屬反射層（Al/Au/Pt/Au）。金屬反射層的膜厚以合計計為1660 nm。

另一方面，在成為支撐基板的導電性Si基板（膜厚：200 μm）上形成金屬接合層（Ti/Pt/Au）。金屬接合層的膜厚以合計計為1570 nm。

將該些金屬反射層及金屬接合層相向配置而在300℃下進行加熱壓縮接合。然後，利用氨水與過氧化氫水的混合液對成長用基板進行濕式蝕刻並加以去除，使蝕刻停止層露出，進而，利用鹽酸稀釋液進行濕式蝕刻而去除蝕刻停止層，使第二n型包覆層露出。

藉由抗蝕劑圖案形成、n型電極的蒸鍍、抗蝕劑圖案的剝離而在第二n型包覆層上形成n型電極（Au（膜厚：10 nm）/Ge（膜厚：33 nm）/Au（膜厚：57 nm）/Ni（膜厚：34 nm）/Au（膜厚：800 nm）/Ti（膜厚：100 nm）/Au（膜厚：1000 nm））作為上表面電極。另外，將由抗蝕劑圖案所得的開口部的開口徑設為L₁ ，以使開口部的中心與中間電極的中心位於同心軸上的方式進行配置。進而，在n型電極上的一部分形成襯墊部（Ti（膜厚：150 nm）/Pt（膜厚：100 nm）/Au（膜厚：2500 nm））。

最後，藉由台面蝕刻來去除各元件間的半導體層（蝕刻寬度：40 μm）而形成切割線。然後，在Si基板的背面側形成背面電極（Ti（膜厚：10 nm）/Pt（膜厚：50 nm）/Au（膜厚：200 nm）），藉由切割來進行晶片單片化，從而製作實施例1的點光源型發光二極體。在圖3中的二重圓中，外側的圓是上表面電極中的開口部，內側的圓（影線部分）是中間電極35。再者，晶片尺寸為250 μm×400 μm。另外，實施例1中的開口部的大小（開口徑d2）為Φ 80 μm，中間電極的寬度d1為Φ 40 μm，主發光區域的最大直徑及中間電極的投影體（主發光區域）的最外周與活性層的外周緣的最短間隔距離為68 μm。

＜發光強度分佈的評價＞ 以脈衝驅動（脈衝順電流Ifp：100 mA、頻率：10 kHz、占空比：0.2%）使實施例1的點光源型發光二極體運作。將此時的包含開口部的橫剖面的發光強度分佈示於圖5A中。再者，使用紅外顯微鏡來觀察發光強度分佈。圖5A中的縱軸表示發光強度（相對強度），橫軸表示橫剖面的任意相對位置。關於利用紅外顯微鏡所觀察的圖像，表示為：發光強度越強，則越白，發光強度越弱，則越黑，藉由將白與黑的程度加以數值化來圖表化。因此，即使是黑的程度最強的部位，數值亦不表示零。參照圖5A時，可知自開口部射出大部分的發光，確認到具有點光源特有的特性。而且，中間電極的寬度（d1）即Φ 40 μm的範圍內的發光強度大，朝向開口部的大小（d2）即Φ 80 μm的端部而發光強度變小，因此在p型半導體層的合計膜厚為2.5 μm的實施例1中，確認到：在p型半導體層51的面內方向上且在與中間電極相當的範圍的外側，電流基本不會擴散，電流流動至活性層53，並且電流集中於活性層53的特定部位，在該部位進行局部發光。而且，實施例1的點光源型發光二極體是使用接合法而製作者，如下所述，確認到可藉由較現有技術而言經簡化的製造步驟來獲得。

作為形成現有公知的電流狹窄結構的方法，可列舉：埋入法、Zn擴散法、離子注入法。在埋入法中，需要兩次利用MOCVD法的結晶成長步驟。另外，在該兩次成長之間需要用以形成電流狹窄層的圖案化步驟、蝕刻步驟以及用以進行再成長的成長基板的預處理。在Zn擴散法中，亦需要圖案化步驟及Zn擴散步驟，還需要用以進行Zn擴散的裝置。在離子注入法中，亦需要圖案化步驟及離子注入步驟，還需要用以進行離子注入的裝置。而且，離子注入裝置較其他設備而言昂貴。與該些利用現有技術的方法比較時，所述實施例1的接合法中的圖案化處理簡單，接合裝置亦廉價。如上所述，可知在實施例1中，可藉由簡單的製造步驟來製作點光源型發光二極體，因其簡單而亦可減低製造成本。

（實驗例2） 其次，與實驗例1同樣地，將目標發光中心波長設為850 nm且藉由接合法來製作以下的實施例2～實施例4及比較例1的點光源型發光二極體，以對發光強度分佈及溫度依存特性進行評價。

＜實施例2～實施例4＞ 將晶片尺寸、開口部的大小、中間電極的寬度、中間電極的寬度、主發光區域的最大直徑及中間電極的投影體（主發光區域）的最外周與活性層的外周緣的最短間隔距離設為表1所示的值，除此以外，與所述實施例1同樣地進行而製作點光源型發光二極體。將包含實施例1在內的所述各尺寸示於表1中。

＜比較例1＞ 在比較例1中，將中間電極的形狀設為所謂的環型（參照圖4），在環型的中間電極的中央部上形成直徑D：Φ 120 μm的上表面電極。再者，與實施例1～實施例4不同，並未設置開口部。圖4中的三重圓的最小徑的圓所包圍的部分（右下影線部分）為上表面電極。另外，該三重圓的外側的兩個圓所包圍的部分（圖4的左下影線部分）與中間電極相當。再者，中間電極的外徑L₂ 為300 μm，內徑L₃ 為270 μm。另外，最短間隔距離d為25 μm。其他條件設為與實施例1相同。將所述各尺寸示於表2中。

[表1]

	實施例1	實施例2	實施例3	實施例4
晶片尺寸	250 μm×400 μm
開口部的寬度（L1 ）	Φ 80 μm	Φ 80 μm	Φ 160 μm	Φ 160 μm
中間電極的寬度（L2 ）	Φ 40 μm	Φ 50 μm	Φ 120 μm	Φ 140 μm
最短間隔距離（d）	68 μm	62 μm	43 μm	33 μm
輸出的溫度依存特性（20 mA）	-0.13%/℃	-0.13%/℃	-0.16%/℃	-0.17%/℃

[表2]

	比較例1 （環型中間電極）
晶片尺寸	350 μm×350 μm
電極直徑D	Φ 120 μm
開口部的寬度（L1 ）	無
中間電極的外徑（L2 ）	300 μm
中間電極的內徑（L3 ）	270 μm
最短間隔距離（d）	25 μm
輸出的溫度依存特性（20 mA）	-0.30%/℃

＜發光強度分佈的評價＞ 與實驗例1同樣地進行而測定實施例2～實施例4的發光強度分佈。將結果分別示於圖5B～圖5D中。參照圖5B～圖5D時，與實施例1同樣地，在實施例2～實施例4中，亦可知自開口部射出大部分的發光，確認到具有點光源特有的特性。而且，中間電極的寬度（d1）的範圍內的發光強度大，朝向開口部的大小（d2）的端部而發光強度變小，因此在p型半導體層的合計膜厚為2.5 μm時，確認到：在p型半導體層51的面內方向上且在與中間電極相當的範圍的外側，電流基本不會擴散，電流流動至活性層53，並且電流集中於活性層53的特定部位，在該部位進行局部發光。

＜發光輸出的溫度依存特性＞ 對使實施例1～實施例4及比較例1的點光源型發光二極體在-25℃～100℃下運作時的各輸出相對於25℃下的輸出的相對值進行繪圖，求出直線近似時的傾斜率作為溫度依存特性。該傾斜率的絕對值越小，則溫度特性越良好（即輸出的溫度依存性越小）。將電流值為20 mA時的溫度依存特性（%/℃）示於表1、表2中。再者，為了測定輸出的溫度依存特性，首先，將安裝有晶片的TO-18的金屬桿（metal stem）放入恆溫槽中。然後，藉由使恆溫槽的溫度變化並在恆溫槽的隔窗處測定輸出，從而測定各溫度下的輸出的變化。

此處，應特別寫出的是中間電極的寬度（中間電極徑L₂ ）越窄，溫度依存特性越佳。通常，若中間電極的寬度窄，即中間電極的電極面積小，則電流密度變高。所述情況下，發光層中的發光效率應該相對降低。然而，實驗事實示出與該想法相反的結果。將實施例1與實施例2及實施例3與實施例4加以比較時，電極面積小且電流密度高的實施例1與實施例2的由溫度引起的輸出變化的傾斜率小，溫度依存特性進一步變佳。與中間電極的寬度的影響相比，更認為其是最短間隔距離d的影響。認為原因在於：以最短間隔距離d為30 μm為邊界值而影響溫度依存特性，活性層在晶片側面露出的部位的表面再結合的影響變得顯著。顯著發生表面再結合的範圍設為自活性層在晶片側面露出的部位起自由電子的擴散長度的數倍左右，在本實施例的情況下，認為最短間隔距離d的邊界值為30 μm。再者，根據比較例1的結果，亦認為對溫度依存特性帶來影響的最短間隔距離d的邊界值為30 μm。

（實驗例3） 其次，與實驗例1同樣地，將目標發光中心波長設為850 nm且藉由接合法來製作以下的實施例5及比較例2、比較例3的點光源型發光二極體，以對由p型半導體層的厚度帶來的影響進行評價。

＜實施例5＞ 將p型半導體層的合計膜厚（p型接觸層、p型包覆層、p側間隔物層的合計）設為較實施例1的2.5 μm厚的3.3 μm，除此以外，與實施例1同樣地進行而製造實施例5的點光源型發光二極體。再者，在實施例5中，將第一p型包覆層的厚度變更為2100 nm，將p側間隔物層的厚度變更為700 nm。

＜比較例2＞ 將p型半導體層的合計膜厚（p型接觸層、p型包覆層、p側間隔物層的合計）設為較實施例1的2.5 μm厚的5.3 μm，除此以外，與實施例1同樣地進行而製造比較例2的點光源型發光二極體。再者，在比較例2中，將第一p型包覆層的厚度變更為4300 nm。

＜比較例3＞ 將p型半導體層的合計膜厚（p型接觸層、p型包覆層、p側間隔物層的合計）設為較實施例1的2.5 μm薄的0.41 μm，除此以外，與實施例1同樣地進行而製造比較例3的點光源型發光二極體。再者，在比較例3中，去除第一p型包覆層，並將p接觸層變更為10 nm，將第二p包覆層變更為100 nm，將p間隔物層變更為300 nm。

＜發光強度與順方向電壓的評價＞ 關於實施例1、實施例5及比較例2、比較例3，使用定電流電壓電源來進行電流20 mA下的發光輸出（mW）及順方向電壓的測定。將其結果示於表3中。

＜發光輸出的溫度依存特性＞ 將測定時的電流自20 mA變更為5 mA，除此以外，與所述實驗例2同樣地進行，對在-25℃～100℃下運作時的各輸出相對於25℃下的輸出的相對值進行繪圖，求出直線近似時的傾斜率作為溫度依存特性。再者，關於輸出的溫度依存性，將安裝有晶片的TO-18金屬桿放入恆溫槽中，使恆溫槽的溫度變化並在恆溫槽的隔窗處測定輸出，藉此進行各溫度下的輸出的變化的比較。再者，在本實驗例3中，在評價溫度依存特性時，將測定時的電流自20 mA變更為5 mA的原因在於：較20 mA而言，5 mA時的活性層中的電阻相對變大。其結果，電流容易擴展，因此原因在於：活性層在晶片側面露出的部位中的表面再結合的影響顯著顯現，溫度依存性的傾斜率變大，較以20 mA進行測定時而言，容易得知溫度依存性的不同。將結果與電光轉換效率（Wall Plug Efficiency，WPE）的值一起示於表3中。

[表3]

	p型半導體層的合計膜厚 （μm）	發光輸出 （mW）	順方向電壓 （V）	WPE （%）	5 mA下的輸出的溫度依存特性
實施例1	2.5	1.63	1.54	5.3	-0.20%
實施例5	3.3	1.43	1.53	4.7	-0.24%
比較例2	5.3	1.16	1.49	3.9	-0.30%
比較例3	0.4	0.54	2.80	1.0	-0.19%（注）

（注）在測定時的最終階段（溫度100℃附近）中，LED不發光，因此以80℃為止的測定值進行記載。

根據表3的結果可知，藉由將p型半導體層51的膜厚設為0.5 μm以上且3.3 μm以下，可獲得發光效率大的點光源型發光二極體。而且，根據實施例1、實施例5與比較例2的比較可知，若p型半導體層的合計厚度厚為超過3.3 μm，則使溫度依存性大幅惡化。另一方面，如比較例3般，亦可知若p型半導體層的合計厚度薄於0.5 μm，則對於溫度變化的耐久性消失。 [產業上的可利用性]

根據本發明，能夠提供一種可簡化製造步驟且溫度依存特性優異的點光源型發光二極體及其製造方法。

10:支撐基板 20:金屬層 21:光反射面 25:金屬接合層 27:金屬反射層 30:電流狹窄層 31:介電質層 32:貫通孔 35:中間電極 50:半導體積層體 51:p型半導體層 53:活性層 53A:主發光區域 55:n型半導體層 70:上表面電極 71:開口部 100、200:點光源型發光二極體 E1:襯墊電極 E2:背面電極 d:最短間隔距離 D:電極直徑 L₁:開口部的寬度 L₂:中間電極的外徑、寬度、直徑、中間電極徑 L₃:中間電極的內徑

圖1是表示依據本發明的點光源型發光二極體的一態樣的示意剖面圖及其俯視圖。 圖2是表示依據本發明的點光源型發光二極體的另一態樣的示意剖面圖。 圖3是用以對實施例1～實施例4的點光源型發光二極體的開口部與中間電極的位置關係及尺寸關係進行說明的俯視圖。 圖4是用以對比較例1的點光源型發光二極體的開口部與中間電極的位置關係及尺寸關係進行說明的俯視圖。 圖5A是表示實施例1的發光強度分佈的圖表。 圖5B是表示實施例2的發光強度分佈的圖表。 圖5C是表示實施例3的發光強度分佈的圖表。 圖5D是表示實施例4的發光強度分佈的圖表。

10:支撐基板

20:金屬層

21:光反射面

25:金屬接合層

27:金屬反射層

30:電流狹窄層

31:介電質層

32:貫通孔

35:中間電極

50:半導體積層體

51:p型半導體層

53:活性層

53A:主發光區域

55:n型半導體層

70:上表面電極

71:開口部

100:點光源型發光二極體

E1:襯墊電極

E2:背面電極

Claims (6)

1. 一種點光源型發光二極體，其特徵在於包括： 支撐基板； 金屬層，位於所述支撐基板上且包含光反射面； 電流狹窄層，位於所述金屬層上； III-V族化合物半導體積層體，位於所述電流狹窄層上且依次包含p型半導體層、活性層及n型半導體層；以及 上表面電極，位於所述III-V族化合物半導體積層體上，並且 所述上表面電極包括供由所述活性層發出的光射出的開口部， 所述電流狹窄層包括包含貫通孔的介電質層及中間電極，所述中間電極設置於所述貫通孔內且將所述p型半導體層及所述金屬層電性連接， 在相對於所述上表面電極而垂直投影包含所述中間電極的電流狹窄層而得的投影面中，所述開口部內包所述中間電極，且所述介電質層內包所述上表面電極， 所述p型半導體層的膜厚為0.5 μm以上且3.3 μm以下。
2. 如請求項1所述的點光源型發光二極體，其中所述開口部及所述中間電極配置於在所述投影面中所述開口部及所述中間電極各自的重心一致的位置。
3. 如請求項1或請求項2所述的點光源型發光二極體，其中所述活性層的外周緣與所述活性層中的主發光區域的最外周的最短間隔距離為30 μm以上。
4. 如請求項3所述的點光源型發光二極體，其中所述最短間隔距離為60 μm以上。
5. 如請求項1或請求項2所述的點光源型發光二極體，其中所述光反射面介隔所述介電質層而被覆所述活性層側面部的至少一部分。
6. 一種點光源型發光二極體的製造方法，其特徵在於包括： 第一步驟，在成長用基板上形成依次包含n型半導體層、活性層、p型半導體層的半導體積層體； 第二步驟，在所述p型半導體層上形成電流狹窄層； 第三步驟，在所述電流狹窄層上形成金屬反射層； 第四步驟，使表面設置有金屬接合層的支撐基板經由所述金屬接合層而與所述金屬反射層接合，同時形成金屬層； 第五步驟，去除所述成長用基板；以及 第六步驟，在所述n型半導體層中的所述成長用基板的去除面形成上表面電極，所述上表面電極具有供由所述活性層發出的光射出的開口部，並且 在所述第三步驟中，形成包括介電質層及中間電極的所述電流狹窄層，所述介電質層包含貫通孔，所述中間電極設置於所述貫通孔內且將所述p型半導體層及所述金屬層電性連接， 在相對於所述上表面電極而垂直投影包含所述中間電極的所述電流狹窄層而得的投影面中，所述開口部內包所述中間電極，且所述介電質層內包所述上表面電極， 將所述p型半導體層的膜厚設為0.5 μm以上且3.3 μm以下。

Images