JP4911347B2

JP4911347B2 - 半導体発光素子

Info

Publication number: JP4911347B2
Application number: JP2006212550A
Authority: JP
Inventors: 和幸飯塚; 泰一郎今野; 優洋新井
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2006-08-03
Filing date: 2006-08-03
Publication date: 2012-04-04
Anticipated expiration: 2026-08-03
Also published as: JP2008041839A

Description

本発明は、活性層から発光された光を、光取出面のうちの上部電極が形成されていない部分から外部に放出させる半導体発光素子に関する。

近年、半導体発光素子である発光ダイオード（Light Emitting Diode；以下、「ＬＥＤ」と略す）の分野では、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶をＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法で成長させることができるようになったことから、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作できるようになっている。
そして、このような高輝度ＬＥＤとしては、従来、図４に示すように、ｎ型基板１上に、ｎ型バッファ層２、光反射層３、ｎ型クラッド層４、活性層５、ｐ型クラッド層６、ｐ型電流分散層７を、ＭＯＶＰＥ法で順次積層成長させ、ｎ型基板１の裏面全体に平板状の下部電極９を設けるとともに、ｐ型電流分散層７の上面の一部の面に円形の上部電極８を設け、残りの面を光取出面７ａとしたものが知られている。

このような構造の高輝度ＬＥＤでは、電圧が両電極に印加されると、キャリア（電子や正孔）の移動によって発生する電流が、ｐ型電流分散層７で分散されて活性層５の面内に均一に注入されることで、活性層５全体から光が発生し、その光が光取出面７ａから外部に取り出されるようになっている。しかし、この構造においては、ｐ型電流分散層７によって十分に電流が分散されない場合は、上部電極８の真下に多くの電流が集中的に流れることで、上部電極８の真下にある活性層５の中央部が高輝度で発光する現象が起こる。そして、このような場合には、この高輝度の光が上部電極８によって遮られることで光取出面７ａからの光の取出効率が極めて低くなり、結果としてＬＥＤ素子の発光出力も低下するといった問題が生じていた。そのため、このような問題が起こらないようにするには、ｐ型電流分散層７を厚くしなければならないが、このように膜厚を厚くすると製造コストが高くなるという新たな問題が生じてしまう。さらには、ｐ型電流分散層７を厚く形成しても、電流を分散させるのには限界があり、効率の良いＬＥＤ素子が作れないといった問題もあった。

これに対し、従来、図５に示すように、上部電極８の真下にある活性層５の中央部への電流注入を低減する目的で、上部電極８と活性層５の間に電流ブロック層３１を形成したものもある（特許文献１参照）。これによれば、上部電極８の真下以外にある活性層５の外周部への電流注入効率が高まるので、ＬＥＤ素子の効率を向上させることが可能となっている。

特開平６−２９５７０号公報（図１）

ところで、従来の電流ブロック層３１を用いた高輝度ＬＥＤにおいては、活性層５で発光した光は放射状に発光しており、そのうちｎ型基板１側に発光された光は、光反射層３で光取出面７ａ側に反射されて、ＬＥＤ素子外へ取り出されるようになっている。そのため、この高輝度ＬＥＤでは、上部電極８の真下以外にある活性層５の外周部で発光した光、または、光反射層３で反射された光であっても、放射状に広がる関係上、上部電極８によって遮られてＬＥＤ素子外へ取り出せないものがあった。

また、従来のような埋め込み型の電流ブロック層３１の形成方法では、ｐ型電流分散層７内に電流ブロック層３１を形成しなければならないため、ＭＯＶＰＥ法、ＬＰＥ（Liquid Phase Epitaxy）法またはＭＢＥ（Molecular Beam Epitaxy）法での半導体成長を図１に示す構造よりも１回余分に行う必要がある。ここで、ＭＯＶＰＥ法等による各層の成長には比較的長い時間を要するので、ＭＯＶＰＥ法等を１回余分に行うことは、製造コストを高くしてしまうといった問題があった。

本発明の目的は、光の取出効率を高めることができるとともに、製造コストの低減に寄与することが可能な半導体発光素子を提供することにある。

本発明の態様によれば、半導体基板と、前記半導体基板上に形成された第１のクラッド層と、前記第１のクラッド層上に形成された活性層と、前記活性層上に形成された第２のクラッド層と、前記半導体基板と前記第１のクラッド層との間に形成された光反射層と、前記第２のクラッド層上に形成された電流分散層と、前記電流分散層の表面の一部から少なくとも前記活性層を含む深さまで形成された穴部と、その穴部の内面に、前記内面側から順にＳｉＯ ₂ 層と、Ａｌ又はＡｌ合金層とが形成された電流ブロック層と、前記電流ブロック層を覆って前記穴部の開口縁から前記電流分散層の表面の一部までかかるように前記電流分散層の表面に形成された上部電極と、前記半導体基板の裏面に形成された下部電極とを備えた半導体発光素子が提供される。

本発明によれば、光の取出効率を高めることができるとともに、製造コストの低減に寄与することができる。

次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。参照する図面において、図１は、本発明に係る半導体発光素子の一実施形態を示す断面図である。

まず、最初に、本発明に係る半導体発光素子の構造を簡単に説明し、その後、従来例と比較した実施例を詳細に説明することとする。
図１に示すように、高輝度ＬＥＤ（半導体発光素子）１０は、ｎ型基板（半導体基板）１上に、ｎ型バッファ層２、光反射層３、第１のクラッドとしてのｎ型クラッド層４、活性層５、第２のクラッドとしてのｐ型クラッド層６、ｐ型電流分散層（ｐ型ウインドウ層）７が、ＭＯＶＰＥ法で順次積層成長されて構成されている。また、ｎ型基板１の裏面全体には、平板状の下部電極９が設けられている。なお、前記した各構成要素は、従来と同様であるため、その詳細な説明は省略し、以下に、従来と異なる部分のみを説明する。

ｐ型電流分散層７の表面の一部には、その表面から光反射層３の表面までの深さ（活性層５を含む深さ）となる有底筒状の穴部１１が形成されている。また、この穴部１１の内面には、高輝度ＬＥＤ１０を構成する各層４〜７よりも屈折率の小さい材料で形成される電流ブロック層１２が設けられている。さらに、この電流ブロック層１２の内面からｐ型電流分散層７の表面の一部にわたって、断面視ハット形状の上部電極１３が形成されている。すなわち、この上部電極１３は、電流ブロック層１２を覆い、かつ、穴部１１の開口縁からｐ型電流分散層７の表面の一部までかかるような断面視ハット形状に形成されている。

ここで、電流ブロック層１２の材料としては、例えばＩＴＯ、ＺｎＯ、ＳｉＯ₂、ＳｉＮなどや、アルミニウム合金、チタン合金、ニッケル合金、銀合金などが挙げられる。また、上部電極１３とｐ型電流分散層７間の接触抵抗が、電流ブロック層１２とｐ型電流分散層７間の接触抵抗よりも小さくなるように、電流ブロック層１２と上部電極１３は形成されるようになっている。
ここで、ｐ型電流分散層７を、例えばキャリア濃度１×１０¹⁸／ｃｍ³の高濃度の半導体層とし（実施例）、電流ブロック層１２を絶縁体であるＳｉＯ₂、ＳｉＮ、半導体層と大きな接触抵抗が生じる金属酸化物であるＩＴＯ、ＺｎＯ、又は合金であるＡｌ、Ｔｉ、Ｎｉ、Ａｇ合金とすることによって、Ｎｉ／Ａｕを用いた上部電極１３（実施例１、２）とｐ型電流分散層７間の接触抵抗を、電流ブロック層１２とｐ型電流分散層７間の接触抵抗よりも小さくすることができる。

次に、本実施形態に係る高輝度ＬＥＤ１０の作用について説明する。
高輝度ＬＥＤ１０の各電極８，１３に電圧を印加すると、断面視ハット形状となる上部電極１３のつば状の部分（ｐ型電流分散層７との接触部分）から電流が下部電極９に向かって流れ出す。ここで、上部電極１３とｐ型電流分散層７間の接触抵抗は、前記したように電流ブロック層１２とｐ型電流分散層７間の接触抵抗よりも小さくなっているので、上部電極１３の有底筒状となる部分から電流ブロック層１２を貫通して各層３〜７に流れ出す電流が抑制され、上部電極１３のつば状の部分のみからｐ型電流分散層７に対して電流を注入させることが可能となっている。

そして、上部電極１３のつば状の部分からｐ型電流分散層７に注入された電流は、このｐ型電流分散層７内で分散された後、ｐ型クラッド層６を介してリング状となった活性層５の全体に均一に注入される。これにより、この活性層５全体が均一に発光し、その発光した光は、放射状に放射される。そして、上方に放射された光の一部は電流ブロック層１２で下方向に反射され、大部分の光は光取出面７ａから外部に取り出される。

また、活性層５から下方に放射され反射によって上方に向かう光、又は電流ブロック層１２で下方に反射された光は、ｎ型クラッド層４を通って光反射層３に到達し、この光反射層３によって上方へ反射される。そして、その後は、前記と同様に、上方に反射された光の一部は電流ブロック層１２で反射され、残りの大部分は光取出面７ａから外部に取り出される。ここで、本実施形態では、穴部１１の深さを光反射層３の表面までとし、その穴部１１の内面に電流ブロック層１２を形成しているので、活性層５から下方に放射された光の光反射層３までの通り道は、電流ブロック層１２の外周面と高輝度ＬＥＤ１０の外周面とで挟まれたリング状の通路のみに絞られることとなる。そのため、このリング状の通路内において光が漏れたり吸収されたりすることなく、光反射層３に到達し、また、光反射層３で反射された光も漏れたり吸収されたりすることなく、光取出面７ａに到達することとなる。すなわち、例えば穴部１１の深さをｎ型クラッド層４の表面までとした場合には、光反射層３で反射された光が、電流ブロック層１２の底部で遮られることがあるが、本実施形態では、電流ブロック層１２の底部による光の遮断が防止され、その結果、光の取出効率を高めることが可能となっている。

以上によれば、本実施形態において以下のような効果を得ることができる。
穴部１１を形成することにより、上部電極１３の真下に当たる活性層が除去されるので、上部電極１３の真下に当たる活性層５の一部が集中的に発光することが防止される。また、活性層５から発光される光の一部は電流ブロック層１２で反射され、光反射層３によって再反射されることによって、光取出面７ａから光が有効に取り出されるので、断面視ハット形状の上部電極１３のつばに当たる部分で遮られる光の量を少なくすることができる。そのため、本実施形態に係る高輝度ＬＥＤ１０によれば、光の取出効率を高めることができる。

また、本実施形態に係る高輝度ＬＥＤ１０を製造する際には、ＭＯＶＰＥ法等を１回行った後に、ＭＯＶＰＥ法等よりも短時間で行える方法、例えばエッチング等により穴部１１や、電流ブロック層１２や、上部電極１３を形成すればよいので、従来の半導体電流ブロック層を有するＬＥＤよりもＭＯＶＰＥ法等の工程が少なくて済む分、製造コストを低減させることができる。

また、上部電極１３とｐ型電流分散層７間の接触抵抗が、電流ブロック層１２とｐ型電流分散層７間の接触抵抗よりも小さいため、上部電極１３から電流ブロック層１２を貫通してｐ型電流分散層７へ流れる電流を抑えることができる。そのため、電流ブロック層１２を電流が貫通して流れることによる活性層５の一部、例えば上部電極１３のつば状部分の真下部分の集中的な発光が抑制される、すなわちその集中的な発光により生じた光が上部電極１３のつば状部分で遮られるのが抑制されるので、光の取出効率をさらに高めることができる。

電流ブロック層１２として、高輝度ＬＥＤ１０を構成する各層４〜７よりも屈折率の小さい材料を用いているため、各層４〜７から電流ブロック層１２へ入射する光を良好に反射することができる。
また、活性層５の下側に光反射層３を設けることで、活性層５から下方に向かって発光された光、又は電流ブロック層１２によって下方に反射された光が、半導体基板に吸収されたり、半導体基板の裏面から抜けたりすることなく、光反射層３で反射されて、上方にある光取出面７ａから外部へ放出されるので、光の取出効率をさらに高めることができる。

なお、本発明は前記実施形態に限定されることなく、以下に例示するように様々な形態で利用できる。
前記実施形態では、電流ブロック層１２を、ＩＴＯ、ＺｎＯ、ＳｉＯ₂、ＳｉＮなどや、アルミニウム合金、チタン合金、ニッケル合金、銀合金などで形成することとしたが、本発明はこれに限定されるものではない。
例えば、図２に示すように、ＩＴＯ、ＺｎＯ、ＳｉＯ₂、ＳｉＮなどの材料で形成した電流ブロック層１２上（内面）に、新たに第二電流ブロック層１４を形成し、この第二電流ブロック層１４上に前記実施形態と略同様の断面視ハット形状の上部電極１３を形成してもよい。ここで、第二電流ブロック層１４の材料としては、アルミニウム合金、チタン合金、ニッケル合金、銀合金のいずれかが用いられる。これによれば、ＩＴＯ等の材料で形成した電流ブロック層１２上に、アルミニウム合金等の材料で形成した第二電流ブロック層１４を形成しているので、各層４〜７から電流ブロック層１２に対して低角度入射した光が電流ブロック層１２を通過した場合であっても、この通過した光を第二電流ブロック層１４で確実に反射させることができる。

以下に、前記した二つの実施形態（図１、図２）についての実施例を、従来例と比較することで詳細に説明する。

（実施例１）
図１の構造の電流ブロック層としてＳｉＯ₂を用いた場合である。
図１に示すように、実施例１に係る高輝度ＬＥＤ１０は、発光波長６３０ｎｍ付近の赤色ＬＥＤであり、以下に示す製造方法によって製造した。

まずｎ型基板１をＭＯＶＰＥ装置に搬入した。そして、図３（ａ）に示すように、ｎ型基板１上に、ｎ型バッファ層２、光反射層３、ｎ型クラッド層４、活性層５、ｐ型クラッド層６、ｐ型電流分散層７を、ＭＯＶＰＥ法で順次積層成長させた。
なお、各層１〜７の正式名称や各種条件は、以下のようになっている。

ｎ型基板１はｎ型ＧａＡｓ基板で構成される。ｎ型バッファ層２は、ｎ型（Ｓｉドープ）ＧａＡｓバッファ層（膜厚２００ｎｍ、キャリア濃度１×１０¹⁸／ｃｍ³）である。光反射層３は、ｎ型（Ｓｉドープ）ＡｌＧａＡｓとｎ型（Ｓｉドープ）ＡｌＩｎＰの１５ペアの積層構造からなる光反射層（Distributed Bragg Reflector；ＤＢＲ）である。ｎ型クラッド層４は、ｎ型（Ｓｉドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層（膜厚４００ｎｍ、キャリア濃度１×１０¹⁸／ｃｍ³）である。

活性層５は、アンドープ（Ａｌ_0.1Ｇａ_0.9）_0.5Ｉｎ_0.5Ｐ活性層（膜厚９００ｎｍ）である。ｐ型クラッド層６は、ｐ型（Ｍｇドープ）（Ａｌ_0.7Ｇａ_0.3）_0.5Ｉｎ_0.5Ｐクラッド層（膜厚４００ｎｍ、キャリア濃度１．２×１０¹⁸／ｃｍ³）である。ｐ型電流分散層７は、ｐ型（Ｍｇドープ）（Ａｌ_0.8Ｇａ_0.2Ａｓ）電流分散層（膜厚５μｍ、キャリア濃度１×１０¹⁸／ｃｍ³）である。

また、ＭＯＶＰＥ法において用いる原料としては、例えばトリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）などの有機金属や、アルシン（ＡｓＨ₃）、ホスフィン（ＰＨ₃）などの水素化物ガスを用いた。例えば、前記ｎ型バッファ層２のようなｎ型層の添加物原料としては、ジシラン（Ｓｉ₂Ｈ₆）を用いた。前記ｐ型クラッド層６のようなｐ型層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）を用いた。

また、ｎ型層の導電型決定不純物の添加物原料として、セレン化水素（Ｈ₂Ｓｅ）、モノシラン（ＳｉＨ₄）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。その他に、ｐ型クラッド層６およびｐ型電流分散層（ｐ型緩衝層）７のｐ型添加物原料として、ジメチルジンク（ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）を用いることもできる。

また、ＭＯＶＰＥ法での成長温度は、すべての層２〜７において６５０℃（度）とした。また、成長圧力は５０Ｔｏｒｒとし、各層２〜７の成長速度は０．３〜１．０ｎｍ／ｓｅｃとし、Ｖ／III比は約２００前後で行った。ただし、ｐ型電流分散層７のＶ／III比は７０とした。ちなみに、ここでいうＶ／III比とは、分母をＴＭＧａやＴＭＡｌなどのIII族原料のモル数とし、分子をＡｓＨ₃、ＰＨ₃などのＶ族のモル数とした場合の比率（商）を示す。

さらに、上述したＬＥＤ用エピタキシャルウェハをＭＯＶＰＥ装置から搬出した後、図３（ｂ）に示すように、当該ウェハの表面、つまりｐ型電流分散層７の表面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いる周知の方法を駆使して８０μｍの開口孔４０ａを有するレジスト４０を形成する。次に、図３（ｃ）に示すように、硫酸系の選択エッチング液でｐ型電流分散層７をエッチング除去した後、図３（ｄ）に示すように、塩酸系の選択エッチング液でｐ型クラッド層６、活性層５およびｎ型クラッド層４をエッチング除去することで、穴部１１を形成する。その後、この穴部１１の内面に、スパッタ装置でＳｉＯ₂膜（すなわち電流ブロック層１２）を３００ｎｍの厚さで形成してから、有機溶剤によってレジスト４０を除去し、フォトリソグラフィプロセスによって当該電流ブロック層１２を完全に覆い、かつｐ型電流層の一部にチップ上面側で接するように上部電極１３を形成した（図１参照）。このフォトリソグラフィプロセスは、レジストやマスクアライナなどの一般的なプロセスに用いられる器材と周知の方法を駆使したもので、つば状の部分の直径１１０μｍの断面視ハット形状の上部電極１３を、マトリックス状に真空蒸着法で形成した。蒸着後の電極形成は、リフトオフ法を用いた。

また、上部電極１３の形成は、ニッケル（Ｎｉ）、金（Ａｕ）を、それぞれ順に２０ｎｍ、５００ｎｍの厚さで蒸着することで行った。さらに、エピタキシャルウェハの下面、つまり、ｎ型基板１の下面の全面に、下部電極９を前記と同じく真空蒸着法によって形成した。また、下部電極９の形成は、金・ゲルマニウム合金（ＡｕＧｅ）、ニッケル（Ｎｉ）、金（Ａｕ）を、それぞれ順に６０ｎｍ、１０ｎｍ、５００ｎｍの厚さで蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて４００℃に加熱し、５分間熱処理するという条件で行った。

その後、上記のように構成された電極付きＬＥＤ用エピタキシャルウェハを円形の上部電極１３が中心になるようにダイシング装置を用いて切断し、チップサイズ３００μｍ角のＬＥＤベアチップを作製した。さらに、そのＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、その後、マウントされたＬＥＤベアチップに、ワイヤボンディングを行い、ＬＥＤ素子を作製した。

そして、以上のようにして作製されたＬＥＤ素子の初期特性を評価すると、その初期特性は以下に示すようになった。
２０ｍＡ通電時（評価時）の発光出力：３．９６ｍＷ
２０ｍＡ通電時（評価時）の動作電圧：１．８４Ｖ

（実施例２）
図２の構造の電流ブロック層としてＳｉＯ₂を用い、第二電流ブロック層としてＡｌを用いた場合である。
図２に示すように、実施例２に係る高輝度ＬＥＤ１０’は、実施例１と同様に、発光波長６３０ｎｍ付近の赤色ＬＥＤであり、基本的には実施例１と同様の条件で製造した。以下に、実施例１とは異なる点を列挙し、それに伴い詳細な説明をする。

実施例１と同様に、スパッタ装置でＳｉＯ₂の電流ブロック層１２を形成した後、この電流ブロック層１２上に連続してＡｌの第二電流ブロック層１４を、２００ｎｍの厚さで形成する。その後は、実施例１と同様の方法で、ＬＥＤ素子を作製する。

以上のようにして作製されたＬＥＤ素子の初期特性を評価すると、その初期特性は以下に示すようになった。
２０ｍＡ通電時（評価時）の発光出力：４．２５ｍＷ
２０ｍＡ通電時（評価時）の動作電圧：１．８５Ｖ
これにより、実施例１よりも実施例２の方が、発光出力が向上したことが確認された。

なお、前記した各実施例１，２では、ｐ型電流分散層７として、Ａｌ_0.8Ｇａ_0.2Ａｓを用いたが、前記各実施例１，２のようにｐ型電流分散層７の表面から光を取り出すタイプの場合は、ｐ型電流分散層７は発光波長に対して透明である必要がある。以上の観点からｐ型電流分散層７として、Ａｌ_XＧａ_1-XＡｓ（ただし、０．４５≦Ｘ≦１）、または、（Ａｌ_XＧａ_1-X）_YＩｎ_1-YＰ（ただし、０≦Ｘ≦１、０．４≦Ｙ≦１）を用いることが望ましい。

（従来例１）
電流ブロック層を用いない場合である。
図４に示すように、従来例１に係る高輝度ＬＥＤ２０は、実施例１と同様に、発光波長６３０ｎｍ付近の赤色ＬＥＤであり、図３（ａ）に示す工程までは、基本的には実施例１と同様の条件で製造した。以下に、図３（ａ）に示す工程以降の工程の説明をする。

従来例１では、図４に示すように、図３（ａ）までは実施例１と同様の方法で作製したＬＥＤ用エピタキシャルウェハをＭＯＶＰＥ装置から取り出した後、フォトリソグラフィプロセスによって、ｐ型電流分散層７の表面の一部の面に円形の上部電極８を形成し、ｎ型基板１の裏面全体に平板上の下部電極９を形成した。

その後は、上記のように構成された電極付きＬＥＤ用エピタキシャルウェハを円形の上部電極８が中心になるように、実施例１と同様に、ダイシング装置等を用いてＬＥＤ素子を作製する。そして、以上のようにして作製されたＬＥＤ素子の初期特性を評価すると、その初期特性は以下に示すようになった。
２０ｍＡ通電時（評価時）の発光出力：１．６８ｍＷ
２０ｍＡ通電時（評価時）の動作電圧：１．８７Ｖ
これにより、従来例１よりも実施例１，２の方が、発光出力が向上したことが確認された。

（従来例２）
従来型の半導体からなる電流ブロック層を用いた場合である。
図５に示すように、従来例２に係る高輝度ＬＥＤ３０は、実施例１と同様に、発光波長６３０ｎｍ付近の赤色ＬＥＤであり、基本的には従来例１と同様の条件で製造した。以下に、従来例１とは異なる点を列挙し、それに伴い詳細な説明をする。

従来例２では、ｐ型クラッド層６を従来例１と同様に成長させた後、ｐ型電流分散層７を１．５μｍだけ成長させるとともに、ｎ型（Ｓｉドープ）ＧａＩｎＰ電流ブロック層３１を１．５μｍ成長させる。その後、エピタキシャルウェハをＭＯＶＰＥ装置から取り出し、フォトリソグラフィ技術およびエッチング技術によって直径１１０μｍの円形にｎ型ＧａＩｎＰ電流ブロック層３１を残す。そして、そのエピタキシャルウェハを再度ＭＯＶＰＥ装置にセットして、そのｎ型ＧａＩｎＰ電流ブロック層３１の上からｐ型電流分散層７を４．０μｍ成長させる。

その後は、従来例１と同様に、各電極８，９の形成を行うとともに、ダイシング装置等によってＬＥＤ素子を作製する。そして、以上のようにして作製されたＬＥＤ素子の初期特性を評価すると、その初期特性は以下に示すようになった。
２０ｍＡ通電時（評価時）の発光出力：２．２４ｍＷ
２０ｍＡ通電時（評価時）の動作電圧：１．８５Ｖ
これにより、従来例１よりも従来例２の方が、発光出力が向上したことが確認されたが、その発光出力は実施例１及び実施例２には及ばなかった。

なお、本発明は、前記実施例に限定されることなく、以下に例示するような変形例を採用してもよい。
（変形例１）
前記した各実施例１，２では、どの構造においても活性層５とクラッド層４，６との間に何も介在させない構造としたが、本発明はこれに限定されるものではない。例えば、これらの間に、真性なアンドープ層を設けたり、多少導電型不純物を含んでいようとも擬似的にアンドープ層となるような擬似アンドープ層を設けたり、比較的キャリア濃度が低い低キャリア濃度クラッド層を設けてもよい。これによれば、本発明による効果の他、ＬＥＤ素子の出力の信頼性をも向上させることができる。

（変形例２）
前記した各実施例１，２では、活性層５をアンドープのバルク層としたが、本発明はこれに限定されず、例えば、活性層５を多重量子井戸構造または歪み多重量子井戸構造としてもよい。

（変形例３）
前記した各実施例１，２では、ＬＥＤ素子として、発光波長６３０ｎｍの赤色ＬＥＤ素子を採用したが、本発明はこれに限定されず、その赤色ＬＥＤ素子と同じＡｌＧａＩｎＰ系の材料を用いて製作される赤色ＬＥＤ素子以外のＬＥＤ素子であってもよい。例えば、発光波長５６０ｎｍ〜６６０ｎｍのＬＥＤ素子であってもよく、このように各実施例１，２とは異なる波長帯域としても、本発明による効果を得ることができる。

（変形例４）
前記した各実施例１，２では、上部電極８の形状を円形としたが、本発明はこれに限定されず、例えば、四角、菱形、多角形等としてもよい。この場合であっても、本発明による効果を得ることができる。

（変形例５）
前記した各実施例１，２では、半導体基板（ｎ型基板１）にＧａＡｓを用いたが、本発明はこれに限定されず、例えば、ＧｅおよびＳｉを用いてもよい。また、出発基板をＧａＡｓまたはＧｅとし、これを後に除去し、代替の自立基板としてＳｉやＳｉよりも高い熱伝導率を有する金属基板を半導体基板として採用してもよい。

前記した各実施例１，２では、ＭＯＶＰＥ法を採用したが、本発明はこれに限定されず、例えばＬＰＥ法またはＭＢＥ法を採用してもよい。

本発明の好ましい態様を以下に付記する。

第１の態様は、半導体基板と、前記半導体基板上に形成された第１のクラッド層と、前記クラッド層上に形成された活性層と、前記活性層上に形成された第２のクラッド層と、前記第２のクラッド層上に形成された電流分散層と、前記電流分散層の表面の一部から少なくとも前記活性層を含む深さまで形成された穴部と、その穴部の内面に形成された電流ブロック層と、前記電流ブロック層を覆って前記穴部の開口縁から前記電流分散層の表面の一部までかかるように前記電流分散層の表面に形成された上部電極と、前記半導体基板の裏面に形成された下部電極とを備えた半導体発光素子である。

ここで、積層された各層は、活性層を挟んでｐ型とｎ型に分かれている。すなわち、活性層よりも下側の各層がｎ型であれば、活性層よりも上側の各層がｐ型となり、逆に、活性層よりも下側の各層がｐ型であれば、活性層よりも上側の各層がｎ型となっている。

第１の態様によれば、電流分散層の表面の一部から少なくとも活性層を含む深さまで、穴部を形成することにより、上部電極の真下に当たる活性層が除去されるので、上部電極の真下に当たる活性層の一部が集中的に発光することが防止される。また、穴部の外側の各層を通過する電流は、上部電極から出て電流分散層を通過する際に分散されて、リング状の活性層の全体に注入される。そのため、このリング状の活性層は全体的に均一に発光し、その光はリング状の電流分散層の表面（光取出面）から取り出される。このとき、活性層から発光される光の一部は、電流ブロック層で反射され、再度光反射層で上方に反射され、チップ面から有効に取り出されるので、上部電極で遮られる光の量は少なく、その結果、光の取出効率を高めることができる。また、このような半導体発光素子を製造する際には、例えばＭＯＶＰＥ法等を１回行った後に、ＭＯＶＰＥ法等とは異なるエッチング等など短時間で行える方法により穴部や、電流ブロック層や、上部電極を形成すればよいので、従来の半導体からなる電流ブロック層を有するＬＥＤの製造方法よりもＭＯＶＰＥ法等の工程が少ない分、製造コストを低減させることができる。

また、第１の態様では、前記上部電極が、前記穴部の開口縁から前記電流分散層の表面の一部までかかるリング状の部分と、前記電流ブロック層を覆うような有底筒状の部分とで、断面視ハット形状に形成されている場合には、前記上部電極と前記電流分散層間の接触抵抗が、前記電流ブロック層と前記電流分散層間の接触抵抗よりも小さい方が望ましい。
この態様によれば、上部電極と電流分散層間の接触抵抗が、電流ブロック層と電流分散層間の接触抵抗よりも小さいため、上部電極から電流ブロック層を貫通して電流分散層へ流れる電流を抑えることができる。そのため、電流ブロック層を電流が貫通して流れることによる活性層の一部（上部電極の真下部分）の集中的な発光が抑制されるので（詳しくは、その集中的な発光により生じた光が上部電極で遮られるのが抑制されるので）、光の取出効率をさらに高めることができる。また、本態様によれば、製造の際、ＭＯＶＰＥ法等はの工程は少なくて済むので、製造コストを低減することができる。

第２の態様は、前記電流ブロック層として、前記半導体発光素子を構成する各層よりも屈折率の小さい材料を用いた半導体発光素子である。電流ブロック層として、例えば金属酸化物であるＩＴＯ、ＺｎＯ、又は絶縁体であるＳｉＯ₂、ＳｉＮのいずれかを用いることができる。電流ブロック層として、ＩＴＯ、ＺｎＯ、ＳｉＯ₂、ＳｉＮのいずれかを用いた場合には、その電流ブロック層上に、アルミニウム合金、チタン合金、ニッケル合金、銀合金のいずれかを形成するようにしてもよい。
これによれば、電流ブロック層として、半導体発光素子を構成する各層よりも屈折率の小さい材料を用いているため、各層から電流ブロック層へ入射する光を良好に反射することができる。また、前記したＩＴＯ等の材料で形成した電流ブロック層上に、アルミニウム合金等を形成すると、各層から電流ブロック層に対して低角度入射した光が電流ブロック層を通過した場合であっても、この通過した光をもアルミニウム合金等で確実に反射させることができる。

第３の態様は、電流ブロック層として、アルミニウム合金、チタン合金、ニッケル合金、銀合金のいずれかを用いた半導体発光素子である。この場合も、第２の態様と同様に、各層から電流ブロック層へ入射する光を良好に反射することができる。

第４の態様は、前記半導体基板と、前記活性層の下側のクラッド層との間に、屈折率の異なる２種類の半導体層の対からなる光反射層を設けた半導体光素子である。これによれば、活性層から光取出面とは反対側に発光された光は、光反射層で反射されて、光取出面から外部へ放出される。したがって、光の取出効率をさらに高めることができる。

本発明に係る半導体発光素子の一実施形態を示す断面図である。本発明に係る半導体発光素子の他の実施形態を示す断面図である。本発明に係る半導体発光素子の本実施の形態に係るＬＥＤに穴部を形成する方法を示す断面図であり、レジストに開口孔を形成する工程を示す断面図（ａ）と、硫酸系エッチングによりｐ型電流分散層を除去する工程を示す断面図（ｂ）と、塩酸系エッチングによりｐ型クラッド層、活性層およびｎ型クラッド層を除去する工程を示す断面図（ｃ）である。従来例の電流ブロック層がない半導体発光素子を示す断面図である。従来例の電流ブロック層が電流分散層に埋め込まれている半導体発光素子を示す断面図である。

符号の説明

１ｎ型基板（半導体基板）
２ｎ型バッファ層
３光反射層
４ｎ型クラッド層
５活性層
６ｐ型クラッド層
７ｐ型電流分散層
７ａ光取出面
８上部電極（平面状）
９下部電極
１１穴部
１２電流ブロック層
１３上部電極（ハット状）
１４第二電流ブロック層
１０高輝度ＬＥＤ
１０’ 高輝度ＬＥＤ

Claims

半導体基板と、
前記半導体基板上に形成された第１のクラッド層と、
前記第１のクラッド層上に形成された活性層と、
前記活性層上に形成された第２のクラッド層と、
前記半導体基板と前記第１のクラッド層との間に形成された光反射層と、
前記第２のクラッド層上に形成された電流分散層と、
前記電流分散層の表面の一部から少なくとも前記活性層を含む深さまで形成された穴部と、
その穴部の内面に、前記内面側から順にＳｉＯ ₂ 層と、Ａｌ又はＡｌ合金層とが形成された電流ブロック層と、
前記電流ブロック層を覆って前記穴部の開口縁から前記電流分散層の表面の一部までかかるように前記電流分散層の表面に形成された上部電極と、
前記半導体基板の裏面に形成された下部電極とを備えた半導体発光素子。