TW202044490A - 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法 - Google Patents

隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法 Download PDF

Info

Publication number
TW202044490A
TW202044490A TW109104228A TW109104228A TW202044490A TW 202044490 A TW202044490 A TW 202044490A TW 109104228 A TW109104228 A TW 109104228A TW 109104228 A TW109104228 A TW 109104228A TW 202044490 A TW202044490 A TW 202044490A
Authority
TW
Taiwan
Prior art keywords
voltage
random access
access memory
memory cell
read
Prior art date
Application number
TW109104228A
Other languages
English (en)
Other versions
TWI744791B (zh
Inventor
陳朝陽
吳承潤
蔡竣揚
黃國欽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202044490A publication Critical patent/TW202044490A/zh
Application granted granted Critical
Publication of TWI744791B publication Critical patent/TWI744791B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在部分實施方式中，本揭露涉及一種操作電阻式隨機存取記憶體（RRAM）單元的方法，包含對RRAM單元進行重置操作。對RRAM單元施加第一電壓偏壓。第一電壓偏壓具有第一極性。 第一電壓偏壓的施加誘使RRAM單元從低電阻變為中電阻。中電阻大於低電阻。然後，對RRAM單元施加第二電壓偏壓施。第二電壓偏壓具有與第一極性相反的第二極性。 第二電壓偏壓的施加誘使RRAM單元具有高電阻。高電阻大於中電阻。

Description

用以增大記憶體窗口的多階重置技術
本揭露是關於隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法。
許多現代電子裝置包含用以儲存數據的電子記憶體。電子記憶體可以是揮發性記憶體或非揮發性記憶體。 揮發性記憶體在通電時儲存數據，而非揮發性記憶體能夠在斷電時儲存數據。電阻式隨機存取記憶體（Resistive random access memory；RRAM）是下一代非揮發性記憶體技術的一個有潛力的候選者。RRAM具有簡單的結構、佔用的單元面積小、具有低開關電壓和快速的開關時間且與互補式金氧半導（Complementary Metal-Oxide-Semiconductor；CMOS）製程兼容。
無
以下本揭露將提供許多個不同的實施方式或實施例以實現所提供之專利標的之不同特徵。許多元件與設置將以特定實施例在以下說明，以簡化本揭露。當然這些實施例僅用以示例而不應用以限制本揭露。舉例而言，敘述「第一特徵形成於第二特徵上」包含多種實施方式，其中涵蓋第一特徵與第二特徵直接接觸，以及額外的特徵形成於第一特徵與第二特徵之間而使兩者不直接接觸。此外，於各式各樣的實施例中，本揭露可能會重複標號以及/或標註字母。此重複是為了簡化並清楚說明，而非意圖表明這些討論的各種實施方式以及/或配置之間的關係。
更甚者，空間相對的詞彙，例如「下層的」、「低於」、「下方」、「之下」、「上層的」、「上方」等相關詞彙，於此用以簡單描述元件或特徵與另一元件或特徵的關係，如圖所示。在使用或操作時，除了圖中所繪示的轉向之外，這些空間相對的詞彙涵蓋裝置的不同的轉向。或者，這些裝置可旋轉（旋轉90度或其他角度），且在此使用的空間相對的描述語可作對應的解讀。
電阻式隨機存取記憶體（Resistive random access memory；RRAM）裝置大體上包含高k介電材料的一層體，該高k介電材料的層體佈置在導電電極之間，導電電極耦合至控制電路。RRAM裝置是用以根據電阻狀態之間的可逆切換過程進行操作。藉由選擇地形成穿過該高k介電材料層體的絲狀導電通道（conductive filament），可以實現這種可逆切換。舉例而言，藉由在導電電極之間施加電壓，以形成延伸穿過高k介電質材料層體的絲狀導電通道，可以使常態是絕緣的高k介電材料層體導電。舉例而言，當形成絲狀導電通道時發生低電阻狀態，而當絲狀導電通道斷裂時發生高電阻狀態。具有第一（例如高）電阻狀態的RRAM單元對應於第一數據值（例如邏輯「 0」），具有第二（例如低）電阻狀態的RRAM單元對應於第二數據值（例如邏輯「1」）。
在被稱為雙極RRAM單元的部分實施方式中，在電阻狀態之間可逆切換的過程包含設定操作和重置操作，其利用極性相反的電壓進行。設定操作和重置操作將數據寫入RRAM單元。設定操作向RRAM單元施加具有第一極性的設定電壓，以將RRAM單元從對應於第一數據值（例如邏輯「 0」）的高電阻狀態改變為對應於第二數據值（例如邏輯「 1」）的低電阻狀態。重置操作向RRAM單元施加具有與第一極性相反的第二極性的重置電壓，以將RRAM單元從對應於第二數據值（例如邏輯「 1」）的低電阻狀態改變為對應於第一數據值（例如邏輯「 0」）的高電阻狀態。
當向RRAM單元施加讀取電壓以進行讀取操作時，檢測到讀取電流，其指示對應於第二數據值的低電阻狀態（例如邏輯「 1」）或對應於第一數據值（例如邏輯「 0」）的高電阻狀態。在施加讀取電壓時在低電阻狀態下的讀取電流與在施加讀取電壓時在高電阻狀態下的讀取電流之間的差值，即為記憶體窗口（memory window）。在未來的技術節點中，由於性能和可靠度特性的衰減，RRAM單元的尺寸縮減可能是受限的。舉例而言，隨著RRAM單元的尺寸減小，記憶體窗口也減小，從而更難以從RRAM單元精確地讀取數據狀態。
本公開的各種實施例提供了一種進行二階重置操作以擴大RRAM單元的記憶體窗口的方法，從而提高了RRAM裝置的可靠度。重置操作的第一步驟是向RRAM單元施加具有第一極性第一重置電壓，以將RRAM單元從低電阻狀態改變為高電阻狀態。重置操作的第二步驟是將向RRAM單元施加具有與第一極性相反的第二極性的第二重置電壓，以將RRAM單元置於甚至更高的電阻狀態。第二重置電壓具有與RRAM單元的設定電壓相同的極性，並且小於設定電壓。此二階重置操作會導致RRAM單元在高電阻狀態下具有較低的讀取電流，從而有利於使RRAM單元的記憶體窗口變大，而無需為了承載更高的最大電流能力調整RRAM單元設計、實質上改變重置操作程序或者實質上改變重置操作的時間。
圖1繪示耦接控制器電路的RRAM單元的部分實施方式的剖面圖100。
剖面圖100包含RRAM單元102，其包含設置在底部電極104上方的高k介電層106。在部分實施方式中，RRAM單元102包含頂部電極108，其設置在高k介電層106上方。在部分實施方式中，覆蓋層110設置在頂部電極108和高k介電層106之間。RRAM單元102的底部電極104和頂部電極108耦合到控制器電路112。控制器電路112用以在RRAM單元102上施加各種電壓偏壓，以通過斷開或重新形成高k介電層106中的絲狀導電通道（conductive filament）來改變高k介電層106的電阻狀態。在部分實施方式中，控制器電路112用以對RRAM單元102進行二階重置操作，以將高k介電層106從低電阻狀態改變為高電阻狀態。二階重置操作將RRAM單元的記憶體窗口最大化，以更好地區分對應於第一數據值（例如邏輯「 0」）的高電阻狀態和對應於第二數據值（例如邏輯「1」）的低​​電阻狀態。
圖2繪示具有RRAM陣列的部分實施方式的示意圖200。
示意圖200包含許多行和列的圖1的RRAM單元102，其耦合到電晶體202。每個電晶體202具有控制電晶體202的功率狀態（例如開/關）的閘極，其中該閘極由電晶體202受到字元線WL的控制，字元線WL耦合至列電路（row circuitry）204。每個RRAM單元102和相應的電晶體202通過選擇線SL和位元線BL耦合到偏壓電路206。在部分實施方式中，電晶體202、列電路204和偏壓電路206構成圖1的控制器電路112。
基於接收到的位址，列電路204用以選擇性地將電流/電壓施加到RRAM陣列中的特定字元線WL。根據接收到的位址和其他接收到的信號，偏壓電路206通過選擇性地將電壓偏壓施加到特定的選擇線SL和特定的位元線BL上，偏壓電路206能夠將數據值讀出或寫到RRAM陣列，一次一個或多個RRAM單元102。因此，當特定RRAM單元102的字元線WL「導通」並且在該特定RRAM單元102關聯的選擇線SL和位元線BL上出現電壓偏壓時，特定RRAM單元102被選擇性地存取並且對特定RRAM單元102進行讀取或寫入操作。
在部分實施方式中，由偏壓電路206進行的寫入操作包含二階重置操作和設定操作。為了進行二階重置操作中的第一步驟，偏壓電路206用以在RRAM單元102的特定選擇線SL和特定位元線BL上施加第一電壓偏壓，其中第一電壓偏壓具有第一極性。為了進行二階重置操作中的第二步驟，偏壓電路206用以在特定選擇線SL和特定位元線BL上施加第二電壓偏壓，其中第二電壓偏壓具有與第一極性相反的第二極性。在二階重置操作之後，RRAM單元102處於對應於第一數據值（例如邏輯「 0」）的高電阻狀態。為了將RRAM單元102從高電阻狀態改變為低電阻狀態，可以進行設定操作。為了進行設定操作，偏壓電路206用以在RRAM單元102的特定選擇線SL和特定位元線BL之間施加第三電壓偏壓，其中第三電壓偏壓具有第二極性並且大於第二偏壓。為了對RRAM單元102進行讀取操作，偏壓電路206用以在特定選擇線SL和特定位線BL之間施加讀取電壓偏壓。為了準確地讀取RRAM單元102並防止切換電阻狀態，讀取電壓偏壓的絕對值小於第一電壓偏壓的絕對值、第二電壓偏壓的絕對值和第三電壓偏壓的絕對值。
圖3繪示積體晶片的剖面圖300，其中積體晶片具有耦接電晶體的RRAM單元。
在部分實施方式中，圖3中的剖面圖300可以對應於耦合到圖2的RRAM陣列中的每個電晶體202的每個RRAM單元102。電晶體202包含設置在基板304中的源極306和汲極308。閘極312在基板304上方並且在源極306和汲極308之間。閘極介電層310可以將閘極312與基板304分隔開來。在部分實施方式中，源極306耦合到源極線SL。源極線SL可以是內連接線316，其經由內連接通孔314耦合到源極306。在部分實施方式中，閘極312耦合到字元線WL。電晶體202的汲極308可以通過內連接線316和內連接通孔314耦合到RRAM單元102。圖3的RRAM單元102包含與圖1的RRAM單元102相同的特徵。RRAM單元102可以耦合到位元線BL。在部分實施方式中，內連接通孔314將位元線BL耦合到RRAM單元102的頂部電極108。然而，在其他實施方式中，RRAM單元102不包含覆蓋層110或頂部電極108。因此，RRAM單元102的高k介電層106可以直接耦合到內連接通孔314，使得高k介電層106通過內連接通孔314耦合到位元線BL。
儘管在剖面圖300中將電晶體202圖示為金屬氧化物半導體場效應電晶體（metal-oxide-semiconductor field effect transistor；MOSFET），但是應當理解，在其他實施方式中，電晶體202也可以是雙極性接面型電晶體（bipolar junction transistor ；BJT）、高電子遷移率電晶體（high electron mobility transistor；HEMT）或其相似物。更甚者，儘管所公開的方法和設備是以相關於RRAM單元102進行描述，但是應當理解，所公開的方法和設備不限於這種類型的記憶體裝置。而是，在替代實施方式中，所公開的方法和設備可以應用於涉及絲狀導電通道的形成的其他類型的記憶體裝置，利如導電橋接隨機存取記憶體（conductive bridging random-access memory；CBRAM）、奈米碳管（carbon nanotube ；CNT）記憶體或其類似物。
在部分實施方式中，RRAM單元102的底部電極104可以具有在大約1奈米與大約200奈米之間的範圍內的厚度。在部分實施方式中，底部電極104可以包含金屬、金屬氮化物、金屬氧化物或摻雜多晶矽。舉例而言，在各種實施方式中，底部電極104可以包含鋁、鈦、鉭、金、鉑、鎢、鎳、銥、氮化鈦、氮化鉭、氧化銥、n+多晶矽、p+多晶矽或其相似物。
在部分實施方式中，高k介電層106包含單層，而在其他實施方式中，高k介電層106包含多於一層。 在部分實施方式中，RRAM單元102的高k介電層106可以具有在大約1奈米與大約100奈米之間的範圍內的厚度。在部分實施方式中，高k介電層106可以包含金屬氧化物、金屬氮氧化物或化合物-金屬氧化物。舉例而言，在各式各樣的實施方式中，高k介電層106可以包含氧化鈦、氧化鉿、氧化鋁鉿、氧化鉭鉿、氧化鎢、氧化鋯、氧化鋁、氧化鍶或其相似物。
在部分實施方式中，RRAM單元102的覆蓋層110可以具有在大約0奈米與大約500奈米之間的範圍內的厚度。 在部分實施方式中，覆蓋層110包含高氧親和力（high oxygen affinity）材料（例如金屬或金屬氧化物）。舉例而言，在各式各樣的實施方式中，覆蓋層110可以包含鋁、鈦、鉭、氧化鈦、氧化鉿、氧化鋯、氧化鍺、氧化鈰或其相似物。
在部分實施方式中，RRAM單元102的頂部電極108可以具有在大約0奈米與大約500奈米之間的範圍內的厚度。在部分實施方式中，頂部電極108包含金屬、金屬氮化物或摻雜多晶矽。舉例而言，在各式各樣的實施方式中，頂部電極108可以包含鋁、鈦、鉭、金、鉑、鎢、鎳、銥、氮化鈦、氮化鉭、n +多晶矽、p +多晶矽或其相似物。在部分實施方式中，頂部電極108包含與底部電極104相同的材料。在其他實施方式中，頂部電極108包含與底部電極104不同的材料。
圖4A繪示曲線圖400A，該曲線圖400A展示出了根據二階重置操作以將數據寫入RRAM單元（圖1的102）時，RRAM單元（圖1的102）的電流隨著控制器電路（圖1的112）施加的電壓如何變化。
第一重置操作步驟402繪示如何在RRAM單元（圖1的102）中定義第一重置電壓404。在第一重置操作步驟402中，對RRAM單元（圖1的102）施加具有第一極性（例如負極性）的電壓，並且電流隨著電壓在第一極性方向上（例如負）增加而增加。當第一重置操作步驟402的電壓達到第一重置電壓404時，電流開始隨著電壓的增加而減小，這表明RRAM單元（圖1的102）的電阻狀態從低電阻狀態改變為中間電阻狀態，其中中間電阻狀態是與低電阻狀態相比更高的電阻的狀態。在部分實施方式中，第一重置電壓404可以被定義為第一重置操作步驟402的局部最大值。第一重置操作步驟402具有可變的末端端點，該末端端點被定義為第一重置停止電壓406，在部分實施方式中，第一重置停止電壓406的絕對值大於或等於第一重置電壓404的絕對值。在部分實施方式中，隨著第一重置停止電壓406沿第一極性方向增加（例如負），電流可以進一步減小，從而進一步增加RRAM單元（圖1的102）的電阻狀態。
在第一重置操作步驟402之後是第二重置操作步驟407，其用於確定RRAM單元（圖1的102）的第二重置電壓408。在第二重置操作步驟407中，對RRAM單元（圖1的102）施加具有第二極性（例如正極性）的電壓，第二極性（例如正極性）與第一極性（例如負極性）相反，並且沿第二極性方向（例如正）電流隨著電壓增加而增加。然而，當第二重置操作步驟407的電壓達到第二重置電壓408時，電流開始隨著電壓的增加而減小，這表明RRAM單元（圖1的102）的電阻狀態從中間電阻狀態變為高電阻狀態。在部分實施方式中，第二重置電壓408可以被定義為第二重置操作步驟407的局部最大值。第二重置操作步驟407具有可變的末端端點，該末端端點被定義為第二重置停止電壓410，在部分實施方式中，第二重置停止電壓410的絕對值大於或等於第一重置電壓404的絕對值。在部分實施方式中，隨著第二重置停止電壓410沿第二極性方向（例如正）增加，電流可以進一步減小，從而進一步增加RRAM單元（圖1的102）的電阻狀態。在完成二階重置操作時，RRAM單元（圖1的102）處於對應於第一數據值（例如邏輯「 0」）的高電阻狀態。
圖4B繪示電流絕對值對電壓絕對值的曲線圖400B，其包含從圖4A的曲線圖400A中取得的用於寫入數據之二階重置操作的範例性電流對電壓特性（IV characteristic），但在相同象限上呈現。
在部分實施方式中，第一重置電壓404的絕對值大於第二重置電壓408的絕對值。在其他實施方式中，第一重置電壓404的絕對值可以小於或等於第二重置電壓408的絕對值。在部分實施方式中，在相同的電壓點下，第一重置操作步驟402具有比第二重置操作步驟407更高的電流值。
圖4C繪示曲線圖400C，其繪示了在二階重置操作的每個步驟之後進行的讀取操作的讀取電流對讀取電壓的特性。
曲線圖400C繪示對應於第一重置操作步驟（圖4B的402）的第一重置讀取數據405，以及對應於第二重置操作步驟（圖4B的407）的第二重置讀取數據409。換句話說，在第一重置操作步驟（圖4B的402）進行之後，當對RRAM單元（圖1的102）施加讀取電壓412時，第一重置讀取數據405示出例如第一重置讀取電流414。類似地，在第二重置操作步驟（圖4B的407）的進行之後，當對RRAM單元（圖1的102）施加讀取電壓412時，第二重置讀取數據409例如示出第二重置讀取電流416。在許多實施方式中，讀取電壓412的絕對值小於第一重置電壓404的絕對值且也小於第二重置電壓408的絕對值，使得讀取電壓412不改變RRAM單元（圖1的102）的電阻狀態。
在曲線圖400C中，在第一重置操作步驟（圖4B的402）之後，將第一重置讀取數據405外推超過第二重置電壓408，以示出第一重置讀取數據405的中間電阻狀態。 類似地，在曲線圖400C中，在第二重置操作步驟（圖4B的407）之後，將第二讀取數據409外推超過第二重置電壓408，以示出第二重置讀取數據409的高電阻狀態。換句話說，如果讀取電壓412的絕對值超過第一重置電壓404的絕對值或第二重置電壓408的絕對值，則讀取電壓412將例如引起第一重置操作步驟（圖4B的402）或第二重置操作步驟（圖4B的407），並因此改變讀取電流輸出，如曲線圖400C中所示。
在部分實施方式中，讀取電壓412在大約0.1伏特與小於第一重置電壓404以及第二重置電壓408的一電壓之間的範圍內。在讀取電壓412處，第二重置讀取電流416為小於第一重置讀取電流414，顯示與在第一重置操作步驟（圖4B的402）之後相比，第二重置操作步驟（圖4B的407）之後的RRAM單元（圖1的102）處於更高的電阻狀態。在部分實施方式中，第二重置讀取電流416比第一重置讀取電流414小至少百分之十。
圖5A繪示用以在RRAM單元上寫入數據的二階重置操作和設定操作之電流-電壓特性代表的曲線圖500A。
曲線圖500A包含圖4A中的曲線圖400A的第一重置操作步驟402和第二重置操作步驟407，並且另外包含設定操作506。在設定操作506中，對RRAM單元（圖1的102）施加具有第二極性（例如正極性）的電壓，隨著電壓的增加，電流先增加然後減少。當設定操作506的電壓達到設定電壓502時，隨著電壓增加，電流開始大幅度地增加。在部分實施方式中，在設定操作506中，當電壓沿第二極性方向（例如正）增加時，設定電壓502是電流相對於電壓數據的局部最小值。因為在設定電壓502處，隨電壓的增加，電流從減小改變為增加，所以RRAM單元（圖1的102）從高電阻狀態改變為低電阻狀態。設定操作506具有定義為設定停止電壓504的可變末端，在部分實施方式中，設定停止電壓504的絕對值大於或等於設定電壓502的絕對值。在部分實施方式中，隨著為設定停止電壓504在第二極性方向（例如正）上增加，電流可進一步增加，從而進一步減小RRAM單元（圖1的102）的電阻狀態。在部分實施方式中，設置停止電壓504受到RRAM單元（圖1的102）的最大載流能力的限制。在完成設定操作506時，RRAM單元（圖1的102）處於對應於第二數據值（例如邏輯「1」）的低電阻狀態。
在許多實施方式中，設定操作506和第二重置操作步驟407的進行是使用相同的電壓極性，其先前描述為第二極性（例如正極性），而第一重置操作步驟402使用了與第二極性相反的電壓極性，其先前描述為第一極性（例如負極性）。在許多實施方式中，第一重置電壓404和設定電壓502可以相等並且彼此極性相反。在其他實施方式中，第一重置電壓404的絕對值可以大於或小於設定電壓502的絕對值。在許多實施方式中，第二重置電壓408小於設定電壓502。更甚者，第二重置停止電壓410小於設定電壓502，以防止第二重置操作步驟407達到設定電壓502並進行設定操作506，而非第二重置操作步驟407。如果進行的是設定操作506而非第二重置操作步驟407，RRAM單元（圖1的102）將寫入不正確的數據值；舉例而言，RRAM單元（圖1的102）將處於對應於第二數據值（例如邏輯「 1」）的低電阻狀態，而不是對應於第一數據值（例如邏輯「 0」）的高電阻狀態。在許多實施方式中，第二重置電壓408的絕對值大於0.1伏特且小於設定電壓502的絕對值。在許多實施方式中，第二重置電壓408比設定電壓502小至少5％。在許多實施方式中，第二重置操作步驟410重疊了設定操作506的開頭部分。
圖5B繪示曲線圖500B，其繪示了在二階重置操作之後以及在設定操作之後進行的讀取操作的讀取電流對讀取電壓的特性。
曲線圖500B包含圖4C中的曲線圖400C的第一重置讀取數據405和第二重置讀取數據409，並且另外包含與設定操作（圖5A的506）相應的設定讀取數據509。當進行設定操作（圖5A的506）之後，將讀取電壓412施加到RRAM單元（圖1的102）時，設定讀取數據509示出例如設定讀取電流510。設定讀取電流510對應於一電阻，該電阻表示RRAM單元（圖1的102）的低電阻狀態，使得當進行讀取操作時，從RRAM單元（圖1的102）讀取第二數據值（例如邏輯「1」）。類似地，第二重置讀取電流416對應於一電阻，該電阻表示RRAM單元（圖1的102）的高電阻狀態，使得當進行讀取操作時，從RRAM單元（圖1的102）中讀取第一數據值（例如邏輯「0」）。
在許多實施方式中，讀取電壓412的絕對值也小於設定電壓502的絕對值。另外，設定讀取電流510大於第二重置讀取電流416，表示與在第二重置操作步驟（圖5A的407）之後相比， RRAM單元在設定操作（圖5A的506）之後（圖1的102）處於較低的電阻狀態。在許多實施方式中，第一重置讀取電流414大於第二重置讀取電流416且小於設定讀取電流510。如同在曲線圖400C中一樣，在曲線圖500B中，將設定讀取數據509外推超過第二重置電壓408，以繪示在設定操作（圖5A的506）之後的設定讀取數據509的低電阻狀態。
在讀取電壓412處，設定讀取電流510與第二重置讀取電流416之間的電流差被定義為RRAM單元（圖1的102）的記憶體窗口512。與沒有第二重置操作步驟（圖5A的407）的情況下進行第一重置操作步驟（圖5A的402）時存在的中間記憶體窗口511相比，第二重置讀取操作步驟（圖5A的407）增加RRAM單元（圖1的102）的記憶體窗口512。 當記憶體窗口511較大時，因為更容易區分RRAM單元（圖1的102）的高電阻狀態和低電阻狀態，RRAM單元（圖1的102）的讀取操作更可靠，其中高電阻狀態和低電阻狀態可由第二重置讀取電流416和設定讀取電流510分別表示。
圖6A繪示進行二階重置操作和設定操作的方法的部分實施方式的時序圖600A。時序圖600A表示由控制器電路（圖1的112）隨時間施加到RRAM單元（圖1的102）的電壓偏壓。
為了將與高電阻狀態相關聯的第一數據值（例如邏輯「 0」）寫入RRAM單元（圖1的102），進行二階重置操作方法602，其包含與第一重置操作步驟（圖4A的402）相關聯的第一重置脈衝步驟604和與第二重置操作步驟（圖4A的407）相關聯的第二重置脈衝步驟606。在部分實施方式中，第一重置脈衝步驟604包含具有第一極性（例如負極性）的單個電壓脈衝，該單個電壓脈衝以第一時間長度t1 被施加到RRAM單元（圖1的102）。第一重置脈衝步驟604的單個電壓脈衝具有大於或等於RRAM單元（圖1的102）的第一重置電壓404的振幅，以確保達到與第一重置操作步驟（圖4A的402）相關的中間電阻狀態。舉例而言，在部分實施方式中，第一重置脈衝步驟604的振幅可以對應於第一重置停止電壓（圖4A的406）。在部分實施方式中，第二重置脈衝步驟606包含在第二時間長度t2 ，將具有與第一極性（例如負極性）相反的第二極性（例如正極性）的單個電壓脈衝施加到RRAM單元（圖1的102）。第二重置脈衝步驟606的單個電壓脈衝具有大於或等於RRAM單元（圖1的102）的第二重置電壓408的振幅，以確保達到與第二重置操作步驟（圖4A的407）相關的高電阻狀態。舉例而言，在部分實施方式中，第二重置脈衝步驟606的振幅可以對應於第二重置停止電壓（圖4A的410）。如前所述，第二重置停止電壓（圖4A的410）小於設定電壓502，因此，第二重置脈衝步驟606的幅度必須大於或等於第二重置電壓408，但小於設定電壓502。在二階重設操作方法602完成時，RRAM單元（圖1的102）處於與第一數據值（例如邏輯「0」）相關聯的高電阻狀態。
為了將與低電阻狀態相關聯的第二數據值（例如邏輯「1」）寫入RRAM單元（圖1的102），進行與設定操作（圖5A的506）相關聯的設定操作方法608。在部分實施方式中，設定操作方法608包含具有第二極性（例如正極性）的單個電壓脈衝，該單個電壓脈衝以第三時間長度t3 被施加到RRAM單元（圖1的102）。設定操作方法608的單個電壓脈衝具有大於或等於RRAM單元（圖1的102）的設定電壓502的振幅，以確保達到與設定操作（圖5A的506）相關的低電阻狀態。舉例而言，在部分實施方式中，設定操作方法608的振幅可以對應於設定停止電壓（圖5A的504）。在設定操作方法608完成時，RRAM單元（圖1的102）處於與第二數據值（例如邏輯「 1」）相關聯的高電阻狀態。
相較於使用由具有第一極性（例如負極性）的單個電壓脈衝組成的單階重置操作的其他方法相比，二階重置操作方法602是有利的，因為第二重置脈衝步驟606進一步增加了 RRAM單元（圖1的102）的電阻狀態，從而增加了RRAM單元（圖1的102）的記憶體窗口（圖5B的512），以更可靠地將數據存儲在RRAM裝置中。
應當理解，時序圖600A是示例性實施方式，並且在其他實施方式中，根據於要寫入到RRAM單元（圖1的102）的期望數據，時序圖600A可以僅包含二階重置操作方法602或僅包含設定操作方法608。
圖6B繪示了使用多個電壓脈衝進行二階重置操作和設定操作的方法的部分實施方式的時序圖600B。舉例而言，時序圖600B表示藉由控制器電路（圖1的112）隨時間施加到RRAM單元（圖1的102）的電壓偏壓。
時序圖600B包含圖6A的二階重置操作方法602和設定操作方法608，不同之處在於每個步驟將多個電壓脈衝施加到RRAM單元（圖1的102），以利於確保達到所需的電阻狀態。舉例而言，在部分實施方式中，二階重置操作方法602的第一重置脈衝步驟604可以包含脈衝a至脈衝d。與彼此相比，脈衝a至脈衝d可以具有不同的、相同的、或部分不同且部分相同的振幅。第一重置脈衝步驟604的每個脈衝a至脈衝d具有第一極性，並且每個脈衝a至脈衝d的振幅仍然大於或等於第一重置電壓404。類似地，與彼此相比，脈衝a至脈衝d可以具有不同的、相同的或部分不同且部分相同的時間長度。第一重置脈衝步驟604中的脈衝a至脈衝d的數量以及相應的振幅和時間長度取決於與第一重置操作步驟（圖4A的402）相關聯的中間電阻狀態的實現。
在部分實施方式中，二階重置操作方法602的第二重置脈衝步驟606可以包含脈衝e至脈衝g。與彼此相比，脈衝e至脈衝g可以具有不同的、相同的、或部分不同且部分相同的振幅。第二重置脈衝步驟606的每個脈衝e至脈衝g具有第二極性，並且每個脈衝e至脈衝g的振幅仍然大於或等於第二重置電壓408但小於設定電壓502。類似地，與彼此相比，脈衝e至脈衝g可以具有不同的、相同的或部分不同且部分相同的時間長度。第二重置脈衝步驟606中的脈衝e至脈衝g的數量以及相應的振幅和時間長度取決於與第二重置操作步驟（圖4A的407）相關聯的高電阻狀態的實現。
在部分實施方式中，設置操作方法608可以包含脈衝h至脈衝k。與彼此相比，脈衝h至脈衝k可以具有不同的、相同的或部分不同且部分相同的振幅。設定操作方法608的每個脈衝h至脈衝k具有第二極性，並且每個脈衝h至脈衝k的振幅仍大於或等於設定電壓502。類似地，與彼此相比，脈衝h至脈衝k可以具有不同的、相同的或部分不同且部分相同的時間長度。設定操作方法608中的脈衝h至脈衝k的數量以及相應的振幅和時間長度取決於與設定操作（圖5A的506）相關的低電阻狀態的實現。在部分實施方式中，每個脈衝a至脈衝k的時間長度可以例如在大約1奈秒與大約100微秒之間的範圍內。在部分實施方式中，每個脈衝a至脈衝k的振幅的絕對值可以例如在大約0.2伏特至大約5伏特之間的範圍內。
圖7繪示進行二階重置操作、設定操作和讀取操作的方法的部分實施方式的時序圖700。
時序圖700包含圖6A的時序圖600A的二階重置操作方法602和設定操作方法608，並增加了讀取操作702。為了進行讀取操作702以讀取RRAM單元（圖1的102）的數據值（例如邏輯「1」或邏輯「0」），控制器電路（圖1的112）對RRAM單元（圖1的102）施加讀取電壓412。在許多實施方式中，讀取操作702包含振幅等於讀取電壓412的單個電壓脈衝。讀取電壓412的絕對值小於第一重置電壓404的絕對值、第二重置電壓408的絕對值以及設定電壓502的絕對值。
在部分實施方式中，可以在二階重置操作方法602之後進行讀取操作702，其中將讀取電壓412施加到RRAM單元（圖1的102），並量測第二重置讀取電流（圖5B的416）。第二重置讀取電流（圖5B的416）指示在二階重置操作方法602之後，RRAM單元（圖1的102）處於對應於第一數據值（例如邏輯「0」）的高電阻狀態。
在部分實施方式中，可以在設定操作方法608之後，進行讀取操作702，其中將讀取電壓412施加到RRAM單元（圖1的102），並量測設定讀取電流（圖5B的510）。 設定讀取電流（圖5B的510）指示在設定操作方法608之後，RRAM單元（圖1的102）處於對應於第二數據值（例如邏輯「1」）的低電阻狀態。 由於表示高電阻狀態的第二重置讀取電流（圖5B的416）和表示低電阻狀態的設定讀取電流（圖5B中的510）之間的記憶體窗口（圖5B的512）的增加，RRAM單元（圖1的102）的低電阻狀態和高電阻狀態可被檢測區分開來。
圖8繪示進行的二階重置操作的方法800的部分實施方式的流程圖。
儘管以下以繪示方法800且以一系列動作或事件來描述方法，但是應當理解，這樣的動作或事件的繪示順序不應以限制性的意義來解釋。舉例而言，除了本文繪示和/或描述之外，部分動作可以以不同的順序發生和/或與其他動作或事件同時發生。另外，可能不需要所有繪示出的動作來實現本文描述的一個或多個態樣或實施方式。此外，本文描述的一個或多個動作可以在一個或多個單獨的動作和/或階段中進行。
在動作802，通過動作802a和802b，對RRAM單元進行二階重置操作。
在動作802a，對RRAM單元施加具有第一極性的第一電壓偏壓。
在動作802b，對RRAM單元施加具有與第一極性相反的第二極性的第二電壓偏壓。圖6A繪示了對應於動作802、802a和802b的部分實施方式的時序圖600A。
在動作804，對RRAM單元施加讀取電壓，並且量測與RRAM單元的高電阻狀態相關聯的重置讀取電流。圖4C和圖7分別示出了對應於動作804的部分實施方式的曲線圖400C和時序圖700。
在動作806，通過動作806a在RRAM單元上進行設定操作。
在動作806a，對RRAM單元施加第三電壓偏壓，其中第三電壓偏壓具有第二極性並且大於第二電壓偏壓。 圖6A繪示了對應於動作806和806a的部分實施方式的時序圖600A。
在動作808，對RRAM單元施加讀取電壓，並且量測與RRAM單元的低電阻狀態相關聯的設定讀取電流。圖5B和圖7分別繪示了對應於動作808的部分實施方式的曲線圖500B和時序圖700。
因此，本公開涉及一種新的方法，該新方法對RRAM單元進行二階重置操作以減小重置讀取電流，從而增加RRAM單元的記憶體窗口。隨著記憶體窗口的增加，RRAM單元可以更可靠地讀取與RRAM單元的電阻狀態相關的數據值。
據此，於部分實施方式中，本揭露是涉及一種操作電阻式隨機存取記憶體（RRAM）單元的方法，包含通過以下步驟對RRAM單元進行重置操作：對RRAM單元施加第一電壓偏壓，其中第一電壓偏壓具有第一極性，其中第一電壓偏壓的施加誘使該RRAM單元從低電阻變為中間電阻，並且其中中間電阻大於低電阻；且對RRAM單元施加第二電壓偏壓，其中第二電壓偏壓具有第二極性，其中第二極性與第一極性相反，並且其中第二電壓偏壓的施加誘使該RRAM單元具有高電阻，其中高電阻大於中間電阻。
於其他實施方式中，本揭露是涉及一種操作電阻式隨機存取記憶體（RRAM）單元的方法，包含對RRAM單元施加讀取電壓，以決定在讀取電壓下的第一電阻，其中該讀取電壓具有第一極性；藉由對RRAM單元施加第一寫入電壓，進行重置操作中的第一步驟，其中第一寫入電壓具有與第一極性相反的第二極性，其中第一寫入電壓的絕對值大於讀取電壓的絕對值；藉由對RRAM單元施加第二寫入電壓，進行重置操作中的第二步驟，其中第二寫入電壓具有第一極性，其中第二寫入電壓的絕對值大於讀取電壓的絕對值；以及對RRAM單元施加讀取電壓，以決定在讀取電壓下的第二電阻，其中第二電阻大於第一電阻。
於其他實施方式中，本揭露是涉及一種隨機存取記憶體單元，包含：一高k介電層，設置在一底部電極上，其中高k介電層用以在高電阻狀態和低電阻狀態之間轉換；以及控制器電路，耦合到RAM單元，其中控制器電路用以藉由施加具有第一極性的第一電壓偏壓接著施加具有與第一極性相反的第二極性的第二電壓偏壓，來進行重置操作，使得高 k介電層處於高電阻狀態，並且其中控制器電路用以藉由施加具有第二極性的第三電壓偏壓來進行設置操作，其中第三電壓偏壓大於第二電壓偏壓，使得高k介電層處於相對於高電阻狀態的低電阻狀態。
以上概述多個實施方式之特徵，該技術領域具有通常知識者可較佳地了解本揭露之多個態樣。該技術領域具有通常知識者應了解，可將本揭露作為設計或修飾其他製程或結構的基礎，以實行實施方式中提到的相同的目的以及/或達到相同的好處。該技術領域具有通常知識者也應了解，這些相等的結構並未超出本揭露之精神與範圍，且可以進行各種改變、替換、轉化，在此，本揭露精神與範圍涵蓋這些改變、替換、轉化。
100:剖面圖 102:RRAM單元 104:底部電極 106:高k介電層 108:頂部電極 110:覆蓋層 200:示意圖 202:電晶體 204:列電路 206:偏壓電路 300:剖面圖 304:基板 306:源極 308:汲極 310:閘極介電層 312:閘極 314:內連接通孔 316:內連接線 400A,400B,400C:曲線圖 402:第一重置操作步驟 404:第一重置電壓 405:第一重置讀取數據 406:第一重置停止電壓 407:第二重置操作步驟 408:第二重置電壓 409:第二重置讀取數據 410:隨著第二重置停止電壓 412:讀取電壓 414:第一重置讀取電流 416:第二重置讀取電流 500A,500B:曲線圖 502:設定電壓 504:設定停止電壓 506:設定操作 509:設定讀取數據 510:設定讀取電流 512:記憶體窗口 600A,600B:時序圖 602:二階重置操作方法 604:第一重置脈衝步驟 606:第二重置脈衝步驟 608:設定操作方法 700:時序圖 702:讀取操作 800:方法 802,804,806,808,802a,802b,806a:動作 WL:字元線 SL:選擇線,源極線 BL:.位元線 t1:第一時間長度 t2:.第二時間長度 a~k:脈衝
根據以下詳細說明並配合閱讀附圖，使本揭露的態樣獲致較佳的理解。須注意的是，根據業界的標準作法，圖式的各種特徵並未按照比例繪示。事實上，為了進行清楚的討論，特徵的尺寸可以經過任意的縮放。 圖1繪示耦接控制器電路的電阻式隨機存取記憶體（Resistive random access memory；RRAM）單元的部分實施方式的剖面圖。 圖2繪示具有偏壓電路的RRAM陣列的部分實施方式的示意圖，其中該偏壓電路用以RRAM陣列的RRAM單元的進行設定操作以及重置操作。 圖3繪示具有耦接電晶體的RRAM單元的積體晶片的部分實施方式的剖面圖。 圖4A-4C繪示針對一RRAM單元上進行的二階重置操作的電流對電壓關係圖的部分實施方式。 圖5A與圖5B繪示針對一RRAM單元上進行的二階重置操作以及設定操作的電流對電壓關係圖的部分實施方式。 圖6A與圖6B繪示關於在一RRAM單元上進行的二階重置操作以及設定操作的方法的時序圖的部分實施方式。 圖7繪示關於在一RRAM單元上進行讀取操作的方法的時序圖的部分實施方式，其中該讀取操作在二階重置操作以及設定操作之間進行。 圖8繪示關於在一RRAM單元上進行的二階重置操作的方法的部分實施方式的流程圖。
國內寄存資訊 無 國外寄存資訊 無
800:方法
802,804,806,808,802a,802b,806a:動作

Claims (20)

  1. 一種操作一電阻式隨機存取記憶體單元的方法，包含： 通過以下步驟對該電阻式隨機存取記憶體單元單元進行一重置操作： 對該電阻式隨機存取記憶體單元單元施加一第一電壓偏壓，其中該第一電壓偏壓具有一第一極性，其中該第一電壓偏壓的施加誘使該電阻式隨機存取記憶體單元單元從一低電阻變為一中間電阻，並且其中該中間電阻大於該低電阻；且 對該電阻式隨機存取記憶體單元單元施加一第二電壓偏壓，其中該第二電壓偏壓具有一第二極性，其中該第二極性與該第一極性相反，並且其中該第二電壓偏壓的施加誘使該電阻式隨機存取記憶體單元單元具有一高電阻，其中該高電阻大於該中間電阻。
  2. 如請求項1所述之方法，其中在一讀取電壓下量測每一該低電阻、該中間電阻和該高電阻，並且該讀取電壓的一絕對值小於該第一電壓偏壓的一絕對值和該第二電壓偏壓的一絕對值。
  3. 如請求項2所述之方法，其中該中間電阻具有在該讀取電壓下量測的對應的一第一讀取電流，其中該高電阻具有在該讀取電壓下量測的對應的一第二讀取電流，並且其中該第二讀取電流至少比該第一次讀取電流小10％。
  4. 如請求項1所述之方法，更包含： 通過以下步驟對該電阻式隨機存取記憶體單元單元進行一設定操作： 對該電阻式隨機存取記憶體單元單元施加一第三電壓偏壓，其中該第三電壓偏壓具有該第二極性，其中該第三電壓偏壓大於該第二電壓偏壓，並且其中該第三電壓偏壓的施加誘使該電阻式隨機存取記憶體單元單元從該高電阻變為該低電阻。
  5. 如請求項4所述之方法，其中該中間電阻具有在一讀取電壓下量測的對應的一第一讀取電流，其中該低電阻具有在該讀取電壓下量測的對應的一第三讀取電流，並且其中該第三讀取電流大於該第一讀取電流。
  6. 如請求項4所述之方法，其中該第二電壓偏壓至多為該第三電壓偏壓的95％。
  7. 如請求項1所述之方法，其中該第一電壓偏壓包含一第一脈衝和一第二脈衝，其中該第一脈衝包含持續一第一時間長度的一第一重置電壓，其中該第二脈衝包含持續一第二時間長度的一第二重置電壓。
  8. 如請求項1所述之方法，其中該第二電壓偏壓包含一第一脈衝和一第二脈衝，其中該第一脈衝包含持續一第一時間長度的一第一重置電壓，其中該第二脈衝包含持續一第二時間長度的一第二重置電壓。
  9. 一種操作一電阻式隨機存取記憶體單元的方法，包含： 對該電阻式隨機存取記憶體單元施加一讀取電壓，以決定在該讀取電壓下的一第一電阻，其中該讀取電壓具有一第一極性； 藉由對該電阻式隨機存取記憶體單元施加一第一寫入電壓，進行一重置操作中的一第一步驟，其中該第一寫入電壓具有與該第一極性相反的一第二極性，其中該第一寫入電壓的一絕對值大於該讀取電壓的一絕對值； 藉由對該電阻式隨機存取記憶體單元施加一第二寫入電壓，進行該重置操作中的一第二步驟，其中該第二寫入電壓具有該第一極性，其中該第二寫入電壓的一絕對值大於該讀取電壓的該絕對值；以及 對該電阻式隨機存取記憶體單元施加一讀取電壓，以決定在該讀取電壓下的一第二電阻，其中該第二電阻大於該第一電阻。
  10. 如請求項9所述之方法，其中在進行該重置操作的該第一步驟之後並且在進行該重置操作的該第二步驟之前，該電阻式隨機存取記憶體單元處於一中間電阻狀態，其中該中間電阻狀態是在與該第一電阻相關的一電阻狀態和與該第二電阻相關的一電阻狀態之間。
  11. 如請求項9所述之方法，其中該重置操作的該第一步驟還包括以脈衝的形式對該電阻式隨機存取記憶體單元施加多個寫入電壓，其中該些多個寫入電壓中的每個寫入電壓具有一振幅和一脈衝寬度，其中該脈衝寬度是每個寫入電壓施加到該電阻式隨機存取記憶體單元的一時間長度，並且其中每個寫入電壓的一絕對值大於或等於該第一寫入電壓的一絕對值。
  12. 如請求項9所述之方法，更包含： 通過以下步驟對該電阻式隨機存取記憶體單元進行一設定操作： 對該電阻式隨機存取記憶體單元施加一第三寫入電壓，其中該第三寫入電壓具有該第一極性，其中該第三寫入電壓的一絕對值大於該第二寫入電壓的該絕對值；以及 對該電阻式隨機存取記憶體單元施加該讀取電壓，以決定在該讀取電壓下的一第三電阻，其中該第三電阻實質上等於該第一電阻。
  13. 如請求項12所述之方法，其中該重置操作的該第二步驟還包括以脈衝的形式對該電阻式隨機存取記憶體單元施加多個寫入電壓，其中該些多個寫入電壓中的每個寫入電壓具有一振幅和一脈衝寬度，其中該脈衝寬度是每個寫入電壓施加到該電阻式隨機存取記憶體單元的一時間長度，並且其中每個寫入電壓的一絕對值大於或等於該第二寫入電壓的該絕對值，並且其中每個寫入電壓的該絕對值小於該第三寫入電壓的該絕對值。
  14. 如請求項12所述之方法，其中該第二寫入電壓至多為該第三寫入電壓的95％。
  15. 一種隨機存取記憶體單元，包含： 一高k介電層，設置在一底部電極上，其中該高k介電層用以在一高電阻狀態和一低電阻狀態之間轉換；以及 一控制器電路，耦合到該隨機存取記憶體單元，其中該控制器電路用以藉由施加具有一第一極性的一第一電壓偏壓接著施加具有與該第一極性相反的一第二極性的一第二電壓偏壓，來進行一重置操作，使得該高 k介電層處於該高電阻狀態，並且其中該控制器電路用以藉由施加具有該第二極性的一第三電壓偏壓來進行一設置操作，其中該第三電壓偏壓大於該第二電壓偏壓，使得該高k介電層處於相對於該高電阻狀態的該低電阻狀態。
  16. 如請求項15所述之隨機存取記憶體單元，更包含： 一頂部電極，設置於該高k介電層上。
  17. 如請求項16所述之隨機存取記憶體單元，更包含： 一覆蓋層，設置於該高k介電層上且該頂部電極之下。
  18. 如請求項16所述之隨機存取記憶體單元，其中該控制器電路包括一電晶體，其中該頂部電極耦合至一位元線，其中該底部電極耦合至該電晶體的一汲極，其中該電晶體的一源極耦合至一源極線，並且其中該電晶體的一閘極耦合至一字元線。
  19. 如請求項15所述之隨機存取記憶體單元，其中該隨機存取記憶體單元是一電阻式隨機存取記憶體單元。
  20. 如請求項15所述之隨機存取記憶體單元，其中該控制器電路用以藉由對該隨機存取記憶體單元施加一讀取電壓來進行一讀取操作，以確定該高k介電層的一電阻狀態，其中該讀取電壓的一絕對值小於該第一電壓偏壓的一絕對值、該第二電壓偏壓的一絕對值和該第三電壓偏壓的一絕對值。
TW109104228A 2019-05-21 2020-02-11 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法 TWI744791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/417,705 2019-05-21
US16/417,705 US10861547B1 (en) 2019-05-21 2019-05-21 Multi-step reset technique to enlarge memory window

Publications (2)

Publication Number Publication Date
TW202044490A true TW202044490A (zh) 2020-12-01
TWI744791B TWI744791B (zh) 2021-11-01

Family

ID=73441701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104228A TWI744791B (zh) 2019-05-21 2020-02-11 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法

Country Status (3)

Country Link
US (2) US10861547B1 (zh)
CN (1) CN111986720B (zh)
TW (1) TWI744791B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837285B2 (en) 2021-08-22 2023-12-05 Applied Materials, Inc. Bias temperature instability correction in memory arrays

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189661B2 (en) * 2019-09-05 2021-11-30 International Business Machines Corporation FinFET 2T2R RRAM
US11217308B1 (en) 2020-08-14 2022-01-04 Micron Technology Programming memory cells using asymmetric current pulses
US11309024B2 (en) * 2020-08-28 2022-04-19 Micron Technology, Inc. Memory cell programming that cancels threshold voltage drift

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146111A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性記憶装置及びその製造方法
KR101744757B1 (ko) * 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
US20120211020A1 (en) * 2011-02-22 2012-08-23 Julius Garcia Helical hair tie
WO2012132341A1 (ja) * 2011-03-25 2012-10-04 パナソニック株式会社 抵抗変化型不揮発性素子の書き込み方法および記憶装置
US8942025B2 (en) * 2011-08-10 2015-01-27 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory element writing method
US8773888B2 (en) * 2011-08-22 2014-07-08 Samsung Electronics Co., Ltd. Method of operating semiconductor device including variable resistance device
WO2013080499A1 (ja) * 2011-12-02 2013-06-06 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
JP2016170848A (ja) * 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
TWI571875B (zh) * 2015-10-30 2017-02-21 華邦電子股份有限公司 電阻式記憶體裝置及其寫入方法
US9934853B2 (en) 2016-02-16 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for reading RRAM cell
US9792987B1 (en) * 2016-07-21 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837285B2 (en) 2021-08-22 2023-12-05 Applied Materials, Inc. Bias temperature instability correction in memory arrays

Also Published As

Publication number Publication date
CN111986720B (zh) 2023-04-18
CN111986720A (zh) 2020-11-24
US10861547B1 (en) 2020-12-08
US20200372955A1 (en) 2020-11-26
TWI744791B (zh) 2021-11-01
US20210043257A1 (en) 2021-02-11
US11107528B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
TWI744791B (zh) 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法
CN107045883B (zh) Rram电路以及rram行形成的方法
JP6351771B2 (ja) 抵抗型ランダムアクセスメモリセルの読み出し方法およびその装置
US9368207B2 (en) Method of operating FET low current 3D re-ram
JP5222380B2 (ja) 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
US9378817B2 (en) Variable resistance nonvolatile memory element writing method and variable resistance nonvolatile memory device
US8699258B2 (en) Verification algorithm for metal-oxide resistive memory
WO2012001944A1 (ja) 不揮発性記憶装置及びその駆動方法
US20090154222A1 (en) Operation method for multi-level switching of metal-oxide based rram
US20190311767A1 (en) Memory Cells, Memory Systems, and Memory Programming Methods
US20150070965A1 (en) FET LOW CURRENT 3D ReRAM NON-VOLATILE STORAGE
TWI732723B (zh) 電阻式記憶胞及其相關的陣列結構
US9147837B1 (en) Resistive memory cell and method for forming a resistive memory cell
US9224470B1 (en) Memory circuit and method of programming memory circuit
WO2021136396A1 (zh) 阻变存储阵列及其驱动方法、阻变存储器电路
WO2021136394A1 (zh) 阻变存储阵列及其操作方法、阻变存储器电路
CN111091858B (zh) 阻变存储阵列的操作方法
US20230274780A1 (en) Methods for enlarging the memory window and improving data retention in restistive memory device
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
JP2014063549A (ja) 半導体記憶装置
US9865601B2 (en) Semiconductor integrated circuit
TW202209330A (zh) 電阻式記憶體裝置及其操作方法