TW202040571A - 寫入保護電路 - Google Patents

Abstract

本發明提供一種寫入保護電路，其應用在一資料儲存裝置中，資料儲存裝置包括有一控制器及複數個快閃記憶體，快閃記憶體包括有一防寫腳位，寫入保護電路包括一保險絲及一開關器，當開關器操作在一導通狀態時，保險絲將透過開關器直接接地而燒毀，快閃記憶體的防寫腳位上的一腳位訊號成為一低準位狀態訊號，將使得資料儲存裝置的快閃記憶體永久被禁止被寫入。

Description

寫入保護電路

本發明有關於一種寫入保護電路，尤指一種應用在資料儲存裝置上的寫入保護電路。

現今資料儲存裝置為了保護資料，係可以建置有一寫入保護(write protection)的機制，利用寫入保護的機制，以避免資料儲存裝置中的重要資料被覆寫而遺失或中毒。

習用寫入保護機制係可以在資料儲存裝置(如記憶卡)的裝置殼體側邊上設置有一實體的寫入保護開關(write protection switch；WP switch)，利用扳動WP開關的位置，以決定資料儲存裝置是否允許被寫入資料。

或者，資料儲存裝置的控制器之韌體(firmware)中建置一寫入保護功能。當一主機欲對於資料儲存裝置執行寫入保護時，發送一WP#命令至資料儲存裝置。資料儲存裝置的控制器接收到WP#命令後，根據WP#命令啟動寫入保護程序，以禁止資料寫入至資料儲存裝置中。

有別於習用兩種寫入保護的機制，本發明提供一種應用在資料儲存裝置中的一創新的寫入保護電路，寫入保護電路提供有一不可恢復的防寫機制，當寫入保護電路的防寫機制被啟動時，資料儲存裝置將會永久地被禁止寫入，將會是本發明欲達到的目的。

本發明的一目的，在於提出一種寫入保護電路，其應用在一具有快閃記憶體的資料儲存裝置中，當資料儲存裝置的快閃記憶體儲存有重要資料時，使用者能夠利用寫入保護電路對於資料儲存裝置的快閃記憶體執行一不可恢復的寫入保護程序，以使資料儲存裝置的的快閃記憶體永久地被禁止寫入而避免快閃記憶體中的重要資料被覆寫。

本發明又一目的，在於提出一種寫入保護電路，其應用在一具有快閃記憶體的資料儲存裝置中，快閃記憶體包括有一防寫腳位，寫入保護電路包括一保險絲以及一開關器，保險絲連接在一供電電源與開關器間；當寫入保護電路啟動時，開關器操作在一導通狀態，快閃記憶體的防寫腳位透過開關器直接接地，且防寫腳位上的腳位訊號被接地拉降為一低準位狀態而造成快閃記憶體無法被寫入，再者，開關器操作在導通狀態時，保險絲透過開關器接地，一大電流流過保險絲而令保險絲過載燒毀，則，供電電源與快閃記憶體的防寫腳位間的連接線路將會呈現出斷路，快閃記憶體的防寫腳位上的腳位訊號就只能永遠保持在低準位狀態，以便資料儲存裝置的快閃記憶體永久地被禁止寫入。

為達成上述目的，本發明提供一種寫入保護電路，其應用在一資料儲存裝置中，資料儲存裝置包括有一控制器及複數個快閃記憶體，控制器連接快閃記憶體，快閃記憶體包括有一防寫腳位，寫入保護電路包括：一保險絲，連接在一供電電源與一第一連接點間；一開關器，連接在第一連接點與接地間；及一第一電阻，連接在第一連接點與防寫腳位間；其中，當開關器操作在一導通狀態時，保險絲被燒毀，防寫腳位上的一腳位訊號成為一低準位狀態的訊號，快閃記憶體永久地被禁止寫入。

本發明一實施例中，資料儲存裝置的控制器連接至開關器，當控制器接收到一防寫命令時，控制器根據防寫命令控制開關器操作在導通狀態。

本發明一實施例中，資料儲存裝置連接一主機，防寫命令由主機所發佈。

本發明一實施例中，資料儲存裝置的控制器分別連接一實體開關件及一開關器，當實體開關件作動時，控制器控制開關器操作在導通狀態。

本發明一實施例中，控制器包括一輸入輸出腳位，實體開關件連接控制器的輸入輸出腳位，當實體開關件作動時，輸入輸出腳位上的一腳位訊號將轉態為低準位狀態的腳位訊號，控制器根據輸入輸出腳位上的低準位狀態的腳位訊號以控制開關器操作在導通狀態。

本發明一實施例中，控制器包括有一韌體，韌體設定有一啟動時間門檻值，當實體開關件持續作動時間超過啟動時間門檻值時，控制器發出一致能訊號至開關器以控制開關器操作在導通狀態。

本發明一實施例中，實體開關件為一按鈕開關、一觸動開關或一指撥開關。

本發明一實施例中，開關器為一電晶體。

本發明一實施例中，開關器為一實體開關件，當開關器作動時，開關器操作導通狀態。

本發明一實施例中，開關器並聯有一第二電阻。

請參閱第1圖，為本發明寫入保護電路應用在資料儲存裝置中一實施例的電路架構圖。如第1圖所示，本發明寫入保護電路200應用在一資料儲存裝置100中。資料儲存裝置100亦可以為一固態硬碟(SSD)或一記憶卡。資料儲存裝置100包括一控制器11及複數個快閃記憶體13，控制器11連接快閃記憶體13。快閃記憶體13包括有一防寫腳位130。防寫腳位130用以作為快閃記憶體13是否允許被寫入的控制腳位，例如：當防寫腳位130上的一腳位訊號(WP#)被控制在一高準位狀態，快閃記憶體13允許被寫入；當防寫腳位130上的腳位訊號(WP#)被控制在一低準位狀態，快閃記憶體13禁止被寫入。

寫入保護電路200包括一保險絲21、一開關器23及一第一電阻25。保險絲21連接在一供電電源(VCC)與一第一連接點22間，開關器23連接在第一連接點22與接地間，而第一電阻25連接在第一連接點22與快閃記憶體13的防寫腳位130間。再者，資料儲存裝置100的控制器11係可透過一第一連接線111，如通用型輸入輸出(General Purpose Input/Output；GPIO)連接線，連接至開關器23，用以控制開關器23操作在一導通狀態或一斷開狀態。在本實施例中，開關器23亦可以為一MOS電晶體或一雙載子電晶體。

進一步，本實施例資料儲存裝置100連接一主機(未顯示)，例如：資料儲存裝置100透過SATA、PCIe或USB傳輸介面連接主機。當資料儲存裝置100操作在一正常讀寫模式時，控制器11發送一禁能訊號121至開關器23以控制開關器23操作在斷開狀態，防寫腳位130上的腳位訊號(WP#)將被供電電源(VCC)拉升至一高準位狀態，資料儲存裝置100允許主機寫入資料至快閃記憶體13。當資料儲存裝置100欲操作在一防寫模式時，主機傳送一客製化的防寫命令31至資料儲存裝置100，資料儲存裝置100接收防寫命令31後，資料儲存裝置100的控制器11啟動一寫入保護程序，發送一致能訊號123至開關器23控制開關器23操作在導通狀態，防寫腳位130上的腳位訊號(WP#)將被接地拉降至一低準位狀態，以便資料儲存裝置100的快閃記憶體13禁止被寫入。再者，由於開關器23操作在導通狀態時，保險絲21將會透過開關器23直接電性接地，一大電流將會流過保險絲21而造成保險絲21過載燒毀，供電電源(Vcc)與快閃記憶體13的防寫腳位130間的連接線路將會呈現出斷路，之後，防寫腳位130上的腳位訊號(WP#)將永遠保持在低準位狀態，而使得資料儲存裝置100的快閃記憶體13永久地被禁止寫入。

再者，本發明寫入保護電路200尚包括一第二電阻27，第二電阻27連接在第一連接點22與接地間且與開關器23並聯。第二電阻27的電阻值遠大於第一電阻25的電阻值。經由第二電阻27的設置，快閃記憶體13的記憶格(memory cells)上的電氣訊號將可以透過第二電阻27而進行接地，致使將可避免快閃記憶體13的記憶格處在浮接(floating)狀態而影響到記憶格中的資料讀取時的正確性。

請參閱第2圖，為本發明寫入保護電路應用在資料儲存裝置中又一實施例的電路架構圖。相較於上述實施例，利用一客製化的防寫命令31啟動寫入保護電路200的寫入保護程序，在本實施例中，利用一實體開關件的作動啟動寫入保護電路200的寫入保護程序。

如第2圖所示，資料儲存裝置100的控制器11包括有一輸入輸出(I/O)腳位110。一外部的實體開關件33將透過一第二連接線113，如GPIO連接線，連接至控制器11的輸入輸出腳位110。實體開關件33係為一按鈕開關、一觸動開關或一指撥開關。

當使用者欲啟動資料儲存裝置100的寫入保護程序時，作動實體開關件33，如按壓或撥動實體開關件33。當實體開關件33被作動後，控制器11的輸入輸出腳位110上的一腳位訊號(IO#)將轉態為低準位狀態的腳位訊號。控制器11根據輸入輸出腳位110上的低準位狀態的腳位訊號(IO#)控制開關器23操作在導通狀態，之後，經由導通的開關器23，防寫腳位130上的腳位訊號(WP#)被接地拉降至低準位狀態，保險絲21過載而燒毀，資料儲存裝置100的快閃記憶體13能夠永久地被禁止寫入。

此外，本實施例資料儲存裝置100的控制器11更包含有一韌體112，韌體112設定一啟動時間門檻114。本實施例控制器11將會偵測實體開關件33的作動時間，如控制器11以一計數器計數腳位訊號(IO#)處在低準位狀態的時間。當實體開關件33持續作動時間已超過啟動時間門檻114時，控制器11才會發送致能訊號123至開關器23，以便啟動寫入保護電路200的寫入保護程序。如此據以實施，經由啟動時間門檻132的設定，將可避免使用者誤觸實體開關件33而讓不可恢復的寫入保護機制直接啟動。

請參閱第3圖，為本發明寫入保護電路應用在資料儲存裝置中又一實施例的電路架構圖。如第3圖所示，本實施例寫入保護電路201的電路架構相似第1圖寫入保護電路200的電路架構，兩者的差異在於本實施例寫入保護電路201的開關器231並未連接至資料儲存裝置100的控制器11，且開關器231亦可為一實體開關件，例如按鈕開關、觸動開關或指撥開關。

當使用者欲對於資料儲存裝置100啟動寫入保護程序時，以按壓或撥動方式進行開關器231的作動而令開關器231進入導通狀態。之後，經由導通的開關器231，防寫腳位130的腳位訊號(WP#)被接地拉降至低準位狀態，保險絲21過載而燒毀，致使資料儲存裝置100的快閃記憶體13能夠永久地被禁止寫入。

綜合上述，當本發明資料儲存裝置100的快閃記憶體13儲存有重要資料(例如系統資料或機密資料)時，使用者能夠利用寫入保護電路200/201對於資料儲存裝置100的快閃記憶體13執行一不可恢復的寫入保護程序。當寫入保護程序執行後，資料儲存裝置100的的快閃記憶體13將永久地被禁止寫入，以避免快閃記憶體13中的重要資料被覆寫而遺失或中毒。

以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

100:資料儲存裝置11:控制器 110:輸入輸出腳位111:第一連接線 112:韌體113:第二連接線 114:啟動時間門檻121:禁能訊號 123:致能訊號13:快閃記憶體 130:防寫腳位200:寫入保護電路 201:寫入保護電路21:保險絲 22:第一連接點23:開關器 231:開關器25:第一電阻 27:第二電阻31:防寫命令 33:實體開關件

第1圖：本發明寫入保護電路應用在資料儲存裝置中一實施例的電路架構圖。

第2圖：本發明寫入保護電路應用在資料儲存裝置中又一實施例的電路架構圖。

第3圖：本發明寫入保護電路應用在資料儲存裝置中又一實施例的電路架構圖。

100:資料儲存裝置

11:控制器

111:第一連接線

121:禁能訊號

123:致能訊號

13:快閃記憶體

130:防寫腳位

200:寫入保護電路

21:保險絲

22:第一連接點

23:開關器

25:第一電阻

27:第二電阻

31:防寫命令

Claims (10)

1. 一種寫入保護電路，其應用在一資料儲存裝置中，該資料儲存裝置包括有一控制器及複數個快閃記憶體，該控制器連接該快閃記憶體，該快閃記憶體包括有一防寫腳位，該寫入保護電路包括： 一保險絲，連接在一供電電源與一第一連接點間； 一開關器，連接在該第一連接點與接地間；及 一第一電阻，連接在該第一連接點與該防寫腳位間； 其中，當該開關器操作在一導通狀態時，該保險絲被燒毀，該防寫腳位上的一腳位訊號成為一低準位狀態的訊號，該快閃記憶體永久地被禁止寫入。
2. 如申請專利範圍第1項所述的寫入保護電路，其中該資料儲存裝置的該控制器連接至該開關器，當該控制器接收到一防寫命令時，該控制器根據該防寫命令控制該開關器操作在該導通狀態。
3. 如申請專利範圍第2項所述的寫入保護電路，其中該資料儲存裝置連接一主機，該防寫命令由該主機所發佈。
4. 如申請專利範圍第1項所述的寫入保護電路，其中該資料儲存裝置的該控制器分別連接一實體開關件及一開關器，當該實體開關件作動時，該控制器控制該開關器操作在該導通狀態。
5. 如申請專利範圍第4項所述的寫入保護電路，其中該控制器包括一輸入輸出腳位，該實體開關件連接該控制器的該輸入輸出腳位，當該實體開關件作動時，該輸入輸出腳位上的一腳位訊號將轉態為該低準位狀態的腳位訊號，該控制器根據該輸入輸出腳位上的該低準位狀態的腳位訊號以控制該開關器操作在該導通狀態。
6. 如申請專利範圍第5項所述的寫入保護電路，其中該控制器包括有一韌體，該韌體設定有一啟動時間門檻值，當該實體開關件持續作動時間超過該啟動時間門檻值時，該控制器發出一致能訊號至該開關器以控制該開關器操作在該導通狀態。
7. 如申請專利範圍第4項所述的寫入保護電路，其中該實體開關件為一按鈕開關、一觸動開關或一指撥開關。
8. 如申請專利範圍第1項所述的寫入保護電路，其中該開關器為一電晶體。
9. 如申請專利範圍第1項所述的寫入保護電路，其中該開關器為一實體開關件，當該開關器作動時，該開關器操作該導通狀態。
10. 如申請專利範圍第1項所述的寫入保護電路，其中該開關器並聯有一第二電阻。

Images