TW202038419A - 薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法 - Google Patents

薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法 Download PDF

Info

Publication number
TW202038419A
TW202038419A TW108134029A TW108134029A TW202038419A TW 202038419 A TW202038419 A TW 202038419A TW 108134029 A TW108134029 A TW 108134029A TW 108134029 A TW108134029 A TW 108134029A TW 202038419 A TW202038419 A TW 202038419A
Authority
TW
Taiwan
Prior art keywords
code
package structure
chip
pattern
film
Prior art date
Application number
TW108134029A
Other languages
English (en)
Other versions
TWI720625B (zh
Inventor
郭德獻
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Publication of TW202038419A publication Critical patent/TW202038419A/zh
Application granted granted Critical
Publication of TWI720625B publication Critical patent/TWI720625B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/14—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation using light without selection of wavelength, e.g. sensing reflected white light
    • G06K7/1404—Methods for optical code recognition
    • G06K7/1408—Methods for optical code recognition the method being specifically adapted for the type of code
    • G06K7/1413—1D bar codes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927—Machine readable code, e.g. bar code
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種薄膜覆晶封裝結構，其包括可撓薄膜、圖案化金屬層、晶片、圖案化阻焊層以及含代碼圖案。可撓薄膜包括晶片配置區及圍繞晶片配置區的外圍區。圖案化金屬層位於可撓薄膜上。晶片配置於晶片配置區上且電性連接至圖案化金屬層。圖案化阻焊層暴露晶片配置區且覆蓋部分的圖案化金屬層。含代碼圖案位於可撓薄膜的外圍區上，其中含代碼圖案包括多個機器可讀數據。一種在封裝結構上讀取含代碼圖案的方法亦被提出。

Description

薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法
本發明是有關於一種電子裝置和方法，且特別是有關於一種薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法。
隨著封裝技術的進步，薄膜覆晶結合（chip on film bonding；COF bonding）技術已成為當今主要的封裝技術之一。對產品資訊的誤判或誤讀可能會降低生產線或裝配線的產量或產率。
本發明提供一種薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法，其可以降低誤判或誤讀。
本發明的一種薄膜覆晶封裝結構包括可撓薄膜、圖案化金屬層、晶片、圖案化阻焊層以及含代碼圖案。可撓薄膜包括晶片配置區及圍繞晶片配置區的外圍區。圖案化金屬層位於可撓薄膜上。晶片配置於晶片配置區上且電性連接至圖案化金屬層。圖案化阻焊層暴露晶片配置區且覆蓋部分的圖案化金屬層。含代碼圖案位於可撓薄膜的外圍區上，其中含代碼圖案包括多個機器可讀數據。
在本發明的一實施例中，含代碼圖案包括條碼圖案。
在本發明的一實施例中，機器可讀數據適於從含代碼圖案的圖像中提取。
在本發明的一實施例中，多個機器可讀數據包含晶片及薄膜覆晶封裝結構中的至少其中之一的產品資訊。
在本發明的一實施例中，產品資訊包括生產日期、零件號、批號及/或料號。
在本發明的一實施例中，圖案化金屬層包括電性連接至晶片的電路圖案。
在本發明的一實施例中，含代碼圖案與電路圖案電性絕緣。
在本發明的一實施例中，圖案化阻焊層覆蓋含代碼圖案。
在本發明的一實施例中，圖案化阻焊層覆蓋由含代碼圖案暴露出的部分可撓薄膜。
在本發明的一實施例中，圖案化阻焊層透光。
在本發明的一實施例中，圖案化阻焊層包括直接位於可撓薄膜的外圍區上的覆蓋圖案。
在本發明的一實施例中，含代碼圖案暴露出部分的可撓薄膜。
本發明的一種在封裝結構上讀取含代碼圖案的方法包括以下步驟：提供封裝結構，封裝結構具有位於封裝結構的外圍區上的含代碼圖案，其中含代碼圖案包括多個機器可讀數據；擷取含代碼圖案的圖像；顯示含代碼圖案的放大圖像於顯示器上，其中放大圖像為經由預定的放大倍率以放大含代碼圖案的圖像而獲得；掃描含代碼圖案的放大圖像；以及讀取從含代碼圖案的放大圖像中所提取的多個機器可讀數據。
在本發明的一實施例中，含代碼圖案的圖像是由電荷耦合元件所擷取。
在本發明的一實施例中，在封裝結構上讀取含代碼圖案的方法更包括以下步驟：將多個機器可讀數據與儲存於儲存設備中且有關於封裝結構的產品資訊的數據進行比較。
在本發明的一實施例中，在封裝結構上讀取含代碼圖案的方法更包括以下步驟：處理比較的結果，以將含代碼圖案與封裝結構的至少一個產品資訊進行配對。
基於上述，在本發明的薄膜覆晶封裝結構中，位於封裝結構的外圍區上的含代碼圖案包括多個機器可讀數據。如此一來，可以降低誤判或誤讀，或是可以提升對薄膜覆晶封裝結構的產線或裝配線的產量或產率。
有關本發明所揭露之技術內容、特點或功效，在以下配合參照圖式之各實施例的詳細說明中，將可清楚的呈現。並且，在下列各實施例中，相同或相似的元件將採用相同或相似的標號。以下實施例中所提到的方向用語，如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本揭露。此外，在本文的討論和權利要求中，關於兩種元件之間所使用的術語，如：“在...上”，或一個元件在另一個元件“上”，意味著兩種元件之間的可能具有至少一些接觸，而“在...上方”和“覆蓋”意味著兩種元件接近，但可能具有一個或多個附加的元件介於兩種元件之間，而使得兩種元件之間可以但不限於物理性地接觸。“在...上”或“在...上方”於本文中皆不表示具有方向性。
除非另有限制，否則本文中的術語“設置”、“連接”、“耦合”、“安裝”、“配置”、“位於”或其類似用語被廣泛使用並且包括直接地或間接地設置、連接、耦合、安裝、配置、位於或其類似用語。類似地，本文中術語“面對”、“面向”或其類似用語被廣泛地使用並且包括直接地和間接地面對、面向或其類似用語，並且本文中的“相鄰”或其類似用語被廣泛地使用並且直接和間接地包含相鄰或其類似用語。因此，附圖和描述基本上將被視為說明性的而非限制性。
圖1是根據本發明第一實施例的一種薄膜覆晶封裝結構的局部剖視示意圖。圖2是根據本發明第一實施例的一種薄膜覆晶封裝結構的透視上視示意圖。圖3是根據本發明第一實施例的一種薄膜覆晶封裝結構的局部透視上視示意圖。圖4是根據本發明第一實施例的一種薄膜覆晶封裝結構的透視上視示意圖。
請參照圖1至圖4，薄膜覆晶（chip on film；COF）封裝結構100包括可撓薄膜110、圖案化金屬層120、晶片130、圖案化阻焊層140以及含代碼圖案124。可撓薄膜110包括晶片配置區R1和圍繞晶片配置區R1的外圍區R2。可撓薄膜110具有第一表面112以及相對於第一表面112的第二表面114。圖案化金屬層120可位於可撓薄膜110的第一表面112上。晶片130配置在晶片配置區R1上，且電性連接至圖案化金屬層120相對應的部分。圖案化阻焊層140暴露出晶片配置區R1並且覆蓋部分的圖案化金屬層120。含代碼圖案124可以根據設計需求而設置在可撓薄膜110的外圍區R2或任何區域上。含代碼圖案124包括或呈現出多個機器可讀數據。換句話說，可以經由含代碼圖案124或將其解碼，以獲得或提取與薄膜覆晶封裝結構100相關的機器可讀數據或訊息。
在一實施例中，可撓薄膜110可具有多個傳輸孔116，其適於在薄膜覆晶封裝結構100的製造過程中傳送可撓薄膜110。
在一實施例中，圖案化金屬層120可以包括電路圖案122，且電路圖案122電性連接到晶片130及含代碼圖案124。換句話說，含代碼圖案124可以是圖案化金屬層120的一部分，但本發明不限於此。在另一實施例中，含代碼圖案可以不是圖案化金屬層120的一部分。
在一實施例中，晶片130可以經由內引腳接合（inner lead bonding；ILB）電性連接到電路圖案122，但本發明不限於此。
在一實施例中，底部填充劑150可以被形成在晶片130和可撓薄膜110之間。因此，晶片130和可撓薄膜110之間的黏著性可以獲得提升。
在一實施例中，底部填充劑150覆蓋圖案化阻焊層140的一側壁142，但本發明不限於此。
在一實施例中，含代碼圖案124可以與電路圖案122電性絕緣，但本發明不限於此。
在一實施例中，圖案化金屬層120可以更包括與電路圖案122絕緣的虛設圖案126，但本發明不限於此。
在一實施例中，電路圖案122、含代碼圖案124和虛設圖案126可以是相同的膜層，但本發明不限於此。
在一實施例中，機器可讀數據可適於從含代碼圖案124的圖像中被提取。如圖3所示，含代碼圖案124可以是條碼（barcode）的圖案。條碼可以是一維條碼（1D barcode）或二維條碼（2D barcode），但本發明不限於此。一維條碼可以是任何類型的一維條碼，如：交疊二五碼（Interleaved 2 of 5；ITF code）、13位終檢碼（EAN-13 code）、8位終檢碼（EAN-8 code）、庫德巴碼（Codabar code）、通用產品代碼（Universal Product code；UPC code）、標準93碼（Code 93 code）、標準11碼（Code 11 code）、MSI條形碼（MSI code）、Plessey條形碼（Plessey code）、Toshiba條形碼（Toshiba code）、標準32碼（Code 32 code）或RSS條形碼（RSS code）。二維條碼可以是任何類型的二維條碼，如：快速響應矩陣圖碼（Quick Response Code；QR code）、PDF417二維碼（PDF417 2D code）、一維條碼及PDF417二維碼的組合碼（a combination code of 1D Barcode and PDF417 code）、S1數據矩陣碼（S1 Data Matrix）或GS1快速響應矩陣圖碼（GS1 QR code）。條碼可以經由圖像傳感器、相機或任何影像擷取裝置所擷取，然後所擷取的圖像可以經由處理器解碼，以提供更多的訊息或資訊。透過將條碼解碼，可以實現不同的應用以滿足各種要求，如：文字傳輸/表示、數據內容的下載、網頁的快速連接以及與產品（如：薄膜覆晶封裝結構100）相關的識別。換句話說，含代碼圖案可以更快速地被讀取，且可以包含比簡單符號（如：文字或數字）更多的訊息或數據。因此，經由含代碼圖案，可以較容易地操縱如：產品追踪、識別或辨認、管理、庫存及/或銷售的各種應用。
在一實施例中，圖案化阻焊層140可以覆蓋含代碼圖案124，但本發明不限於此。
在一實施例中，圖案化阻焊層140可以覆蓋由含代碼圖案124的開口OP1所暴露出的部分可撓薄膜110，但本發明不限於此。
在一實施例中，在可撓薄膜110的第二表面114上可以不具有金屬層（如：類似於圖案化金屬層120的金屬層）及/或阻焊層（如：類似於圖案化阻焊層140的阻焊層），但本發明不限於此。
在一實施例中，於一上視狀態下（如：圖2所示）含代碼圖案124可以位於可撓薄膜110的傳輸孔116和晶片130之間。換句話說，在晶片130的同一側，傳輸孔116會較含代碼圖案124靠近可撓薄膜110的邊緣。也就是說，在含代碼圖案124及晶片130之間可能沒有傳輸孔（如：類似於傳輸孔116的傳輸孔）。
在一實施例中，多個機器可讀數據可以包含晶片130及薄膜覆晶封裝結構100中的至少其中一個的產品資訊。
在一實施例中，產品資訊可以包括生產日期、零件號、批號、料號或前述資訊的組合，但本發明不限於此。換句話說，產品資訊可以被編碼在含代碼圖案124的圖像中。
舉例而言，如圖3及圖4所示，圖案化阻焊層140可以透光。換句話說，圖案化阻焊層140可以是透光的圖案化阻焊層。含代碼圖案124以及由含代碼圖案124的開口OP1暴露出的對應區域可以具有不同的光反射率。如此一來，含代碼圖案124的圖像可以由影像擷取裝置（如：圖9中所示的影像擷取裝置410）所擷取，然後，晶片130及薄膜覆晶封裝結構100的產品資訊可以由處理器（如：圖9中所示的處理器440）對其進行解碼而獲得。
圖5是根據本發明第二實施例的一種薄膜覆晶封裝結構的局部透視上視示意圖。圖6是根據本發明第二實施例的一種薄膜覆晶封裝結構的透視上視示意圖。本實施例的薄膜覆晶封裝結構200類似於第一實施例的薄膜覆晶封裝結構100，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。此外，為求清楚表示，於圖5及圖6中省略了部分的膜層或構件。舉例而言，圖5及圖6中省略了圖案化金屬層（未示出），其結構、功能、材料或形成方式可以與第一實施例中的圖案化金屬層120相同或相似。
請參照圖5至圖6，薄膜覆晶封裝結構200包括可撓薄膜110、圖案化金屬層（如：類似於圖1中所示的部分圖案化金屬層120）、晶片130、圖案化阻焊層240以及含代碼圖案244。含代碼圖案244設置在可撓薄膜110的外圍區R2（如圖1所示）上。圖案化阻焊層240暴露出晶片配置區R1並且覆蓋部分的圖案化金屬層120。含代碼圖案244包括多個機器可讀數據。
在一實施例中，圖案化阻焊層240可以包括位於可撓薄膜110的外圍區R2上的覆蓋圖案242。含代碼圖案244可以是覆蓋圖案242的一部分。換句話說，位於可撓薄膜110的外圍區R2上的圖案化阻焊層240的至少一部分可適於作為含代碼圖案244。
舉例而言，圖案化阻焊層240的至少一部分可以直接位於可撓薄膜110的外圍區R2上。圖案化阻焊層240的多個開口OP2可以暴露可撓薄膜110的外圍區R2的一部分。開口OP2可以經由透過雷射標記技術所形成，但本發明不限於此。圖案化阻焊層240以及由開口OP2暴露出的對應區域可以具有不同的光反射率。如此一來，由開口OP2與開口OP2之間的部分圖案化阻焊層240所形成的圖案可適於作為含代碼圖案244。
圖7是根據本發明第三實施例的一種薄膜覆晶封裝結構的局部剖視示意圖。圖8是根據本發明第三實施例的一種薄膜覆晶封裝結構的透視上視示意圖。本實施例的薄膜覆晶封裝結構300類似於第一實施例的薄膜覆晶封裝結構100，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖5及圖6，薄膜覆晶封裝結構300可以更包括圖案化金屬層320及圖案化阻焊層340。圖案化金屬層320可位於可撓薄膜110的第二表面114上。圖案化阻焊層340可以覆蓋部分的圖案化金屬層320。
在一實施例中，部分的圖案化金屬層120可以經由通孔（如：電鍍通孔（plating through hole；PTH））（未示出）電性連接至圖案化金屬層320的對應部分，但本發明不限於此。
在一實施例中，圖案化金屬層320可包括電路圖案122以及含代碼圖案324。換句話說，含代碼圖案324可以是圖案化金屬層320的一部分，但本發明不限於此。含代碼圖案324可以設置在可撓薄膜110的外圍區R2上。含代碼圖案324可以包括或呈現出多個機器可讀數據。
在一實施例中，機器可讀數據可適於從含代碼圖案324的圖像中被提取。
類似於如圖3所示的含代碼圖案124，含代碼圖案324可以是條碼的圖案。
在一實施例中，圖案化阻焊層340可以覆蓋含代碼圖案324，但本發明不限於此。
在一實施例中，圖案化阻焊層340可以覆蓋由含代碼圖案324的開口OP3所暴露出的部分可撓薄膜110，但本發明不限於此。
在一實施例中，含代碼圖案324的開口OP3可以對應於含代碼圖案124的開口OP1。換句話說，位於可撓薄膜110的相對表面上的含代碼圖案124及含代碼圖案324可以為鏡像對稱，但本發明不限於此。
圖9是根據本發明一實施例的一種用於讀取封裝結構上的含代碼圖案的系統示意圖。
在一實施例中，用於讀取封裝結構上的含代碼圖案（如：薄膜覆晶封裝結構100上的含代碼圖案124或薄膜覆晶封裝結構200上的含代碼圖案244）的系統400可以是一個或多個儀器、一個或多個裝置及/或一個或多個設備的組合，但本發明不限於此。舉例而言，系統400可以包括影像擷取裝置410、顯示器420、掃描器430以及處理器440。在以下的描述中，欲被讀取的含代碼圖案是以薄膜覆晶封裝結構100上的含代碼圖案124為例，但本發明不限於此。
一種用於讀取含代碼圖案124的方法包括以下步驟：提供具有含代碼圖案124的薄膜覆晶封裝結構100；擷取含代碼圖案124的圖像；顯示所述含代碼圖案124的放大圖像於顯示器420上，其中放大圖像為經由預定的放大倍率以放大含代碼圖案124的圖像而獲得；掃描含代碼圖案124的放大圖像；以及讀取從含代碼圖案124的放大圖像中所提取的多個機器可讀數據。
在一實施例中，含代碼圖案124的圖像可以由影像擷取裝置410所擷取。
在一實施例中，影像擷取裝置410可以包括電荷耦合元件（charge-coupled device；CCD）。換句話說，含代碼圖案124的圖像可以由電荷耦合元件所擷取。
在一實施例中，含代碼圖案124的放大圖像可以被掃描器430所掃描。
在一實施例中，從含代碼圖案124的放大圖像中被提取出的機器可讀數據可以由處理器440所讀取。舉例而言，處理器440可以包括電腦。換句話說，可以從含代碼圖案124的放大圖像中提取（或解碼）機器可讀數據，然後可以由處理器440讀取或處理前述的機器可讀數據。
在一實施例中，用於讀取含代碼圖案124的方法可以更包括以下步驟：將多個機器可讀數據與儲存於儲存設備中且有關於封裝結構的產品資訊的數據進行比較。例如，處理器440可以包括存儲設備（如：具有硬碟的電腦）。與封裝結構的產品資訊有關的數據可以被儲存在儲存設備中。機器可讀數據和與薄膜覆晶封裝結構100的產品資訊有關的數據可以經由處理器440進行比較。
在一實施例中，用於讀取含代碼圖案124的方法可以更包括以下步驟：處理比較的結果，以將含代碼圖案124與薄膜覆晶封裝結構100的至少一個所述產品資訊進行配對。舉例而言，在對機器可讀數據和與薄膜覆晶封裝結構100的產品資訊有關的數據進行比較之後，經由處理器440處理的比較結果（如：將多個機器可讀數據與有關於薄膜覆晶封裝結構100的產品資訊的數據進行比較的步驟的結果），以將含代碼圖案124與薄膜覆晶封裝結構100的至少一個所述產品資訊進行配對。
基於以上論述，可看出本發明提供各種優勢。然而，應理解，並非所有優勢都必須在本文中論述，且其它實施例可提供不同優勢，並且對於所有實施例並不要求特定優勢。
綜上所述，在本發明的薄膜覆晶封裝結構中，位於封裝結構的外圍區上的含代碼圖案包括多個機器可讀數據。如此一來，可以降低誤判或誤讀，或是可以提升對薄膜覆晶封裝結構的產線或裝配線的產量或產率。另外，含代碼圖案可以快速地被讀取且包含更多的訊息或數據。此外，經由含代碼圖案，可以較容易地操縱如：產品追踪、識別或辨認、管理、庫存及/或銷售的各種應用。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300:薄膜覆晶封裝結構 110:可撓薄膜 112:第一表面 114:第二表面 116:傳輸孔 120、320:圖案化金屬層 122:電路圖案 124、244、324:含代碼圖案 126:虛設圖案 130:晶片 140、240、340:圖案化阻焊層 142:側壁 150:底部填充劑 242:覆蓋圖案 410:影像擷取裝置 420:顯示器 430:掃描器 440:處理器 R1:晶片配置區 R2:外圍區 OP1、OP2、OP3:開口
圖1是根據本發明第一實施例的一種薄膜覆晶封裝結構的局部剖視示意圖。 圖2是根據本發明第一實施例的一種薄膜覆晶封裝結構的透視上視示意圖。 圖3是根據本發明第一實施例的一種薄膜覆晶封裝結構的局部透視上視示意圖。 圖4是根據本發明第一實施例的一種薄膜覆晶封裝結構的透視上視示意圖。 圖5是根據本發明第二實施例的一種薄膜覆晶封裝結構的局部透視上視示意圖。 圖6是根據本發明第二實施例的一種薄膜覆晶封裝結構的透視上視示意圖。 圖7是根據本發明第三實施例的一種薄膜覆晶封裝結構的局部剖視示意圖。 圖8是根據本發明第三實施例的一種薄膜覆晶封裝結構的透視上視示意圖。 圖9是根據本發明一實施例的一種用於讀取封裝結構上的含代碼圖案的系統示意圖。
100:薄膜覆晶封裝結構
110:可撓薄膜
112:第一表面
114:第二表面
120:圖案化金屬層
122:電路圖案
124:含代碼圖案
130:晶片
140:圖案化阻焊層
142:側壁
150:底部填充劑
R1:晶片配置區
R2:外圍區

Claims (16)

  1. 一種薄膜覆晶封裝結構，包括： 可撓薄膜，包括晶片配置區及圍繞所述晶片配置區的外圍區； 圖案化金屬層，位於所述可撓薄膜上； 晶片，配置於所述晶片配置區上且電性連接至所述圖案化金屬層； 圖案化阻焊層，暴露所述晶片配置區且覆蓋部分的所述圖案化金屬層；以及 含代碼圖案，位於所述可撓薄膜的所述外圍區上，其中所述含代碼圖案包括多個機器可讀數據。
  2. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述含代碼圖案包括條碼圖案。
  3. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述機器可讀數據適於從所述含代碼圖案的圖像中提取。
  4. 如申請專利範圍第3項所述的薄膜覆晶封裝結構，其中所述多個機器可讀數據包含所述晶片及所述薄膜覆晶封裝結構中的至少其中之一的產品資訊。
  5. 如申請專利範圍第4項所述的薄膜覆晶封裝結構，其中所述產品資訊包括生產日期、零件號、批號及/或料號。
  6. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述圖案化金屬層包括電性連接至所述晶片的電路圖案。
  7. 如申請專利範圍第6項所述的薄膜覆晶封裝結構，其中所述含代碼圖案與所述電路圖案電性絕緣。
  8. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述圖案化阻焊層覆蓋所述含代碼圖案。
  9. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述圖案化阻焊層覆蓋由所述含代碼圖案暴露出的部分所述可撓薄膜。
  10. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述圖案化阻焊層透光。
  11. 如申請專利範圍第1項所述的薄膜覆晶封裝結構，其中所述圖案化阻焊層包括直接位於所述可撓薄膜的所述外圍區上的覆蓋圖案。
  12. 如申請專利範圍第11項所述的薄膜覆晶封裝結構，其中所述含代碼圖案暴露出部分的所述可撓薄膜。
  13. 一種在封裝結構上讀取含代碼圖案的方法，包括： 提供封裝結構，所述封裝結構具有位於所述封裝結構的外圍區上的含代碼圖案，其中所述含代碼圖案包括多個機器可讀數據； 擷取所述含代碼圖案的圖像； 顯示所述含代碼圖案的放大圖像於顯示器上，其中所述放大圖像為經由預定的放大倍率以放大所述含代碼圖案的所述圖像而獲得； 掃描所述含代碼圖案的所述放大圖像；以及 讀取從所述含代碼圖案的所述放大圖像中所提取的所述多個機器可讀數據。
  14. 如申請專利範圍第13項所述的在封裝結構上讀取含代碼圖案的方法，其中所述含代碼圖案的所述圖像是由電荷耦合元件所擷取。
  15. 如申請專利範圍第13項所述的在封裝結構上讀取含代碼圖案的方法，更包括： 將所述多個機器可讀數據與儲存於儲存設備中且有關於所述封裝結構的產品資訊的數據進行比較。
  16. 如申請專利範圍第15項所述的在封裝結構上讀取含代碼圖案的方法，更包括： 處理比較的結果，以將所述含代碼圖案與所述封裝結構的至少一個所述產品資訊進行配對。
TW108134029A 2019-01-02 2019-09-20 薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法 TWI720625B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962787745P 2019-01-02 2019-01-02
US62/787,745 2019-01-02
US16/512,404 US11576263B2 (en) 2019-01-02 2019-07-16 Chip on film package structure and method for reading a code-included pattern on a package structure
US16/512,404 2019-07-16

Publications (2)

Publication Number Publication Date
TW202038419A true TW202038419A (zh) 2020-10-16
TWI720625B TWI720625B (zh) 2021-03-01

Family

ID=71123506

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134029A TWI720625B (zh) 2019-01-02 2019-09-20 薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法

Country Status (3)

Country Link
US (1) US11576263B2 (zh)
CN (2) CN111403369A (zh)
TW (1) TWI720625B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806266B (zh) * 2021-12-01 2023-06-21 大陸商常州欣盛半導體技術股份有限公司 Cof生產訊息的自動處理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126333A (ja) * 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd 半導体装置及びその情報管理システム
US6415977B1 (en) 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
JP5315186B2 (ja) * 2009-09-18 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6681139B2 (ja) 2014-12-24 2020-04-15 日亜化学工業株式会社 発光装置
CN206388704U (zh) 2017-01-16 2017-08-08 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板以及可穿戴电子设备

Also Published As

Publication number Publication date
US20200214136A1 (en) 2020-07-02
US11576263B2 (en) 2023-02-07
CN111403369A (zh) 2020-07-10
TWI720625B (zh) 2021-03-01
CN116598292A (zh) 2023-08-15

Similar Documents

Publication Publication Date Title
CN107423652B (zh) 用于文档处理的系统和方法
US7615836B2 (en) Magnetic self-assembly for integrated circuit packages
US20060283961A1 (en) Method for recording identification information on semiconductor chip, and imaging device
TWI720625B (zh) 薄膜覆晶封裝結構及在封裝結構上讀取含代碼圖案的方法
KR20000048549A (ko) 칩 모듈 및 칩 모듈 제조방법
US10157848B2 (en) Chip card module arrangement, chip card arrangement and method for producing a chip card arrangement
TWI660493B (zh) 影像感測器及其製造方法
US11538268B2 (en) Fingerprint sensor package and smartcard including the same
TW201921286A (zh) 適合集成於電子裝置的雙面感測器模組
US20190205718A1 (en) Packaged Electronic Module and Manufacturing Method Thereof
US9941218B2 (en) Display apparatus capable of easily acquiring identification about a display panel and a driving chip
KR20050009374A (ko) 칩스케일패키지 제조를 위한 박형 인쇄회로기판
JP4692218B2 (ja) 電子機器
KR101366164B1 (ko) 연성 회로 기판
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US11315883B2 (en) Integrated circuit product customizations for identification code visibility
JP2785846B2 (ja) プリント基板回路
TW202141649A (zh) 封裝結構及其辨識方法
US12028981B2 (en) Secure electronic circuit and corresponding assembly process
KR102101439B1 (ko) 히트싱크가 일체화된 렌즈베이스가 적용된 카메라 모듈
US20220248536A1 (en) Secure electronic circuit and corresponding assembly process
JP2006252050A (ja) Ｉｃカードモジュール
JP3837558B2 (ja) 半導体チップのパッケージ
Gilleo et al. High volume, low cost flip chip assembly on polyester flex
JP2005228774A (ja) プリント基板の製造方法