TW202025449A - 自旋電子裝置、磁性記憶體及電子機器 - Google Patents

自旋電子裝置、磁性記憶體及電子機器 Download PDF

Info

Publication number
TW202025449A
TW202025449A TW108131946A TW108131946A TW202025449A TW 202025449 A TW202025449 A TW 202025449A TW 108131946 A TW108131946 A TW 108131946A TW 108131946 A TW108131946 A TW 108131946A TW 202025449 A TW202025449 A TW 202025449A
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
spin
current
conductivity
Prior art date
Application number
TW108131946A
Other languages
English (en)
Other versions
TWI835846B (zh
Inventor
能崎幸雄
Original Assignee
學校法人慶應義塾
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 學校法人慶應義塾 filed Critical 學校法人慶應義塾
Publication of TW202025449A publication Critical patent/TW202025449A/zh
Application granted granted Critical
Publication of TWI835846B publication Critical patent/TWI835846B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本發明提供一種不依存於特定材料，可產生較大自旋流之自旋電子裝置、磁性記憶體及電子機器。自旋電子裝置1具備導電層2、載子移動率或電導率較導電層2更低之導電層3、及導電層2、3間之邊界區域4。邊界區域4具有載子移動率或電導率之梯度，藉由利用該梯度產生之電子之速度場之旋轉而產生自旋流。

Description

自旋電子裝置、磁性記憶體及電子機器
本揭示係關於一種自旋電子裝置、磁性記憶體及電子機器。本申請案係主張基於2018年9月5日申請之日本專利申請第2018-165900號之優先權，並援用上述日本專利申請所記述之全部記述內容者。
於非專利文獻1、2中，揭示有因磁體之磁化運動引起之自旋之擴散運動相關之研究。又，非專利文獻3、4中，揭示有於鉑(Pt)等貴金屬中朝上自旋與朝下自旋向彼此相反之方向散射之相對論效應所相關之研究。 [先前技術文獻] [非專利文獻]
[非專利文獻1]Mizukami et al., “The study on ferromagnetic resonance linewidth for NM/80NiFe/NM (NM=Cu,Ta,Pd and Pt) films”, Japanese Journal of Applied Physics, 40(2A), p.580, (2001) [非專利文獻2]Urban et al., “Gilbert Damping in Single and Multilayer Ultrathin Films: Role of Interfaces in Nonlocal Spin Dynamics”, Physical Review Letters, Volume 87, 217204, (2001) [非專利文獻3]Kato et al., “Observation of the spin Hall effect in semiconductors”, Science, Volume 306, pp.1910-1913 (2004) [非專利文獻4]Kimura et al., “Room-temperature reversible spin Hall effect”, Physical Review Letters, Volume 98, 156601 (2007) [非專利文獻5]Chen et al., “Spin-torque and spin-Hall nano-oscillators”, Proceedings, IEEE, Volume 104, pp.1919-1945 (2016) [非專利文獻6]An et al., “Spin-torque generator engineered by natural oxidation of Cu” Nature Communications, 7, 13069 (2016)
[發明所欲解決之問題]
自旋流為未伴隨電荷之自旋角運動量之流動，可廣泛用於各種自旋電子裝置之控制。因未伴隨電荷，故未產生焦耳熱，可明顯降低電子裝置之能耗。再者，自旋流可較奧斯特磁場更有效地對磁化施加轉矩。自旋流具有使正面臨由微細化所帶來之高性能化之原理極限之電晶體或隨機存取記憶體、及邏輯運算元件之類之電子裝置之性能飛躍性提高的可能性。
先前之自旋流產生理論係基於存在於物質中之自旋軌道交互作用(Spin Orbit Interaction：SQI)。SOI為物質固有之現象，已知於鉑、鉭、鎢、或鉍之類之原子序數較大之稀有金屬中變大。因此，使用材料受限成為抑制自旋流強度進一步提高之主要原因。
本揭示之目的在於提供一種不依存於特定材料，可產生較大自旋流之自旋電子裝置、磁性記憶體及電子機器。 [解決問題之技術手段]
一實施形態之自旋電子裝置具備具有載子移動率或電導率之梯度的區域，藉由利用該梯度產生之電子之速度場之旋轉而產生自旋流。一般而言，對包含自由電子之材料施加電壓時，若著眼於一個電子，則電子一面與材料中所存在之散射體碰撞一面重複加速、減速，一面以鋸齒狀運動一面於材料中向電壓施加方向行進。若於時間上、空間上以較大之尺度觀察此現象，則可看作電子群向一方向均勻地移動。由該電子之流動所致之電荷的移動使電流產生。
若對具有載子移動率或電導率之梯度之區域施加電壓，則雖然電子一面與散射體碰撞一面行進，但於載子移動率或電導率較高之區域移動之電子之移動速度，較於載子移動率或電導率較低之區域移動之電子之移動速度更快。即，具有載子移動率或電導率之梯度之區域中，與載子移動率或電導率均勻之通常之材料中不同，於電子移動速度產生不均勻之分佈。此時，若著眼於該區域中之微小區域，則該微小區域中，因電子之移動速度不同，可認為電子之速度場(矢量場)旋轉。該速度場之旋轉之大小亦可看作渦度。藉由該速度場之旋轉，於該區域中之複數個電子之流動中存在「角運動量」。該角運動量轉換為一方向之自旋(朝上自旋或朝下自旋)，且打亂朝上自旋及朝下自旋之平衡狀態，於朝上自旋及朝下自旋之相對性分佈產生偏倚。其結果於消除分佈之偏倚之方向上產生自旋流。
根據本發明者之見解，藉由以上之作用，可產生例如與基於SOI之情形相同程度以上之較大之自旋流。又，上述之作用僅藉由形成載子移動率或電導率之梯度便可表現，因此無需產生SOI之貴金屬(例如Pt)等之特別材料。因此，可忽略SOI之大小，而將銅(Cu)或鋁(Al)、鐵(Fe)、鉑之金屬、氧化銦(In2 O3 )等導電性氧化物、氮化鈦(TiN)等導電性氮化物、聚乙炔等導電性高分子、進而矽(Si)等半導體用於產生自旋流。即，根據上述自旋電子裝置，可不依存磁性或SOI之有無而產生自旋流。
上述之自旋電子裝置進而具備第1導電層、及載子移動率或電導率較第1導電層更低之第2導電層，上述區域亦可為第1導電層與第2導電層之邊界區域。於載子移動率或電導率彼此不同之第1及第2導電層之邊界區域中，藉由原子擴散等自然地形成載子移動率或電導率之梯度。因此，根據該自旋電子裝置，容易實現具有載子移動率或電導率之梯度的區域。
上述自旋電子裝置亦可不具備鄰接於第1導電層之強磁性層。根據上述自旋電子裝置，藉由上述作用，即便不具備強磁性層，亦可產生自旋流。
於上述自旋電子裝置中，第2導電層亦可包含構成第1導電層之材料之氧化物。藉此，可容易地形成載子移動率或電導率較第1導電層更低之第2導電層。該情形時，亦可為第1導電層主要含銅，第2導電層主要含氧化銅。
於上述自旋電子裝置中，第2導電層亦可包含除構成第1導電層之材料之氧化物外之其他材料。於此種情形時，亦可獲得上述之自旋流產生作用。
上述自旋電子裝置亦可藉由由電子之速度場之旋轉所致的角運動量而產生自旋流。藉此，可如上所述產生自旋流。
一實施形態之磁性記憶體具備第1強磁性層、設置於第1強磁性層上之非磁性層、設置於非磁性層上之第2強磁性層、設置於第2強磁性層上之第1導電層、及載子移動率或電導率較第1導電層更低且設置於第1導電層上之第2導電層，且第1導電層與第2導電層之邊界區域於積層方向上具有載子移動率或電導率之梯度，藉由利用該梯度產生之電子之速度場之旋轉而產生自旋流，使用自旋流控制第2強磁性層之磁化方向，藉此記憶資訊。該磁性記憶體具備上述之自旋電子裝置之構成。因此，可不依存於特定材料而產生自旋流。
其他實施形態之自旋電子裝置具備第1導電層、及載子移動率或電導率較第1導電層更低之第2導電層，且藉由利用第1導電層與第2導電層之邊界中之載子移動率或電導率之變化而產生之電子之速度場之旋轉，產生自旋流。即便於載子移動率或電導率不連續變化之情形時，亦會藉由電子之移動速度之不同，而使電子之速度場旋轉。藉由該速度場之旋轉，而於電子流動中產生「角運動量」，且藉由上述之作用而產生自旋流。因此，即便於該自旋電子裝置中，亦可產生較大之自旋流。又，該作用僅藉由使載子移動率或電導率不連續變化便可表現，因此無需產生SOI之貴金屬等特別材料。
其他實施形態之磁性記憶體具備第1強磁性層、設置於第1強磁性層上之非磁性層、設置於非磁性層上之第2強磁性層、設置於第2強磁性層上之第1導電層、及載子移動率或電導率較第1導電層更低且設置於第1導電層上之第2導電層，且藉由利用第1導電層與第2導電層之邊界中之載子移動率或電導率之變化而產生之電子之速度場之旋轉，產生自旋流，使用自旋流控制第2強磁性層之磁化方向，藉此記憶資訊。該磁性記憶體具備上述之自旋電子裝置之構成。因此，可不依存於特定材料而產生自旋流。
一實施形態之電子機器搭載1個以上之上述任一磁性記憶體。該電子機器具備上述之自旋電子裝置之構成。因此，可不依存於特定材料而產生自旋流。
一實施形態之自旋轉矩振盪元件具備強磁性層、設置於強磁性層上之第1導電層、及載子移動率或電導率較第1導電層更低且設置於第1導電層上之第2導電層，且第1導電層與第2導電層之邊界區域於積層方向上具有載子移動率或電導率之梯度，藉由利用該梯度產生之電子之速度場之旋轉而產生自旋流，使用自旋流使強磁性層之磁化方向振動，藉此產生交流磁場。該自旋轉矩振盪元件具備上述之自旋電子裝置之構成。因此，可不依存於特定材料而產生自旋流。 [發明之效果]
根據本揭示之自旋電子裝置、磁性記憶體及電子機器，可不依存於特定材料而產生較大之自旋流。同樣，根據本揭示之自旋轉矩振盪元件，可不依存於特定材料而產生較大之自旋流。
以下，一面參照附加圖式一面詳細說明本揭示之自旋電子裝置、磁性記憶體及電子機器之實施形態。再者，圖式之說明中，對相同要件附加相同之符號，並省略重複之說明。
(第1實施形態) 圖1係表示本揭示之第1實施形態之自旋電子裝置1(以下簡稱為裝置1)之構成之立體圖。如圖1所示，該裝置1具備導電層2(第1導電層)、及導電層3(第2導電層)。導電層2之構成材料亦可為例如Cu、Al、Fe、Pt、Au、Ag之金屬、或Si、Ge之半導體、SiGe或AlGaAs之化合物半導體、In2 O3 等導電性氧化物、TiN等導電性氮化物、聚乙炔等導電性高分子、或該等之組合。導電層2之厚度為例如0.1～1000 nm之範圍內，導電層3之厚度為例如0.1～1000 nm之範圍內。
構成導電層之材料之載子移動率(以下，簡單稱為移動率)較構成導電層2之材料之移動率更低。導電層3亦可為構成導電層2之材料之氧化物。即，導電層2主要含銅(Cu)之情形，導電層3亦可主要含氧化銅(Cu2 O或CuO、Cu2 O3 、Cu4 O3 、Cu3 O、Cu4 O、或該等之混合體)。於一實施例中，導電層2含銅，導電層3含氧化銅。又，於導電層2主要含鋁(Al)之情形時，導電層3亦可主要含氧化鋁(Al2 O3 )。於一實施例中，導電層2含鋁，導電層3含氧化鋁。導電層3可藉由導電層2之表面氧化而形成。導電層3亦可為形成於導電層2之表面之自然氧化膜。
裝置1進而具備邊界區域4。邊界區域4為存在於導電層2與導電層3之邊界之層狀之區域。若宏觀觀察，則導電層2與導電層3彼此相接，若微觀觀察，則藉由原子之擴散，而於導電層2與導電層3之間形成厚度微小之邊界區域4。邊界區域4之厚度為例如大於0 nm且100 nm以下。邊界區域4之厚度亦可為例如數埃之極度接近0之值。於邊界區域4中，導電層2之構成材料、及導電層3之構成材料混合存在。於邊界區域4中，越接近與導電層2之界面，導電層2之構成材料之比率越大，越接近與導電層3之界面，導電層3之構成材料之比率越大。
圖2係表示積層方向中之裝置1之移動率之變化之曲線圖。圖2中，範圍D2 相當於導電層2，範圍D3 相當於導電層3，範圍D4 相當於邊界區域4。
如圖2所示，構成導電層3之材料之移動率μ3 較構成導電層2之材料之移動率μ2 更低。導電層2之移動率μ2 例如大於0且50000 cm2 /Vs以下，導電層3之移動率μ3 例如大於0且50000 cm2 /Vs以下。又，該等移動率之比(μ2 /μ3 )之下限值為例如10。再者，比(μ2 /μ3 )之上限值為例如100000，但根據自旋流產生之觀點，亦可較此更大。邊界區域4之載子移動率具有梯度，自與導電層2之界面向與導電層3之界面連續變化。邊界區域4中之移動率之變化率亦可於厚度方向固定，亦可不固定。例如，與接近導電層2、3之區域相比，位於導電層2、3之中間之區域中之移動率之變化率亦可較大。移動率之變化起因於構成邊界區域4之材料之比率之變化。
圖3之(a)部及(b)部係表示向與積層方向交叉之方向施加電壓時於裝置1之內部移動之電子之速度的模式圖。圖3之(a)部係表示裝置1之整體，圖3之(b)部係將邊界區域4附近放大而表示。圖中之箭頭A2 表示導電層2中之電子之移動，箭頭A3 表示導電層3中之電子之移動，箭頭A4 表示邊界區域4中之電子之移動。各箭頭A2 ～A4 之長度表示電子之移動速度，箭頭越長，電子之移動速度越大。再者，對包含自由電子之材料施加電壓時，各電子一面與材料中所存在之散射體碰撞一面重複加速、減速，且一面以鋸齒狀運動一面於電壓施加方向於材料中行進。若於時間上、空間上以較大之尺度觀察，則可看作電子群沿單向均勻地移動。圖3之箭頭A2 ～A4 係表現此種電子群之均勻之移動者。
於移動率較高之導電層2移動之電子的移動速度與於移動率較低之導電層3移動之電子的移動速度相比更快。因此，箭頭A2 較箭頭A3 更長。另一方面，於邊界區域4中，與移動率均勻之導電層2、3不同，於電子之移動速度上產生不均勻之分佈。於本實施形態中，邊界區域4中之移動率具有梯度，其以於與導電層2之界面附近較大，於與導電層3之界面附近較小之方式連續變化。因此，如圖3之(b)部所示，邊界區域4中之電子之移動速度以於與導電層2之界面附近較快，於與導電層3之界面附近較慢之方式連續變化。再者，邊界區域4中之電子之移動速度之變化率亦可於厚度方向固定，亦可不固定。例如，與接近導電層2、3之區域相比，位於導電層2、3之中間之區域中之移動速度之變化率亦可較大。此種移動速度之變化亦起因於構成邊界區域4之材料之比率之變化。
對裝置1中之自旋流產生作用進行說明。圖4係表示作為參考例之由瑞利波所致之自旋流之產生機制之模式圖。瑞利波為一種音波，即為固體之彈性變形作為波於表面傳播之現象。於壓電體之表面對向配置一對梳齒型電極，若於該等梳齒型電極間施加高頻電壓，則於壓電體之表面產生瑞利波。若於瑞利波之行進方向形成金屬被膜102，則瑞利波於金屬被膜102之表面102a傳播。此時，於金屬被膜102之表面102a附近之剖面中，金屬被膜102中之格子點Q橢圓狀地進行旋轉運動。再者，圖中之2個圓C1、C2分別表示代表性之2個格子點Q1、Q2之軌跡。其意指金屬被膜102中之各格子點Q具有角運動量。其旋轉頻率達到數GHz。藉由利用角運動量守恆定律將力學性旋轉運動轉換為電子自旋之所謂之巴尼特效應(Barnetteffect)，上述角運動量轉換為一方向之電子自旋(朝上自旋或朝下自旋)。通常，於順磁體中，局部觀察，自旋之方向彼此相反之朝上自旋及朝下自旋之數量彼此相等。然而，若一方之電子自旋之數增加，則打亂該平衡狀態，產生朝上自旋及朝下自旋之疏密。即，產生一方之自旋較另一方之自旋更多之區域。此時，為確保朝上自旋及朝下自旋之平衡狀態，自旋朝消除疏密之方向移動。此為自旋流。其中，因未伴隨電荷之移動，故未有電流流動。
本實施形態中之自旋流之產生亦可與該機制同樣地說明。若著眼於該邊界區域4之微小區域，則藉由電子之移動速度之不同，可認為電子之速度場(矢量場)正旋轉(圖3之(b)部之箭頭Ar)。該速度場之旋轉Ar之大小亦可看作渦度。藉由該速度場之旋轉Ar，於邊界區域4中之複數個電子之流動中存在角運動量。而且，該角運動量轉換為一方向之電子自旋(朝上自旋或朝下自旋)。藉此，打亂朝上自旋及朝下自旋之平衡狀態，使朝上自旋及朝下自旋之相對性分佈產生偏倚。其結果於消除分佈之偏倚之方向上(即自邊界區域4朝向導電層2之方向)產生自旋流。
如後述之實施例所示，藉由以上之作用，可產生與基於自旋軌道交互作用(SOI)之情形相同程度以上之較大之自旋流。又，於先前基於SOI之自旋流之產生時，必須有產生SOI之貴金屬(例如Pt)等特別材料，但上述之作用僅藉由形成移動率之梯度便可表現出，無需Pt等特別材料。因此，可使用SOI較少之Cu或Al之非磁性金屬，進而Si等半導體。即，根據本實施形態之裝置1，可不依存於特定材料，而產生自旋流。
又，如本實施形態所示，裝置1亦可具備導電層2、及具有較導電層2更低之移動率之導電層3。於位於彼此移動率不同之導電層2與導電層3之間之邊界區域4中，藉由原子之擴散等，如圖2所示，自然地形成移動率之梯度。因而，藉由使裝置1具備導電層2、3，可容易地實現具有移動率之梯度的區域。
又，裝置1亦可不具備鄰接於導電層2之強磁性層。根據裝置1，藉由上述作用，即便不具備強磁性層，亦可產生自旋流。
又，如本實施形態所示，導電層3亦可包含構成導電層2之材料之氧化物。藉此，可容易地形成具有較導電層2更低之移動率的導電層3。其中，本實施形態未妨礙導電層3包含除構成導電層2之材料之氧化物以外之其他材料(異種材料)。即便於此種情形時，只要可於導電層2與導電層3之間形成邊界區域4，即可獲得上述之自旋流之產生作用。
再者，移動率與電導率具有正相關。即，表示為(移動率)=(電導率)/(電荷×載子密度)。因此，於本說明書之說明中，移動率可置換為電導率。
(實施例1) 為證實上述理論，對本發明者進行之實驗加以說明。再者，下述實驗全部於室溫環境下進行。圖5及圖6係表示為實驗而準備之試料之層構造之圖。圖5之(a)部表示之試料S1具有作為強磁性層之NiFe層、與設置於NiFe層上之產生SOI之貴金屬即Pt層之積層構造。圖5之(b)部表示之試料S2具有Pt層、與設置於Pt層上之NiFe層之積層構造。圖6之(a)部表示之試料S3具有NiFe層、設置於NiFe層上之僅產生較少SOI之Cu層、及形成於Cu層表面之氧化膜即Cu2 O層之積層構造。圖6之(b)部表示之試料S4具有Cu層、與設置於Cu層上之NiFe層之積層構造。再者，將NiFe層之厚度設為5 nm，且將Pt層之厚度設為10 nm。又，於圖6之(a)部中，將Cu層與Cu2 O層之合計厚度設為10 nm，將圖6之(b)部中Cu層之厚度設為10 nm。藉由將Cu層之表面於室溫下暴露於大氣中40小時而形成Cu2 O層。
首先，為調查電流與自旋流之相互轉換，而分別使用試料S1～S4作成霍爾棒。圖7係表示霍爾棒20之外觀之立體圖。第1層21係於試料S1、S3中為NiFe層，於試料S2中為Pt層，於試料S4中為Cu層。又，第2層22係於試料S1中為Pt層，於試料S3中為Cu層及Cu2 O層，於試料S2、S4中為NiFe層。霍爾棒20之長度Lh為20 μm，寬度W為8 μm。再者，為便於理解而於圖7中一併表示有xyz正交座標系。x軸沿霍爾棒20之長邊方向，y軸沿霍爾棒20之短邊方向，z軸沿霍爾棒20之積層方向。於該實驗中，將外部磁場Hdc 施加於霍爾棒20。外部磁場Hdc 沿xy平面，外部磁場Hdc 與x軸之角度為
Figure 02_image001
。又，於各霍爾棒20之表面上，形成包含SiO2 之厚度70 nm之絕緣膜，且於其上，形成有包含厚度5 nm之Ti層、及厚度100 nm之Au層的共平面傳送線路。
＜自電流向自旋流之轉換＞ 使用該霍爾棒20，發明者對由電流向自旋流之轉換進行實驗。圖8係概略性表示其構成之圖。再者，圖8表示試料S1、S3之情形，但對於試料S2、S4亦同樣。於霍爾棒20連接鎖定放大器23，使於霍爾棒20產生交流之電流Jc ，且測定長邊方向(x方向)中之電阻之二次諧波成分R2x。將電流Jc 之頻率設為137 Hz。又，於y方向施加外部磁場Hdc ，且將磁通密度μ0 Hy 之大小設為-300～300 mT。R2x之大小包含藉由產生於第1層21與第2層22之界面之自旋蓄積而增加之電阻成分。分別基於R2x評估試料S1～S4中由電流向自旋流之轉換效率θJcJs 。
圖9係表示評估試料S1～S4中之θJcJs 之結果之圖表。Sam.1～Sam.4分別相當於試料S1～S4。又，Cu*表示存在氧化層之Cu。括弧內之數值表示厚度(單位：nm)。發明者為評估轉換效率θJcJs ，而測定單軸性自旋霍爾磁阻(Undirectional Spin-Hall Magnetroresistance：USMR)之值。再者，USMR為藉由第1層21與第2層22之界面中之自旋蓄積產生之磁阻，與第2層22產生之自旋流成比例。因此，根據作為電流函數之USMR之斜率，可評估由電流向自旋流之轉換效率。
因由該等R2x之值決定試料S1～S4中之轉換效率θJcJs 之大小，故調查R2x之電流依存性。圖10之(a)部所示之曲線G11、G12分別表示試料S1、S2各者中之R2x之電流依存性。又，圖10之(b)部所示之曲線G21、G22分別表示試料S3、S4各者中之R2x之電流依存性。圖10之(a)部、(b)部之曲線之斜率表示轉換效率θJcJs 。
如圖10之(a)部所示，於試料S1、S2中，若Pt層與NiFe層之積層順序逆轉，則R2x之符號反轉，但不管積層順序如何，R2x之大小與電流成比例。其結果暗示若Pt層與NiFe層之積層順序逆轉，則注入NiFe層之自旋流之自旋極化被切換這一事實。進而，界面中之自旋蓄積線性依存於電流。這是因為藉由Pt之自旋霍爾效應(Spin Hall Effect：SHE)產生之自旋流之大小與電流成比例。其結果，R2x相對於電流而線性增加。
又，如圖10之(b)部所示，試料S3中之R2x之值相對於電流線性增加，另一方面，試料S4中之R2x之值極小且與電流無關。其結果，明確暗示Cu層與其氧化層之積層構造可產生自旋流，且未存在氧化層而僅有Cu層之構成無法產生自旋流。若根據R2x算出轉換效率θJcJs ，則於Pt中為0.064，且於氧化層中存在之Cu中為0.039。應著眼之點在於，於Pt與氧化層中存在之Cu中之轉換效率θJcJs 為相同級別(位數)之點。再者，氧化銅之轉換效率之相對性大小與非專利文獻6中之記述大致相等，但於非專利文獻6中，為產生交流而非直流之自旋流，測量了數GHz之頻率中之自旋轉矩FMR(ST-FMR)。
＜由自旋流向電流之轉換＞ 由利用自旋注入而產生之直流自旋流向直流電流之轉換，可使用試料中之反自旋霍爾效應(反SHE)評估。自旋藉由強磁性層中之鐵磁共振(FMR)之激發，而蓄積於強磁性層與非磁性層之界面。自旋流其後注入至非磁性層。藉由非磁性層之反SHE，自旋流轉換為直流電流。於該實驗中，沿x方向之伴隨自旋極化之直流自旋流轉換為電流，且沿y方向產生霍爾電壓Vy 。
由反SHE所致之霍爾電壓Vy 之極性預測於試料S1與試料S3中相同。這是因為如圖9所示，由使用USMR測定之電流向自旋流之轉換效率之符號於試料S1、S3中同為正。為了去除試料間之偏差，而使用相同試料測定USMR及反SHE。
圖11係概略性表示其之測定系統之圖。將具有20 dBm之功率之微波施加於霍爾棒20上所製作之共平面傳送線路，於NiFe(第1層21)之雙箭頭F之方向產生交流磁場。藉由使微波之頻率與NiFe之鐵磁共振之頻率一致，而於NiFe層產生鐵磁共振。微波之頻率為4～12 GHz。同時，外部磁場Hdc 之方向與x軸平行。此時，藉由自旋泵(Spin Pumping：SP)效應，產生由NiFe層(第1層21)朝其它層(第2層22)沿-x方向(箭頭B)之伴隨自旋極化之直流之自旋流Js 。此時，藉由其他層之SOI，自旋流Js 轉換為電流Jc ，電流Jc 於短邊方向(y軸方向)產生霍爾電壓。使用電壓計25測定該霍爾電壓Vy 。而且，基於霍爾電壓Vy 評估試料S1～S4中之由自旋流向電流之轉換效率θJsJc 。圖12係表示評估試料S1～S4中之由自旋流向電流之轉換效率θJsJc 之結果之圖表。
＜研究＞ 若比較圖9與圖12，則於試料S1、S2、S4中，θJcJs 與θJsJc 大致相等。其意指由電流向自旋流之轉換、與由自旋流向電流之轉換彼此相反。而且，其結果與先前之由SOI引起之自旋流產生現象之特徵一致。與此相對，於試料S3中，θJcJs 大於θJsJc 約9.75倍。其意指由電流向自旋流之轉換、與由自旋流向電流之轉換彼此非相反。於上述實施例中，藉由利用USMR證明於銅與氧化銅之積層構造中產生直流自旋流。於非專利文獻6中，記述有於銅與氧化銅之積層構造中產生之交流自旋流起因於整體之SHE。這是因為由實驗獲得之拉什巴效應較金屬相關之已知之值極其大。實際而言，藉由實驗表示表面氧化銅之SOI與Au之SOI為相同程度，即為Pt之SOI之4分之1程度。然而，如圖9及圖12所示之結果暗示表面氧化銅中產生之自旋流未依存於相反之SOI，而是由非相反性之機制引起。
作為非相反性之自旋流產生機制之一種可能性，考慮自旋-渦度耦合(spin-vorticity coupling：SVC)。SVC之作用在於，將機械性旋轉引起之宏觀上之角運動量轉換為微觀上之角運動量。尤其，固體或液體之機械性旋轉可為自旋蓄積之源。實際上，由SVC所致之自旋流之產生係利用液體水銀之亂流或Cu膜表面之瑞利波而實現(參照圖4)。於該等系統中，格子之移動引起之渦度場作為有效磁場對電子自旋造成影響，且藉由SVC而沿渦度之梯度產生自旋流。即便於沿厚度方向具有載子移動率之較大梯度的表面氧化銅中，電流亦產生渦度之梯度而產生自旋流。
圖13及圖14係概念性表示電流與自旋流之相互轉換之情況之圖。圖13之(a)部係表示試料S1之Pt層中之由電流Jc 向自旋流Js 之轉換之情況。圖13之(b)部係表示試料S1之Pt層中之由自旋流Js 向電流Jc 轉換之情況。圖14之(a)部係表示試料S3之Cu層及Cu2 O層(尤其，該等層間之邊界區域)中之由電流Jc 向自旋流Js 之轉換之情況。圖14之(b)部係表示試料S3之Cu層及Cu2 O層中之由自旋流Js 向電流Jc 轉換之情況。再者，圖中S表示電子自旋。又，電流Jc 之箭頭之大小表示電子之移動速度。圖14之(a)部所示之圓形之箭頭表示電子之流動之渦度V(即電子之速度場之旋轉)。
圖14之(a)部所示之渦度V為藉由因Cu層與Cu2 O層之邊界區域中之不均勻之移動率使電子之移動速度之分佈於空間上不均勻而產生者。如此，電流Jc 通過SVC轉換成沿渦度梯度之自旋流Js 。再者，如圖14之(b)部所示，即便對Cu層與Cu2 O層之邊界區域，將自旋流Js 與移動率之梯度平行地注入，亦因未產生電子之流動之渦度V，而未將自旋流Js 轉換為電流Jc 。
圖15係表示試料S3之層構造之概略模型之圖。如上所述，試料S3具有設置於NiFe層上之Cu層、及設置於Cu層上之Cu2 O層。再者，於該模型中，Cu層之厚度為4 nm，包含邊界區域之Cu2 O層之厚度為6 nm。圖15中並記有表示厚度方向(z方向)中之移動率之變化之曲線圖。如自該曲線圖所明白般，Cu2 O層之移動率μCu2O 小於Cu層之移動率μCu 。且，於Cu層與Cu2 O層之邊界區域中，移動率連續變化。邊界區域之厚度D未滿例如6 nm。此種移動率之連續性變化藉由Cu原子與O原子之相互擴散而產生。此處，假定厚度方向(z方向)中移動率平滑地變化，而如下般表示μ(z)。 [數1]
Figure 02_image003
此時，轉換效率θJcJs 由下述數式(1)賦予。 [數2]
Figure 02_image005
其中，l為銅中電子之平均自由行程，為L=D/2。又，較邊界區域更上之Cu2 O層假定為理想之絕緣體。
如自數式(1)所明白般，L越小(即邊界區域越薄)，獲得越大之轉換效率θJcJs 。例如，室溫中銅之典型值即L=3 nm且l=2.8 nm之情形時，轉換效率θJcJs 為0.044。
如上所說明，於具有移動率之變化之區域內，藉由來自電子之流動中之渦度(即電子之速度場之旋轉)之角運動量之轉換，而產生自旋流。此種自旋流之產生方式無需強磁性材料或具有較大SOI之材料，可提高自旋電子裝置之材料選擇之自由度。
(第2實施形態) 圖16係表示本揭示之第2實施形態之磁性記憶體30之構成之立體圖。該磁性記憶體30為磁性隨機存取記憶體，具備第1實施形態之裝置1。具體而言，磁性記憶體30具備沿列方向(s方向)及行方向(t方向)矩陣狀配置之記憶元件(記憶胞)M1 ， 1 ～MI ， J 。再者，圖中代表性地表示有記憶元件Mi ， j 、Mi ， (j+1) 、M(i+1) ， j 、M(i+1) ， (j+1) (i=1，2，...，I-1；j=1，2，...，J-1)。
圖17之(a)部係表示記憶元件Mi ， j 之構成之剖視圖。記憶元件Mi ， j 為巨磁阻(GMR)元件或穿隧磁阻(TMR)元件，具備第1強磁性層(固定層)31、設置於強磁性層31上之非磁性層32、設置於非磁性層32上之第2強磁性層(可動層)33、及設置於強磁性層33上之裝置1。裝置1具備與第1實施形態同樣之構成。即，裝置1具備設置於強磁性層33上之導電層2、設置於導電層2上之導電層3、及形成於導電層2、3間之邊界區域。導電層2、3之構成與第1實施形態同樣，導電層3之移動率低於導電層2之移動率。且，導電層2與導電層3之邊界區域於積層方向具有移動率之梯度。利用藉由該移動率之梯度產生之電子之速度場之旋轉，而於裝置1產生自旋流。於導電層2上，配置有一對電極35、36。電極35、36彼此空開間隔而排列。於強磁性層31之下配置有電極37。
再者，圖16所示之其他記憶元件Mi ， (j+1) 、M(i+1) ， j 、M(i+1) ， (j+1) 亦為具有與圖17之(a)部所示之記憶元件Mi ， j 同樣之構成之GMR元件或TMR元件。
於圖17之(a)部所示之記憶元件Mi ， j 記憶與強磁性層31、33之相對之磁化M1 、M2 之方向對應的資訊。作為強磁性層31、33之材料，例如採用NiFe。強磁性層31、33亦可由彼此不同之材料構成，又可由相同材料構成。強磁性層31之磁化M1 固定，強磁性層33之磁化M2 可變。作為非磁性層32之材料，除Cu等非磁性金屬外，亦可使用例如氧化鋁(Al2 O3 )或氧化鎂(MgO)等絕緣體。
再次參照圖16。於第j列配設字元線WLj ，於第(j+1)列配設有字元線WLj+1 。於第i行配設3條位元線BLAi 、BLBi 、BLCi ，於第(i+1)行配設有3條位元線BLAi+1 、BLBi+1 、BLCi+1 。如此，於各列至少配設1條字元線，且於各行至少配設有3條位元線。又，於各記憶元件Mi ， j 、Mi ， (j+1) 、M(i+1) ， j 、M(i+1) ， (j+1) 連接有一對選擇電晶體STA及STB。選擇電晶體STA之一電流端子連接於電極35，選擇電晶體STB之一電流端子連接於電極36。連接於第i行記憶元件Mi ， j 、Mi ， (j+1) 之選擇電晶體STA、STB之另一電流端子分別連接於位元線BLAi 、BLBi 。連接於第(i+1)行記憶元件M(i+1) ， j 、M(i+1) ， (j+1) 之選擇電晶體STA、STB之另一電流端子分別連接於位元線BLAi+1 、BLBi+1 。連接於第j列記憶元件Mi ， j 、M(i+1) ， j 之選擇電晶體STA、STB之各控制端子連接於字元線WLj 。連接於第(j+1)列記憶元件Mi ， (j+1) 、M(i+1) ， (j+1) 之選擇電晶體STA、STB之各控制端子連接於字元線WLj+1 。
又，第i行記憶元件Mi ， j 、Mi ， (j+1) 之電極37連接於位元線BLCi 。第(i+1)行記憶元件M(i+1) ， j 、M(i+1) ， (j+1) 之電極37連接於位元線BLCi+1 。字元線WLj 、WLj+1 、位元線BLAi 、BLAi+1 、BLBi 、BLBi+1 、BLCi 、及BLCi+1 連接於省略圖示之控制電路。
於記憶元件Mi ， j 、Mi ， (j+1) 、M(i+1) ， j 、M(i+1) ， (j+1) 之寫入時，通過與選擇之記憶元件(此處設為記憶元件Mi ， j )對應之字元線WLj ，導通該列之選擇電晶體STA、STB，通過該行之位元線BLAi ，BLBi ，電流流通於電極35與電極36之間，藉此於記憶元件Mi ， j 之裝置1產生自旋流Js 。該自旋流Js 與強磁性層33之磁化M2 相互作用，產生自旋角運動量相對於磁化M2 之交接。其結果，強磁性層33之磁化M2 反轉。
記憶元件Mi ， j 、Mi ， (j+1) 、M(i+1) ， j 、M(i+1) ， (j+1) 利用GMR效應或TMR效應讀取資訊。即，通過與選擇之記憶元件(此處設為記憶元件Mi ， j )對應之字元線WLj 導通該列之選擇電晶體STA、STB，且通過該行之位元線BLAi 、BLBi 、BLCi 使電流流通於電極35、36與電極37之間。如圖17之(a)部所示，於強磁性層31及33之磁化呈平行狀態時，通過強磁性層31、非磁性層32及強磁性層33之縱向之電流路徑為相對性低電阻，即，經由位元線BLAi 、BLBi 、BLCi 讀取例如「1」。另一方面，如圖17之(b)部所示，於強磁性層33之磁化方向反轉，強磁性層31及33之磁化呈反平行狀態時，通過強磁性層31、非磁性層32及強磁性層33之縱向之電流路徑為相對性高電阻，即，經由位元線BLAi 、BLBi 、BLCi 讀取例如「0」。
根據本實施形態之磁性記憶體30，藉由可不依存於特定材料而產生自旋流之裝置1產生自旋流，該自旋流與強磁性層33之磁化相互作用，可控制強磁性層33之磁化方向。
又，本實施形態之磁性記憶體30可應用於各種電子機器。即，電子機器亦可搭載1個以上磁性記憶體30。作為電子機器，有搭載複數個磁性記憶體30之記憶板、搭載複數個磁性記憶體30或記憶板之電子零件、搭載磁性記憶體30或記憶板或電子零件之家電產品、個人電腦、智慧型手機、車載機器、測定機器、控制機器等需要記憶體的機器。
此外，根據本實施形態之磁性記憶體30，可發揮如下新穎之效果。
(1)電導度之改善 由自旋軌道交互作用(SOI)引起之自旋霍爾效應所致的自旋流產生效率以自旋霍爾傳導度σSH 表示。若以電導度σ乘以電壓V，則獲得電流密度(歐姆定律)，與此同樣，若以自旋霍爾傳導度σSH 乘以電壓V，則獲得自旋流密度。用以產生磁性記憶體之位元覆寫所需之自旋流的電壓V為自旋霍爾傳導度σSH 越大則變得越小。位元覆寫之耗能與電壓V之平方成比例，因而自旋霍爾傳導度σSH 越大，可使位元覆寫之耗能越小。
此處，圖18係根據自旋霍爾傳導度σSH 及電導度σ繪製各種材料的曲線圖。於圖18中，縱軸表示以h/(4πe)(此處h為普朗克常數、e為基本電荷量)除自旋霍爾傳導度σSH 所得之值(單位：西門子・m-1 )，橫軸表示電導度σ(單位：西門子・m-1 )。如圖18所示，一般於電導度σ較大之Cu或Ag之金屬中，自旋傳導率σSH 較小。又，自旋霍爾傳導度σSH 較大之BiSb等拓樸絕緣體之電導度σ較小。若將電導度σ較小之材料設為磁性記憶體之自旋流產生源，則磁性記憶體之各位元之配線電阻變大，產生信號之延遲及衰減、信號波形之變形、電力消耗之增大、電磁波之輻射等，妨礙高速且省電之動作。與此相對，於本實施形態中，藉由進行基於全新原理之自旋流之產生，可使用Al、Cu、及Ag之電導度σ較大但物質固有自旋霍爾傳導度σSH 較小之材料，產生較大之自旋流。
圖19之(a)部係模式性表示導電層2及3以及邊界區域4附近之原子構造之圖。該圖中，範圍D2 相當於導電層2，範圍D3 相當於導電層3，範圍D4 相當於邊界區域4。又，該圖中，模式性表示有構成導電層2之原子41、及構成導電層2之原子42。如該圖所示，於邊界區域4中，構成導電層2之原子41、與構成導電層3之原子42相互擴散，越接近導電層2，原子41之比率越高，越接近導電層3，原子42之比率越高。圖19之(b)部係表示厚度方向中之電導度σ之變化之曲線圖，即，橫軸表示電導度σ，縱軸表示與(a)部對應之厚度方向位置。
如圖19之(b)部所示，藉由金屬表面之氧化或氮化、或於異種物質之邊界中組成具有梯度，而於厚度D之間使電導度σ自σH (最大電導度)至σL (最小電導度σH ＞σL )逐漸變化。再者，典型而言，最大電導度σH 為導電層2之電導度，最小電導度σL 為導電層3之電導度。此時，邊界區域4之中心之電導度由最大電導度σH 及最小電導度σL 之平均值(σH +σL )/2賦予，因而只要σH 較σL 足夠大，即可與σH /2近似。另一方面，藉由邊界區域4之電流渦而產生之自旋流之自旋霍爾傳導度σSH 藉由理論計算而以下述數式(2)賦予。 [數3]
Figure 02_image007
此處，1為流通於邊界區域4之電子之平均自由行程(衝突距離)。 又，L=D/2(D為邊界區域4之厚度)。如自該數式所明白，邊界區域4之自旋霍爾傳導度σSH 與σH 成比例。該情況表示與圖18所示之各種材料固有之自旋霍爾傳導度σSH 無關，使用電導度σ較大之物質可產生較大之自旋流。再者，於上述數式(2)中，自旋霍爾傳導度σSH 與L之平方成反比。即，自旋霍爾傳導度σSH 與邊界區域4之厚度D之平方成反比。因而，藉由縮小厚度D，可不變更導電層2、3之材料系而提高自旋流產生之效率。基於上文，根據藉由利用具有電導率之梯度之邊界區域4之該梯度產生之電子之速度場之旋轉而生成自旋流的本實施形態之磁性記憶體30，可較先前之磁性記憶體，明顯地降低各位元中之配線電阻，抑制信號之延遲及衰減、信號波形之變形、電力消耗之增大、電磁波之輻射等。
(2)磁性摩擦之改善 圖20係表示於表面形成有氧化膜之銅模(Cu*)、及Pt中由電流向自旋流之轉換效率(圖中之○標記)、及由自旋流向電流之轉換效率(圖中之□標記)之曲線圖。如圖20所示，於銅膜(Cu*)中，與Pt不同，幾乎不產生由自旋流向電流之逆轉換。這是因為即便於邊界區域4中自旋流於電導度σ之梯度方向流通，亦不產生電流渦。
如上所述，磁性記憶體之位元寫入係藉由強磁性層33之磁力矩之反轉而進行。於磁力矩之運動時，摩擦發揮作用(能量向晶格耗散)，該摩擦越大之材料，磁力矩之方向越難改變。圖21係表示對該摩擦大小加以表示之吉爾伯特阻尼常數α、與外部磁場μ0 H之關係之曲線圖。於圖21中，橫軸表示外部磁場μ0 H(單位：mT)，縱軸表示吉爾伯特阻尼常數α。
參照圖21，於鐵磁體即NiFe單體之情形時，吉爾伯特阻尼常數α不依存於磁場而為固定值(0.008左右)，若將Pt接合於NiFe，則增加至其2倍左右。其原因在於，若NiFe之磁力矩之方向變化，則作為其反作用，自旋流流出至Pt，該自旋流於Pt中轉換為電流(逆自旋霍爾效應)，產生焦耳熱(即，能量耗散)。於先前之自旋注入型磁性記憶體中，因將於Pt中產生之自旋流注入至強磁性層而進行位元寫入，故必須將Pt接合於強磁性層。此時，因對強磁性層之磁力矩作用之摩擦增加，故難以寫入。因自旋流產生效率越高之材料，越使接合對象即強磁性層之吉爾伯特阻尼常數α增加，故該情況成為降低位元寫入效率之主要原因。與此相對，根據藉由邊界區域4中之電導率之梯度產生自旋流之本實施形態的方式，因幾乎未產生如上所述由自旋流朝電流之逆轉換，故幾乎不使強磁性層之吉爾伯特阻尼常數α增加即可。該情況可由圖21中將表面已氧化之銅薄膜(Cu*)接合於NiFe層之情形時，NiFe之吉爾伯特阻尼常數α幾乎未增加之結果中明白。
基於上文，根據本實施形態之磁性記憶體30，可明顯降低強磁性層33之磁力矩反轉時之磁性摩擦。因此，可使位元寫入時所需之自旋流強度更小。
先前之自旋注入轉矩型之磁性記憶體(STT-MARAM)中之位元覆寫時之耗能為數百(fJ)，又，將之改良後之自旋軌道轉矩型之磁性記憶體(SOT-MRAM)中之位元覆寫時之耗能為STT-MRAM之1/20以下，但根據本實施形態之磁性記憶體30，可進而將位元覆寫時之耗能降低至SOT-MRAM之1/10以下。又，於本實施形態之磁性記憶體30中，各位元之構成與SOT-MRAM同樣，可使各位元之大小(例如40F2 )明顯小於STT-MRAM(80F2 )。再者，F為最小加工尺寸(minimum feature size)。此外，可明顯使資料寫入時間(例如1 ns以下)小於STT-MRAM(10 ns)，且可明顯使資料覆寫之循環壽命(例如1015 次)多於STT-MRAM(1012 次)。
(變化例) 於上述之各實施形態中，利用存在於導電層2與導電層3之間之邊界區域4中之載子移動率或電導率之梯度產生自旋流，但即便於邊界區域4之厚度無限接近0之情形(即，邊界區域4不存在，載子移動率或電導率不連續地變化之情形)，亦可藉由該變化產生自旋流。
圖22係表示本變化例之自旋電子裝置1A之構成之立體圖。該裝置1A具備導電層2(第1導電層)、及導電層3(第2導電層)。導電層2、3之構成材料、移動率(電導率)及厚度與第1實施形態同樣。其中，於本變化例中，邊界區域之厚度無限接近0或不存在。因此，導電層2、3彼此相接。
圖23係表示積層方向中之裝置1A之移動率之變化之曲線圖。於圖23中，範圍D2 相當於導電層2，範圍D3 相當於導電層3。與第1實施形態同樣，構成導電層3之材料之移動率μ3 較構成導電層2之材料之移動率μ2 更低。且，於本變化例中，因導電層2、3彼此相接(無邊界區域)，故移動率以導電層2、3之界面為邊界不連續(階段狀)地變化。
圖24係表示向與積層方向交叉之方向施加電壓時於裝置1A之內部移動之電子之速度的模式圖。圖中之箭頭A2 、A3 分別表示導電層2、3中之電子之移動。各箭頭A2 、A3 之長度表示電子之移動速度，箭頭越長，電子之移動速度越大。
於移動率較高之導電層2移動之電子的移動速度，與於移動率較低之導電層3移動之電子的移動速度相比更快。因此，箭頭A2 較箭頭A3 更長。藉由此種電子之移動速度之不同，電子之速度場於導電層2、3之界面中旋轉(圖24之箭頭Ar)。藉由該速度場之旋轉Ar，於電子之流動中存在角運動量。且，該角運動量轉換為一方向之電子自旋(朝上自旋或朝下自旋)。藉此，打亂朝上自旋及朝下自旋之平衡狀態，於朝上自旋及朝下自旋之相對性之分佈中產生偏倚。其結果於消除分佈之偏倚之方向上(即自界面朝向導電層2之方向)產生自旋流。
本變化例之裝置1A中，亦可與第1實施形態同樣產生較大之自旋流。又，該作用通過使載子移動率或電導率不連續變化而表現，因此無需產生SOI之貴金屬等特別材料。因此，可提高自旋電子裝置之材料選擇之自由度。
又，亦可將上述之第2實施形態之裝置1置換為本變化例之裝置1A。該情形時，藉由可不依存於特定材料而產生自旋流之裝置1A產生自旋流，使該自旋流與強磁性層33之磁化相互作用，可控制強磁性層33之磁化方向。
本發明之自旋電子裝置、磁性記憶體及電子機器未限定於上述實施形態，可進行其他多種變化。例如，於上述實施形態中，作為第1導電層之構成材料而例示Cu、Al，作為第2導電層之構成材料而例示該等之氧化物，但第1導電層亦可為Cu、Al以外之其他金屬，第2導電層亦可為該等之氧化物。或可為，第1導電層之構成材料為自包含Cu、Al之金屬群選擇之1種以上之金屬，第2導電層為由除其氧化物以外之其他異種材料構成。或可為，第1導電層包含半導體，第2導電層包含絕緣體。如此，導電性有機物或導電性氧化物、導電性氮化物等顯示導電性者全部可作為第1及第2導電層之對象。
又，雖已就本發明之較佳之實施形態進行詳述，但本發明並不限定於上述特定之實施形態。即，關於本發明僅記述有複數個存在之實施例之一部分，只要為可達成本發明之目的或課題或效果之範圍內，即便實施例中未直接記述，當然亦可進行多種變化、變更。尤其，可對實施例記載之複數個構成部或功能變更(追加、削除)其組合。
又，本發明之課題或目的統一記述於「發明所欲解決之問題」，但並未限定於此，實施例中記述之課題或目的當然亦對各發明有效。此外，關於實施例所記述之效果，因與課題或目的相反，故即便此處未直接記述課題或目的，亦應理解其之存在。
此外，於實施例中記述有用以達成課題或目的之發明，但其達成度未必為100%，此為根據發明之構成之組合而變化者，即便為例如10%之達成度，亦不應因未達成目的而否定該發明。
(附言) 關於第1實施形態所述之藉由具有電導率之梯度之區域可產生自旋流之事實，以下之實驗結果亦可為又一明確之根據。圖25係表示表面氧化後之銅薄膜中之自旋流強度與氧化時間之關係之曲線圖。於圖25中，橫軸表示氧化時間(單位：秒)，縱軸表示與自旋流強度成比例之量ΔR/R。即，R表示於可無視自旋流之產生之條件下測定的電阻，ΔR表示自旋流之產生引起之電阻之變化量。因此，ΔR/R表示自旋流之產生引起之電阻之變化率。如自圖25所明白般，於氧化時間6000秒左右，自旋流強度(自旋流量)極大，若進一步氧化，則隨著氧化時間變長，自旋流強度逐漸減少。假設氧化銅自身獲得產生自旋流之能力，則越進行氧化，自旋流強度越會增加。一般，於物質之氧化過程中，首先產生「表面之氧吸附」，於表面全體充分吸附氧後，產生「氧原子向物質內部進行擴散」。
圖26之(a)部係表示深度方向中之氧原子之分佈、與氧化時間之關係之曲線圖。圖26之(b)部係表示深度方向中之銅薄膜之電導度之分佈、與氧化時間之關係之曲線圖。該等圖中，橫軸表示深度(單位：nm)，(a)部之縱軸表示氧原子密度，(b)部之縱軸表示電導度之標準化值(藉由無氧化銅之電導度除各深度中之銅薄膜之電導度而得者)。又，於各圖中，曲線G31、G41表示氧化時間為600秒之情形，曲線G32、G42表示氧化時間為6000秒之情形，曲線G33、G43表示氧化時間為12000秒之情形。
如自圖26所明白般，若氧化時間較短，則由銅表面上之氧化所引起之電導度之降低較小，最大電導度σH 、與最小電導度σL 之差(σH -σL )較小。因而，電導度σ之傾斜梯度較小。隨著氧化進行，電導度σ之傾斜梯度變大，但於氧充分吸附於銅表面後，氧向銅內部進行擴散，因而傾斜梯度轉而減少。如此，因以氧化時間為起因之電導度σ之傾斜梯度之變化之傾向、與圖26所示之以氧化時間為起因之自旋流強度之變化傾向相互一致，故強烈暗示於具有電導率之梯度之區域中，電流渦產生自旋流。
1:自旋電子裝置 1A:自旋電子裝置 2:導電層 3:導電層 4:邊界區域 20:霍爾棒 21:第1層 22:第2層 23:鎖定放大器 25:電壓計 30:磁性記憶體 31:第1強磁性層 32:非磁性層 33:第2強磁性層 35:電極 36:電極 37:電極 41:原子 42:原子 102:金屬被膜 102a:表面 A2～A4:箭頭 Ar:箭頭 B:箭頭 BLAi:位元線 BLAi+1:位元線 BLBi:位元線 BLBi+1:位元線 BLCi:位元線 BLCi+1:位元線 C1～C2:圓 D:邊界區域厚度 D2～D4:範圍 F:雙箭頭 G11:曲線 G12:曲線 G21:曲線 G22:曲線 Hdc:外部磁場 Jc:電流 Js:自旋流 Lh:長度 M1 ， 1～MI ， J:記憶元件 Mi ， j:記憶元件 Q:格子點 Q1～Q2:格子點 R:電阻 R2x:二次諧波成分 S1～S4:試料 s:列方向 STA:選擇電晶體 STB:選擇電晶體 t:行方向 V:渦度 Vy:霍爾電壓 W:寬度 WLj:字元線 WLj+1:字元線 X:軸 Y:軸 Z:軸 θJcJs:轉換效率 θJsJc:轉換效率 σ:電導度 σH:最大電導度 σL:最小電導度 σSH:自旋霍爾傳導度 μ0:H:外部磁場 μ0Hy:磁通密度 μ2:移動率 μ3:移動率 μCu:移動率 ΔR:電阻變化量 μCu2O:移動率
Figure 02_image001
:角度 α:吉爾伯特阻尼常數
圖1係表示第1實施形態之自旋電子裝置1之構成之立體圖。 圖2係表示積層方向中之裝置1之載子移動率之變化之曲線圖。 圖3之(a)部及(b)部係表示向與積層方向交叉之方向施加電壓時於裝置1之內部移動之電子之速度的模式圖。 圖4係表示作為參考例之由瑞利波所致之自旋流之產生機制之模式圖。 圖5之(a)部係表示為實驗而準備之試料S1之層構造之圖。圖5之(b)部係表示為實驗而準備之試料S2之層構造之圖。 圖6之(a)部係表示為實驗而準備之試料S3之層構造之圖。圖6之(b)部係表示為實驗而準備之試料S4之層構造之圖。 圖7係表示霍爾棒(Hall Bar)20之外觀之立體圖。 圖8係概略性表示由電流向自旋流轉換相關之實驗設定之圖。 圖9係表示評估轉換效率θJcJs 之結果之圖表。 圖10之(a)部係表示試料S1、S2中之R2x之電流依存性之曲線圖。圖10之(b)部係表示試料S3、S4中之R2x之電流依存性之曲線圖。 圖11係概略性表示用以測定由直流自旋流向直流電流之轉換效率之構成的圖。 圖12係表示評估轉換效率θJsJc 之結果之圖表。 圖13之(a)部係概念性表示試料S1之Pt層中之由電流Jc 向自旋流Js 之轉換之情況的圖。圖13之(b)部係概念性表示試料S1之Pt層中之由自旋流Js 向電流Jc 轉換之情況的圖。 圖14之(a)部係概念性表示試料S3之Cu層及Cu2 O層(尤其，該等層間之邊界區域)中之由電流Jc 向自旋流Js 之轉換之情況的圖。圖14之(b)部係概念性表示試料S3之Cu層及Cu2 O層中之由自旋流Js 向電流Jc 轉換之情況的圖。 圖15係表示試料S3之層構造之概略模型之圖。 圖16係表示第2實施形態之磁性記憶體30之構成之立體圖。 圖17之(a)部及(b)部係表示記憶元件Mi、j之構成之剖視圖。 圖18係表示Au、Ag、Al、Cu、Pt、Ta、W、Bi3 Se2 、Bisb之電導度σ與自旋霍爾傳導度σSH 之關係之曲線圖。 圖19之(a)部係模式性表示導電層2及3以及邊界區域4附近之原子構造之圖。圖19之(b)部係表示厚度方向中之電導度σ之變化之曲線圖。 圖20係表示於表面形成有氧化膜之銅模(Cu*)、及Pt中之由電流向自旋流之轉換效率、及由自旋流向電流之轉換效率之曲線圖。 圖21係表示對摩擦大小加以表示之吉爾伯特阻尼常數α、與外部磁場μ0 H之關係之曲線圖。 圖22係表示一變化例之自旋電子裝置1A之構成之立體圖。 圖23係表示積層方向中之裝置1A之移動率之變化之曲線圖。 圖24係表示向與積層方向交叉之方向施加電壓時於裝置1A之內部移動之電子之速度的模式圖。 圖25係表示表面氧化後之銅薄膜中之自旋流強度與氧化時間之關係之曲線圖。 圖26之(a)部係表示深度方向中之氧原子之分佈、與氧化時間之關係之曲線圖。圖26之(b)部係表示深度方向中之電導度之分佈、與氧化時間之關係之曲線圖。
1:自旋電子裝置
2:導電層
3:導電層
4:邊界區域

Claims (11)

  1. 一種自旋電子裝置，其具備具有載子移動率或電導率之梯度的區域；且 藉由利用上述梯度而產生之電子之速度場之旋轉，產生自旋流。
  2. 如請求項1之自旋電子裝置，其進而具備： 第1導電層；及 第2導電層，其載子移動率或電導率較上述第1導電層更低；且 上述區域為上述第1導電層與上述第2導電層之邊界區域。
  3. 如請求項2之自旋電子裝置，其不具備鄰接於上述第1導電層之強磁性層。
  4. 如請求項2或3之自旋電子裝置，其中上述第2導電層包含構成上述第1導電層之材料之氧化物。
  5. 如請求項4之自旋電子裝置，其中上述第1導電層主要含銅，上述第2導電層主要含氧化銅。
  6. 如請求項2或3之自旋電子裝置，其中上述第2導電層包含除構成上述第1導電層之材料之氧化物以外之其他材料。
  7. 如請求項1至6中任一項之自旋電子裝置，其中藉由由上述電子之速度場之旋轉所致的角運動量，產生上述自旋流。
  8. 一種自旋電子裝置，其具備： 第1導電層；及 第2導電層，其載子移動率或電導率較上述第1導電層更低；且 藉由利用上述第1導電層與上述第2導電層之邊界中之載子移動率或電導率之變化而產生之電子之速度場之旋轉，產生自旋流。
  9. 一種磁性記憶體，其具備： 第1強磁性層； 非磁性層，其設置於上述第1強磁性層上； 第2強磁性層，其設置於上述非磁性層上； 第1導電層，其設置於上述第2強磁性層上；及 第2導電層，其載子移動率或電導率較上述第1導電層更低，且設置於上述第1導電層上；且 上述第1導電層與上述第2導電層之邊界區域於積層方向上具有載子移動率或電導率之梯度； 藉由利用上述梯度而產生之電子之速度場之旋轉，產生自旋流，且使用上述自旋流控制上述第2強磁性層之磁化方向，藉此記憶資訊。
  10. 一種磁性記憶體，其具備： 第1強磁性層； 非磁性層，其設置於上述第1強磁性層上； 第2強磁性層，其設置於上述非磁性層上； 第1導電層，其設置於上述第2強磁性層上；及 第2導電層，其載子移動率或電導率較上述第1導電層更低，且設置於上述第1導電層上；且 藉由利用上述第1導電層與上述第2導電層之邊界中之載子移動率或電導率之變化而產生之電子之速度場之旋轉，產生自旋流，且使用上述自旋流控制上述第2強磁性層之磁化方向，藉此記憶資訊。
  11. 一種電子機器，其搭載1個以上如請求項9或10之磁性記憶體。
TW108131946A 2018-09-05 2019-09-04 自旋電子裝置、磁性記憶體及電子機器 TWI835846B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018165900 2018-09-05
JP2018-165900 2018-09-05

Publications (2)

Publication Number Publication Date
TW202025449A true TW202025449A (zh) 2020-07-01
TWI835846B TWI835846B (zh) 2024-03-21

Family

ID=69722381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131946A TWI835846B (zh) 2018-09-05 2019-09-04 自旋電子裝置、磁性記憶體及電子機器

Country Status (5)

Country Link
US (1) US11875832B2 (zh)
JP (2) JP7352293B2 (zh)
CN (1) CN112640088A (zh)
TW (1) TWI835846B (zh)
WO (1) WO2020050329A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489108B2 (en) * 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) * 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
CN113948632B (zh) * 2021-10-18 2024-08-13 深圳技术大学 一种自旋电子异质结及其制备方法
WO2023106001A1 (ja) * 2021-12-10 2023-06-15 慶應義塾 スピントロニクスデバイス、磁気メモリ、電子機器、及びスピントロニクスデバイスの作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6143051B2 (ja) * 2012-10-19 2017-06-07 国立大学法人東北大学 スピントロニクスデバイス
JP6562413B2 (ja) * 2015-07-03 2019-08-21 国立大学法人東北大学 流体力学的スピン流装置及び導電性流体の流速測定方法
US10490247B2 (en) 2015-07-24 2019-11-26 The University Of Tokyo Memory element
JP6200471B2 (ja) * 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
JP2017112365A (ja) * 2015-12-10 2017-06-22 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
JP2017216286A (ja) * 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
JP6485777B2 (ja) * 2016-05-31 2019-03-20 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法
US10593868B2 (en) * 2017-02-27 2020-03-17 Tdk Corporation Spin current magnetization rotating element, magnetoresistive effect element and magnetic memory
CN108886061B (zh) * 2017-02-27 2021-11-16 Tdk株式会社 自旋流磁化旋转元件、磁阻效应元件及磁存储器

Also Published As

Publication number Publication date
WO2020050329A1 (ja) 2020-03-12
JP7352293B2 (ja) 2023-09-28
CN112640088A (zh) 2021-04-09
JPWO2020050329A1 (ja) 2021-08-30
US11875832B2 (en) 2024-01-16
JP2023089288A (ja) 2023-06-27
US20210327485A1 (en) 2021-10-21
TWI835846B (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
TWI835846B (zh) 自旋電子裝置、磁性記憶體及電子機器
Yang et al. Ionic liquid gating control of RKKY interaction in FeCoB/Ru/FeCoB and (Pt/Co) 2/Ru/(Co/Pt) 2 multilayers
Brataas et al. Current-induced torques in magnetic materials
Suzuki et al. Current-induced effective field in perpendicularly magnetized Ta/CoFeB/MgO wire
US9379712B2 (en) High speed precessionally switched magnetic logic
Zhu et al. Picosecond electric field pulse induced coherent magnetic switching in MgO/FePt/Pt (001)-based tunnel junctions: a multiscale study
JP2015534272A (ja) 面内電流と電場を利用した磁気メモリ素子
Kunihashi et al. Proposal of spin complementary field effect transistor
WO2019167575A1 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
Van de Wiele et al. Electric field driven magnetic domain wall motion in ferromagnetic-ferroelectric heterostructures
Xue et al. Large voltage control of magnetic anisotropy in CoFeB/MgO/OX structures at room temperature
Bang et al. High efficiency of the spin-orbit torques induced domain wall motion in asymmetric interfacial multilayered Tb/Co wires
Li et al. Giant orbital-to-spin conversion for efficient current-induced magnetization switching of ferrimagnetic insulator
Alla et al. Field-free switching of VG-SOT-pMTJ device through the interplay of SOT, exchange bias, and VCMA effects
JP2007250811A (ja) 電界制御磁性素子及び電界制御磁気メモリ素子
Li et al. Efficient spin–orbit torque switching in perpendicularly magnetized CoFeB facilitated by Fe2O3 underlayer
Boukari et al. Voltage assisted magnetic switching in Co50Fe50 interdigitated electrodes on piezoelectric substrates
JP6954089B2 (ja) 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ
JP7183703B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
JP7183704B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
WO2023106001A1 (ja) スピントロニクスデバイス、磁気メモリ、電子機器、及びスピントロニクスデバイスの作製方法
Meng et al. Current induced domain wall motion in antiferromagnetically coupled (Co70Fe30/Pd) multilayer nanowires
JP6225167B2 (ja) 保護層を中心に有するスピン注入デバイス
Lam et al. Growth of perpendicularly magnetized thin films on a polymer buffer and voltage-induced change of magnetic anisotropy at the MgO| CoFeB interface
Hung et al. Positive correlation between interlayer exchange coupling and the driving current of domain wall motion in a synthetic antiferromagnet