JP7352293B2 - スピントロニクスデバイス、磁気メモリ及び電子機器 - Google Patents

スピントロニクスデバイス、磁気メモリ及び電子機器 Download PDF

Info

Publication number
JP7352293B2
JP7352293B2 JP2020541276A JP2020541276A JP7352293B2 JP 7352293 B2 JP7352293 B2 JP 7352293B2 JP 2020541276 A JP2020541276 A JP 2020541276A JP 2020541276 A JP2020541276 A JP 2020541276A JP 7352293 B2 JP7352293 B2 JP 7352293B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
spin
current
spin current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020541276A
Other languages
English (en)
Other versions
JPWO2020050329A1 (ja
Inventor
幸雄 能崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Publication of JPWO2020050329A1 publication Critical patent/JPWO2020050329A1/ja
Priority to JP2023070993A priority Critical patent/JP2023089288A/ja
Application granted granted Critical
Publication of JP7352293B2 publication Critical patent/JP7352293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本開示は、スピントロニクスデバイス、磁気メモリ及び電子機器に関する。本出願は、２０１８年９月５日出願の日本出願第２０１８－１６５９００号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
非特許文献１，２には、磁性体の磁化運動に由来するスピンの拡散運動に関する研究が開示されている。また、非特許文献３，４には、プラチナ（Ｐｔ）などの貴金属中でアップスピンとダウンスピンとが互いに逆向きに散乱する相対論的な効果に関する研究が開示されている。
Mizukami et al., "The study on ferromagnetic resonance linewidth for NM/80NiFe/NM (NM=Cu,Ta,Pd and Pt) films", Japanese Journal of Applied Physics, 40(2A), p.580, (2001) Urban et al., "Gilbert Damping in Single and Multilayer Ultrathin Films: Role of Interfaces in Nonlocal Spin Dynamics", Physical Review Letters, Volume 87, 217204, (2001) Kato et al., "Observation of the spin Hall effect in semiconductors", Science, Volume 306, pp.1910-1913 (2004) Kimura et al., "Room-temperature reversible spin Hall effect", Physical Review Letters, Volume 98, 156601 (2007) Chen et al., "Spin-torque and spin-Hall nano-oscillators", Proceedings, IEEE, Volume 104, pp.1919-1945 (2016) An et al., "Spin-torque generator engineered by natural oxidation of Cu" Nature Communications, 7, 13069 (2016)
スピン流は、電荷を伴わないスピン角運動量の流れであり、様々なスピントロニクスデバイスの制御に幅広く用いられ得る。電荷を伴わないので、ジュール熱を発生せず、電子デバイスのエネルギー消費を格段に低減することができる。更に、スピン流は、エルステッド磁場よりも効率的に、磁化へトルクを及ぼすことができる。スピン流は、微細化による高性能化の原理的限界に直面しているトランジスタやランダムアクセスメモリ、論理演算素子といった電子デバイスの性能を飛躍的に向上させる可能性を有する。
従来のスピン流生成理論は、物質中に存在するスピン軌道相互作用（Spin Orbit Interaction；ＳＯＩ）に基づいている。ＳＯＩは物質固有の現象であり、プラチナ、タンタル、タングステン、またはビスマスといった、原子番号が大きい希少金属において大きくなることが知られている。そのため、使用材料が限定され、そのことがスピン流強度の更なる向上を抑制する要因となっている。
本開示は、特定の材料に依存することなく、大きなスピン流を生成することができるスピントロニクスデバイス、磁気メモリ及び電子機器を提供することを目的とする。
一実施形態によるスピントロニクスデバイスは、キャリア移動度若しくは電気伝導率の勾配を有する領域を備え、その領域の厚さは０ｎｍより大きく１００ｎｍ以下であり、該勾配によって生じる電子の速度場の回転によりスピン流を生成する。一般的に、自由電子を含む材料に電圧を印加した場合、一個の電子に着目すると、電子は材料中にある散乱体に衝突しながら加速、減速を繰り返し、ジグザクに運動をしながら材料中を電圧印加方向に進む。これを時間的、空間的に大きなスケールで見ると、電子群が一方向に一様に移動すると捉えることができる。この電子の流れによる電荷の移動は、電流を生じさせる。
キャリア移動度若しくは電気伝導率の勾配を有する領域に電圧を印加すると、電子は散乱体に衝突しながら進むものの、キャリア移動度若しくは電気伝導率が高い領域を移動する電子の移動速度は、キャリア移動度若しくは電気伝導率が低い領域を移動する電子の移動速度よりも速くなる。すなわち、キャリア移動度若しくは電気伝導率の勾配を有する領域においては、キャリア移動度若しくは電気伝導率が一様である通常の材料中とは異なり、電子の移動速度に一様ではない分布が生じる。このとき、当該領域中の微小領域に着目すると、その微小領域では、電子の移動速度の違いによって、電子の速度場（ベクトル場）が回転していると考えることができる。この速度場の回転の大きさは、渦度として捉えることもできる。この速度場の回転により、当該領域中の複数の電子の流れの中に「角運動量」が存在することとなる。この角運動量が一方向のスピン（アップスピンまたはダウンスピン）に変換され、アップスピン及びダウンスピンの平衡状態が乱れ、アップスピン及びダウンスピンの相対的な分布に偏りを生じさせる。その結果、分布の偏りを解消する方向にスピン流が生じる。
本発明者の知見によれば、以上の作用により、例えばＳＯＩに基づく場合と同程度以上の大きなスピン流を生成することができる。また、上記の作用は、キャリア移動度若しくは電気伝導率の勾配を形成するだけで発現し、ＳＯＩを生じる貴金属（例えばＰｔ）等の特別な材料を必要としない。従って、ＳＯＩの大小によらず、銅（Ｃｕ）やアルミニウム（Ａｌ）、鉄（Ｆｅ）、プラチナ（Ｐｔ）といった金属、酸化インジウム（Ｉｎ２Ｏ３）などの導電性酸化物、窒化チタン（ＴｉＮ）などの導電性窒化物、ポリアセチレンなどの導電性高分子、更にはシリコン（Ｓｉ）等の半導体をスピン流生成に用いることが可能となる。すなわち、上記のスピントロニクスデバイスによれば、磁気やＳＯＩの有無に依存することなくスピン流を生成することができる。
上記のスピントロニクスデバイスは、第１の導電層と、キャリア移動度若しくは電気伝導率が第１の導電層よりも低い第２の導電層と、を更に備え、上記領域は、第１の導電層と第２の導電層との境界領域であってもよい。互いにキャリア移動度若しくは電気伝導率が異なる第１及び第２の導電層の境界領域では、原子の拡散等により、キャリア移動度若しくは電気伝導率の勾配が自ずから形成される。故に、このスピントロニクスデバイスによれば、キャリア移動度若しくは電気伝導率の勾配を有する領域を容易に実現することができる。また、境界領域では、第１の導電層の構成材料と、第２の導電層の構成材料とが混在していてもよい。また、境界領域では、第１の導電層との界面に近づくほど第１の導電層の構成材料の比率が大きくなり、第２の導電層との界面に近づくほど第２の導電層の構成材料の比率が大きくなってもよい。
上記のスピントロニクスデバイスは、第１の導電層に隣接する強磁性層を備えなくてもよい。上記のスピントロニクスデバイスによれば、上述した作用により、強磁性層を備えなくてもスピン流を生成することができる。
上記のスピントロニクスデバイスにおいて、第２の導電層は、第１の導電層を構成する材料の酸化物を含んでもよい。これにより、キャリア移動度若しくは電気伝導率が第１の導電層よりも低い第２の導電層を容易に形成することができる。この場合、第１の導電層は銅を主に含み、第２の導電層は酸化銅を主に含んでもよい。
上記のスピントロニクスデバイスにおいて、第２の導電層は、第１の導電層を構成する材料の酸化物を除く他の材料からなってもよい。このような場合であっても、上述したスピン流生成作用を得ることができる。例えば、第１の導電層の構成材料はＣｕ，Ａｌからなる金属群から選択される１以上の金属を主に含み、第２の導電層は１以上の金属の酸化物を除く他の材料からなってもよい。また、第１の導電層の構成材料はＡｌを主に含み、第２の導電層はＡｌの酸化物を除く他の材料からなってもよい。
上記のスピントロニクスデバイスは、電子の速度場の回転による角運動量によってスピン流を生成してもよい。これにより、上述したようにスピン流を生じさせることができる。
一実施形態による磁気メモリは、第１の強磁性層と、第１の強磁性層上に設けられた非磁性層と、非磁性層上に設けられた第２の強磁性層と、第２の強磁性層上に設けられた第１の導電層と、キャリア移動度若しくは電気伝導率が第１の導電層よりも低く、第１の導電層上に設けられた第２の導電層と、を備え、第１の導電層と第２の導電層との境界領域は、積層方向にキャリア移動度若しくは電気伝導率の勾配を有し、境界領域の厚さは０ｎｍより大きく１００ｎｍ以下であり、該勾配によって生じる電子の速度場の回転によりスピン流を生成し、スピン流を用いて第２の強磁性層の磁化の向きを制御することにより情報を記憶する。また、別の実施形態による磁気メモリは、上記いずれかのスピントロニクスデバイスを備え、スピントロニクスデバイスからのスピン流を強磁性層に注入して強磁性層の磁気モーメントを反転させることによりビット書き込みを行う。これらの磁気メモリは、上述したスピントロニクスデバイスの構成を備える。故に、特定の材料に依存することなくスピン流を生成することができる。
別の実施形態によるスピントロニクスデバイスは、第１の導電層と、キャリア移動度若しくは電気伝導率が第１の導電層よりも低い第２の導電層と、を備え、第１の導電層と第２の導電層との境界におけるキャリア移動度若しくは電気伝導率の変化によって生じる電子の速度場の回転によりスピン流を生成する。キャリア移動度若しくは電気伝導率が不連続に変化する場合であっても、電子の移動速度の違いによって、電子の速度場が回転する。この速度場の回転により、電子の流れの中に「角運動量」が生じ、上述した作用によってスピン流が生じる。従って、このスピントロニクスデバイスにおいても、大きなスピン流を生成することができる。また、この作用は、キャリア移動度若しくは電気伝導率を不連続に変化させるだけで発現し、ＳＯＩを生じる貴金属等の特別な材料を必要としない。
別の実施形態による磁気メモリは、第１の強磁性層と、第１の強磁性層上に設けられた非磁性層と、非磁性層上に設けられた第２の強磁性層と、第２の強磁性層上に設けられた第１の導電層と、キャリア移動度若しくは電気伝導率が第１の導電層よりも低く、第１の導電層上に設けられた第２の導電層と、を備え、第１の導電層と第２の導電層との境界におけるキャリア移動度若しくは電気伝導率の変化によって生じる電子の速度場の回転によりスピン流を生成し、スピン流を用いて第２の強磁性層の磁化の向きを制御することにより情報を記憶する。この磁気メモリは、上述したスピントロニクスデバイスの構成を備える。故に、特定の材料に依存することなくスピン流を生成することができる。
一実施形態による電子機器は、上記いずれかの磁気メモリを１以上搭載する。この電子機器は、上述したスピントロニクスデバイスの構成を備える。故に、特定の材料に依存することなくスピン流を生成することができる。
一実施形態によるスピントルク発振素子は、強磁性層と、強磁性層上に設けられた第１の導電層と、キャリア移動度若しくは電気伝導率が第１の導電層よりも低く、第１の導電層上に設けられた第２の導電層と、を備え、第１の導電層と第２の導電層との境界領域は、積層方向にキャリア移動度若しくは電気伝導率の勾配を有し、該勾配によって生じる電子の速度場の回転によりスピン流を生成し、スピン流を用いて強磁性層の磁化の向きを振動させることにより交流磁場を発生する。このスピントルク発振素子は、上述したスピントロニクスデバイスの構成を備える。故に、特定の材料に依存することなくスピン流を生成することができる。
本開示によるスピントロニクスデバイス、磁気メモリ及び電子機器によれば、特定の材料に依存することなく、大きなスピン流を生成することができる。同様に、本開示によるスピントルク発振素子によれば、特定の材料に依存することなく、大きなスピン流を生成することができる。
図１は、第１実施形態に係るスピントロニクスデバイス１の構成を示す斜視図である。 図２は、積層方向におけるデバイス１のキャリア移動度の変化を示すグラフである。 図３の（ａ）部及び（ｂ）部は、積層方向と交差する方向に電圧を印加した際にデバイス１の内部を移動する電子の速さを示す模式図である。 図４は、参考例として、レイリー波によるスピン流の生成メカニズムを示す模式図である。 図５の（ａ）部は、実験のために用意された試料Ｓ１の層構造を示す図である。図５の（ｂ）部は、実験のために用意された試料Ｓ２の層構造を示す図である。 図６の（ａ）部は、実験のために用意された試料Ｓ３の層構造を示す図である。図６の（ｂ）部は、実験のために用意された試料Ｓ４の層構造を示す図である。 図７は、ホールバー２０の外観を示す斜視図である。 図８は、電流からスピン流への変換についての実験の設定を概略的に示す図である。 図９は、変換効率θＪｃＪｓを評価した結果を示す図表である。 図１０の（ａ）部は、試料Ｓ１，Ｓ２におけるＲ２ｘの電流依存性を示すグラフである。図１０の（ｂ）部は、試料Ｓ３，Ｓ４におけるＲ２ｘの電流依存性を示すグラフである。 図１１は、直流スピン流から直流電流への変換効率を測定するための構成を概略的に示す図である。 図１２は、変換効率θＪｓＪｃを評価した結果を示す図表である。 図１３の（ａ）部は、試料Ｓ１のＰｔ層における電流Ｊｃからスピン流Ｊｓへの変換の様子を概念的に示す図である。図１３の（ｂ）部は、試料Ｓ１のＰｔ層におけるスピン流Ｊｓから電流Ｊｃへの変換の様子を概念的に示す図である。 図１４の（ａ）部は、試料Ｓ３のＣｕ層及びＣｕ２Ｏ層（特に、これらの層間の境界領域）における電流Ｊｃからスピン流Ｊｓへの変換の様子を概念的に示す図である。図１４の（ｂ）部は、試料Ｓ３のＣｕ層及びＣｕ２Ｏ層におけるスピン流Ｊｓから電流Ｊｃへの変換の様子を概念的に示す図である。 図１５は、試料Ｓ３の層構造の概略モデルを示す図である。 図１６は、第２実施形態に係る磁気メモリ３０の構成を示す斜視図である。 図１７の（ａ）部及び（ｂ）部は、記憶素子Ｍｉ，ｊの構成を示す断面図である。 図１８は、Ａｕ，Ａｇ，Ａｌ，Ｃｕ，Ｐｔ，Ｔａ，Ｗ，Ｂｉ３Ｓｅ２，ＢｉＳｂの電気伝導度σとスピンホール伝導度σＳＨの関係を示すグラフである。 図１９の（ａ）部は、導電層２及び３、並びに境界領域４付近の原子構造を模式的に示す図である。図１９の（ｂ）部は、厚さ方向における電気伝導度σの変化を示すグラフである。 図２０は、表面に酸化膜が形成された銅膜（Ｃｕ＊）、及びＰｔにおける、電流からスピン流への変換効率、及びスピン流から電流への変換効率を示すグラフである。 図２１は、摩擦の大きさを表すギルバートダンピング定数αと、外部磁場μ０Ｈとの関係を示すグラフである。 図２２は、一変形例に係るスピントロニクスデバイス１Ａの構成を示す斜視図である。 図２３は、積層方向におけるデバイス１Ａの移動度の変化を示すグラフである。 図２４は、積層方向と交差する方向に電圧を印加した際にデバイス１Ａの内部を移動する電子の速さを示す模式図である。 図２５は、表面が酸化した銅薄膜におけるスピン流強度と酸化時間との関係を示すグラフである。 図２６の（ａ）部は、深さ方向における酸素原子の分布と、酸化時間との関係を示すグラフである。図２６の（ｂ）部は、深さ方向における電気伝導度の分布と、酸化時間との関係を示すグラフである。
以下、添付図面を参照しながら本開示によるスピントロニクスデバイス、磁気メモリ及び電子機器の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本開示の第１実施形態に係るスピントロニクスデバイス１（以下、単にデバイス１と称する）の構成を示す斜視図である。図１に示されるように、このデバイス１は、導電層２（第１の導電層）と、導電層３（第２の導電層）とを備える。導電層２の構成材料は、例えばＣｕ、Ａｌ、Ｆｅ、Ｐｔ、Ａｕ、Ａｇといった金属、またはＳｉ、Ｇｅといった半導体、ＳｉＧｅやＡｌＧａＡｓといった化合物半導体、Ｉｎ２Ｏ３などの導電性酸化物、ＴｉＮなどの導電性窒化物、ポリアセチレンなどの導電性高分子、或いはこれらの組み合わせであってもよい。導電層２の厚さは例えば０．１～１０００ｎｍの範囲内、導電層３の厚さは例えば０．１～１０００ｎｍの範囲内である。
導電層３を構成する材料のキャリア移動度（以下、単に移動度という）は、導電層２を構成する材料の移動度よりも低い。導電層３は、導電層２を構成する材料の酸化物であってもよい。すなわち、導電層２が銅（Ｃｕ）を主に含む場合、導電層３は酸化銅（Ｃｕ２Ｏ若しくはＣｕＯ、Ｃｕ２Ｏ３、Ｃｕ４Ｏ３、Ｃｕ３Ｏ、Ｃｕ４Ｏ、或いはそれらの混合体）を主に含んでもよい。一実施例では、導電層２は銅からなり、導電層３は酸化銅からなる。また、導電層２がアルミニウム（Ａｌ）を主に含む場合、導電層３は酸化アルミニウム（Ａｌ２Ｏ３）を主に含んでもよい。一実施例では、導電層２はアルミニウムからなり、導電層３は酸化アルミニウムからなる。導電層３は、導電層２の表面が酸化することにより形成され得る。導電層３は、導電層２の表面に形成された自然酸化膜であってもよい。
デバイス１は、境界領域４を更に備える。境界領域４は、導電層２と導電層３との境界に存在する層状の領域である。マクロに観察すると導電層２と導電層３とは互いに接しているが、ミクロに観察すると、原子の拡散によって導電層２と導電層３との間には僅かな厚さの境界領域４が形成される。境界領域４の厚さは、例えば０ｎｍより大きく１００ｎｍ以下である。境界領域４の厚さは、例えば数オングストロームといった、極めて０に近い値であってもよい。境界領域４では、導電層２の構成材料と、導電層３の構成材料とが混在している。境界領域４では、導電層２との界面に近づくほど導電層２の構成材料の比率が大きくなり、導電層３との界面に近づくほど導電層３の構成材料の比率が大きくなる。
図２は、積層方向におけるデバイス１の移動度の変化を示すグラフである。図２において、範囲Ｄ２は導電層２に相当し、範囲Ｄ３は導電層３に相当し、範囲Ｄ４は境界領域４に相当する。
図２に示されるように、導電層３を構成する材料の移動度μ３は、導電層２を構成する材料の移動度μ２よりも低い。導電層２の移動度μ２は例えば０より大きく５００００ｃｍ２／Ｖｓ以下であり、導電層３の移動度μ３は例えば０より大きく５００００ｃｍ２／Ｖｓ以下である。また、これらの移動度の比（μ２／μ３）の下限値は、例えば１０である。なお、比（μ２／μ３）の上限値は、例えば１０００００であるが、スピン流生成の観点からはこれより大きくても構わない。境界領域４のキャリア移動度は、勾配をもっており、導電層２との界面から導電層３との界面にかけて連続的に変化する。境界領域４における移動度の変化率は厚さ方向に一定であってもよく、一定でなくてもよい。例えば、導電層２，３に近い領域と比べて、導電層２，３の中間に位置する領域における移動度の変化率が大きくてもよい。移動度の変化は、境界領域４を構成する材料の比率の変化に起因する。
図３の（ａ）部及び（ｂ）部は、積層方向と交差する方向に電圧を印加した際にデバイス１の内部を移動する電子の速さを示す模式図である。図３の（ａ）部はデバイス１の全体を示しており、図３の（ｂ）部は境界領域４付近を拡大して示している。図中の矢印Ａ２は導電層２における電子の移動を示し、矢印Ａ３は導電層３における電子の移動を示し、矢印Ａ４は境界領域４における電子の移動を示す。各矢印Ａ２～Ａ４の長さは電子の移動速度を表し、矢印が長いほど電子の移動速度が大きい。なお、自由電子を含む材料に電圧を印加した場合、各電子は材料中にある散乱体に衝突しながら加速、減速を繰り返し、ジグザクに運動をしながら材料中を電圧印加方向に進む。これを時間的、空間的に大きなスケールで見ると、電子群が一方向に一様に移動すると捉えることができる。図３の矢印Ａ２～Ａ４は、そのような電子群の一様な移動を表現したものである。
移動度が高い導電層２を移動する電子の移動速度は、移動度が低い導電層３を移動する電子の移動速度よりも速くなる。従って、矢印Ａ２は、矢印Ａ３よりも長くなる。一方、境界領域４においては、移動度が一様である導電層２，３とは異なり、電子の移動速度に一様ではない分布が生じる。本実施形態では、境界領域４における移動度が勾配をもっており、導電層２との界面付近では大きく、導電層３との界面付近では小さくなるように、移動度が連続的に変化する。従って、図３の（ｂ）部に示されるように、境界領域４における電子の移動速度は、導電層２との界面付近では速く、導電層３との界面付近では遅くなるように、連続的に変化する。なお、境界領域４における電子の移動速度の変化率は厚さ方向に一定であってもよく、一定でなくてもよい。例えば、導電層２，３に近い領域と比べて、導電層２，３の中間に位置する領域における移動速度の変化率が大きくてもよい。このような移動速度の変化もまた、境界領域４を構成する材料の比率の変化に起因する。
デバイス１におけるスピン流生成作用について説明する。図４は、参考例として、レイリー波によるスピン流の生成メカニズムを示す模式図である。レイリー波とは、音波の一種であり、固体の弾性変形が波として表面を伝播する現象である。圧電体の表面に一対の櫛歯型電極を対向配置し、これらの櫛歯型電極間に高周波の電圧を印加すると、圧電体の表面にレイリー波が生じる。レイリー波の進行方向に金属被膜１０２を形成すると、金属被膜１０２の表面１０２ａにレイリー波が伝播する。このとき、金属被膜１０２の表面１０２ａ付近の断面では、金属被膜１０２中の格子点Ｑが楕円状に回転運動を行う。なお、図中の２つの円Ｃ１，Ｃ２は、代表的な２つの格子点Ｑ１，Ｑ２の軌跡をそれぞれ表す。このことは、金属被膜１０２中の各格子点Ｑが角運動量を持つことを意味する。その回転周波数は数ＧＨｚに達する。角運動量保存則により力学的な回転運動が電子スピンに変換される、いわゆるバーネット効果によって、上記の角運動量は一方向の電子スピン（アップスピンまたはダウンスピン）に変換される。通常、常磁性体では、局所的にみて、スピンの向きが互いに逆向きであるアップスピン及びダウンスピンの数は互いに等しい。しかし、一方の電子スピンの数が増加するとこの平衡状態が乱れ、アップスピン及びダウンスピンの濃淡が生じる。すなわち、一方のスピンよりも他方のスピンの方が多い領域が生じる。このとき、アップスピン及びダウンスピンの平衡状態を保つ為、濃淡を解消する方向にスピンが移動する。これがスピン流である。但し、電荷の移動が伴わないため、電流は流れない。
本実施形態におけるスピン流の発生も、このメカニズムと同様に説明できる。境界領域４の微小領域に着目すると、電子の移動速度の違いによって、電子の速度場（ベクトル場）が回転していると考えることができる（図３の（ｂ）部の矢印Ａｒ）。この速度場の回転Ａｒの大きさは、渦度として捉えることもできる。この速度場の回転Ａｒにより、境界領域４中の複数の電子の流れの中に角運動量が存在することとなる。そして、この角運動量は一方向の電子スピン（アップスピンまたはダウンスピン）に変換される。これにより、アップスピン及びダウンスピンの平衡状態が乱され、アップスピン及びダウンスピンの相対的な分布に偏りを生じさせる。その結果、分布の偏りを解消する方向（すなわち境界領域４から導電層２へ向かう方向）にスピン流が生じる。
後述する実施例に示されるように、以上の作用により、スピン軌道相互作用（ＳＯＩ）に基づく場合と同程度以上の大きさのスピン流を生成することができる。また、従来のＳＯＩに基づくスピン流の生成にはＳＯＩを生じる貴金属（例えばＰｔ）等の特別な材料が必要であるが、上記の作用は、移動度の勾配を形成するだけで発現し、Ｐｔ等の特別な材料を必要としない。従って、僅かなＳＯＩしか有しないＣｕやＡｌといった非磁性金属、更にはＳｉ等の半導体を用いることが可能となる。すなわち、本実施形態のデバイス１によれば、特定の材料に依存することなくスピン流を生成することができる。
また、本実施形態のように、デバイス１は、導電層２と、導電層２よりも低い移動度を有する導電層３と、を備えてもよい。互いに移動度が異なる導電層２と導電層３との間に位置する境界領域４では、原子の拡散等により、図２に示されたように、移動度の勾配が自ずから形成される。故に、デバイス１が導電層２，３を備えることにより、移動度の勾配を有する領域を容易に実現することができる。
また、デバイス１は、導電層２に隣接する強磁性層を備えなくてもよい。デバイス１によれば、上述した作用により、強磁性層を備えなくてもスピン流を生成することができる。
また、本実施形態のように、導電層３は、導電層２を構成する材料の酸化物を含んでもよい。これにより、導電層２よりも低い移動度を有する導電層３を容易に形成することができる。但し、本実施形態は、導電層３が、導電層２を構成する材料の酸化物を除く他の材料（異種材料）からなることを妨げない。そのような場合であっても、導電層２と導電層３との間に境界領域４を形成できれば、上述したスピン流の生成作用を得ることができる。
なお、移動度は、電気伝導率と正の相関を有する。すなわち、
（移動度）＝（電気伝導率）／（電荷×キャリア密度）
として表される。従って、本明細書の説明において、移動度は電気伝導率に置き換えられることができる。
（実施例１）
上述した理論を確かめるために本発明者が行った実験について説明する。なお、下記の実験は、すべて室温環境において行われた。図５及び図６は、実験のために用意された試料の層構造を示す図である。図５の（ａ）部に示される試料Ｓ１は、強磁性層としてのＮｉＦｅ層と、ＮｉＦｅ層上に設けられた、ＳＯＩを生じる貴金属であるＰｔ層との積層構造を有する。図５の（ｂ）部に示される試料Ｓ２は、Ｐｔ層と、Ｐｔ層上に設けられたＮｉＦｅ層との積層構造を有する。図６の（ａ）部に示される試料Ｓ３は、ＮｉＦｅ層と、ＮｉＦｅ層上に設けられた、僅かなＳＯＩしか生じないＣｕ層と、Ｃｕ層の表面に形成された酸化膜であるＣｕ２Ｏ層との積層構造を有する。図６の（ｂ）部に示される試料Ｓ４は、Ｃｕ層と、Ｃｕ層上に設けられたＮｉＦｅ層との積層構造を有する。なお、ＮｉＦｅ層の厚さを５ｎｍとし、Ｐｔ層の厚さを１０ｎｍとした。また、図６の（ａ）部においては、Ｃｕ層とＣｕ２Ｏ層とを合わせた厚さを１０ｎｍとし、図６の（ｂ）部においてはＣｕ層の厚さを１０ｎｍとした。Ｃｕ２Ｏ層は、Ｃｕ層の表面を室温下で大気に４０時間晒すことにより形成した。
まず、電流とスピン流との相互変換を調べるために、試料Ｓ１～Ｓ４のそれぞれを用いてホールバーを作成した。図７は、ホールバー２０の外観を示す斜視図である。第１層２１は、試料Ｓ１，Ｓ３においてはＮｉＦｅ層であり、試料Ｓ２においてはＰｔ層であり、試料Ｓ４においてはＣｕ層である。また、第２層２２は、試料Ｓ１においてはＰｔ層であり、試料Ｓ３においてはＣｕ層及びＣｕ２Ｏ層であり、試料Ｓ２，Ｓ４においてはＮｉＦｅ層である。ホールバー２０の長さＬｈは２０μｍであり、幅Ｗは８μｍである。なお、理解を容易にするため、図７にｘｙｚ直交座標系を併せて示す。ｘ軸はホールバー２０の長手方向に沿っており、ｙ軸はホールバー２０の短手方向に沿っており、ｚ軸はホールバー２０の積層方向に沿っている。この実験では、外部磁場Ｈｄｃをホールバー２０に印加した。外部磁場Ｈｄｃはｘｙ平面に沿っており、外部磁場Ｈｄｃとｘ軸との角度はφである。また、各ホールバー２０の表面上に、ＳｉＯ２からなる厚さ７０ｎｍの絶縁膜を形成し、その上に、厚さ５ｎｍのＴｉ層、及び厚さ１００ｎｍのＡｕ層からなるコプレーナ伝送線路を形成した。
＜電流からスピン流への変換＞
このホールバー２０を用いて、発明者は、電流からスピン流への変換について実験を行った。図８は、その構成を概略的に示す図である。なお、図８は試料Ｓ１，Ｓ３の場合を示しているが、試料Ｓ２，Ｓ４についても同様である。ホールバー２０にロックインアンプ２３を接続し、ホールバー２０に交流の電流Ｊｃを発生させつつ、長手方向（ｘ方向）における電気抵抗の二次高調波成分Ｒ２ｘを測定した。電流Ｊｃの周波数を１３７Ｈｚとした。また、外部磁場Ｈｄｃをｙ方向に印加し、磁束密度μ０Ｈｙの大きさを－３００～３００ｍＴとした。Ｒ２ｘの大きさは、第１層２１と第２層２２との界面に生じたスピン蓄積により増加した抵抗成分を含む。試料Ｓ１～Ｓ４における電流からスピン流への変換効率θＪｃＪｓを、それぞれＲ２ｘに基づいて評価した。
図９は、試料Ｓ１～Ｓ４におけるθＪｃＪｓを評価した結果を示す図表である。Ｓａｍ．１～Ｓａｍ．４は、それぞれ試料Ｓ１～Ｓ４に相当する。また、Ｃｕ＊は酸化層が存在するＣｕを表す。括弧内の数値は厚さ（単位：ｎｍ）を表す。発明者は、変換効率θＪｃＪｓを評価するために、一軸性スピンホール磁気抵抗（Undirectional Spin-Hall Magnetroresistance；ＵＳＭＲ）の値を測定した。なお、ＵＳＭＲは、第１層２１と第２層２２との界面におけるスピン蓄積によって生じる磁気抵抗であり、第２層２２が発生するスピン流に比例する。したがって、電流の関数としてのＵＳＭＲの傾きから、電流からスピン流への変換効率を評価することができる。
これらのＲ２ｘの値から、試料Ｓ１～Ｓ４における変換効率θＪｃＪｓの大きさを決定するために、Ｒ２ｘの電流依存性を調べた。図１０の（ａ）部に示されるグラフＧ１１，Ｇ１２それぞれは、試料Ｓ１，Ｓ２それぞれにおけるＲ２ｘの電流依存性を示す。また、図１０の（ｂ）部に示されるグラフＧ２１，Ｇ２２それぞれは、試料Ｓ３，Ｓ４それぞれにおけるＲ２ｘの電流依存性を示す。図１０の（ａ）部、（ｂ）部のグラフの傾きは変換効率θＪｃＪｓを表す。
図１０の（ａ）部に示されるように、試料Ｓ１，Ｓ２において、Ｐｔ層とＮｉＦｅ層との積層順が逆転するとＲ２ｘの符号が反転するが、積層順によらずＲ２ｘの大きさは電流に比例する。この結果は、Ｐｔ層とＮｉＦｅ層との積層順が逆転すると、ＮｉＦｅ層に注入されたスピン流のスピン分極が切り替えられるという事実を示唆する。更に、界面におけるスピン蓄積は、電流に線形に依存する。Ｐｔのスピンホール効果（Spin Hall Effect：ＳＨＥ）によって生じたスピン流の大きさは、電流に比例するからである。その結果、Ｒ２ｘは電流に対して線形に増加する。
また、図１０の（ｂ）部に示されるように、試料Ｓ３におけるＲ２ｘの値は電流に対して線形に増加するが、その一方で試料Ｓ４におけるＲ２ｘの値は電流にかかわらずごく僅かである。この結果は、Ｃｕ層とその酸化層との積層構造がスピン流を生成でき、酸化層が存在しないＣｕ層のみの構成はスピン流を生成できないことを明瞭に示唆する。Ｒ２ｘから変換効率θＪｃＪｓを算出すると、Ｐｔでは０．０６４であり、酸化層が存在するＣｕでは０．０３９であった。注目すべき点は、Ｐｔと酸化層が存在するＣｕとで変換効率θＪｃＪｓが同じオーダー（桁）となった点である。なお、酸化銅の変換効率の相対的な大きさは非特許文献６における記載とほぼ等しいが、非特許文献６では、直流ではなく交流のスピン流を生成する為に、数ＧＨｚの周波数におけるスピントルクＦＭＲ（ＳＴ－ＦＭＲ）を計測している。
＜スピン流から電流への変換＞
スピン注入により生じる直流スピン流から直流電流への変換は、試料中の逆スピンホール効果（逆ＳＨＥ）を使って評価し得る。スピンは、強磁性層における強磁性共鳴（ＦＭＲ）の励起によって、強磁性層と非磁性層との界面に蓄積する。スピン流は、その後に非磁性層に注入される。非磁性層の逆ＳＨＥにより、スピン流は直流電流に変換される。この実験では、ｘ方向に沿ったスピン分極を伴う直流スピン流が電流に変換され、ｙ方向に沿ってホール電圧Ｖｙを生じさせた。
逆ＳＨＥによるホール電圧Ｖｙの極性は、試料Ｓ１と試料Ｓ３とで同一であると予想される。なぜならば、図９に示すように、ＵＳＭＲを使って測定される電流からスピン流への変換効率の符号が、試料Ｓ１，Ｓ３共に正であるからである。試料間のばらつきを除外するために、同一の試料を用いてＵＳＭＲおよび逆ＳＨＥを測定した。
図１１は、その測定系を概略的に示す図である。２０ｄＢｍのパワーを有するマイクロ波をホールバー２０の上に作製したコプレーナ伝送線路に印加し、ＮｉＦｅ層（第１層２１）の両矢印Ｆの方向に交流磁場を発生させた。マイクロ波の周波数をＮｉＦｅの強磁性共鳴の周波数と一致させることにより、ＮｉＦｅ層に強磁性共鳴を生じさせた。マイクロ波の周波数は、４～１２ＧＨｚである。このとき併せて、外部磁場Ｈｄｃの向きをｘ軸と平行とした。この場合、スピンポンピング（Spin Pumping；ＳＰ）効果によってＮｉＦｅ層（第１層２１）から他の層（第２層２２）へ－ｘ方向（矢印Ｂ）に沿ったスピン分極を伴う直流のスピン流Ｊｓが発生する。このとき、他の層のＳＯＩにより、スピン流Ｊｓは電流Ｊｃに変換され、電流Ｊｃはホール電圧を短手方向（ｙ軸方向）に生じさせる。このホール電圧Ｖｙを、電圧計２５を用いて測定した。そして、試料Ｓ１～Ｓ４におけるスピン流から電流への変換効率θＪｓＪｃを、ホール電圧Ｖｙに基づいて評価した。図１２は、試料Ｓ１～Ｓ４におけるスピン流から電流への変換効率θＪｓＪｃを評価した結果を示す図表である。
＜考察＞
図９と図１２とを比較すると、試料Ｓ１，Ｓ２，Ｓ４ではθＪｃＪｓとθＪｓＪｃとがほぼ等しい。このことは、電流からスピン流への変換と、スピン流から電流への変換とが互いに相反的であることを意味する。そして、この結果は、従来のＳＯＩに由来するスピン流生成現象の特徴と一致する。これに対し、試料Ｓ３では、θＪｃＪｓがθＪｓＪｃの約９．７５倍大きい。このことは、電流からスピン流への変換と、スピン流から電流への変換とが互いに非相反的であることを意味する。上記の実施例では、ＵＳＭＲを利用することによって、銅と酸化銅との積層構造における直流スピン流の発生が証明された。非特許文献６では、銅と酸化銅との積層構造における交流スピン流の生成がバルクのＳＨＥに起因していることが述べられている。実験により得られたラシュバ効果が、金属に関して知られている値よりも極めて大きいからである。実際に、表面酸化銅のＳＯＩがＡｕのＳＯＩと同程度であり、ＰｔのＳＯＩの４分の１程度であることが実験により示されている。しかし、図９及び図１２に示された結果は、表面酸化銅において生じるスピン流が相反的なＳＯＩに従っておらず、非相反的なメカニズムに起因することを示唆している。
非相反的なスピン流生成メカニズムの一つの可能性として、スピン・渦度結合（spin-vorticity coupling；ＳＶＣ）が考えられる。ＳＶＣは、機械的な回転に起因するマクロな角運動量を、ミクロなスピン角運動量に変換する作用である。特に、固体若しくは液体の機械的な回転はスピン蓄積の源となり得る。実際に、ＳＶＣによるスピン流の生成は、液体水銀の乱流やＣｕ膜表面のレイリー波を利用して実現されている（図４を参照）。これらのシステムでは、格子の動きに起因する渦度場が、有効磁場として電子スピンに影響を与え、ＳＶＣにより、渦度の勾配に沿ってスピン流が発生する。キャリア移動度の大きな勾配を厚さ方向に有する表面酸化銅においても電流が渦度の勾配を生成し、スピン流を発生させる。
図１３及び図１４は、電流とスピン流との相互変換の様子を概念的に示す図である。図１３の（ａ）部は試料Ｓ１のＰｔ層における電流Ｊｃからスピン流Ｊｓへの変換の様子を示す。図１３の（ｂ）部は試料Ｓ１のＰｔ層におけるスピン流Ｊｓから電流Ｊｃへの変換の様子を示す。図１４の（ａ）部は試料Ｓ３のＣｕ層及びＣｕ２Ｏ層（特に、これらの層間の境界領域）における電流Ｊｃからスピン流Ｊｓへの変換の様子を示す。図１４の（ｂ）部は試料Ｓ３のＣｕ層及びＣｕ２Ｏ層におけるスピン流Ｊｓから電流Ｊｃへの変換の様子を示す。なお、図中において、Ｓは電子スピンを表している。また、電流Ｊｃの矢印の大きさは電子の移動速度を表している。図１４の（ａ）部に示される円形の矢印は、電子の流れの渦度Ｖ（すなわち電子の速度場の回転）を表している。
図１４の（ａ）部に示される渦度Ｖは、Ｃｕ層及びＣｕ２Ｏ層との境界領域における不均一な移動度によって、電子の移動速度の分布が空間的に不均一となったことにより生じたものである。こうして、電流Ｊｃは、渦度勾配に沿ったスピン流ＪｓにＳＶＣを通じて変換される。なお、図１４の（ｂ）部に示されるように、Ｃｕ層及びＣｕ２Ｏ層との境界領域に対して移動度の勾配と平行にスピン流Ｊｓを注入しても、電子の流れの渦度Ｖが発生しないため、スピン流Ｊｓは電流Ｊｃに変換されない。
図１５は、試料Ｓ３の層構造の概略モデルを示す図である。前述したように、試料Ｓ３は、ＮｉＦｅ層上に設けられたＣｕ層と、Ｃｕ層上に設けられたＣｕ２Ｏ層とを有する。なお、このモデルにおいて、Ｃｕ層の厚さは４ｎｍであり、境界領域を含むＣｕ２Ｏ層の厚さは６ｎｍである。図１５には、厚さ方向（ｚ方向）における移動度の変化を示すグラフが併記されている。該グラフから明らかなように、Ｃｕ２Ｏ層の移動度μＣｕ２Ｏは、Ｃｕ層の移動度μＣｕよりも小さい。そして、Ｃｕ層とＣｕ２Ｏ層との境界領域では、移動度が連続的に変化する。境界領域の厚さＤは、例えば６ｎｍ未満である。このような移動度の連続的な変化は、Ｃｕ原子とＯ原子との相互拡散により生じる。ここで、厚さ方向（ｚ方向）において移動度が滑らかに変化すると仮定して、μ（ｚ）を
Figure 0007352293000001
 と表す。このとき、変換効率θＪｃＪｓは下記の数式（１）によって与えられる。
Figure 0007352293000002
 但し、ｌは銅における電子の平均自由行程であり、Ｌ＝Ｄ／２である。また、境界領域より上のＣｕ２Ｏ層は理想的な絶縁体であると仮定している。
数式（１）から明らかなように、Ｌが小さいほど（すなわち境界領域が薄いほど）、大きな変換効率θＪｃＪｓが得られる。例えば、室温における銅の典型的な値であるＬ＝３ｎｍ且つｌ＝２．８ｎｍの場合、変換効率θＪｃＪｓは０．０４４となる。
以上に説明したように、移動度の変化を有する領域内においては、電子の流れにおける渦度（すなわち電子の速度場の回転）からの角運動量の転換により、スピン流が生成される。このようなスピン流の生成方式は、強磁性材料や大きなＳＯＩを有する材料を必要とせず、スピントロニクスデバイスの材料選択の自由度を高めることができる。
（第２実施形態）
図１６は、本開示の第２実施形態に係る磁気メモリ３０の構成を示す斜視図である。この磁気メモリ３０は、磁気ランダムアクセスメモリであって、第１実施形態に係るデバイス１を備える。具体的には、磁気メモリ３０は、行方向（ｓ方向）及び列方向（ｔ方向）にマトリクス状に配置された記憶素子（メモリセル）Ｍ１，１～ＭＩ，Ｊを備える。なお、図には代表して記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）が示されている（ｉ＝１，２，・・・，Ｉ－１，ｊ＝１，２，・・・，Ｊ－１）。
図１７の（ａ）部は、記憶素子Ｍｉ，ｊの構成を示す断面図である。記憶素子Ｍｉ，ｊは、巨大磁気抵抗（ＧＭＲ）素子またはトンネル磁気抵抗（ＴＭＲ）素子であって、第１の強磁性層（固定層）３１と、強磁性層３１上に設けられた非磁性層３２と、非磁性層３２上に設けられた第２の強磁性層（可動層）３３と、強磁性層３３上に設けられたデバイス１とを備える。デバイス１は、第１実施形態と同様の構成を備える。すなわち、デバイス１は、強磁性層３３上に設けられた導電層２と、導電層２上に設けられた導電層３と、導電層２，３の間に形成された境界領域とを備える。導電層２，３の構成は第１実施形態と同様であり、導電層３の移動度は、導電層２の移動度よりも低い。そして、導電層２と導電層３との境界領域は、積層方向に移動度の勾配を有する。この移動度の勾配によって生じる電子の速度場の回転により、デバイス１にスピン流が生成される。導電層２上には、一対の電極３５，３６が配置されている。電極３５，３６は、互い間隔をあけて並んでいる。強磁性層３１の下には、電極３７が配置されている。
なお、図１６に示した他の記憶素子Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）もまた、図１７の（ａ）部に示した記憶素子Ｍｉ，ｊと同様の構成を有するＧＭＲ素子またはＴＭＲ素子である。
図１７の（ａ）部に示された記憶素子Ｍｉ，ｊには、強磁性層３１，３３の相対的な磁化Ｍ１，Ｍ２の向きに応じた情報が記憶される。強磁性層３１，３３の材料としては、例えばＮｉＦｅが採用される。強磁性層３１，３３は、互いに異なる材料により構成されてもよく、同じ材料により構成されてもよい。強磁性層３１の磁化Ｍ１は固定されており、強磁性層３３の磁化Ｍ２は可変である。非磁性層３２の材料としては、Ｃｕなどの非磁性金属のほかに、例えば酸化アルミニウム（Ａｌ２Ｏ３）や酸化マグネシウム（ＭｇＯ）等の絶縁体も使用可能である。
再び図１６を参照する。第ｊ行にはワード線ＷＬｊが配設され、第（ｊ＋１）行にはワード線ＷＬｊ＋１が配設されている。第ｉ列には３本のビット線ＢＬＡｉ、ＢＬＢｉ、ＢＬＣｉが配設され、第（ｉ＋１）列には３本のビット線ＢＬＡｉ＋１、ＢＬＢｉ＋１、ＢＬＣｉ＋１が配設されている。このように、各行毎に少なくとも１本のワード線が配設され、各列毎に少なくとも３本のビット線が配設されている。また、各記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）には、一対の選択トランジスタＳＴＡ及びＳＴＢが接続されている。選択トランジスタＳＴＡの一方の電流端子は電極３５に接続され、選択トランジスタＳＴＢの一方の電流端子は電極３６に接続されている。第ｉ列の記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）に接続された選択トランジスタＳＴＡ，ＳＴＢの他方の電流端子は、それぞれビット線ＢＬＡｉ、ＢＬＢｉに接続されている。第（ｉ＋１）列の記憶素子Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）に接続された選択トランジスタＳＴＡ，ＳＴＢの他方の電流端子は、それぞれビット線ＢＬＡｉ＋１、ＢＬＢｉ＋１に接続されている。第ｊ行の記憶素子Ｍｉ，ｊ、Ｍ（ｉ＋１），ｊに接続された選択トランジスタＳＴＡ，ＳＴＢの各制御端子は、ワード線ＷＬｊに接続されている。第（ｊ＋１）行の記憶素子Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），（ｊ＋１）に接続された選択トランジスタＳＴＡ，ＳＴＢの各制御端子は、ワード線ＷＬｊ＋１に接続されている。
また、第ｉ列の記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）の電極３７は、ビット線ＢＬＣｉに接続されている。第（ｉ＋１）列の記憶素子Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）の電極３７は、ビット線ＢＬＣｉ＋１に接続されている。ワード線ＷＬｊ、ＷＬｊ＋１、ビット線ＢＬＡｉ、ＢＬＡｉ＋１、ＢＬＢｉ、ＢＬＢｉ＋１、ＢＬＣｉ、及びＢＬＣｉ＋１は、図示を省略した制御回路に接続される。
記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）の書き込み時には、選択された記憶素子（ここでは記憶素子Ｍｉ，ｊとする）に対応したワード線ＷＬｊを通じて当該行の選択トランジスタＳＴＡ，ＳＴＢをオンし、当該列のビット線ＢＬＡｉ，ＢＬＢｉを通じて電極３５と電極３６との間に電流を流すことにより、記憶素子Ｍｉ，ｊのデバイス１にスピン流Ｊｓを発生させる。このスピン流Ｊｓが、強磁性層３３の磁化Ｍ２と相互作用し、磁化Ｍ２に対するスピン角運動量の受け渡しが起こる。この結果、強磁性層３３の磁化Ｍ２が反転する。
記憶素子Ｍｉ，ｊ、Ｍｉ，（ｊ＋１）、Ｍ（ｉ＋１），ｊ、Ｍ（ｉ＋１），（ｊ＋１）は、ＧＭＲ効果またはＴＭＲ効果を利用して情報を読み出す。すなわち、選択された記憶素子（ここでは記憶素子Ｍｉ，ｊとする）に対応したワード線ＷＬｊを通じて当該行の選択トランジスタＳＴＡ，ＳＴＢをオンし、当該列のビット線ＢＬＡｉ，ＢＬＢｉ，ＢＬＣｉを通じて電極３５，３６と電極３７との間に電流を流す。図１７の（ａ）部に示すように、強磁性層３１及び３３の磁化が平行状態にあるとき、強磁性層３１、非磁性層３２及び強磁性層３３を通る縦方向の電流経路は相対的に低抵抗であり、ビット線ＢＬＡｉ，ＢＬＢｉ，ＢＬＣｉを介して例えば「１」が読み出される。一方、図１７の（ｂ）部に示すように、強磁性層３３の磁化の向きが反転して、強磁性層３１及び３３の磁化が反平行状態にあるとき、強磁性層３１、非磁性層３２及び強磁性層３３を通る縦方向の電流経路は相対的に高抵抗であり、ビット線ＢＬＡｉ，ＢＬＢｉ，ＢＬＣｉを介して例えば「０」が読み出される。
本実施形態に係る磁気メモリ３０によれば、特定の材料に依存することなくスピン流を生成することが可能なデバイス１によってスピン流を生成し、このスピン流が強磁性層３３の磁化と相互作用し、強磁性層３３の磁化方向を制御できる。
また、本実施形態の磁気メモリ３０は、様々な電子機器に適用可能である。すなわち、電子機器は、磁気メモリ３０を１以上搭載してもよい。電子機器としては、磁気メモリ３０を複数搭載したメモリボード、複数の磁気メモリ３０あるいはメモリボードを搭載した電子部品、磁気メモリ３０あるいはメモリボードあるいは電子部品を搭載した家電製品、パソコン、スマートフォン、車載機器、測定機器、制御機器等、メモリを必要とする機器がある。
また、本実施形態の磁気メモリ３０によれば、以下のような新たな効果を奏することができる。
（１）電気伝導度の改善
スピン軌道相互作用（ＳＯＩ）に由来するスピンホール効果によるスピン流生成の効率は、スピンホール伝導度σＳＨで表される。電圧Ｖに電気伝導度σを乗算すると電流密度が得られるが（オームの法則）、これと同様に、電圧Ｖにスピンホール伝導度σＳＨを乗算するとスピン流密度が得られる。磁気メモリのビット書き換えに必要なスピン流を発生するための電圧Ｖは、スピンホール伝導度σＳＨが大きいほど小さくなる。ビット書き換えの消費エネルギーは電圧Ｖの２乗に比例するので、スピンホール伝導度σＳＨが大きいほど、ビット書き換えの消費エネルギーを小さくすることができる。
ここで、図１８は、スピンホール伝導度σＳＨ及び電気伝導度σに応じて種々の材料をプロットしたグラフである。図１８において、縦軸はスピンホール伝導度σＳＨをｈ／(４πｅ)（ここでｈはプランク定数、ｅは素電荷量）で除算した値（単位：ジーメンス・ｍ－１）を表し、横軸は電気伝導度σ（単位：ジーメンス・ｍ－１）を表す。図１８に示されるように、一般に電気伝導度σが大きいＣｕやＡｇといった金属においては、スピンホール伝導度σＳＨが小さい。また、スピンホール伝導度σＳＨが大きいＢｉＳｂなどのトポロジカル絶縁体の電気伝導度σは小さい。電気伝導度σが小さい材料を磁気メモリのスピン流発生源とすると、磁気メモリの各ビットの配線抵抗が大きくなり、信号の遅延及び減衰、信号波形の変形、電力消費の増大、電磁波の輻射などが生じ、高速且つ省電力の動作を妨げる。これに対し、本実施形態では、全く新しい原理に基づくスピン流生成を行うことにより、Ａｌ、Ｃｕ、及びＡｇといった、電気伝導度σが大きいが物質固有のスピンホール伝導度σＳＨが小さい材料を用いて、大きなスピン流を生成することができる。
図１９の（ａ）部は、導電層２及び３、並びに境界領域４付近の原子構造を模式的に示す図である。同図において、範囲Ｄ２は導電層２に相当し、範囲Ｄ３は導電層３に相当し、範囲Ｄ４は境界領域４に相当する。また、同図には、導電層２を構成する原子４１と、導電層２を構成する原子４２とが模式的に示されている。同図に示されるように、境界領域４においては、導電層２を構成する原子４１と、導電層３を構成する原子４２とが相互に拡散しており、導電層２に近づくほど原子４１の割合が高くなり、導電層３に近づくほど原子４２の割合が高くなる。図１９の（ｂ）部は、厚さ方向における電気伝導度σの変化を示すグラフであって、横軸は電気伝導度σを示し、縦軸は（ａ）部に対応する厚さ方向位置を示す。
図１９の（ｂ）部に示されるように、金属表面の酸化や窒化、或いは異種物質の境界において組成に勾配を持たせることにより、電気伝導度σを厚さＤの間にσＨ（最大電気伝導度）からσＬ（最小電気伝導度、σＨ＞σＬ）まで次第に変化させたとする。なお、典型的には、最大電気伝導度σＨは導電層２の電気伝導度であり、最小電気伝導度σＬは導電層３の電気伝導度である。このとき、境界領域４の中心における電気伝導度は最大電気伝導度σＨ及び最小電気伝導度σＬの平均値（σＨ＋σＬ）／２で与えられるので、σＨがσＬよりも十分に大きければ、σＨ／２と近似できる。一方、境界領域４の電流渦により生じるスピン流のスピンホール伝導度σＳＨは、理論計算により、下記の数式（２）で与えられる。
Figure 0007352293000003
 ここでｌは、境界領域４を流れる電子の平均自由行程（衝突距離）である。また、Ｌ＝Ｄ／２（Ｄは境界領域４の厚さ）である。この数式から明らかなように、境界領域４のスピンホール伝導度σＳＨは、σＨに比例する。このことは、図１８に示された各種材料に固有のスピンホール伝導度σＳＨとは無関係に、電気伝導度σが大きい物質を用いて、大きなスピン流を生成できることを示す。さらに、上記の数式（２）では、スピンホール伝導度σＳＨがＬの２乗に反比例している。すなわち、スピンホール伝導度σＳＨは境界領域４の厚さＤの２乗に反比例する。故に、厚さＤを小さくすることにより、導電層２，３の材料系を変更することなく、スピン流生成の効率を向上することができる。以上のことから、電気伝導率の勾配を有する境界領域４の該勾配によって生じる電子の速度場の回転によりスピン流を生成する本実施形態の磁気メモリ３０によれば、従来の磁気メモリと比較して、各ビットにおける配線抵抗を格段に低減し、信号の遅延及び減衰、信号波形の変形、電力消費の増大、電磁波の輻射などを抑制することができる。
（２）磁気的摩擦の改善
図２０は、表面に酸化膜が形成された銅膜（Ｃｕ＊）、及びＰｔにおける、電流からスピン流への変換効率（図中の○印）、及びスピン流から電流への変換効率（図中の□印）を示すグラフである。図２０に示されるように、銅膜（Ｃｕ＊）においては、Ｐｔとは異なり、スピン流から電流への逆変換は殆ど生じない。これは、境界領域４において電気伝導度σの勾配方向にスピン流を流しても電流の渦が発生しないことに因る。
前述したように、磁気メモリのビット書き込みは、強磁性層３３の磁気モーメントの反転により行われる。磁気モーメントの運動には摩擦（結晶格子へのエネルギーの散逸）が働き、この摩擦が大きい材料ほど、磁気モーメントの向きを変えにくい。図２１は、この摩擦の大きさを表すギルバートダンピング定数αと、外部磁場μ０Ｈとの関係を示すグラフである。図２１において、横軸は外部磁場μ０Ｈ（単位：ｍＴ）を表し、縦軸はギルバートダンピング定数αを表す。
図２１を参照すると、強磁性体であるＮｉＦｅ単体の場合、ギルバートダンピング定数αは磁場に依存せず一定値（０．００８程度）であるが、ＮｉＦｅにＰｔを接合するとその２倍程度まで増加する。これは、ＮｉＦｅの磁気モーメントの方向が変化すると、その反作用としてＰｔにスピン流が流れ出し、そのスピン流がＰｔにおいて電流に変換され（逆スピンホール効果）、ジュール熱を発生する（すなわち、エネルギーが散逸する）ことに因る。従来のスピン注入型の磁気メモリでは、Ｐｔにおいて発生させたスピン流を強磁性層に注入してビット書き込みを行うので、Ｐｔを強磁性層に接合する必要がある。このとき、強磁性層の磁気モーメントに働く摩擦が増加してしまうので、書き込みにくくなる。スピン流生成効率が高い材料ほど、接合相手である強磁性層のギルバートダンピング定数αを増加させるので、このことがビット書き込みの効率を低下させる要因となる。これに対し、境界領域４における電気伝導率の勾配によってスピン流を生成する本実施形態の方式によれば、上述したようにスピン流から電流への逆変換が殆ど発生しないので、強磁性層のギルバートダンピング定数αを殆ど増加させずに済む。このことは、図２１において、表面を酸化した銅薄膜（Ｃｕ＊）をＮｉＦｅ層に接合した場合、ＮｉＦｅのギルバートダンピング定数αが殆ど増加していないことから明らかである。
以上のことから、本実施形態の磁気メモリ３０によれば、強磁性層３３の磁気モーメントが反転する際の磁気的な摩擦を格段に低減することができる。従って、ビット書き込みに必要なスピン流強度をより小さくすることができる。
従来のスピン注入トルク型の磁気メモリ（ＳＴＴ－ＭＲＡＭ）におけるビット書き換え時の消費エネルギーは数百（ｆＪ）であり、また、それを改良したスピン軌道トルク型の磁気メモリ（ＳＯＴ－ＭＲＡＭ）におけるビット書き換え時の消費エネルギーはＳＴＴ－ＭＲＡＭの１／２０以下であるが、本実施形態の磁気メモリ３０によれば、更に、ＳＯＴ－ＭＲＡＭの１／１０以下にまでビット書き換え時の消費エネルギーを低減することができる。また、本実施形態の磁気メモリ３０においては、各ビットの構成はＳＯＴ－ＭＲＡＭと同様であり、各ビットの大きさを、ＳＴＴ－ＭＲＡＭ（８０Ｆ２）よりも格段に小さく（例えば４０Ｆ２）することができる。なお、Ｆは最小加工寸法（minimum feature size）である。また、データ書き込み時間をＳＴＴ－ＭＲＡＭ（１０ｎｓ）よりも格段に小さく（例えば１ｎｓ以下）することができ、データ書き換えのサイクル寿命をＳＴＴ－ＭＲＡＭ（１０１２回）よりも格段に多く（例えば１０１５回）することができる。
（変形例）
上述した各実施形態では、導電層２と導電層３との間に存在する境界領域４におけるキャリア移動度若しくは電気伝導率の勾配を利用してスピン流を発生させているが、境界領域４の厚さが限りなく０に近い場合（すなわち境界領域４が存在せず、キャリア移動度若しくは電気伝導率が不連続に変化する場合）であっても、該変化によってスピン流を発生させることができる。
図２２は、本変形例に係るスピントロニクスデバイス１Ａの構成を示す斜視図である。このデバイス１Ａは、導電層２（第１の導電層）と、導電層３（第２の導電層）とを備える。導電層２，３の構成材料、移動度（電気伝導率）及び厚さは、第１実施形態と同様である。但し、本変形例では境界領域の厚さが限りなく０に近いか若しくは存在しない。従って、導電層２，３は互いに接している。
図２３は、積層方向におけるデバイス１Ａの移動度の変化を示すグラフである。図２３において、範囲Ｄ２は導電層２に相当し、範囲Ｄ３は導電層３に相当する。第１実施形態と同様、導電層３を構成する材料の移動度μ３は、導電層２を構成する材料の移動度μ２よりも低い。そして、本変形例では導電層２，３が互いに接している（境界領域がない）ため、移動度は導電層２，３の界面を境に不連続に（階段状に）変化する。
図２４は、積層方向と交差する方向に電圧を印加した際にデバイス１Ａの内部を移動する電子の速さを示す模式図である。図中の矢印Ａ２，Ａ３は、それぞれ導電層２，３における電子の移動を示す。各矢印Ａ２，Ａ３の長さは電子の移動速度を表し、矢印が長いほど電子の移動速度が大きい。
移動度が高い導電層２を移動する電子の移動速度は、移動度が低い導電層３を移動する電子の移動速度よりも速くなる。従って、矢印Ａ２は、矢印Ａ３よりも長くなる。このような電子の移動速度の違いによって、導電層２，３の界面において電子の速度場が回転する（図２４の矢印Ａｒ）。この速度場の回転Ａｒにより、電子の流れの中に角運動量が存在することとなる。そして、この角運動量は一方向の電子スピン（アップスピンまたはダウンスピン）に変換される。これにより、アップスピン及びダウンスピンの平衡状態が乱され、アップスピン及びダウンスピンの相対的な分布に偏りを生じさせる。その結果、分布の偏りを解消する方向（すなわち界面から導電層２へ向かう方向）にスピン流が生じる。
本変形例のデバイス１Ａにおいても、第１実施形態と同様に、大きなスピン流を生成することができる。また、この作用は、キャリア移動度若しくは電気伝導率を不連続に変化させるだけで発現し、ＳＯＩを生じる貴金属等の特別な材料を必要としない。従って、スピントロニクスデバイスの材料選択の自由度を高めることができる。
また、上述した第２実施形態のデバイス１を、本変形例のデバイス１Ａに置き換えてもよい。その場合、特定の材料に依存することなくスピン流を生成することが可能なデバイス１Ａによってスピン流を生成し、このスピン流が強磁性層３３の磁化と相互作用し、強磁性層３３の磁化方向を制御できる。
本発明によるスピントロニクスデバイス、磁気メモリ及び電子機器は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では第１の導電層の構成材料としてＣｕ，Ａｌを例示し、第２の導電層の構成材料としてそれらの酸化物を例示したが、第１の導電層はＣｕ，Ａｌ以外の他の金属であってもよく、第２の導電層はそれらの酸化物であってもよい。或いは、第１の導電層の構成材料はＣｕ，Ａｌを含む金属群から選択される１以上の金属であり、第２の導電層はその酸化物を除く他の異種材料から構成されてもよい。或いは、第１の導電層は半導体からなり、第２の導電層は絶縁体からなってもよい。このように、導電性有機物や導電性酸化物、導電性窒化物など導電性を示すものはすべて第１及び第２の導電層の対象となり得る。
また、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではない。すなわち、本発明に関して多数存在する実施例の一部を記載したに過ぎず、本発明の目的や課題、あるいは効果を達成できる範囲内であれば、実施例に直接の記載がなくても、種々の変形・変更が可能であることは言うまでもない。特に、実施例に記載されている複数の構成部あるいは機能については、その組合せの変更（追加、削除）が可能である。
また、本発明の課題や目的については、「発明が解決しようとしている課題」に総括的に記載しているが、それに限定されるものではなく、実施例の中にも記載されている課題や目的についても、それぞれの発明について有効であることは言うまでも無い。また、実施例に記載されている効果については、課題あるいは目的の裏返しであるため、そこに課題あるいは目的が直接記載されていなくてもその存在を理解すべきである。
また、実施例には課題あるいは目的を達成するための発明が記載されているものの、その達成度については必ずしも１００％である必要はなく、それは発明の構成の組合せに応じて変わるものであり、例え１０％の達成度でも、目的を達成していないとしてその発明が否定されるべきではないことは言うまでもない。
（付言）
第１実施形態において述べた、電気伝導率の勾配を有する領域によりスピン流を生成し得る事実に関しては、次の実験結果もまた明確な根拠となる。図２５は、表面が酸化した銅薄膜におけるスピン流強度と酸化時間との関係を示すグラフである。図２５において、横軸は酸化時間（単位：秒）を表し、縦軸はスピン流強度に比例する量ΔＲ／Ｒを表す。すなわち、Ｒはスピン流の発生を無視できる条件で測定した電気抵抗を表し、ΔＲはスピン流の発生による電気抵抗の変化量を表す。従って、ΔＲ／Ｒは、スピン流の発生による電気抵抗の変化率を表す。図２５から明らかなように、酸化時間６０００秒付近においてスピン流強度（スピン流量）が極大となり、さらに酸化させると、酸化時間が長くなるほどスピン流強度は次第に減少する。仮に、酸化銅自体がスピン流を生成する能力を獲得しているのであれば、酸化が進行するほどスピン流強度が増加するはずである。一般に、物質の酸化過程では、まず「表面の酸素吸着」が起こり、表面全体に酸素が十分吸着した後、「物質内部への酸素原子の拡散進行」が生じる。
図２６の（ａ）部は、深さ方向における酸素原子の分布と、酸化時間との関係を示すグラフである。図２６の（ｂ）部は、深さ方向における銅薄膜の電気伝導度の分布と、酸化時間との関係を示すグラフである。これらの図において、横軸は深さ（単位：ｎｍ）を表し、（ａ）部の縦軸は酸素原子密度を表し、（ｂ）部の縦軸は電気伝導度の規格化値（各深さにおける銅薄膜の電気伝導度を、無酸化銅の電気伝導度により除算したもの）を表す。また、各図において、グラフＧ３１，Ｇ４１は酸化時間が６００秒である場合を示し、グラフＧ３２，Ｇ４２は酸化時間が６０００秒である場合を示し、グラフＧ３３，Ｇ４３は酸化時間が１２０００秒である場合を示す。
図２６から明らかなように、酸化時間が短いと、銅表面での酸化による電気伝導度の低下が小さく、最大電気伝導度σＨと、最小電気伝導度σＬとの差（σＨ－σＬ）が小さい。故に、電気伝導度σの傾斜勾配が小さい。酸化が進むにつれて電気伝導度σの傾斜勾配は大きくなるが、銅表面に酸素が十分に吸着した後においては、銅内部への酸素拡散が進行するので、傾斜勾配は減少に転じる。このように、酸化時間に起因する電気伝導度σの傾斜勾配の変化の傾向と、図２６に示された、酸化時間に起因するスピン流強度の変化の傾向とが相互に一致していることから、電気伝導率の勾配を有する領域において電流の渦がスピン流を生成していることが強く示唆される。
１…スピントロニクスデバイス、２，３…導電層、４…境界領域、２０…ホールバー、２１…第１層、２２…第２層、２３…ロックインアンプ、２５…電圧計、３０…磁気メモリ、３１，３３…強磁性層、３２…非磁性層、３５，３６，３７…電極、１０２…金属被膜、１０２ａ…表面、Ｈｄｃ…外部磁場、Ｊｃ…電流、Ｊｓ…スピン流、Ｑ…格子点、Ｓ１～Ｓ４…試料、Ｖ…渦度。

Claims (14)

  1. 第１の導電層と、
    キャリア移動度若しくは電気伝導率が前記第１の導電層よりも低い第２の導電層と、
    キャリア移動度若しくは電気伝導率の勾配を有する領域と、
    を備え、
    前記領域は、前記第１の導電層と前記第２の導電層との境界領域であり、
    前記領域の厚さは０ｎｍより大きく１００ｎｍ以下であり、
    前記勾配によって生じる電子の速度場の回転によりスピン流を生成する、スピントロニクスデバイス。
  2. 前記境界領域では、前記第１の導電層の構成材料と、前記第２の導電層の構成材料とが混在している、請求項１に記載のスピントロニクスデバイス。
  3. 前記境界領域では、前記第１の導電層との界面に近づくほど前記第１の導電層の構成材料の比率が大きくなり、前記第２の導電層との界面に近づくほど前記第２の導電層の構成材料の比率が大きくなる、請求項１または２に記載のスピントロニクスデバイス。
  4. 前記第１の導電層に隣接する強磁性層を備えない、請求項１～３のいずれか１項に記載のスピントロニクスデバイス。
  5. 前記第２の導電層は、前記第１の導電層を構成する材料の酸化物を含む、請求項１～４のいずれか１項に記載のスピントロニクスデバイス。
  6. 前記第１の導電層は銅を主に含み、前記第２の導電層は酸化銅を主に含む、請求項１～４のいずれか１項に記載のスピントロニクスデバイス。
  7. 前記第２の導電層は、前記第１の導電層を構成する材料の酸化物を除く他の材料からなる、請求項１～４のいずれか１項に記載のスピントロニクスデバイス。
  8. 前記第１の導電層の構成材料はＣｕ，Ａｌからなる金属群から選択される１以上の金属を主に含み、前記第２の導電層は前記１以上の金属の酸化物を除く他の材料からなる、請求項１～４のいずれか１項に記載のスピントロニクスデバイス。
  9. 前記第１の導電層の構成材料はＡｌを主に含み、前記第２の導電層はＡｌの酸化物を除く他の材料からなる、請求項１～４のいずれか１項に記載のスピントロニクスデバイス。
  10. 請求項１～９のいずれか１項に記載のスピントロニクスデバイスを備え、
    前記スピントロニクスデバイスからの前記スピン流を強磁性層に注入して前記強磁性層の磁気モーメントを反転させることによりビット書き込みを行う、磁気メモリ。
  11. 請求項１０に記載の磁気メモリを搭載する、電子機器。
  12. 前記電子の速度場の回転による角運動量によって前記スピン流を生成する、請求項１～９のいずれか一項に記載のスピントロニクスデバイス。
  13. 第１の強磁性層と、
    前記第１の強磁性層上に設けられた非磁性層と、
    前記非磁性層上に設けられた第２の強磁性層と、
    前記第２の強磁性層上に設けられた第１の導電層と、
    キャリア移動度若しくは電気伝導率が前記第１の導電層よりも低く、前記第１の導電層上に設けられた第２の導電層と、
    を備え、
    前記第１の導電層と前記第２の導電層との境界領域は、積層方向にキャリア移動度若しくは電気伝導率の勾配を有し、
    前記境界領域の厚さは０ｎｍより大きく１００ｎｍ以下であり、
    前記勾配によって生じる電子の速度場の回転によりスピン流を生成し、前記スピン流を用いて前記第２の強磁性層の磁化の向きを制御することにより情報を記憶する、磁気メモリ。
  14. 請求項１３に記載の磁気メモリを１以上搭載する、電子機器。
JP2020541276A 2018-09-05 2019-09-04 スピントロニクスデバイス、磁気メモリ及び電子機器 Active JP7352293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023070993A JP2023089288A (ja) 2018-09-05 2023-04-24 スピントロニクスデバイス、磁気メモリ及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018165900 2018-09-05
JP2018165900 2018-09-05
PCT/JP2019/034831 WO2020050329A1 (ja) 2018-09-05 2019-09-04 スピントロニクスデバイス、磁気メモリ及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023070993A Division JP2023089288A (ja) 2018-09-05 2023-04-24 スピントロニクスデバイス、磁気メモリ及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2020050329A1 JPWO2020050329A1 (ja) 2021-08-30
JP7352293B2 true JP7352293B2 (ja) 2023-09-28

Family

ID=69722381

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020541276A Active JP7352293B2 (ja) 2018-09-05 2019-09-04 スピントロニクスデバイス、磁気メモリ及び電子機器
JP2023070993A Pending JP2023089288A (ja) 2018-09-05 2023-04-24 スピントロニクスデバイス、磁気メモリ及び電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023070993A Pending JP2023089288A (ja) 2018-09-05 2023-04-24 スピントロニクスデバイス、磁気メモリ及び電子機器

Country Status (4)

Country Link
US (1) US11875832B2 (ja)
JP (2) JP7352293B2 (ja)
CN (1) CN112640088A (ja)
WO (1) WO2020050329A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11489108B2 (en) * 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
CN113948632A (zh) * 2021-10-18 2022-01-18 深圳技术大学 一种自旋电子异质结及其制备方法
WO2023106001A1 (ja) * 2021-12-10 2023-06-15 慶應義塾 スピントロニクスデバイス、磁気メモリ、電子機器、及びスピントロニクスデバイスの作製方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086448A (ja) 2012-10-19 2014-05-12 Tohoku Univ スピントロニクスデバイス
WO2017018391A1 (ja) 2015-07-24 2017-02-02 国立大学法人東京大学 メモリ素子
JP2017059594A (ja) 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2017112365A (ja) 2015-12-10 2017-06-22 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
WO2018155078A1 (ja) 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2018155077A1 (ja) 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485777B2 (ja) * 2016-05-31 2019-03-20 大口マテリアル株式会社 多列型半導体装置用配線部材及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086448A (ja) 2012-10-19 2014-05-12 Tohoku Univ スピントロニクスデバイス
WO2017018391A1 (ja) 2015-07-24 2017-02-02 国立大学法人東京大学 メモリ素子
JP2017059594A (ja) 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2017112365A (ja) 2015-12-10 2017-06-22 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
JP2017216286A (ja) 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
WO2018155078A1 (ja) 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
WO2018155077A1 (ja) 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ

Also Published As

Publication number Publication date
JP2023089288A (ja) 2023-06-27
WO2020050329A1 (ja) 2020-03-12
US11875832B2 (en) 2024-01-16
JPWO2020050329A1 (ja) 2021-08-30
US20210327485A1 (en) 2021-10-21
CN112640088A (zh) 2021-04-09
TW202025449A (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
JP7352293B2 (ja) スピントロニクスデバイス、磁気メモリ及び電子機器
Zheng et al. Field-free spin-orbit torque-induced switching of perpendicular magnetization in a ferrimagnetic layer with a vertical composition gradient
Yang et al. Ionic liquid gating control of RKKY interaction in FeCoB/Ru/FeCoB and (Pt/Co) 2/Ru/(Co/Pt) 2 multilayers
Železný et al. Spin transport and spin torque in antiferromagnetic devices
Brataas et al. Current-induced torques in magnetic materials
US20200259075A1 (en) Magnetic tunnel junction device and magnetic memory device
Kang et al. Skyrmion-electronics: An overview and outlook
Kanazawa et al. Noncentrosymmetric magnets hosting magnetic skyrmions
Yu et al. Room-temperature creation and spin–orbit torque manipulation of skyrmions in thin films with engineered asymmetry
Qiu et al. Angular and temperature dependence of current induced spin-orbit effective fields in Ta/CoFeB/MgO nanowires
Iwasaki et al. Colossal spin transfer torque effect on skyrmion along the edge
Gambardella et al. Current-induced spin–orbit torques
Suzuki et al. Current-induced effective field in perpendicularly magnetized Ta/CoFeB/MgO wire
Koshibae et al. Theory of skyrmions in bilayer systems
Ou et al. Exceptionally high, strongly temperature dependent, spin Hall conductivity of SrRuO3
Zhu et al. Picosecond electric field pulse induced coherent magnetic switching in MgO/FePt/Pt (001)-based tunnel junctions: a multiscale study
Kunihashi et al. Proposal of spin complementary field effect transistor
Kwak et al. Current-induced magnetic switching with spin-orbit torque in an interlayer-coupled junction with a Ta spacer layer
Fillion et al. Gate-controlled skyrmion and domain wall chirality
Li et al. Field-free deterministic magnetization switching with ultralow current density in epitaxial Au/Fe4N bilayer films
Xue et al. Large voltage control of magnetic anisotropy in CoFeB/MgO/OX structures at room temperature
Krivoruchko Spin waves damping in nanometre-scale magnetic materials
Fert et al. From early theories of Dzyaloshinskii–Moriya interactions in metallic systems to today’s novel roads
Zheng et al. Anomalous Thermal-Assisted Spin–Orbit Torque-Induced Magnetization Switching for Energy-Efficient Logic-in-Memory
Alla et al. Field-free switching of VG-SOT-pMTJ device through the interplay of SOT, exchange bias, and VCMA effects

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230908

R150 Certificate of patent or registration of utility model

Ref document number: 7352293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150