TW202002207A

TW202002207A - 半導體元件及其製造方法

Info

Publication number: TW202002207A
Application number: TW107120179A
Authority: TW
Inventors: 江家緯; 方立志; 范文正
Original assignee: 力成科技股份有限公司
Priority date: 2018-06-12
Filing date: 2018-06-12
Publication date: 2020-01-01
Also published as: TWI702700B

Abstract

一種半導體元件，其包括微機電感測晶粒、蓋板、多個柱形凸塊以及封裝層。微機電感測晶粒具有位於同側的微機電傳感器及多個導電接墊。蓋板具有凹陷以及多個貫孔。蓋板接合於微機電感測晶粒。微機電傳感器容納於凹陷內。貫孔對應於導電接墊。柱形凸塊位於開口內且連接於導電接墊。封裝層填充於開口內並側向包封柱形凸塊，且暴露出部分的柱形凸塊。一種半導體元件的製造方法亦被提出。

Description

半導體元件及其製造方法

本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種具有微機電傳感器的半導體元件及其製造方法。

近年來由於智慧型手機、平板電腦、互動遊戲機等電子商品開始採用微機電慣性感測元件(如加速度計與陀螺儀)，微機電慣性感測元件的市場需求呈現快速地成長。在加速度計的製程技術與相關產品已相對成熟的情況下，量產時的良率已成為微機電慣性感測元件市場中，下一個重要的競爭因素。

在微機電裝置的製作上，目前遭遇的問題之一是現有的微機電系統構件並不像晶圓級構件一樣有具有一致製程及/或量產規格。因此，如何進一步提升微機電裝置的生產能力（throughput）及良率（yield），實已成目前亟欲解決的課題。

本發明提供一種半導體元件及其製造方法，其具有較佳的生產能力及良率。

本發明提供一種半導體元件，其包括微機電感測晶粒、蓋板、多個柱形凸塊以及封裝層。微機電感測晶粒具有位於同側的微機電傳感器及多個導電接墊。蓋板具有凹陷以及多個貫孔。蓋板接合於微機電感測晶粒。微機電傳感器容納於凹陷內。貫孔對應於導電接墊。柱形凸塊位於開口內且連接於導電接墊。封裝層填充於開口內並側向包封柱形凸塊，且暴露出部分的柱形凸塊。

本發明提供一種半導體元件的製造方法。本方法包括至少以下步驟。提供基板。基板具有多個凹陷。提供微機電元件晶圓。微機電元件晶圓具有多個微機電傳感器以及對應於這些微機電傳感器的多個導電接墊。接合基板與微機電元件晶圓，且使微機電傳感器容納於對應的凹陷內。於基板上形成的暴露出這些導電接墊的多個貫孔。形成多條焊線於這些開口內。形成封裝材料層於基材上，以包封引線。移除部分的封裝材料層及部分的引線，以分別形成封裝層及多個柱形凸塊。

基於上述，半導體元件的製造方法是藉由類似於晶圓至晶圓接合或晶圓至玻璃接合的方式將微機電元件晶圓與基板相結合。並且，是藉由打線機以打線接合的方式所形成的柱形凸塊與微機電元件晶圓上的導電接墊連接。另外，在半導體元件中，封裝層側向包封柱形凸塊的側壁。因此，可以提升半導體元件及其製造方法的生產能力及良率，也可以降低生產成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G繪示依照本發明第一實施例的一種半導體元件的製造方法的部分剖面示意圖。在本實施例中，半導體元件100的製造方法包括以下步驟。請參照圖1A，提供基板110，其中基板110的接合面110a上例如可以藉由雷射雕刻、蝕刻或研磨的方式，以形成自接合面110a向基板110內部延伸的多個凹陷111。在一些實施例中，基板110可以為素玻璃基板（bare glass）、素晶圓（bare wafer）或其他適宜的基板，因此，縱使在形成凹陷111的過程中在基板110上造成裂紋、破損或其他影響良率的狀況，也不會大幅地提升製造成本。

請參照圖1A，提供一微機電元件晶圓（MEMS device wafer）120。舉例而言，微機電元件晶圓120例如包括矽底材122，以及位於矽底材122上且以陣列方式排列的多個元件區121。微機電元件晶圓120的晶圓表面120a位於元件區121，且微機電元件晶圓120的晶圓背面120b相對於晶圓表面120a。各個元件區121上具有對應的微機電傳感器123（MEMS Transducer）。微機電傳感器123可以與元件區121電性耦合（electrically coupled），以適於使元件區121可以直接或間接地接收到微機電傳感器123感測到的電子訊號。舉例而言，微機電傳感器123可以包括加速度計（accelerometer）、陀螺儀（gyroscope）、壓力感測器（pressure sensor）、熱電堆（thermopile）或其他類似的電子感測器（sensor），及/或微光閘、微投影器、微顯示器或其他類似的電控光學致動器（actuator）。

在本實施例中，微機電傳感器123位於元件區121的所對應的晶圓表面120a上，但本發明不限於此。在其他實施例中，微機電傳感器123也可以嵌入於元件區121內。

另外，各個元件區121上具有對應的多個導電接墊124。導電接墊124可以與元件區121電性連接，以使其他的電子元件550可以藉由對應的導電接墊124以與元件區121傳遞電訊號。

請同時參照圖1A與圖1B，以將基板110的接合面110a與微機電元件晶圓120的晶圓表面120a互相面對面的方式，接合基板110與微機電元件晶圓120，且使微機電傳感器123容納於對應的凹陷111內。舉例而言，可以依據基板110的種類，或是基板110的接合面110a及/或微機電元件晶圓120的晶圓表面120a上的膜層，而藉由陽極接合（anodic bonding）、熔融接合（fusion bonding）、金屬熱壓接合（metal thermal compression bonding）、共晶接合（eutectic bonding）、聚合物黏著接合（polymer adhesive bonding）或其他適宜的接合方式，以使基板110與微機電元件晶圓120相結合。也就是說，可以藉由類似於晶圓至晶圓接合（wafer to wafer bonding）或晶圓至玻璃接合（wafer to glass bonding）的方式將微機電元件晶圓120與基板110相結合，而可以降低製程上的變異，以提升生產的生產能力及良率。

微機電傳感器123與基板110並不相互接觸且彼此之間具有適宜的間距，以降低基板110在微機電傳感器123運作時可能造成的影響。以本實施例為例，由於微機電傳感器123位於元件區121的所對應的晶圓表面120a上，因此可以使凹陷111的深度111a大於微機電傳感器123的高度123a，以降低微機電傳感器123與基板110彼此觸碰的可能。如此一來，對應於不同類型的微機電傳感器123，可以在凹陷111的深度111a上機動性地作出對應的調整，而可以提升生產的生產能力及良率。

接著，請參照圖1C，例如可以藉由鑽孔製程或蝕刻製程，以在基板110’上形成多個貫孔112，且各個貫孔112暴露出晶圓表面120a上對應的導電接墊124的至少一部分。

在本實施例中，更可以藉由研磨製程或拋光製程，以薄化基板110’的厚度。一般而言，可以先將基板110（繪示於圖1B）薄化後，再於薄化後的基板110’上形成多個貫孔112，以提升製程上的良率，但本發明不限於此。在其他可行的實施例中，也可以先於基板110上形成多個貫孔112，再將基板110薄化為基板110’。或是，若使用已薄化的基板110’（如：薄玻璃），則可以在已薄化的基板110’上形成凹陷111，並將基板110’與微機電元件晶圓120接合之後，再於基板110’上形成多個貫孔112。

在本實施例中，基板110’的不暴露出微機電元件晶圓120上的元件區121及矽底材122。以藉由蝕刻製程所形成的貫孔112為例，貫孔112是以導電接墊124作為蝕刻停止層（etching stop layer；ESL）。以藉由鑽孔製程所形成的貫孔112為例，可以藉由偵測導電接墊124對應的訊號（如：導電接墊124材質的原子訊號或硬度梯度），以判斷鑽孔的深度。在一些實施例中，導電接墊124可以是於元件區121的半導體製造過程中，藉由金屬化製程（metallization process）所形成的內連線（interconnection）的一部份。也就是說，導電接墊124暴露外的表面可以為晶圓表面120a的一部份。

接著，請參照圖1D，於基板110’的貫孔112內形成焊線130。焊線130例如可以藉由打線接合（wire bonding）方式與導電接墊124連接，但本發明不限於此。

在本實施例中，相鄰的微機電傳感器123之間的其中兩個導電接墊124可以藉由一條焊線130而彼此連接，以提升形成焊線130的步驟的生產能力，但本發明不限於此。

接著，參照圖1E，在形成多個焊線130之後，於基板110’相對於接合面110a的表面110b上形成封裝材料層140。封裝材料層140覆蓋於基材的表面110b上且填入基材的貫孔112內，以包封這些焊線130。在一些實施例中，封裝材料層140例如是藉由模塑製程（molding process）或其他適宜的方法將熔融的模塑化合物（molding compound）形成於基材上。然後，使熔融的模塑化合物冷卻並且固化。

參照圖1F，在形成封裝材料層140（繪示於圖1E）之後，可以藉由裁切、研磨、蝕刻或其他適宜的方式，以將封裝材料層140的一部分及焊線130（繪示於圖1E）的一部分移除，而分別形成封裝層141及多個彼此分離的柱形凸塊（stud bump）131。如此一來，可以使柱形凸塊131的頂面131a大致上與封裝層141的封裝表面141a共平面（coplaner）。也就是說，於各個貫孔112內，柱形凸塊131的體積小於貫孔112的容積，封裝層141的體積小於貫孔112的容積，且柱形凸塊131的體積與封裝層141的體積的總合基本上相同於貫孔112的容積。

在本實施例中，由於柱形凸塊131可以為藉由打線機以打線接合（wire bonding）的方式所形成。因此，相較於柱形凸塊131於頂面131a上的徑寬，柱形凸塊131與導電接墊124連接的連接端點131b的具有較大的寬度。並且，由於柱形凸塊131以及封裝層141位於貫孔112內，封裝層141側向包封柱形凸塊131的側壁131c且暴露出柱形凸塊131的頂面131a，以使柱形凸塊131的側壁131c不與基板110’直接接觸。因此，位於貫孔112內的封裝層141可以在基板110’與柱形凸塊131之間提供良好的緩衝，以降低在後續的製程中，因基板110’與微機電元件晶圓120的熱膨脹係數（coefficient of thermal expansion；CTE）不匹配，而造成柱形凸塊131與微機電元件晶圓120上的導電接墊124分離的可能。也因此，在基板110’材質上可以具有較多的選擇，而可以降低製造成本。

經過上述製程後即可大致上完成本實施例的半導體元件100的製作。上述的半導體元件100包括微機電元件晶圓120、基板110’、多個柱形凸塊131以及封裝層141。微機電元件晶圓120包括矽底材122、多個元件區121、多個微機電傳感器123以及多個導電接墊124。元件區121位於矽底材122上且以陣列方式排列。微機電傳感器123對應於元件區121配置且與元件區121電性耦合。導電接墊124對應於元件區121配置且與元件區121電性連接。基板110’具有多個凹陷111以及多個貫孔112。微機電元件晶圓120上的微機電傳感器123位於基板110’的凹陷111內。基板110’的貫孔112對應於導電接墊124設置。

在本實施例中，由於柱形凸塊131可以為藉由打線機以打線接合的方式所形成，且構成柱形凸塊131的銲線（繪示於圖1E）可以是在形成封裝層141之前已與導電接墊124電性連接。在一般的穿塑孔技術（through mold via；TMV）、矽穿孔技術（through silicon via；TSV）或玻璃穿孔技術（through glass via；TGV）中，通常在模塑化合物、矽基板或玻璃基板上形成通孔（through via），而後再以電鍍、沉積或其他將導電物質填充的類似方式形成導電通孔（conductive via）。但是，上述的製程所使用的機台較為昂貴且在製程上需消耗較多的電能。除此之外，上述的穿塑孔技術常會因通孔內所留下的膠渣（smear），而使導電通孔的導電性降低。因此，在一般的穿塑孔技術中常需要使用額外的去膠渣製程（desmear process）。由於本實施例構成柱形凸塊131的焊線130（繪示於圖1D或圖1E）可以是在形成封裝層141之前已與導電接墊124電性連接，因此可以具有較佳的導電性，且可以省略模塑化合物的移除製程以及後續的導電物質填充製程，而可以提升生產率。除此之外，相較於預先成型（preformed）的導電柱，藉由打線機以打線接合所形成的柱形凸塊131可以具有較低的生產成本，且可以具有較佳的細間距（fine pitch），因此在配置上可以具有較大的彈性。

圖2繪示依照本發明第二實施例的一種半導體元件的部分製造方法的部分剖面示意圖。在本實施例中，半導體元件200的製造方法與前述實施例的半導體元件100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。具體而言，圖2A至圖2B所繪示的步驟可以是接續圖1F的步驟的半導體元件的製造方法的剖面示意圖。

請參照圖2A，在本實施例中，可以對如圖1F所示的半導體元件100進行單體化製程（singulation process），以單一化微機電傳感器123而構成多個如圖2B所示的半導體元件100。單體化製程例如包括以旋轉刀片或雷射光束進行切割，但本發明不限於此。

值得注意的是，在進行單體化製程之後，相似的元件符號將用於單體化後的元件。舉例而言，單體化後的微機電元件晶圓120可以為多個微機電感測晶粒220，而單體化後微機電元件晶圓120的矽底材122、多個元件區121、多個微機電傳感器123以及多個導電接墊124可以對應地為微機電感測晶粒220的矽底材122、元件區121、微機電傳感器123以及多個導電接墊124，微機電元件晶圓120的晶圓表面120a在單體化後構成微機電感測晶粒220的感測面220a，單體化後的基板110可以為蓋板210，而單體化後基板110的凹陷111及多個貫孔112可以對應地為蓋板210的凹陷111及多個貫孔112，單體化後的柱形凸塊131被稱為柱形凸塊131，單體化後的封裝層141被稱為封裝層141，諸如此類。其他單體化後的元件將依循上述相同的元件符號規則，於此不加以贅述。

經過上述製程後即可大致上完成本實施例的半導體元件200的製作。上述的半導體元件200包括微機電感測晶粒220、蓋板210、多個柱形凸塊131以及封裝層141。微機電感測晶粒220包括矽底材122、元件區121、微機電傳感器123以及多個導電接墊124。元件區121、微機電傳感器123及導電接墊124位於矽底材122的同一側。微機電傳感器123與元件區121電性耦合。導電接墊124與元件區121電性連接，且導電接墊124凸出於感測面220a。蓋板210具有凹陷111以及多個貫孔112。微機電感測晶粒220上的微機電傳感器123位於蓋板210的凹陷111內，且微機電傳感器123的高度123a小於凹陷111的深度111a。蓋板210的貫孔112對應於導電接墊124設置。柱形凸塊131以及封裝層141位於貫孔112內，封裝層141側向包封柱形凸塊131的側壁131c且暴露出柱形凸塊131的頂面131a。

圖3繪示依照本發明第三實施例的一種半導體元件的部分製造方法的部分剖面示意圖。具體而言，圖3所繪示的步驟可以是接續圖1C的步驟的一種半導體元件的製造方法的剖面示意圖。

請參考圖1D與圖3，本實施例的製作流程與上述實施例的製作流程的差異在於：各個貫孔112內的各條焊線330彼此分離，且各條焊線330與對應的一個導電接墊124電性連接。在此之後的製作流程大致與圖1E至圖1F相同或相似，以形成類似於圖1F所示的半導體元件，故不贅述。

圖4繪示依照本發明第四實施例的一種半導體元件100的部分製造方法的部分剖面示意圖。請參考圖1A與圖4，本實施例的製作流程與上述實施例的製作流程的差異在於：基板110與微機電元件晶圓120可以藉由黏著層450而彼此接合，且黏著層450具有多個對應於基板110的凹陷111的開口451。

在此之後的製作流程大致與圖1B至圖1F相同或相似，以形成類似於圖1F所示的半導體元件，故不贅述。

圖5A至圖5B繪示依照本發明第五實施例的一種半導體元件的部分製造方法的部分剖面示意圖。在本實施例中，半導體元件500的製造方法與前述實施例的半導體元件100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。具體而言，圖5A至圖5B所繪示的步驟可以是接續圖2B的步驟的半導體元件的製造方法的剖面示意圖。

請參照圖5A，在本實施例中，半導體元件500的製造方法更包括提供一電子元件550。電子元件550包括線路基板551、晶片552、多個連接端子553以及多個導電端子554。晶片552以覆晶接合的方式電性連接於線路基板551。連接端子553電性連接於線路基板551，且連接端子553與晶片552位於線路基板551的相同側。導電端子554電性連接於線路基板551，且導電端子554與晶片552位於線路基板551的相對側。晶片552可以是晶粒（die）、封裝後晶片（packaged chip）、堆疊式的晶片封裝件（stacked chip package）或是特殊應用積體電路（Application-Specific Integrated Circuit；ASIC），但本發明不限於此。

請繼續參照圖5A，將電子元件550與柱形凸塊131電性連接，以形成如圖5B所示的半導體元件500。舉例而言，可以藉由回焊製程（reflow process）以使電子元件550的連接端子553與柱形凸塊131的頂面131a相接合。

經過上述製程後即可大致上完成本實施例的半導體元件100的製作。本實施例的半導體元件100與上述實施例的半導體元件100類似，差異在於：半導體元件100更包括電子元件550。電子元件550包括線路基板551、晶片552多個連接端子553以及多個導電端子554。蓋板210位於線路基板551與感測晶粒之間。晶片552以覆晶接合的方式電性連接於線路基板551，且晶片552配置於線路基板551與蓋板210之間。連接端子553位於線路基板551與柱形凸塊131之間，且連接端子553電性連接於線路基板551110與柱形凸塊131。導電端子554與晶片552位於線路基板551的相對側，且導電端子554電性連接於線路基板551。

綜上所述，本發明的半導體元件的製造方法，是藉由類似於晶圓至晶圓接合或晶圓至玻璃接合的方式將微機電元件晶圓與基板相結合。並且，是藉由打線機以打線接合的方式所形成的柱形凸塊與微機電元件晶圓上的導電接墊連接。另外，在半導體元件中，封裝層側向包封柱形凸塊的側壁。因此，可以提升半導體元件及其製造方法的生產能力及良率，也可以降低生產成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、500‧‧‧半導體元件110、110'‧‧‧基板110a‧‧‧接合面111‧‧‧凹陷111a‧‧‧凹陷的深度110b‧‧‧表面112‧‧‧貫孔210‧‧‧蓋板120‧‧‧微機電元件晶圓121‧‧‧元件區122‧‧‧矽底材120a‧‧‧晶圓表面120b‧‧‧晶圓背面123‧‧‧微機電傳感器123a‧‧‧感測器的高度124‧‧‧導電接墊220‧‧‧微機電感測晶粒220a‧‧‧感測面130、330‧‧‧焊線131‧‧‧柱形凸塊131a‧‧‧頂面131b‧‧‧連接端點131c‧‧‧側壁140‧‧‧封裝材料層141‧‧‧封裝層141a‧‧‧封裝表面450‧‧‧黏著層451‧‧‧開口550‧‧‧電子元件551‧‧‧線路基板552‧‧‧晶片553‧‧‧連接端子554‧‧‧導電端子

圖1A至圖1F繪示依照本發明第一實施例的一種半導體元件的製造方法的部分剖面示意圖。圖2A至圖2B繪示依照本發明第二實施例的一種半導體元件的部分製造方法的部分剖面示意圖。圖3繪示依照本發明第三實施例的一種半導體元件的部分製造方法的部分剖面示意圖。圖4繪示依照本發明第四實施例的一種半導體元件的部分製造方法的部分剖面示意圖。圖5A至圖5B繪示依照本發明第五實施例的一種半導體元件的部分製造方法的部分剖面示意圖。

200‧‧‧半導體元件

111‧‧‧凹陷

111a‧‧‧深度

112‧‧‧貫孔

210‧‧‧蓋板

121‧‧‧元件區

122‧‧‧矽底材

123‧‧‧微機電傳感器

123a‧‧‧高度

124‧‧‧導電接墊

220‧‧‧微機電感測晶粒

220a‧‧‧感測面

131‧‧‧柱形凸塊

131a‧‧‧頂面

131c‧‧‧側壁

141‧‧‧封裝層

Claims

一種半導體元件，包括：一微機電感測晶粒，具有位於同側的一微機電傳感器及多個導電接墊；一蓋板，具有一凹陷以及多個貫孔，其中該蓋板接合於該微機電感測晶粒，該微機電傳感器容納於該凹陷內，且該些貫孔對應於該些導電接墊；多個柱形凸塊，位於該些開口內且連接於該些導電接墊；以及一封裝層，填充於該些開口內並側向包封該些柱形凸塊，且暴露出部分的該些柱形凸塊。
如申請專利範圍第1項所述的半導體元件，其中該微機電傳感器的高度小於該凹陷的深度。
如申請專利範圍第1項所述的半導體元件，更包括：一黏著層，位於該感測晶粒與該蓋板之間。
如申請專利範圍第1項所述的半導體元件，其中該些柱形凸塊遠離於該微機電感測晶粒的一端不與該蓋板直接接觸。
如申請專利範圍第1項所述的半導體元件，更包括一電子元件，且該電子元件包括：一線路基板，其中該蓋板位於該線路基板與該感測晶粒之間；一晶片，以覆晶接合的方式電性連接於該線路基板，且該晶片配置於該線路基板與該蓋板之間；多個連接端子，位於該線路基板與該些柱形凸塊之間且電性連接於該線路基板與該些柱形凸塊；以及多個導電端子，與該晶片位於該線路基板的相對側且電性連接於該線路基板。
一種半導體元件的製造方法，包括：提供一基板，具有多個凹陷；提供一微機電元件晶圓，該微機電元件晶圓具有多個微機電傳感器以及對應於該些微機電傳感器的多個導電接墊；接合該基板與該微機電元件晶圓，且使該些微機電傳感器容納於對應的該些凹陷內；於該基板上形成的暴露出該些導電接墊的多個貫孔；形成多條焊線於該些開口內；形成一封裝材料層於該基材上，以包封該些焊線；以及移除部分的該封裝材料層及部分的該些焊線，以分別形成一封裝層及多個柱形凸塊。
如申請專利範圍第6項所述的半導體元件的製造方法，更包括：進行單體化製程以單一化該些微機電傳感器。
如申請專利範圍第6項所述的半導體元件的製造方法，其中接合該基板與該元件晶圓的步驟包括：形成一黏著層於該基板上或該微機電元件晶圓上，以接合該基板與該微機電元件晶圓。
如申請專利範圍第6項所述的半導體元件的製造方法，其中相鄰的該些微機電傳感器之間的部分該些導電接墊藉由該些焊線而彼此電性連接，且在移除部分的該些焊線之後，相鄰的該些感測器之間的部分該些導電接墊彼此電性分離。
如申請專利範圍第6項所述的半導體元件的製造方法，更包括：提供一電子元件，包括：一線路基板；一晶片，以覆晶接合的方式電性連接於該線路基板；多個連接端子，電性連接於該線路基板且與該晶片位於該線路基板的相同側；以及多個導電端子，電性連接於該線路基板且與該晶片位於該線路基板的相對側；以及接合該電子元件的該些連接端子與該些柱形凸塊，以使該晶片配置於該線路基板與該蓋板之間。