TW201946069A - 每個記憶體實例活動客製化之動態功率分析 - Google Patents
每個記憶體實例活動客製化之動態功率分析 Download PDFInfo
- Publication number
- TW201946069A TW201946069A TW108105231A TW108105231A TW201946069A TW 201946069 A TW201946069 A TW 201946069A TW 108105231 A TW108105231 A TW 108105231A TW 108105231 A TW108105231 A TW 108105231A TW 201946069 A TW201946069 A TW 201946069A
- Authority
- TW
- Taiwan
- Prior art keywords
- activity
- register
- bist
- memory
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本發明關於包含一內置自測(BIST)電路的裝置,BIST電路組態以在一記憶體上以一迴路模式運行一BIST型樣,其針對對應一可程式化的操作數量的活動因子而客製化,BIST電路進一步組態為在以迴路模式在記憶體上運行BIST型樣的同時量測在一電源上的動態功率。
Description
本發明關於量測晶片上的動態功率,且特別是關於使用內置自測(built-in-self-test)來量測晶片上的動態功率的電路和方法,其允許每個記憶體實例活動客製化。
內置自測(BIST)是用於測試記憶體(包含發現/診斷以及修復在那些記憶體內的缺陷)的重要工具。隨著更多記憶體整合到晶片中,需要進行徹底的BIST測試和修復,以確保合理的產品品質/可靠性水平。為了提高BIST品質,通常會進行更多的測試型樣,作為製造測試的一部分。然而,當包含所有測試型樣時,總測試時間可能需要數百萬次。這非常耗時。
此外,由於每種設計上的不同邏輯佈局和金屬佈線,BIST中的邏輯功率量測容易出錯。此外,用於大量生產的典型功率量測並不考慮晶片上的動態功率,即使動態功率可能佔據現代晶片中總功率的絕大部分。
在本發明的一樣態中,一種包含一內置自測(BIST)電路的裝置,該BIST電路組態以在一記憶體上以一迴路模式運行一BIST型樣,其針 對對應於一可程式化的操作數量的多個活動因子而客製化,該BIST電路進一步組態為在以該迴路模式在該記憶體上運行該BIST型樣的同時量測在一電源上的動態功率。
在本發明的另一樣態中,一種電路,包含一內置自測(BIST)控制器,其組態以將複數個活動因子路由到一BIST電路,該BIST電路包含至少一活動暫存器,其組態以儲存一可程式化值,以及該BIST電路組態以在一記憶體上以一迴路模式運行一BIST型樣,且在以該迴路模式在該記憶體上運行該BIST型樣的同時量測在一電源上的動態功率。
在本發明的另一樣態中,一種方法,包含:輸入複數個活動因子至一內置自測(BIST)電路,以定義一BIST型樣;在一記憶體上以一迴路模式運行該BIST型樣;當在該記憶體上以該迴路模式運行該BIST型樣時,量測在一電源上的電流;以及基於當在該記憶體上以該迴路模式運行該BIST型樣時所量測之在該電源上的電流,計算在該電源上的動態功率。
100‧‧‧記憶體晶片
110‧‧‧BIST控制器
120‧‧‧BIST控制器介面
130‧‧‧BIST引擎
140‧‧‧BIST I/O
150‧‧‧讀取活動暫存器
160‧‧‧寫入活動暫存器
170‧‧‧搜尋活動暫存器
180‧‧‧暫存器
190‧‧‧記憶體
200‧‧‧記憶體晶片
210‧‧‧BIST控制器
220‧‧‧BC介面
230‧‧‧BIST引擎
240‧‧‧BIST I/O
250‧‧‧讀取活動暫存器
255‧‧‧讀取活動暫存器輸入
260‧‧‧寫入活動暫存器
265‧‧‧寫入活動暫存器輸入
270‧‧‧搜尋活動暫存器
275‧‧‧搜尋活動暫存器輸入
280‧‧‧暫存器
285‧‧‧暫存器輸入
290‧‧‧記憶體
下文的詳細說明將經由本發明例示性具體實施例的非限制性範例並參考所述複數個圖式來描述本發明。
圖1顯示了根據本發明的態樣的使用BIST的記憶體晶片電路。
圖2顯示根據本發明的態樣的使用BIST的另一記憶體晶片。
本發明關於量測晶片上的動態功率,且特別是關於使用內置自測(BIST)來量測晶片上的動態功率的電路和方法,其允許每個記憶體實例活動客製化。在更特定的具體實施例中,本發明包含使用BIST來量測晶片上的動態功率的方法,其允許在每個記憶體實例的基礎上客製化用於讀 取、寫入、搜尋等的記憶體活動因子。有利地,本發明使客戶設計能力與動力工具預測相關性成為可能。
在傳統的功率量測工具中,由於每種設計上的不同邏輯佈局和金屬佈線,邏輯功率量測容易出錯。此外,即使動態功率可能佔據總功率的大部分,通常也不會量測晶片上的動態功率;而是,只有量測洩漏功率。此外,由於在每一記憶體實例上的不同記憶體活動,難以在製造期間將客戶功率與功率量測相關聯。此外,傳統的功率測量工具不是針對晶片內容客製化,且不反映任何特定應用。此外,由於應用和測試條件的差異,功率量測很難與客戶協調。
在本文描述的實施中,可直接在記憶體或晶片記憶體上量測動態功率。還可基於客戶的定制應用來針對活動因子客製化量測。這些活動因子可包含例如搜尋活動、讀取活動和寫入活動等。此外,在具體實施例中,可在製造期間的晶圓最終測試、在模組最終測試使用模型與硬體相關性、或使用客戶的電路板來輕鬆地複制動態功率量測。在示例中,記憶體晶片可利用BIST電路和至少一個基於客戶的活動因子的活動暫存器來建立模型,以決定動態功率量測。在另一具體實施例中,現在有可能使用功率預測工具將記憶體晶片與定制設計的記憶體的特定活動因子相關聯。因此,動態功率量測可以是功率最佳化的並反饋給客戶以與客戶功率需求相關聯。此外,現在有可能將電源供應完整性和雜訊相關聯。這可通過一種方法來實現,該方法包含向BIST電路輸入複數個活動因子以定義BIST型樣、在記憶體上以迴路模式運行BIST型樣、以及在記憶體上以迴路模式運行BIST型樣時量測電源上的動態功率。
在具體實施例中,量測動態功率的電路和方法可應用於模型、硬體相關性和客戶部分。此外,藉由使用每個記憶體實例暫存器,可將客戶特定的激活應用於特定記憶體實例上。舉例來說,當從晶片外部編程時,晶片上的不同記憶體實例可具有不同的活動因子。量測動態功率的 方法和電路也可在任何設計上複製,以為任何特定的晶片提供相關功率。此外,BIST可用以量測動態功率,因此無論晶片上的位置或配置如何,動態功率量測都可以提供相同的功率(因為功率是在硬宏(hard macro)上量測的)。實際上,可修改此處描述的BIST而不會大幅地增加電路複雜性。此外,此處描述的電路和方法可在需要動態功率量測時運行。
圖1顯示了根據本發明的態樣的使用BIST的記憶體晶片電路。在圖1中,記憶體晶片100包含BIST控制器110。在具體實施例中,BIST控制器110可指示運行型樣(例如棋盤型樣)的BIST電路部分。此外,活動因子可通過BIST控制器110進行路由。舉例來說,活動因子可包含讀取、寫入、搜尋、和任何其他活動因子。BIST控制器(BC)介面120可從BIST控制器110發送或接收資料。
BIST引擎130可從BIST I/O 140發送或接收資料。接著,BIST I/O 140可將資料發送到不同的暫存器,例如讀取活動暫存器150、寫入活動暫存器160、搜尋活動暫存器170、及任何其他活動暫存器180。活動因子(例如,分別對應讀取操作、寫入操作、搜尋操作、以及任何其他操作模式的讀取活動、寫入活動、搜尋活動、或任何其他活動因子)的可程式化值儲存在其對應的讀取活動暫存器150、寫入活動暫存器160、搜尋活動暫存器170、和任何其他活動暫存器180中。在具體實施例中,可程式化值可為對應讀取活動暫存器150、寫入活動暫存器、搜尋活動暫存器170、和任何其他活動暫存器180的操作的延遲。
此外,在圖1中,讀取活動暫存器150、寫入活動暫存器160、搜尋活動暫存器170、和任何其他活動暫存器180可物理性地在記憶體晶片100上,例如在記憶體晶片100的BIST電路部分中。在此一實施方式中,由於BIST電路部分內置於記憶體晶片100中,因此可在任何時間量測動態功率。在其他具體實施例中,作為示例,讀取活動暫存器150、寫入活動暫存器160、搜尋活動暫存器170、和任何其他暫存器180可儲存在BIST電路部分 之外,並可以連接到控制接腳。
在圖1中,讀取存取記憶體(RAM)190可為靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、或三態內容尋址記憶體(TCAM)。在一示例中,記憶體190可與搜尋活動暫存器170一起使用,以決定搜尋活動(即,搜尋操作)的動態功率量測。在具體實施例中,儲存在特定暫存器(例如,暫存器150、160、170、180)中的特定活動可應用於記憶體190。以此方式,BIST電路可組態以在記憶體190上以迴路模式運行BIST型樣,其針對對應於可程式化的操作數量的活動因子而客製化。另外,BIST電路係組態以在當以迴路模式在記憶體190上運行BIST型樣的同時量測電源上的動態功率。
作為操作的示例,客戶可對其輸入到功率預測工具(例如,功率試算表)中的每個記憶體實例應用精確的活動因子,以獲得良好的功率相關性。更具體地,讀取活動暫存器150可儲存多個讀取活動因子。讀取活動因子的數量對應於讀取操作的延遲。接著,BIST電路部分可用BIST型樣(例如,對應於讀取活動因子)來運行RAM 190,以通過儲存於讀取活動暫存器150中的讀取活動因子的額外延遲來決定BIST電路部分切換到RAM 190的頻率。特別地,BIST電路部分可藉由經過具有儲存在讀取活動暫存器150中的額外延遲的特定數量的周期來運行RAM 190,以量測讀取活動因子的動態功率。此外,BIST電路部分可用對應複數個活動因子的BIST型樣來執行RAM 190。
在圖1中,作為另一個說明性示例,可以每一記憶體實例中的讀取和寫入操作指定活動因子以匹配客戶應用程式。在預設情況下(即,若沒有給出特定的活動因子條件),活動因子可預設為50%讀取操作和50%寫入操作;然而此處也考慮了其他預設或客製化。客戶可輸入特定活動因子(即,60%讀取活動因子和40%寫入活動因子等),以近似電路的不同設計功能。通過這種方式,客戶可根據定制應用程式來客製化活動因子;也就 是說,可為在每一記憶體中的讀取和寫入指定活動因子,以匹配特定的定制應用程式。接著,BIST電路部分可使用一型樣來運行RAM 190,以使用活動因子獲得記憶體實例的動態功率量測。因此,藉由使用客戶的精確活動因子,可獲得記憶體實例的更準確的動態功率量測。
此外,在此考慮的是,可藉由在通過BIST電路部分運行型樣的同時量測電源上的電流來執行動態功率量測。此外,由於BIST可內置在晶片中,因此幾乎可以在任何時間用於量測功率。此同樣的過程也可用以關聯電源完整性(integrity)/雜訊(noise),這對提高性能來說至關重要。
圖2顯示根據本發明的態樣的使用BIST的另一記憶體晶片。圖2類似於圖1,除了活動暫存器250、260、270和280各自從單獨的對應輸入255、265、275和285接收資料。其他功能和特定組件保持相同,亦即,記憶體晶片200包括BIST控制器210、BC介面220、BIST引擎230、BIST I/O(BIO)240、讀取活動暫存器250、讀取活動暫存器輸入255、寫入活動暫存器260、寫入活動暫存器輸入265、搜尋活動暫存器270、搜尋活動暫存器輸入275、任何其他暫存器280、任何其他暫存器輸入285、以及讀取存取記憶體(RAM)290。
作為使用圖2的記憶體的操作的示例,讀取活動暫存器250可從讀取活動暫存器輸入255(即,在BIST電路部分之外)接收與讀取操作的延遲相對應的讀取活動因子的數量並儲存該數量。接著,BIST電路部分可用一BIST型樣(例如,對應讀取活動因子)來運行RAM 290,以通過儲存在讀取活動暫存器250中的讀取活動因子的額外延遲來找出BIST電路部分切換到RAM 290的頻率。特別地,BIST電路部分可藉由經過具有儲存在讀取活動暫存器250中的額外延遲的特定數量的周期來運行RAM 190,以量測讀取活動因子的動態功率。此外,BIST電路部分可使用對應複數個活動因子的BIST型樣來運用RAM 290。
在圖2中,作為示例,客戶可將每一記憶體實例上的確切活 動因子應用到功率預測工具中並獲得良好的功率相關性。換句話說,可針對每一記憶體中的讀取及寫入操作指定一活動因子,以匹配客戶應用程式。在預設情況下(即,如果沒有給出特定的活動因子條件),活動因子可預設為50%讀取操作和50%寫入操作。因此,客戶可以通過讀取活動暫存器輸入255和寫入活動暫存器輸入265輸入特定活動因子(即,50%讀取活動因子和50%寫入活動因子)以近似客戶功能,接著BIST電路部分可用一型樣來運行RAM 290以獲得動態功率量測。因此,藉由使用客戶的精確活動因子,可獲得更準確的動態功率量測。此外,可藉由在通過BIST電路部分運行型樣的同時量測電源上的電流來執行動態功率量測。
可使用多種不同的工具、以多種方式來製造本發明的允許每個記憶體實例活動客製化的用以使用內置自測來量測晶片上的動態功率的電路及方法。然而,一般而言,使用的方法和工具係用以形成尺寸在微米及奈米尺度的結構。用以製造本發明的允許每個記憶體實例活動客製化的用以使用BIST來量測晶片上的動態功率的電路及方法的方法(即技術)係採用自積體電路(IC)技術。舉例來說,結構建立於晶圓上並實現於在晶圓頂部上藉由微影製程而圖案化的材料薄膜中。特別地,允許每個記憶體實例活動客製化的用以使用內置自測來量測晶片上的動態功率的電路及方法的製造使用三個基本的建構部分:(i)在基板上沉積材料的薄膜,(ii)藉由光學微影成像在薄膜頂部施加圖案化光罩,以及(iii)對光罩選擇性地蝕刻薄膜。
上述的方法係用於積體電路晶片的製造。所形成的積體電路晶片可由製造者以原始晶片的形式(亦即作為具有多個未封裝晶片的單一晶圓)作為裸晶粒分送、或以封裝形式分送。在後者情況下,晶片被架置在單一晶片封裝(例如塑料載體,具有附著至主機板或其他更高層級載體的引線)中或在多晶片封裝(例如具有表面互連或埋置互連之其中一者或兩者的陶瓷載體)中。在任何情況下,晶片接著與其他晶片、分立電路元件、及/或其他信號處理裝置整合作為(a)中間產品(如主機板)或(b)最終產品的一部 份。最終產品可為包含積體電路晶片的任何產品,其範圍從玩具或其他低階應用到具有顯示器、鍵盤或其他輸入裝置、及中央處理器的高級電腦產品。
本發明的各種具體實施例的描述已呈現用於說明目的,但並非窮盡的或受限於所揭露的具體實施例。在不偏離所述具體實施例的範疇及精神下,許多修改及變化對本領域的普通技術人員將為顯而易見的。本文所使用的術語係選擇以最佳地解釋具體實施例的原理、實際應用或對市場中所發現技術的技術改良、或使本領域中的其他普通技術人員能理解本文所揭露的具體實施例。
Claims (20)
- 一種包含一內置自測(BIST)電路的裝置,該BIST電路組態以在一記憶體上以一迴路模式運行一BIST型樣,其針對對應於一可程式化的操作數量的多個活動因子而客製化,該BIST電路進一步組態為在以該迴路模式在該記憶體上運行該BIST型樣的同時量測在一電源上的動態功率。
- 如申請專利範圍第1項所述的裝置,其中該BIST電路更包含一讀取活動暫存器、一寫入活動暫存器、一搜尋活動暫存器、和任何其他模式暫存器。
- 如申請專利範圍第2項所述的裝置,其中該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的每一者接收來自該BIST電路外部的一輸入。
- 如申請專利範圍第2項所述的裝置,其中該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的每一者儲存對應於該等活動因子中的一活動因子的一可程式化值。
- 如申請專利範圍第4項所述的裝置,其中該可程式化值為對應於該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的一操作的一延遲。
- 如申請專利範圍第1項所述的裝置,其中該BIST電路更包含一讀取活動暫存器、一寫入活動暫存器、一搜尋活動暫存器、和任何其他模式暫存器,其每一者儲存於該BIST電路之外。
- 如申請專利範圍第1項所述的裝置,其中該等活動因子包含一讀取活動因子、一寫入活動因子、一搜尋活動因子、和任何其他模式活動因子,其對應於一讀取操作、一寫入操作、一搜尋操作、及任何其他操作模式。
- 如申請專利範圍第1項所述的裝置,其中該記憶體為一靜態隨機存取記憶體(SRAM)、一動態隨機存取記憶體(DRAM)、及一三態內容尋址記憶體(TCAM)的其中一者。
- 如申請專利範圍第1項所述的裝置,其中該BIST電路更組態為在以該迴路模式在該記憶體上運行該BIST型樣的同時,藉由量測在該電源上的電流來量測在該電源上的動態功率。
- 一種電路,包含:一內置自測(BIST)控制器,其組態以將複數個活動因子路由到一BIST電路,其中:該BIST電路包含至少一活動暫存器,其組態以儲存一可程式化值,以及該BIST電路組態以在一記憶體上以一迴路模式運行一BIST型樣,且在以該迴路模式在該記憶體上運行該BIST型樣的同時量測在一電源上的動態功率。
- 如申請專利範圍第10項所述的電路,其中該至少一暫存器包含一讀取活動暫存器、一寫入活動暫存器、一搜尋活動暫存器、和任何其他模式暫存器。
- 如申請專利範圍第11項所述的電路,其中該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的每一者接收來自該BIST電路外部的一輸入。
- 如申請專利範圍第11項所述的電路,其中該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的每一者儲存對應於一活動因子的該可程式化值。
- 如申請專利範圍第13項所述的電路,其中該可程式化值為對應於該讀取活動暫存器、該寫入活動暫存器、該搜尋活動暫存器、和該任何其他模式暫存器的一操作的一延遲。
- 如申請專利範圍第10項所述的電路,其中該等活動因子包含一讀取活動因子、一寫入活動因子、一搜尋活動因子、和任何其他模式活動因子,其對應於一讀取操作、一寫入操作、一搜尋操作、及任何其他操作模式。
- 如申請專利範圍第10項所述的電路,其中該記憶體為一靜態隨機存取記憶體(SRAM)、一動態隨機存取記憶體(DRAM)、及一三態內容尋址記憶體(TCAM)的其中一者。
- 如申請專利範圍第10項所述的電路,其中該BIST電路更組態為在以該迴路模式在該記憶體上運行該BIST型樣的同時,藉由量測在該電源上的電流來量測在該電源上的動態功率。
- 一種方法,包含:輸入複數個活動因子至一內置自測(BIST)電路,以定義一BIST型樣;在一記憶體上以一迴路模式運行該BIST型樣;當在該記憶體上以該迴路模式運行該BIST型樣時,量測在一電源上的電流;以及基於當在該記憶體上以該迴路模式運行該BIST型樣時所量測之在該電源上的電流,計算在該電源上的動態功率。
- 如申請專利範圍第18項所述的方法,其中該等活動因子包含一讀取活動因子、一寫入活動因子、一搜尋活動因子、和任何其他模式活動因子,其對應於一讀取操作、一寫入操作、一搜尋操作、及任何其他操作模式。
- 如申請專利範圍第18項所述的方法,其中該記憶體為一靜態隨機存取記憶體(SRAM)、一動態隨機存取記憶體(DRAM)、及一三態內容尋址記憶體(TCAM)的其中一者。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/928,587 | 2018-03-22 | ||
US15/928,587 US10748635B2 (en) | 2018-03-22 | 2018-03-22 | Dynamic power analysis with per-memory instance activity customization |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201946069A true TW201946069A (zh) | 2019-12-01 |
TWI708255B TWI708255B (zh) | 2020-10-21 |
Family
ID=67848478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108105231A TWI708255B (zh) | 2018-03-22 | 2019-02-18 | 每個記憶體實例活動客製化之動態功率分析 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10748635B2 (zh) |
CN (1) | CN110299179B (zh) |
DE (1) | DE102019202019A1 (zh) |
TW (1) | TWI708255B (zh) |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5983355A (en) * | 1996-05-20 | 1999-11-09 | National Semiconductor Corporation | Power conservation method and apparatus activated by detecting specific fixed interrupt signals indicative of system inactivity and excluding prefetched signals |
CA2212089C (en) | 1997-07-31 | 2006-10-24 | Mosaid Technologies Incorporated | Bist memory test system |
US6321320B1 (en) * | 1998-10-30 | 2001-11-20 | Hewlett-Packard Company | Flexible and programmable BIST engine for on-chip memory array testing and characterization |
US7269766B2 (en) * | 2001-12-26 | 2007-09-11 | Arm Limited | Method and apparatus for memory self testing |
US20050034089A1 (en) * | 2003-08-06 | 2005-02-10 | Mcguffin Tyson R. | Area based power estimation |
US7000204B2 (en) * | 2003-09-02 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Power estimation based on power characterizations |
US20060009959A1 (en) * | 2004-07-07 | 2006-01-12 | Fischer Timothy C | Activity factor based design |
JP2006209861A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト手法 |
US7555688B2 (en) * | 2005-04-26 | 2009-06-30 | Lsi Logic Corporation | Method for implementing test generation for systematic scan reconfiguration in an integrated circuit |
US7925899B2 (en) * | 2005-12-29 | 2011-04-12 | Intel Corporation | Method, system, and apparatus for runtime power estimation |
US20080046789A1 (en) * | 2006-08-21 | 2008-02-21 | Igor Arsovski | Apparatus and method for testing memory devices and circuits in integrated circuits |
US8090965B1 (en) | 2008-04-17 | 2012-01-03 | Lsi Corporation | System and method for testing memory power management modes in an integrated circuit |
US8513957B2 (en) * | 2010-06-02 | 2013-08-20 | International Business Machines Corporation | Implementing integral dynamic voltage sensing and trigger |
US8677196B1 (en) * | 2011-06-20 | 2014-03-18 | Cadence Design Systems, Inc. | Low cost production testing for memory |
US9092622B2 (en) * | 2012-08-20 | 2015-07-28 | Freescale Semiconductor, Inc. | Random timeslot controller for enabling built-in self test module |
US8937845B2 (en) * | 2012-10-31 | 2015-01-20 | Freescale Semiconductor, Inc. | Memory device redundancy management system |
US20140249782A1 (en) * | 2013-03-01 | 2014-09-04 | International Business Machines Corporation | Dynamic power prediction with pin attribute data model |
EP3105674B1 (en) * | 2013-11-28 | 2018-01-10 | Telefonaktiebolaget LM Ericsson (publ) | Testing a feedback shift-register |
US9728273B2 (en) * | 2014-05-21 | 2017-08-08 | Lattice Semiconductor Corporation | Embedded memory testing using back-to-back write/read operations |
US9588177B1 (en) * | 2016-01-05 | 2017-03-07 | International Business Machines Corporation | Optimizing generation of test configurations for built-in self-testing |
-
2018
- 2018-03-22 US US15/928,587 patent/US10748635B2/en active Active
-
2019
- 2019-02-15 DE DE102019202019.4A patent/DE102019202019A1/de not_active Withdrawn
- 2019-02-18 TW TW108105231A patent/TWI708255B/zh active
- 2019-02-22 CN CN201910131291.0A patent/CN110299179B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI708255B (zh) | 2020-10-21 |
CN110299179B (zh) | 2023-07-18 |
DE102019202019A1 (de) | 2019-09-26 |
CN110299179A (zh) | 2019-10-01 |
US20190295676A1 (en) | 2019-09-26 |
US10748635B2 (en) | 2020-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3867862B2 (ja) | 半導体集積回路およびメモリの検査方法 | |
US7225379B2 (en) | Circuit and method for testing semiconductor device | |
JP3980827B2 (ja) | 半導体集積回路装置および製造方法 | |
US7653888B2 (en) | System for and method of integrating test structures into an integrated circuit | |
US20020129293A1 (en) | Scan based multiple ring oscillator structure for on-chip speed measurement | |
US6853177B2 (en) | Semiconductor device with process monitor circuit and test method thereof | |
US7512915B2 (en) | Embedded test circuit for testing integrated circuits at the die level | |
JP2008544213A (ja) | 半導体素子の品質および信頼性の向上 | |
JP2003197697A (ja) | 半導体装置の製造方法 | |
US7417449B1 (en) | Wafer stage storage structure speed testing | |
US20090083690A1 (en) | System for and method of integrating test structures into an integrated circuit | |
TWI708255B (zh) | 每個記憶體實例活動客製化之動態功率分析 | |
JP2004146612A (ja) | 半導体集積回路および電源電圧降下量の測定方法 | |
TW201831903A (zh) | 記憶體元件 | |
JP2008209201A (ja) | 電流測定方法及び半導体集積回路 | |
US6774055B2 (en) | In-line system having overlay accuracy measurement function and method for the same | |
TWI488246B (zh) | 資源整合及晶片測試方法 | |
JP2004260188A (ja) | 半導体集積回路装置の製造方法 | |
TWI437454B (zh) | 用於估計半導體元件的雜訊變動之方法及估計裝置 | |
JP2003156542A (ja) | テスト方法および半導体装置 | |
Chen et al. | Monitoring gate and interconnect delay variations by using ring oscillators | |
JPH09127201A (ja) | フィールドプログラマブルゲートアレイ検証方法 | |
Al-Ars et al. | Framework for fault analysis and test generation in drams | |
KR20080079051A (ko) | 반도체 메모리 장치의 동작 속도 측정회로 및 이측정회로를 구비하는 반도체 메모리 장치 | |
JPH1073642A (ja) | ディレー評価回路付き集積回路 |