TW201944507A - 嵌入式氣隙傳輸線 - Google Patents

嵌入式氣隙傳輸線 Download PDF

Info

Publication number
TW201944507A
TW201944507A TW108112816A TW108112816A TW201944507A TW 201944507 A TW201944507 A TW 201944507A TW 108112816 A TW108112816 A TW 108112816A TW 108112816 A TW108112816 A TW 108112816A TW 201944507 A TW201944507 A TW 201944507A
Authority
TW
Taiwan
Prior art keywords
conductive plane
dielectric layer
conductive
conductor
core dielectric
Prior art date
Application number
TW108112816A
Other languages
English (en)
Other versions
TWI694528B (zh
Inventor
理查 羅伊
皮爾 路克 凱廷
泰奎 姜
權雲勝
Original Assignee
美商谷歌有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商谷歌有限責任公司 filed Critical 美商谷歌有限責任公司
Publication of TW201944507A publication Critical patent/TW201944507A/zh
Application granted granted Critical
Publication of TWI694528B publication Critical patent/TWI694528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H01P3/082—Multilayer dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H01P3/087—Suspended triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Waveguides (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

本發明提供嵌入式氣隙傳輸線及製造之方法。具有一氣隙傳輸線之一設備可包含：一第一導電平面；一核心介電層，其具有接觸該第一導電平面之一底部表面；一導體，其具有接觸該核心介電層之一頂部表面之一底部表面；及一第二導電平面，其經定位在該導體之一頂部表面之上且與該頂部表面間隔開，使得一間隙分離該導體與該第二導電平面。該導體之該頂部表面係與該第二導電平面之該底部表面分離開沿垂直於該第一導電平面之一軸量測之一第一距離，且該導體之該底部表面係與該第一導電平面分離開大於沿該軸量測之該第一距離之一第二距離。

Description

嵌入式氣隙傳輸線
印刷電路板中之信號線、纜線及其他輸送結構針對具有一足夠高頻分量之信號展現傳輸線行為；即，具有小於導線或跡線之電長度之轉變時間之信號。一傳輸線包含一或多個信號線及(在多數案例中)一或多個接地導體，諸如一接地平面、線或屏蔽。信號線及接地導體藉由一或多种介電材料分離。於傳輸線中行進之信號將在介電材料中产生一電場。除一完全真空外之任一介電材料將具有與其相關聯之一介電損耗，此可限制一高頻信號可行進穿過傳輸線之有用距離。
至少一個態樣係關於一種設備，其包含：一第一導電平面；一核心介電層，其具有接觸該第一導電平面之一底部表面；一導體，其具有接觸該核心介電層之一頂部表面之一底部表面；及一第二導電平面，其定位在該導體之一頂部表面之上且與該頂部表面間隔開使得一間隙分離該導體之該頂部表面與該第二導電平面之一底部表面。該導體之該頂部表面與該第二導電平面之該底部表面分離開沿垂直於該第一導電平面之一軸量測之一第一距離，且該導體之該底部表面與該第一導電平面分離開大於沿該軸量測之該第一距離之一第二距離。
在一些實施方案中，該設備可包含：一載體框，其定位在該核心介電層之該頂部表面上且将該第二導電平面支撐在該核心介電層之上。沿該軸量測之該載體框之一厚度大於沿該軸量測之該導體之一厚度，且該載體框在平行於該第一導電平面之一方向上與該導體分離開一第二間隙。在一些實施方案中，該第二距離係該第一距離之至少兩倍大。在一些實施方案中，該間隙實質上經抽空。在一些實施方案中，該間隙含有一氣體。
在一些實施方案中，該核心介電層係一第一核心介電層，且該設備包含：一第二核心介電層，其具有接觸該第一核心介電層之該頂部表面之一底部表面及接觸該第二導電平面之該底部表面之一頂部表面。該第二核心介電層将該第二導電平面支撐在該核心介電層之上，且該第二核心介電層在該導體之上及周圍界定一空腔。在一些實施方案中，該第二導電平面與該導體之間之該第二核心介電層之一區域具有小於該第一距離之四分之一之一厚度。在一些實施方案中，該第二距離係該第一距離之至少兩倍大。在一些實施方案中，該間隙實質上經抽空。在一些實施方案中，該間隙含有一氣體。
至少一個態樣係關於一種製造一設備之方法。該方法包含：提供一第一導電平面；提供具有接觸該第一導電平面之一底部表面之一核心介電層；提供具有接觸該核心介電層之一頂部表面之一底部表面之一導體；提供一第二導電平面，其定位在該導體之一頂部表面之上且與該頂部表面間隔開使得一間隙分離該導體之該頂部表面與該第二導電平面之一底部表面。該導體之該頂部表面與該第二導電平面之該底部表面分離開沿垂直於該第一導電平面之一軸量測之一第一距離，且該導體之該底部表面與該第一導電平面分離開大於沿該軸量測之該第一距離之一第二距離。
在一些實施方案中，該方法可包含：提供一載體框，其定位在該核心介電層之該頂部表面上且将該第二導電平面支撐在該核心介電層之上。沿該軸量測之該載體框之一厚度大於沿該軸量測之該導體之一厚度，且該載體框在平行於該第一導電平面之一方向上與該導體分離開一第二間隙。在一些實施方案中，该第二距离係该第一距离至少两倍大。在一些實施方案中，該方法可包含大體上抽空該間隙。在一些實施方案中，該方法可包含用一氣體填充該間隙。
在一些實施方案中，該核心介電層係一第一核心介電層，且該方法可包含：提供一第二核心介電層，其具有接觸該第一核心介電層之該頂部表面之一底部表面及接觸該第二導電平面之該底部表面之一頂部表面。該第二核心介電層将該第二導電平面支撐在該核心介電層之上，且該第二核心介電層在該導體之上及周圍界定空腔。在一些實施方案中，該第二導電平面與該導體之間之該第二核心介電層之一區域具有小於該第一距離之四分之一之一厚度。在一些實施方案中，該第二距離係該第一距離至少兩倍大。在一些實施方案中，該方法可包含大體上抽空該間隙。在一些實施方案中，該方法可包含用一氣體填充該間隙。
下文詳細論述此等及其他態樣及實施方案。前述资讯及以下詳細描述包含各种態樣及實施方案之繪示性實例，且提供用於理解所主張態樣及實施方案之性質及特性之一概述或架構。圖式提供各种態樣及實施方案之圖解及一進一步理解，且经併入於此說明書中且構成此說明書之一部分。
本發明大體上係關於改良在印刷電路板(PCB)中載送高頻信號之導電信號跡線之效能。對於具有足夠高之頻率內容之信號，導體(諸如一PCB上之導電跡線)可近似傳輸線。傳輸線之特徵在於：基於導電跡線之分佈式串聯電感及導電跡線與一附近參考導體或電流返回路徑(諸如PCB中之一或多個導電接地平面層)之間之一分佈式並聯電容之一特性阻抗。導電跡線可經歷基於導電信號跡線本身之串聯電阻以及透過由電場與導體導電跡線與接地平面之間之介電介質之間之相互作用引起之介電損耗之損耗。介電損耗起因於將在導電跡線中行進之信號之電能量之一些轉換成介電質中之熱量。
介電損耗可限制高頻信號在經受過多信號保真度損耗之前可行進穿過導電跡線之「範圍(reach)」或距離。另外，介電材料之介電常數或相對電容率(permittivity)可減小導電跡線之速度因數，從而減慢信號沿跡線之傳播速度且進一步限制信號之範圍。在一些案例中，介電損耗及速度因數可用再計時器定址，此可再同步資料信號與系統時脈且改良信號強度；然而，此方法成本很高且增加系統複雜性。
據此，本發明提出在一PCB中建立氣隙傳輸線。空氣(或其他氣體或真空)具有一較低介電損耗及任何已知固體介電質(包含昂貴特種材料)之相對電容率。氣隙可依若干不同方式建立。在一個實施方案中，導體(諸如導電跡線)可由一載體框環繞，該載體框在水平方向上係藉由一氣隙與導體分離。載體框及導體可係形成於一核心介電層之一頂部側上，該核心介電層可係一傳統PCB介電材料，諸如FR-4。核心層之底部側可接觸一第一導電平面。導體可具有部分、大體上或完全接觸核心介電層之一頂部表面之一底部表面。一第二導電平面可被定位在載體框及導體上方。載體框可將第二導電平面支撐在導體之上，且維持導體與第二導電平面之間的氣隙。第二導電平面可被黏合至第二導體平面之與載體框及導體相對之一側上之一第二核心層。第二核心層可支撐一組第二導體及一第二載體框，以在PCB中提供額外氣隙傳輸線。導體將透過核心層與第一導電平面分離開一第一距離，且透過該氣隙與第二導電平面分離開一第二距離。該第二距離應小於該第一距離，使得導體與導電平面之間的多數電磁能量集中於氣隙(而非核心層)中，以便降低核心層中的介電損耗。
在另一實施方案中，導體可經定位在一第一導電平面之上之一第一核心層上。導體可具有部分、大體上或完全接觸核心介電層之一頂部表面之一底部表面。一第二核心層可經定位在導體之上。第二核心層可界定經模製、切割或經機械加工成其以在導體周圍建立一氣隙之一凹槽。一第二導電平面可經黏合至第二核心層之與導體相對之一側上的第二核心層。類似於先前描述之實施方案，第一核心層及第二核心層應經設定尺寸以最小化該等核心層中的介電損耗。特定言之，導體與第二導電平面之間之第二核心層的區域應經切割或經模製，以在製造程序的限制下儘可能地薄。相反地，第一核心層應比跨氣隙之距離厚。較厚之第一核心層及第二核心層之較薄區域可相對於核心層中之電場的強度增加氣隙中之電場的強度，且因此降低核心層中的介電損耗。
圖1繪示嵌入式氣隙傳輸線之一第一實例。嵌入式氣隙傳輸線經形成於一印刷電路板(PCB) 100中。PCB 100包含一第一導電平面105、一第一核心層110、導電跡線115a及115b (統稱為「導電跡線115」)、一載體框(包括載體框部分120a、120b及120c (統稱為「載體框120」))、一第二導電平面125、一第二核心層130，及額外導電跡線135a及135b (統稱為「導電跡線135」)。
儘管繪示為一PCB，然嵌入式氣隙傳輸線可經製造於其他結構(諸如可撓性印刷电路)、機電裝置(諸如藉由增材製造及3D印刷程序創建之機電裝置)、微機電系統(MEMS)及/或積體電路之晶片插座中。
第一導電平面105可係一導電金屬(諸如銅、錫、鋁、金、銀等)之連續或大體上連續層。金屬可經沈積至第一核心層110上使得第一核心層110之一底部表面接觸第一導電平面105。導電平面105可表示經設定至一參考電壓(諸如一電路或接地)或其他DC電壓之一低阻抗電流路徑。第一核心層110可係一介電材料，諸如FR-4或聚醯亞胺，或用於PCB或可撓性印刷電路中之其他介電材料。導電跡線115可係沈積於第一核心層110之一頂部表面上或依其他方式經黏合至該頂部表面之一導電金屬，諸如銅、錫、鋁、金、銀等。在一些實施方案中，導電跡線115可包含3oz重量之銅箔。在一些實施方案中，導電跡線115可包含1oz或2oz重量之銅。在一些實施方案中，導電跡線115可包含4oz重量之銅。在一些實施方案中，導電跡線115可包含5oz重量之銅。導電跡線115之一寬度可考慮高頻信號之集膚效應而經設定以提供所要電流之一充足截面。另外，導電跡線115之寬度可著眼於傳輸線之所要特性阻抗考慮第一導電平面105及第二導電平面125之接近度及大小而經設定。在一些實施方案中，導電跡線115之寬度可係約12密耳(0.012'')。在一些實施方案中，導電跡線115之寬度可係約8密耳至16密耳。在一些實施方案中，導電跡線115之寬度可係約4密耳至20密耳。
PCB 100包含第二導電平面125。第二導電平面125可包含一導電金屬，諸如銅、錫、鋁、金、銀等。第二導電平面125經定位在導電跡線115之一頂部表面之上且與該頂部表面間隔開使得一間隙140a或140b (統稱為「間隙140」)分離導電跡線115之頂部表面與第二導電平面125之一底部表面。導電跡線115之頂部表面與第二導電平面125之底部表面分離開沿垂直於第一導電平面105之一軸量測之一第一距離D1 ，導電跡線115之底部表面與第一導電平面105分離開大於沿該軸量測之該第一距離之一第二距離D2 。在一些實施方案中，D1 可係約8密耳(0.008'')。在一些實施方案中，D1 可係約4密耳至12密耳。在一些實施方案中，D1 可係12密耳至20密耳。
導電跡線115各自與第一導電平面105、第二導電平面125及第一核心層110形成一傳輸線結構。當一高頻信號行進穿過導電跡線115之一者時，其將於導電跡線115與第一導電平面105與第二導電平面125之間建立一電場。該電場將穿透間隙140及第一核心層110兩者。除一完全真空外之任一介電材料將導致穿透其之任意電場之一些介電損耗。針對一給定電場強度，可部分或大體上經抽空或填充有空氣或其他氣體之間隙140可導致比第一核心層110更少之介電損耗。因此，在導電跡線115周圍引入間隙140將降低行進穿過導電跡線115之高頻信號之介電損耗。導電跡線115分別穿過第一核心層110至第一導電平面105 (D2 )與穿過間隙140至第二導電平面125 (D1 )之間之相對距離可經調整以進一步降低介電損耗。特定言之，跨一介電質之電場與介電質之任一側上之導體之間之距離之平方成反比；即，距離愈短，則電場愈高。據此，藉由相對於D2 減小D1 ，電場可經集中於間隙140中且在第一核心層110中減小。此組態可顯著降低介電損耗。在一些實施方案中，D2 可經設定為D1 之至少兩倍遠。
PCB 100可包含額外導電跡線135。額外導電跡線135可經組態以輸送直流(DC)或相對低頻信號使得額外導電跡線135不展現傳輸線特性。然而，在一些實施方案中，額外導電跡線135可輸送高頻信號且展現傳輸線特性。在一些實施方案中，PCB 100可包含額外層，其等經組態以在額外導電跡線135周圍建立額外氣隙，藉此依類似於導電跡線115之方式之一方式降低行進穿過額外導電跡線135之信號之介電損耗。
在一些實施方案中，PCB 100可包含一載體框120，其用於維持導電跡線115與第二導電平面125之間之所要分離。載體框120可係經組態以向PCB 100之其他組件提供機械支撐之一聚合物、陶瓷或復合材料。在一些實施方案中，載體框120可經定位在第一核心層110之頂部表面上。載體框120可依可維持導電跡線115與第二導電平面125之間之間隙140之一方式將第二導電平面125支撐於第一核心層110之上。據此，沿垂直於第一導電平面105之一軸所量測之載體框120之一厚度大於沿同一軸量測之導電跡線115之一厚度。在一些實施方案中，載體框120之厚度可係約10密耳(0.010'')。在一些實施方案中，載體框120之厚度可係約8密耳至12密耳。在一些實施方案中，載體框120之厚度可係約5密耳至15密耳。載體框120在平行於第一導電平面105之一方向上可藉由一額外間隙140與導電跡線115分離。然而，在一些實施方案中，導電跡線周圍之一間隙可使用不同結構建立/維持。下文描述之圖2繪示用於維持一間隙之另一可能結構。
圖3A至圖3D及圖4A至圖4B及下文相關聯描述描述用於製造類似於PCB 100之結構之兩個實例性程序之步驟。
圖2繪示嵌入式氣隙傳輸線之一第二實例。嵌入式氣隙傳輸線經形成於一印刷電路板(PCB) 200中。PCB 200包含一第一導電平面205、一第一核心層210、導電跡線215a及215b (統稱為「導電跡線215」)、一第二核心層220、一第二導電平面225、一第三核心層230及導電跡線235a及235b (統稱為「導電跡線235」)。類似於上文描述之PCB 100，出於繪示性目的提供PCB 200；然而，熟習此項技術者應瞭解，相同或類似結構可經製造及用於可撓性印刷電路、機電裝置(諸如藉由增材製造及3D印刷程序建立之機電裝置)、微機電系統(MEMS)及/或積體電路之晶片插座中。
第一導電平面205、第一核心層210、導電跡線215及第二導電平面225分別可類似於PCB 100之第一導電平面105、第一核心層110、導電跡線115及第二導電平面125。另外，第三核心層230及額外導電跡線235分別可類似於PCB 100之第二核心層130及額外導電跡線135。然而，代替採用一載體框來維持導電跡線215周圍之一間隙，PCB 200包含一第二核心層220。在一些實施方案中，第二核心層220可係類似於用於第一核心層210或第三核心層230中之介電材料之一介電材料。在一些實施方案中，第二核心層220可係針對較低介電損耗或使製造成所要結構組態更容易之較佳機械性質而選定之一不同類型的介電材料。
第二核心層220可具有接觸第一核心層210之頂部表面之一底部表面。第二核心層220之一頂部表面可接觸第二導電平面225之底部表面。第二核心層220可將第二導電平面225支撐在第一核心層210之上。第二核心層220可界定在導電跡線215之上及周圍建立間隙240a及240b (統稱為「間隙240」)的空腔。在一些實施方案中，可藉由使用一磨機、刀片或雷射切割或機械加工核心層220來製造該空腔。在一些實施方案中，可藉由模製或透過化學程序(諸如蝕刻)來製造該空腔。在一些實施方案中，間隙240可部分或大體上被抽空。在一些實施方案中，間隙240可經填充有空氣或其他氣體。在一些實施方案中，第二核心層220之厚部的厚度可係約10密耳(0.010'')。在一些實施方案中，第二核心層220之厚部的厚度可係約8密耳至12密耳。在一些實施方案中，第二核心層220之厚部的厚度可係約5密耳至15密耳。
類似於PCB 100，在PCB 200中，導電跡線215之一頂部表面係與第二導電平面225之一底部表面分離開沿垂直於第一導電平面205之一軸量測之一第一距離D1 ，且導電跡線215之一底部表面係與第一導電平面205分離開大於沿該軸量測之該第一距離之一第二距離D2 。在一些實施方案中，D1 可係約8密耳(0.008'')。在一些實施方案中，D1 可係約4密耳至12密耳。在一些實施方案中，D1 可係12密耳至20密耳。在一些實施方案中，D2 可被設定為D1 的至少兩倍遠，以降低第一介電層210中發生的介電損耗。然而，不同於PCB 100，PCB 200之導電跡線215與第二導電平面225之間之區域可包含第二核心層220之介電材料之一薄部。介電材料之薄部可用於維持第二核心層220之形狀或可係製造程序之一必要殘餘。介電材料之薄部仍將展現介電損耗，其可基於間隙240中之電場相對於第一核心層210中之電場的集中度而稍微被放大。然而，藉由降低核心層220之薄部的厚度，可最小化此介電損耗。例如，在一些實施方案中，導電跡線215與第二導電平面225之間之核心層220的薄部可具有小於D1 之四分之一之一厚度D3 。在一些實施方案中，D3 可係約2密耳(0.002'')。在一些實施方案中，D3 可係約0.5密耳至4密耳。在一些實施方案中，導電跡線215與第二導電平面225之間之核心層220的薄部可具有等於或實質上等於用於建立第二核心層220之製造程序所容許之一最小厚度之一厚度D3 。
圖5A至圖5D及下文相關聯描述描述用於製造類似於PCB 200之結構之一實例性程序之步驟。
圖3A至圖3D繪示用於製造圖1之嵌入式氣隙傳輸線之一第一實例性程序之步驟。該程序可以第一核心層110開始。接著，第一導電平面105及導電跡線115可經沈積或依其他方式經黏合至第一核心層110上。在一些實施方案中，導電跡線115可經鍍敷至第一核心層110上作為一銅平面，且接著，經受一蝕刻程序以移除非所要銅，從而產生圖3A中展示之組態。
在圖3B中，載體框120已經定位在第一核心層110之上且經黏合至第一核心層110。儘管截面展示載體框120之三個分離部分，然在一些實施方案中，載體框120可由一連續經模製或經機械加工材料片形成。在一些實施方案中，載體框120可由個別地黏合至第一核心層110之多個經模製或經機械加工材料片形成。
在圖3C中，第二導電平面125、第二核心層130及一額外導電層135已經定位在載體框120之上且經黏合至載體框120。
在將新層接合至載體框120之後，額外導電層135可經蝕刻或依其他方式經模板印刷以建立額外導電跡線135a及135b。
圖4A至圖4B繪示用於製造圖1之嵌入式氣隙傳輸線之一第二實例性程序之步驟。在此實例中，PCB 100之部分經製造為兩個分離總成101及102且接著經組合。第一總成101包含已經形成之第一導電平面105、第一導體層110及導電跡線115。第二總成102包含載體框120、第二導電平面125、第二核心層130及額外導電層135。兩個總成101及102可經連接在一起且經接合以形成圖4B中所展示之PCB 100。
圖5A到5D繪示用於製造圖2之嵌入式氣隙傳輸線之一實例性程序之步驟。該程序可以第一核心層210開始。接著，第一導電平面205及導電跡線215可經沈積、鍍敷或依其它方式經黏合至第一核心層210上以形成一第一總成210。在一些實施方案中，導電跡線215可經鍍敷至第一核心層210上作為一銅平面且接著經受一蝕刻程序以移除非所要銅，從而產生圖5A中展示之組態。
一類似程序可用於接合第二總成202之層；即，第三核心層230、第二導電平面225、額外導電層235及第二核心層220。如圖5B中展示，在第二總成202經接合至第一總成201之前，第二核心層220可經機械加工或經模製以界定空腔。
在圖5C中，第一總成201及第二總成202經接合在一起，且在導電跡線215周圍建立間隙240。接著，額外導電層230可經蝕刻或經模板印刷以建立圖5D中展示之額外導電跡線235a及235b。
圖6A至圖6B繪示鬆散耦合差分對嵌入式氣隙傳輸線之兩個實例。在一些實施方案中，鬆散耦合差分對嵌入式氣隙傳輸線可經形成於圖6A中所展示之一印刷電路板(PCB) 600中。PCB 600包含一第一導電平面605、一第一核心層610、形成一鬆散耦合差分對之導電跡線615a及615b (統稱為「導電跡線615」)及包括載體框部分620a、620b及620c (統稱為「載體框620」)之一載體框。儘管繪示為一PCB，然嵌入式氣隙傳輸線可經製造於其他結構中，諸如可撓性印刷電路、機電裝置(諸如藉由增材製造及3D印刷程序建立之機電裝置)、微機電系統(MEMS)及/或積體電路之晶片插座。
PCB 600之載體框620包含沿PCB 600週期性地置放之載體框部分620b。載體框部分620b可提供機械完整性以維持導電跡線615與一第二導電平面(未繪製)之間之距離。在一些實施方案中，載體框部分可經週期性地置放在沿導電跡線615行進之一差分對信號之一信號邊緣之一電長度之一部分處。此一結構可幫助最小化載體框部分620b引入至傳輸線結構之阻抗不連續性之影響。
在一些實施方案中，鬆散耦合差分對嵌入式氣隙傳輸線可經形成於圖6B中所展示之一印刷電路板(PCB) 601中。PCB 601包含一第一導電平面605、一第一核心層610、形成一鬆散耦合差分對之導電跡線615a及615b (統稱為「導電跡線615」)、包括載體框部分620a及620c (統稱為「載體框620」)之一載體框。PCB 601不包含PCB 601中存在之導電跡線615之間之載體框部分620b。PCB 601之鬆散耦合差分對嵌入式氣隙傳輸線可因此展現沿導電跡線615a及615b之經改良阻抗連續性。
圖7係根據一實例性實施方案製造一嵌入式氣隙傳輸線之一實例性方法700之一流程圖。方法700包含提供一第一導電平面(階段710)。方法700包含提供具有接觸第一導電平面之一底部表面之一核心介電層(階段720)。方法700包含提供具有接觸核心介電層之一頂部表面之一底部表面之一導電跡線(階段730)。在一些實施方案中，方法700直接繼續至階段760。在一些實施方案中，方法700包含在前進至階段760之前提供定位於核心介電層之一頂部表面上之一載體框(階段740)。在一些實施方案中，方法700包含在前進至階段760之前提供具有接觸第一核心介電層之一頂部表面之一底部表面之一第二核心介電層(階段750)。方法700包含提供一第二導電平面，其定位在導電跡線之一頂部表面之上且與該頂部表面間隔開使得一間隙分離導電跡線之頂部表面與第二導電平面之一底部表面(階段760)。
方法700包含提供一第一導電平面(階段710)。第一導電平面可係(例如)先前描述之第一導電平面105或205。
方法700包含提供具有接觸第一導電平面之一底部表面之一核心介電層(階段720)。核心介電層可係(例如)先前描述之第一核心層110或210。第一導電平面可經沈積、鍍敷或依其他方式經黏合至該核心介電層。
方法700包含提供具有接觸核心介電層之一頂部表面之一底部表面之一導電跡線(階段730)。該導電跡線可係(例如)先前描述之導電跡線115或215。該導電跡線可藉由沈積、鍍敷或依其他方式將一導電層黏合至核心介電層且接著移除導電材料之非所要部分以形成跡線而形成。
在一些實施方案中，方法700直接繼續至階段760。在一些實施方案中，方法700可包含下文描述之階段740或750之一者。
在一些實施方案中，方法700包含在前進至階段760之前提供定位在核心介電層之一頂部表面上之一載體框(階段740)。該載體框可係(例如)先前描述之載體框120。包含一載體框之一總成可類似上文關於圖1描述之PCB 100。該載體框之一厚度可比導電跡線厚，藉此維持導電跡線與一第二導電平面之間之一分離，且在導電跡線周圍界定一經抽空或經氣體填充間隙。在提供載體框之後，方法700可前進至階段760。
在一些實施方案中，方法700包含在前進至階段760之前提供具有接觸第一核心介電層之一頂部表面之一底部表面之一第二核心介電層(階段750)。第二核心介電層可係(例如)先前描述之第二核心層220。包含第二核心介電層之一總成可類似上文關於圖2描述之PCB 200。第二核心介電層可界定一空腔，其可部分環繞導電跡線且在導電跡線與一第二導電平面之間建立一間隙。第二核心介電層可因此具有一薄部(在其處界定該空腔)及一厚部(圍繞該空腔)。第二核心介電層之厚部之一厚度可比導電跡線厚，藉此維持導電跡線與一第二導電平面之間之一分離，且在導電跡線周圍界定一經抽空或經氣體填充間隙。第二核心介電層之薄部之一厚度可保持為薄-在一些實施方案中，保持為與特定製造程序將容許的一樣薄，以降低透過第二核心介電層之此部分之介電損耗。在提供載體框之後，方法700可前進至階段760。
方法700包含提供一第二導電平面，其定位在導電跡線之一頂部表面之上且與該頂部表面間隔開使得一間隙分離導電跡線之頂部表面與第二導電平面之一底部表面(階段760)。第二導電平面藉由載體框或第二核心介電層與第一核心介電層分離。在第二導電平面處於適當位置之情況下，間隙經界定於導電跡線與第二導電平面之間。在一些實施方案中，方法700可包含用空氣或另一氣體填充此間隙。在一些實施方案中，方法700可包含部分或大體上抽空該間隙。
熟習此項技術者應理解，方法700之階段可依不同順序執行而不脫離本發明之範疇。另外，方法700可包含更多或更少步驟，而不脫離本發明之範疇。
雖然此說明書含有諸多特定實施方案細節，然此等不應被解釋為對任何發明或可主張之內容之範疇之限制，而是對被解釋為特定於特定發明之特定實施方案之特徵之描述。在單獨實施方案之背景內容中，此說明書中描述之某些特徵亦可組合地經實施於一單一實施方案中。相反地，在一單一實施方案之背景內容中描述之各種特徵亦可單獨或依任一合適子組合經實施於多個實施方案中。再者，儘管特徵可在上文描述為依某些組合起作用且甚至最初如此主張，然來自一所主張組合之一或多個特徵可在一些案例中自該組合切離，且所主張組合可係關於一子組合或一子組合之變動。
對「或」之參考可被解釋為包含性使得使用「或」描述之任何術語可指示所描述術語之一單一者、一者以上及全部之任一者。標記「第一」、「第二」、「第三」等等不一定皆意謂指示一順序且通常僅用於區分於相似或類似品項或元件之間。
熟習此項技術者可容易地明白對本發明中描述之實施方案之各種修改，且本文定義之通用原理可應用於其他實施方案而不脫離本發明之精神或範疇。因此，發明申請專利範圍不意欲限於本文展示之實施方案，然應符合與本發明、本文揭示之原理及新穎特徵一致之最廣範疇。
100‧‧‧印刷電路板PCB
101‧‧‧總成
102‧‧‧總成
105‧‧‧第一導電平面
110‧‧‧第一核心層
115a‧‧‧導電跡線
115b‧‧‧導電跡線
120a‧‧‧載體框部分
120b‧‧‧載體框部分
120c‧‧‧載體框部分
125‧‧‧第二導電平面
130‧‧‧第二核心層
135‧‧‧導電跡線
135a‧‧‧額外導電跡線
135b‧‧‧額外導電跡線
140a‧‧‧間隙
140b‧‧‧間隙
200‧‧‧印刷電路板PCB
201‧‧‧第一總成
202‧‧‧第二總成
205‧‧‧第一導電平面
210‧‧‧第一核心層
215a‧‧‧導電跡線
215b‧‧‧導電跡線
220‧‧‧第二核心層
225‧‧‧第二導電平面
230‧‧‧第三核心層
235‧‧‧導電跡線
235a‧‧‧導電跡線
235b‧‧‧導電跡線
240a‧‧‧間隙
240b‧‧‧間隙
600‧‧‧印刷電路板PCB
601‧‧‧印刷電路板PCB
605‧‧‧第一導電平面
610‧‧‧第一核心層
615a‧‧‧導電跡線
615b‧‧‧導電跡線
620a‧‧‧載體框部分
620b‧‧‧載體框部分
620c‧‧‧載體框部分
700‧‧‧方法
710‧‧‧階段
720‧‧‧階段
730‧‧‧階段
740‧‧‧階段
750‧‧‧階段
760‧‧‧階段
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧厚度
附隨圖式不旨在係按比例繪製。各個圖式中之相似參考數字及名稱指示相似元件。出於清楚目的，並非每個組件皆在每幅圖中標記。在圖式中：
圖1繪示嵌入式氣隙傳輸線之一第一實例；
圖2繪示嵌入式氣隙傳輸線之一第二實例；
圖3A至圖3D繪示用於製造圖1之嵌入式氣隙傳輸線之一第一實例性程序之步驟；
圖4A至圖4B繪示用於製造圖1之嵌入式氣隙傳輸線之一第二實例性程序之步驟；
圖5A至圖5D繪示用於製造圖2之嵌入式氣隙傳輸線之一實例性程序之步驟；
圖6A至圖6B繪示鬆散耦合差分對嵌入式氣隙傳輸線之兩個實例；及
圖7係根據一實例性實施方案之製造一嵌入式氣隙傳輸線之一實例性方法之一流程圖。

Claims (18)

  1. 一種設備，其包括： 一第一導電平面； 一核心介電層，其具有接觸該第一導電平面之一底部表面； 一導體，其具有接觸該核心介電層之一頂部表面之一底部表面；及 一第二導電平面，其經定位在該導體之一頂部表面之上且與該頂部表面間隔開，使得一間隙分離該導體之該頂部表面與該第二導電平面之一底部表面，其中： 該導體之該頂部表面係與該第二導電平面之該底部表面分離開沿垂直於該第一導電平面之一軸量測之一第一距離，且 該導體之該底部表面係與該第一導電平面分離開沿該軸量測之該第一距離至少兩倍大之一第二距離。
  2. 如請求項1之設備，其包括： 一載體框，其經定位在該核心介電層之該頂部表面上且將該第二導電平面支撑在該核心介電層之上，其中： 沿該軸量測之該載體框之一厚度大於沿該軸量測之該導體之一厚度，且 該載體框在平行於該第一導電平面之一方向上係與該導體分離開一第二間隙。
  3. 如請求項2之設備，其中該間隙實質上經抽空。
  4. 如請求項2之設備，其中該間隙含有一氣體。
  5. 如請求項1之設備，其中該核心介電層係一第一核心介電層，該設備包括： 一第二核心介電層，其具有接觸該第一核心介電層之該頂部表面之一底部表面，及接觸該第二導電平面之該底部表面之一頂部表面，其中 該第二核心介電層將該第二導電平面支撐在該核心介電層之上，且 該第二核心介電層在該導體之上及周圍界定一空腔。
  6. 如請求項5之設備，其中： 該第二導電平面與該導體之間之該第二核心介電層之一區域具有小於該第一距離之四分之一之一厚度。
  7. 如請求項5之設備，其中該間隙實質上經抽空。
  8. 如請求項5之設備，其中該間隙含有一氣體。
  9. 如請求項1之設備，其中該核心介電層之大體上整個底部表面接觸該第一導電平面。
  10. 一種製造一設備之方法，其包括： 提供一第一導電平面； 提供具有接觸該第一導電平面之一底部表面之一核心介電層； 提供具有接觸該核心介電層之一頂部表面之一底部表面之一導體；及 提供一第二導電平面，其經定位在該導體之一頂部表面之上且與該頂部表面間隔開，使得一間隙分離該導體之該頂部表面與該第二導電平面之一底部表面，其中： 該導體之該頂部表面係與該第二導電平面之該底部表面分離開沿垂直於該第一導電平面之一軸量測之一第一距離，且 該導體之該底部表面係與該第一導電平面分離開沿該軸量測之該第一距離至少兩倍大之一第二距離。
  11. 如請求項10之方法，其包括： 提供一載體框，其經定位在該核心介電層之該頂部表面上且將該第二導電平面支撑在該核心介電層之上，其中： 沿該軸量測之該載體框之一厚度大於沿該軸量測之該導體之一厚度，且 該載體框在平行於該第一導電平面之一方向上係與該導體分離開一第二間隙。
  12. 如請求項11之方法，其包括： 大體上抽空該間隙。
  13. 如請求項11之方法，其包括： 用一氣體填充該間隙。
  14. 如請求項10之方法，其中該核心介電層係一第一核心介電層，該方法包括： 提供一第二核心介電層，其具有接觸該第一核心介電層之該頂部表面之一底部表面，及接觸該第二導電平面之該底部表面之一頂部表面，其中 該第二核心介電層將該第二導電平面支撐在該核心介電層之上，且 該第二核心介電層在該導體之上及周圍界定一空腔。
  15. 如請求項14之方法，其中： 該第二導電平面與該導體之間之該第二核心介電層之一區域具有小於該第一距離之四分之一之一厚度。
  16. 如請求項14之方法，其包括： 大體上抽空該間隙。
  17. 如請求項14之方法，其包括： 用一氣體填充該間隙。
  18. 如請求項10之方法，其中該核心介電層之大體上整個底部表面接觸該第一導電平面。
TW108112816A 2018-04-12 2019-04-12 信號傳輸設備及製造一設備之方法 TWI694528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/951,717 US10257921B1 (en) 2018-04-12 2018-04-12 Embedded air gap transmission lines
US15/951,717 2018-04-12

Publications (2)

Publication Number Publication Date
TW201944507A true TW201944507A (zh) 2019-11-16
TWI694528B TWI694528B (zh) 2020-05-21

Family

ID=65998105

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112816A TWI694528B (zh) 2018-04-12 2019-04-12 信號傳輸設備及製造一設備之方法

Country Status (5)

Country Link
US (1) US10257921B1 (zh)
EP (1) EP3776720A1 (zh)
CN (1) CN111837293B (zh)
TW (1) TWI694528B (zh)
WO (1) WO2019199545A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861567B2 (ja) * 2017-04-19 2021-04-21 矢崎総業株式会社 車両用回路体
KR101934676B1 (ko) * 2018-07-24 2019-01-03 주식회사 기가레인 벤딩 내구성이 향상된 전송선로
US10790567B2 (en) * 2019-02-18 2020-09-29 Qorvo Us, Inc. Enhanced air core transmission lines and transformers
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222940A (ja) * 1995-02-14 1996-08-30 Mitsubishi Electric Corp アンテナ装置
US5712607A (en) 1996-04-12 1998-01-27 Dittmer; Timothy W. Air-dielectric stripline
JP2001185915A (ja) * 1999-12-24 2001-07-06 Toyota Motor Corp マイクロストリップ線路構造
JP2001230606A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd マイクロストリップ線路と、これを用いたマイクロ波装置
US6535088B1 (en) 2000-04-13 2003-03-18 Raytheon Company Suspended transmission line and method
US20040048420A1 (en) 2002-06-25 2004-03-11 Miller Ronald Brooks Method for embedding an air dielectric transmission line in a printed wiring board(PCB)
US7663064B2 (en) 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
US9270003B2 (en) * 2012-12-06 2016-02-23 Anaren, Inc. Stripline assembly having first and second pre-fired ceramic substrates bonded to each other through a conductive bonding layer
GB2523369A (en) * 2014-02-24 2015-08-26 Nokia Technologies Oy A transmission line and a method of manufacturing a transmission line
CN106684515B (zh) * 2016-12-20 2019-04-30 西安电子科技大学 一种硅基倒置微带线结构及其制作方法

Also Published As

Publication number Publication date
WO2019199545A1 (en) 2019-10-17
CN111837293B (zh) 2023-05-30
US10257921B1 (en) 2019-04-09
CN111837293A (zh) 2020-10-27
TWI694528B (zh) 2020-05-21
EP3776720A1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
TWI694528B (zh) 信號傳輸設備及製造一設備之方法
US10535581B2 (en) Module for heat generating electronic component
US10297517B2 (en) Manufacturing method of package carrier
JP6443458B2 (ja) 電子回路モジュール
US8674781B2 (en) Printed circuit board comprised of an insulating layer having buried microstrip lines and conductors with widths that narrow into the insulation layer
US9202783B1 (en) Selective antipad backdrilling for printed circuit boards
CN106572587B (zh) 柔性电路板及其制作方法
US20120000695A1 (en) Resin circuit board
CN104716105A (zh) 半导体装置及其制造方法
CN104822227B (zh) 嵌入式印刷电路板
JP2013062473A (ja) 配線基板およびその製造方法
CA2833568A1 (en) Bus bar assembly and method of manufacturing same
JP2007095927A (ja) 配線基板およびその製造方法
US20160183357A1 (en) Printed circuit board and method for manufacturing same
TW201446100A (zh) 具有內埋元件的電路板及其製作方法
CN104780723A (zh) 布线基板的制造方法
JPH0341803A (ja) 信号線相互間のクロストークノイズを低減した配線板およびその製造法
CN105097757A (zh) 芯片封装基板、芯片封装结构及制作方法
JP2000340037A (ja) 異方性導電膜及びその製造方法
JP6063785B2 (ja) 回路基板、回路基板の製造方法
JP2006203112A (ja) 電子素子用基板とその製造方法
JP3787436B2 (ja) プリント配線板
WO2021095416A1 (ja) 配線回路基板およびその製造方法
WO2021095421A1 (ja) 配線回路基板およびその製造方法
WO2021029416A1 (ja) プリント基板