TW201941253A - 電漿處理裝置 - Google Patents

電漿處理裝置 Download PDF

Info

Publication number
TW201941253A
TW201941253A TW108106271A TW108106271A TW201941253A TW 201941253 A TW201941253 A TW 201941253A TW 108106271 A TW108106271 A TW 108106271A TW 108106271 A TW108106271 A TW 108106271A TW 201941253 A TW201941253 A TW 201941253A
Authority
TW
Taiwan
Prior art keywords
electrode
sample
esc
electrodes
capacitance
Prior art date
Application number
TW108106271A
Other languages
English (en)
Other versions
TWI709158B (zh
Inventor
行
横川賢濵
岩瀬拓
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW201941253A publication Critical patent/TW201941253A/zh
Application granted granted Critical
Publication of TWI709158B publication Critical patent/TWI709158B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Abstract

[課題] 提供一種能夠使處理之良率提升之電漿處理裝置。
[解決手段] 電漿處理裝置，係具備有：在處理室內而被載置有試料(4)之試料台(10)、和構成試料台(10)之上面部的介電質膜(12)、和被配置於介電質膜(12)內，並被供給有從直流電源(34)而來之直流電力而被形成有用以吸附試料(4)之靜電力之膜狀之複數之電極(30)、和被配置於介電質膜(12)之下方處並在試料(4)之處理中被供給有從高頻電源(123)而來之高頻偏壓電位形成用之高頻電力的偏壓用電極(基材(11))。複數之電極(30)，係包含被賦予有正極性之第1電極(31)以及被賦予有負極性之第2電極(32)，第1電極(31)以及第2電極(32)，係經由低通濾波電路(LPF33)而被與直流電源(34)之所對應的正極端子以及負極端子作電性連接。

Description

電漿處理裝置
本發明，係有關於電漿處理技術。又，本發明，係有關於用以一面將半導體晶圓等之試料吸附在處理室內之試料台上面而作保持一面進行處理之技術。
從先前技術起，在電漿處理裝置中，為了將試料保持於試料台上面之上方，係使用有靜電吸附(靜電吸盤、Electro Static Chuck，係會有記載為ESC等的情況)機構。試料台以及靜電吸附機構，一般而言係具備有下述一般之構成。試料台，係具備有金屬等之導電體製之基材、和在基材上構成試料台上面部並具有特定之厚度的介電質製之構件(係會有記載為介電質膜、介電質構件等的情況)。亦具備有在試料台內而被配置於接近於試料台上面(亦即是試料之載置面)的位置處之靜電吸附用之電極(係會有記載為ESC電極等的情況)。對於此電極而供給從直流電源而來之電力，在此電極與試料之間之介電質膜以及試料之內部係被形成有電荷，其結果，在此些之電荷之間係產生有靜電力。藉由該靜電力，試料係被推壓附著於介電質膜之上面、亦即是被推壓附著於載置面上，而被作吸附，藉由此，試料係被作保持。
作為關連於上述之電漿處理裝置以及靜電吸附機構之先前技術例，係可列舉出日本特開平10-150100號公報(專利文獻1)、日本特表2000-507745號公報(專利文獻2)。
在專利文獻1中，係揭示有所謂的雙極型之ESC。在專利文獻1之技術中，係從分別使其中一方之輸出端被作了接地之2個的直流電源，來經由低通濾波器而對於被埋入至介電質膜內之複數之電極之各者而施加所對應的正或負之直流電壓。藉由此，各個的電極係被設為正極和負極，使用被形成於正極以及負極之電極和上方之試料之部分之間的靜電力，試料係被作吸附。在此技術中，係具備有低通濾波器，而防止從被與試料台之介電質膜之下方之基材(亦即是偏壓用電極)作了電性連接的高頻電源所供給至基材處之高頻電力流動至直流電源處。
進而，在專利文獻1之技術中，係記載有在使被吸附於試料台之介電質膜之上面處的試料浮游於上方並作卸下時對於靜電之殘留吸附作抑制的內容。因此，係亦記載有下述之構成：亦即是，從直流電源而來之對於複數之電極的供電路徑之各者的輸出端係均未被作接地，並從完全地被設為浮動電位之直流電源之正負之輸出端起來直接對於正極以及負極之電極施加正負之電壓。
又，於先前技術中，係使用有高頻偏壓技術。在使用有電漿之試料的蝕刻處理中，係對於試料台之基材(偏壓用電極)或是ESC電極，而從高頻電源來施加有高頻電力。於此情況，在試料台上面以及其之上之試料之上面上方處，係被形成有特定之大小的高頻偏壓電位，並產生有可視為其之直流成分的電壓(設為電壓Vdc)。
[先前技術文獻]
[專利文獻]
[專利文獻1] 日本特開平10-150100號公報
[專利文獻2] 日本特表2000-507745號公報
[發明所欲解決之課題]
在先前技術中，由於在以下各點的考慮係並不充分，因此係產生有問題。近年來，在使用電漿處理裝置來製造半導體裝置的工程中，使用有高頻偏壓技術以及靜電吸附技術等的多段步驟之蝕刻處理係成為主流。在此處理中，係發生有於構成處理的各步驟彼此之間而高頻偏壓電位之直流成分之電壓Vdc大幅度變動的情況。於此變動時，由於試料與試料台之間之電位差係變動，因此於此些之間所積蓄的電荷量係會大幅度變動。又，起因於此電壓Vdc之影響，ESC電極之各極之正以及負的電位之大小之和係並不會成為0，而會有在試料以及介電質之內部所誘發的電荷成為不平衡的情況。起因於此不平衡，靜電吸附力係成為不安定。
例如，在先前技術之蝕刻處理中，在被吸附保持於具備有靜電吸附機構的試料台上之試料之上面的膜構造之上方處，係被形成有高頻偏壓電位。被積蓄在ESC電極等之中的電荷量之變動量，係作為從電漿而流動至試料處之電流(係會有記載為ESC電流的情況)而被作供給。此ESC電流之大小，係若是在多段之步驟間的電壓Vdc之變化量變得越大，則會成為越大之值。依存於被曝露在電漿中之膜構造，係會有ESC電流集中地流動的情況。當在步驟間而高頻偏壓電力為大的情況時，於步驟之切換時，係會有過渡性地而在試料中流動大的ESC電流的情況。起因於此，係會有在膜構造中而產生損傷的情況。
如同上述一般，在先前技術例之使用有靜電吸附以及高頻偏壓等的電漿處理裝置中，試料之膜構造係會有起因於ESC電流而受到損傷的情況。於此情況，進行使用有電漿之處理所製造的半導體裝置之性能係會受損，而有著使處理之良率降低的問題。
本發明之目的，係在於提供一種能夠使處理之良率提升之電漿處理裝置。

[用以解決課題之手段]
本發明中之代表性的實施形態，係為一種電漿處理裝置，其特徵為，係具備有以下所示之構成。其中一個實施形態之電漿處理裝置，其特徵為，係具備有：處理室，係被配置在真空容器內，並於內側被形成有電漿；和試料台，係被配置在前述處理室內之下方處，並被載置有成為使用有前述電漿的處理之對象之試料；和介電質構件，係構成包含有前述試料所被作載置的載置面之前述試料台之上面部；和膜狀之複數之電極，係被配置於前述介電質構件內，並被供給有從直流電源而來之直流電力而被賦予有特定之極性，而被形成有用以吸附前述試料之靜電力；和導電體製之偏壓用電極，係在前述試料台內而被配置於前述介電質膜之下方處，並在前述試料之前述處理中，被供給有從高頻電源而來之高頻偏壓電位形成用之高頻電力，前述複數之電極，係包含有基於前述直流電力而被賦予有正極性之第1電極、以及被賦予有負極性之第2電極，前述第1電極，係經由低通濾波電路而被與前述直流電源之正極端子作電性連接，前述第2電極，係經由前述低通濾波電路而被與前述直流電源之負極端子作電性連接。

[發明之效果]
若依據本發明中之代表性的實施形態，則係可提供一種能夠使處理之良率提升之電漿處理裝置。
以下，根據圖面，針對本發明之實施形態作詳細說明。另外，在用以對實施形態進行說明之全部圖中，針對相同的部份，原則上係附加相同之元件符號，並省略其之重複說明。另外，在圖面中，係會有為了易於理解而將剖面下影線省略的情況。在圖面中，作為示意圖，係對於構成要素之尺寸和形狀等作示意性展示，而並不被圖示之尺寸等所限定。另外，於說明中，作為方向，係使用X方向、Y方向、Z方向。Z方向，係為鉛直方向，並身為高度、厚度方向，而為試料台等之中心軸所延伸存在之方向。X方向、Y方向，係為構成水平面之2個的方向，並對應於試料台等之徑方向。
[課題等]
針對前提之技術及課題等，於以下進行補充說明。在前述之先前技術中，由於在以下各點的考慮係並不充分，因此係產生有問題。近年來，在使用電漿處理裝置來製造半導體裝置的工程中，為了對於半導體晶圓等之試料之上面的膜構造等以更高的精確度來進行處理，使用有高頻偏壓技術和ESC技術的多段步驟之蝕刻處理係逐漸成為主流。在此多段步驟之蝕刻處理中，係在構成處理之複數之步驟的每一者中對於處理條件有所切換。處理條件，係可列舉出將氣體供給至真空容器內部所形成的電漿之放電之條件或對於試料台或試料而供給高頻電力(RF電力)所形成的RF偏壓電位之大小(高頻：radio frequency：係會有記載為RF的情況)。
在此種處理中，係發生有於時間性而言被先後實施的步驟之間而由RF電力所致之RF偏壓電位之直流成分之電壓Vdc大幅度變動的情況。例如，在專利文獻1之技術例中，於電壓Vdc有所變動時，由於試料與試料台之間之電位差係變動，因此於此些之間所積蓄的電荷量係會大幅度變動。
使用圖17，作為與上述專利文獻1相對應之先前技術例，針對相對於實施形態的比較例之電漿處理裝置之ESC機構作說明。圖17，係為對於第1比較例的電漿處理裝置之ESC機構以及試料台的概略構成作示意性展示之縱剖面圖。針對試料台190等，係對縱剖面(X-Z面)作展示。此ESC機構19，係為雙極型之ESC機構。在第1比較例之ESC機構19中，試料台190，係具備有金屬製之基材191、和被配置在基材191之上面上方處的介電質膜(介電質構件)192。基材191，係為被施加有從RF電極123而來之RF偏壓電力的偏壓用電極。介電質膜192，係由陶瓷材料所構成。對於在試料台190以及介電質膜192之上面(亦即是載置面sf1)處被載置有試料4的狀態作展示。試料4，例如係為圓板形狀之半導體晶圓。
在介電質膜192內之一部分處，身為ESC用之電極(ESC電極)的複數之電極130，係以被埋入的方式而被作配置。電極130，係為特定之厚度的膜狀之電極。複數之電極130，係具備有電極131(第1電極)和電極132(第2電極)之2個的電極之對。其中一方之電極131，係被賦予有正極(+)，另外一方之電極132，係被賦予有負極(-)。2個的電極131、132，係於厚度方向之相同位置處分離有特定之距離地而被作配置。
基材(偏壓用電極)191，係經由整合器122，而被與特定之頻率的高頻電源(RF電源)123作電性連接。在基材191處，於被保持在介電質膜192上之試料4的處理中，係被供給有從RF電源123而來之RF電力。藉由該RF電力，在試料4之上面上方處，係被形成有RF偏壓電位。
在此ESC機構19處，係作為被配置在試料台190之外側處之2個的直流電源(DC電源)134，而具備有第1DC電源134A、第2DC電源134B(DC：直流)。2個的DC電源134，係分別經由低通濾波器(LPF)133，而被與所對應的電極131、132作電性連接。作為LPF133，係具備有第1LPF133A、第2LPF133B。電極131，係經由第1LPF133A，而被與第1DC電源134A作連接。電極132，係經由第2LPF133B，而被與第2DC電源134B作連接。
2個的DC電源134，係分別使其中一方之輸出端子被作接地，並使另外一方之輸出端子之各者分別經由LPF133而被與所對應的電極131、132作電性連接。第1DC電源134A之負極端子係被作接地，正極端子係經由第1LPF133A而被與電極131作連接。第2DC電源134B之正極端子係被作接地，負極端子係經由第2LPF133B而被與電極132作連接。DC電壓，係從DC電源134經由LPF133而被供給至電極130處。藉由此，2個的電極131、132，係被賦予有正極和負極之相異的極性。亦即是，在靜電吸附時，電極131，係被賦予有正極並作為正極電極而起作用，電極132，係被賦予有負極並作為負極電極而起作用。基於在正極之電極131與負極之電極132之間的電荷，在介電質膜192以及試料4之內部係產生有靜電力。
在此ESC機構19處，於在載置面sf1上被載置有試料4的狀態下，將此試料4藉由使用ESC用之電極130(131、132)所形成的靜電力來吸附在載置面sf1上並作保持。在此狀態下，對於試料4而進行使用有電漿之處理。
在此種ESC機構19之構成中，藉由正負之電極131、132而作為ESC所被積蓄之電荷量之變動量，係作為從電漿而流動至試料4處之電流(ESC電流)而被作供給。此ESC電流之大小(設為J0)，係藉由下述之數式1來作表現。若是在多段步驟之步驟間的電壓Vdc之變化量變得越大，則在步驟之切換時會流動越大之值的ESC電流。在數式1中，Cesc，係代表ESC之電極130(131、132)與試料4之間的介電質膜192之部分的靜電電容。dVdc/dt係代表電壓Vdc之時間微分。
於此，針對在使用有第1比較例之ESC機構19的試料4之處理時，例如使如同圖2一般之試料4之上面的膜構造40被曝露於電漿中的情況進行考察。圖2，係為對於在實施形態以及比較例中而被作處理之試料4之上面的膜構造之構成例之概略作示意性展示之縱剖面圖。圖2之膜構造40，係從下側起，而具備有基板202、絕緣膜203、導體201。導體201，係具備有A部分(膜狀部201A)、和B部分(貫通孔部201B)。
對於在此導體201處之面向電漿之A部分(膜狀部201A)的表面積、和貫通孔內之B部分(貫通孔部201B)之面積之間之比(天線比)作考察。當此天線比為較特定之值而更大的情況時，ESC電流係會集中於B部分(貫通孔部201B)而流動，並會有在膜構造40中而產生損傷的情況。
在專利文獻1之技術中，DC電源之任一之輸出端均係成為浮動電位。因此，就算是在電壓Vdc有所變動的情況時，亦成為以不會在DC電源處流動大電流的方式，而使ESC電極或DC電源之電位產生變動。故而，可以預測到，就算是當在多階段步驟之步驟間而電壓Vdc發生了變動的情況時，也不會在試料處流動大的ESC電流。但是，在此技術中，DC電源之兩輸出端係被與ESC電極之正極以及負極直接作連接。因此，在RF偏壓形成用之RF電力被供給至試料台處的情況時，RF電力係成為漏洩至DC電源處並流動。起因於此，DC電源係會發熱乃至於發生故障。
在專利文獻2中，係記載有關連於防止ESC之靜電吸附力之不安定的技術例。在專利文獻2之技術中，係從使任一之輸出端均未被作接地的直流電源，來經由高通濾波器而對於ESC電極施加正負之電壓。進而，係將根據在試料台處所產生之高頻電壓之振幅的大小(設為電壓Vpp)所預測到的電壓Vdc，經由電阻電路來與直流電源之輸出端作連接。係以會使電壓Vdc之預測電位成為直流電源之兩輸出端子之中間之電位的方式，來作設定。藉由此，來追隨於電壓Vdc之變動而對於被供給至ESC電極之電力作調節，而謀求所被產生的電荷之量之調節。
在專利文獻2之技術中，電壓Vdc之預測係成為課題。若依據本發明者之檢討，則電壓Vdc之值，係並非絕對會相對於電壓Vpp之值而存在有一定的相關。因此，在現實中，係成為難以根據電壓Vpp之值來對於電壓Vdc之值正確地作預測。進而，在電壓Vpp之相對於時間之變化(時間性變化)與電壓Vdc之時間性變化之間，係存在有時間延遲。因此，若是更進而包含有過渡狀態，則電壓Vdc之變動的預測係變得更加困難。
進而，在上述第1比較例(圖17)之構成中，亦同樣的，當在時間性而言有所前後的步驟間而RF偏壓電力之大小為較特定值而更大的情況時，於步驟之切換時，係會有過渡性地而對於試料4流入大的ESC電流的情況。因此，當存在有如同上述一般之天線比為大之膜構造40的情況時，係會在試料4處發生損傷。起因於此，進行使用有電漿之處理所製造的半導體裝置之性能係會受損，而有著使處理之良率降低的問題。針對此種課題，在先前技術中係並未作任何的考慮。在實施形態1的電漿處理裝置中，係具備有包含對於上述課題有所考慮而特別設計的ESC機構之構成。藉由此，係能夠使處理之良率提升。
(實施形態1)
使用圖1～圖12，對於本發明之實施形態1的電漿處理裝置作說明。實施形態1之電漿處理裝置，係具備有：被配置在處理室內之下方而被載置有試料之試料台、和構成試料台之上面部的介電質構件、和被配置於介電質構件內，並被供給有從直流電源而來之直流電力而被賦予特定之極性並被形成有用以吸附試料之靜電力之靜電吸附(ESC)用之複數之電極(ESC電極)、和在試料台內而被配置於介電質構件之下方處並在試料處理中被供給有從高頻電源而來之高頻偏壓電位形成用之高頻電力的導電體製之偏壓用電極(基材)。在複數之電極中之2個的電極(第1電極、第2電極)，係經由低通濾波電路而被與直流電源之正極端子以及負極端子作電性連接。
[電漿處理裝置]
圖1，係為對於實施形態1的電漿處理裝置1之概略構成作示意性展示之縱剖面圖。針對真空容器101等，而對縱剖面(X-Z面)作展示。圖3，係對於該電漿處理裝置1中之ESC機構5以及試料台10等之構成作展示。實施形態1的電漿處理裝置1，係身為微波ECR電漿處理裝置。微波ECR，係為在被配置於真空容器101內並被作了減壓的處理室106供給特定之頻率之微波之電場和被調節為於該頻率相對應的強度之磁場，並使用有藉由此些之相互作用所產生的電子迴旋共振(ECR：Electron Cyclotron Resonance)之方式。在此方式中，係使用ECR，來激勵被供給至處理室106處之電漿形成用之氣體而形成電漿，並對於試料台10上之試料4處的處理對象之膜層進行蝕刻處理。試料4，係為成為使用有電漿的處理之對象的基板狀之試料，例如係為圓板形狀之半導體晶圓。試料4，係被載置於被配置在處理室106之下部處的試料台10上，並藉由ESC機構5而被作保持。蝕刻處理，係包含有在包含試料4之表面的遮罩與處理對象之膜層的複數層之膜構造中之處理對象之膜層的處理。
圖1之電漿處理裝置1，大致上係具備有真空容器101和電磁場形成部2以及真空排氣部3。真空容器101，係於內部具備有身為電漿所被形成的空間之處理室106。真空容器101等，係相對於鉛直方向(Z方向)之中心軸(以一點鍊線作標示)而具備有圓筒或圓柱等之軸對稱形狀。
電磁場形成部2，係被配置在真空容器101之上部的外側上方或側面外側周圍處，並產生上述ECR之電場及磁場。電磁場形成部2，例如係藉由磁控管113、複數之螺線管線圈114等而構成。
真空排氣部3，係具備有排氣口109、真空幫浦102、排氣調節閥108等。真空幫浦102，係被配置在真空容器101之底面下方處，並包含通過排氣口109來與處理室106相通連並進行排氣的渦輪分子幫浦。
真空容器101，係至少於電漿所被形成之處理室106之外周作包圍的部分之一部分處，具備有圓筒形狀之側壁部101A。在真空容器101之側壁部101A的上端部上方以及處理室106之上方處，係具備有窗構件107。窗構件107，係身為使電場透過的石英等之介電質製之圓板狀(或者是圓柱狀)之構件。窗構件107，係具備有在從Z方向作觀察時的平面觀察下而為圓形或近似於可視為圓形的程度之平面形狀。窗構件107，係包夾著將處理室106之內外氣密地作密封的O形環等之密封構件(未圖示)，而被載置於側壁部101A上，並構成真空容器101上部之蓋構件。
在真空容器101之側壁部101A的一部分處，係被連結有氣體導入管105。氣體導入管105，係於內部流通有從處理室106內之上方而被供給至內部的氣體(處理用氣體)。
在處理室106內之下部處，係沿著中心軸位置而被配置有試料台10。試料台10，係具備有在從Z方向作觀察時的平面觀察下而為圓形或近似於可視為圓形的程度之形狀、例如具備有圓柱或圓板形狀。在試料台10之上面處，係經由後述之搬送用機器人而被載置有試料4。
試料台10，雖係於圖3中亦有所展示，但是，係具備有位於Z方向下側處之基材(偏壓用電極)11、和被連接於基材11上而被作配置的介電質膜12。基材11，係具備有特定之厚度和直徑的圓板或圓柱形狀，並藉由金屬等之導電體製之構件而被構成，並且身為被施加有RF電力的偏壓用電極。介電質膜12，係與基材11相同的，具備有特定之厚度和直徑的圓板或圓柱形狀，並身為將基材11之上面作被覆的概略膜狀之介電質製之構件(介電質構件)。介電質膜12，係構成試料台10之上面部，並具備有載置試料4之載置面sf1。在介電質膜12內，係作為膜狀之ESC電極而將複數之電極30以被埋入的方式而作配置。
基材11，係經由整合器122，而被與被配置於試料台10之外部處的高頻電源(RF電源)123經由供電路徑而作電性連接。RF電源123，係輸出特定之頻率的高頻電力(RF電力)。在試料4之處理中，從RF電源123而來之RF電力，係經由整合器122而被供給至基材(偏壓用電極)11處。藉由此，經由基材11、介電質膜12，在試料4之上面上方處，係被形成有RF偏壓電位。
在窗構件107之上方處，係經由空洞部110，而被配置有身為使微波之電場於內部作傳播的路徑之導波管104。在導波管104之上部(方形導波管部104B)處，係被配置有震盪並形成微波之電場的磁控管113。導波管104，係具備有圓形導波管部104A和方形導波管部104B。圓形導波管部104A，係延伸存在於Z方向上，並具有圓形之剖面。方形導波管部104B，係被配置並連接於圓形導波管部104A之上方處，並延伸存在於水平方向之其中一方向(X方向)上，並且具有矩形或方形之剖面。方形導波管部104B之另外一端部，係被與圓形導波管部104A之上端作連結。圓形導波管部104A之直徑，係被設為較窗構件107之直徑而更小。
在窗構件107與導波管104(圓形導波管部104A)之間，係具備有空洞部110。空洞部110，係為使內部傳播微波之空洞，並具備有與真空容器101以及窗構件107概略相同之直徑，而具備有具有特定之高度的圓筒形狀。圓形導波管部104A之下端之開口，係與空洞部110之頂面部之中心軸之開口相通連而被作連接。空洞部110之下面，係相當於窗構件107之上面。
進而，在電磁場形成部2處，係作為複數之螺線管線圈114，而被配置有被作了複數段捲繞的螺線管線圈114。複數之螺線管線圈114，係具備有被配置在空洞部110之頂面部之上方的圓形導波管部104A之側壁之周圍處的螺線管線圈114、和包圍空洞部110、窗構件107以及真空容器101之側壁部101A之外周圍地而被作配置的螺線管線圈114。在螺線管線圈114處，係被供給有直流電力，並被形成有特定之強度的磁場。此特定之強度的磁場，係為與藉由磁控管113所形成並在導波管104內傳播的微波之頻率相配合的強度之磁場。
在真空排氣部3處，係於身為真空容器101之底部的一部分並且較試料台10之上面而更下方之位置處，被配置有排氣口109。排氣口109，係將處理室106之內外作通連並使內部之氣體和粒子被排出。排氣口109，係通過排氣管而被與排氣調節閥108以及真空幫浦102作連結。真空幫浦102，係藉由渦輪分子幫浦所構成。在將排氣口109和真空幫浦102之間作連結的排氣管之途中，係被配置有排氣調節閥108。排氣調節閥108，係使排氣管內部之流路剖面積作增減，而使通過排氣管內之氣體或電漿的粒子之流量、速度作增減。另外，在真空幫浦102之渦輪分子幫浦之後流側處，係被連結而配置有未圖示之旋轉幫浦等的粗略抽氣幫浦。此幫浦，係發揮將被排氣之粒子等排出至電漿處理裝置1所被作配置的清淨室等之建築物之外的作用。
在真空容器101之側壁部101A處，係被連結有真空搬送容器。真空搬送容器，係身為未圖示之其他的真空容器，並具備有身為內部之被作了減壓的空間之搬送室。在此搬送室內，係被配置有搬送用機器人。搬送用機器人，係具備有臂部，該臂部，係具備於兩端部處被可旋轉地作連結的複數之腕並且構成為可進行伸縮動作。試料4，係被載置於搬送用機器人之臂部的前端部上面上而被作保持並被作搬送。進而，在側壁部101A處，係被配置有使試料4被載置於搬送用機器人之臂部上並搬送至內側的通路。並且，該側壁部101A，係將身為該通路之搬送室側之開口的閘門，以將包含有其之周圍之間之空間的內部和外部氣密性地作區劃的方式，而被與真空搬送容器作連結。
被保持於搬送用機器人之臂部的前端部處之試料4係被從搬送室內而作搬送，並通過通路之閘門而一直被搬送至真空容器101內之處理室106內的試料台10之上方處。之後，該試料4係被交接至試料台10處。詳細而言，雖並未圖示，但是，在試料台10處，係具備有貫通基材11以及介電質膜12之複數之貫通孔、和被配置在複數之貫通孔內的複數之推壓銷。在進行交接時，複數之推壓銷係被朝向上方作驅動，並將被保持於搬送用機器人之臂部之前端部處的試料4朝向上方作舉升並接收。之後，搬送用機器人之臂部係收縮，並從處理室106內而退出至搬送室內。藉由此，試料4係被交接至試料台10側處。之後，在使試料4被載置於複數之推壓銷之前端上的狀態下，複數之推壓銷係被朝向下方作驅動，並被收容於貫通孔內。如此一來，試料4係成為被載置於試料台10之介電質膜12之上面(載置面sf1)之上方處的狀態。
在該狀態下，係對於被配置在介電質膜12內之ESC用之電極30而被供給有從DC電源34而來之DC電力，並使靜電力產生。藉由該靜電力，試料4係被吸附於介電質膜12之上面，並被作保持。
同時，在處理室106內，係通過氣體導入管105，而被導入有藉由稀有氣體來作了稀釋的處理用氣體。處理室106內部之壓力，係藉由從氣體導入管105而來之處理用氣體之流量以及速度和從排氣口109而來之排氣之流量以及速度之間的平衡而被作控制，並被調節為適於進行產生了電漿的處理之開始的範圍內之值。
另一方面，藉由磁控管113所震盪的例如2.45GHz之微波的電場，係在導波管104內以及空洞部110內傳播，並透過窗構件107，而被供給至處理室106內。同時，螺線管線圈114之基於直流電力所產生的磁場，係被供給至處理室106內。藉由該電場與磁場間之相互作用，ECR係被產生。藉由該ECR，處理用氣體之原子或分子係被激勵，並電離或解離，在處理室106內之試料台10上方之放電用空間中係被產生有電漿。
之後，從RF電源123而來之RF電力係被供給至基材11處，於被保持在試料台10之介電質膜12上之試料4的上方處，係被形成有RF偏壓電位。因應於RF偏壓電位與電漿之間之電位差，電漿中之離子等的帶電粒子係被朝向試料4上面之方向而誘導。該帶電粒子係與試料4之膜構造中的處理對象之膜相碰撞，該膜之蝕刻處理係被促進。
[試料上面之膜構造]
成為實施形態1之電漿處理裝置1的蝕刻處理之對象的試料4之上面的膜構造之構成例，係如同圖2中所示一般。圖2之膜構造40，係具備有被視為導電體之基板202、和被與該基板202之上面作連接而被作配置之絕緣膜203、以及被設置在該絕緣膜203之一部分處的導體201。導體201，係具備有A部分(膜狀部201A)、和B部分(貫通孔部201B)。B部分(貫通孔部201B)，係為將在厚度方向上而貫通絕緣膜203的貫通孔之內部作填充並與基板202上面之一部分相接的部分。A部分(膜狀部201A)，係為該B部分之貫通孔之上端的開口周圍之將絕緣膜203上面之一部分以膜狀來作覆蓋的部分。
[ESC機構]
圖3，係為對於在實施形態1的電漿處理裝置1中之包含ESC機構5之試料台10之概略構成作示意性展示之縱剖面圖。針對試料台10等之X-Z面作展示。另外，X方向，係為相對於中心軸(Z方向)之徑方向中的其中一方向。
實施形態1的電漿處理裝置1，主要係在試料台10之上部(包含身為介電質膜12之上面的載置面sf1)處，被構成有ESC機構5。ESC機構5，係具備有介電質膜12內之複數之電極30、和對於複數之電極30而通過供電路徑(電性配線)而被作電性連接之低通濾波器(LPF)33、以及相對於LPF33而通過供電路徑來作電性連接之直流電源(DC電源)34。
介電質膜12，係為將基材11上部之上面作覆蓋地而被作配置之由氧化鋁或氧化釔等之陶瓷材料所構成之介電質製之構件。在試料台10以及介電質膜12處，係具備有身為上面之載置面sf1，並在載置面sf1處被載置有試料4。
身為ESC電極的複數之電極30，係身為被埋入介電質膜12內之一部分處的鎢等之金屬製之膜狀之複數之電極。複數之電極30，係具備有電極31(第1電極)和電極32(第2電極)之2個的電極之對。複數之電極30，係於厚度方向(Z方向)上而被配置在相同位置(特定之位置z1)處，並在X方向上分離有特定之距離地而被作配置。電極30之膜，係具備有特定之厚度(Z方向之距離)。複數之電極30，係藉由從DC電源34而來之DC電壓之供給，而被賦予有互為相異之極性(正極性、負極性)。於ESC時，電極31係被賦予有正極性，電極32係被賦予有負極性。複數之電極30之各者，係經由LPF33，而被與DC電源34之所對應的極性之端子(正極端子、負極端子)作連接，並被賦予有各別之極性。
LPF33，係包含第1LPF33A、第2LPF33B。電極31，係經由第1LPF33A，而被與DC電源34之正極端子作電極性連接。電極32，係經由第2LPF33B，而被與DC電源34之負極端子作電極性連接。
在實施形態1中，DC電源34之2個的輸出端(正極端子、負極端子)係均未被作接地，至少在試料4之處理中，係各別被設為電性浮動電位。又，至少在試料4之處理中，電極30之各者(電極31、32)亦係被設為電性浮動電位。
在介電質膜12處，於Z方向上，作為概略性之部分，係具備有包含複數之電極30之部分(電極30上面與電極30下面之間之部分)、和位於複數之電極30之上面與試料4之下面(載置面sf1)之間的第1部分P1、以及位置於複數之電極30之下面與基材11之上面之間的第2部分P2。第1部分P1以及第2部分P2，係分別具備有特定之厚度(Z方向之距離)。
在實施形態1中，試料台10內之位置於介電質膜12以及電極30之下方處之基材11，若是換句話說，則係身為導電體製之偏壓用電極，並身為從RF電源123而被供給有RF偏壓電位形成用之RF電力之電極。
另外，針對試料台10之在從Z方向來作了平面觀察時的X-Y面上之ESC用之電極30之形狀或位置，係並未特別作限定，但是，作為其中一例，係如同下述一般。在以平面觀察而對於試料台10之上面之圓形區域作了觀察的情況時，複數之電極30之正負之電極31、32，係成為其中一方為被配置在中心軸附近之圓形區域處，另外一方為被配置在外周側之環狀區域處。在其他之例中，正負之電極31、32，係被配置在內周側之環狀區域和外周側之環狀區域處。在其他之例中，正負之電極31、32，係被配置為雙重之漩渦形狀。又，正負之電極31、32，係亦可在圓周方向上被分離為複數之電極部分而被作配置。
[蝕刻處理]
以下，針對使用具備有如同上述一般之ESC機構5以及試料台10的電漿處理裝置1之試料4之蝕刻處理作說明。在實施形態1中，作為例子，係將圖2之試料4之上面的膜構造40作為蝕刻處理對象。使用圖4～圖7等，針對試料4之膜構造40之蝕刻處理作說明。此蝕刻處理，係為具備有以下之第1步驟S1、第2步驟S2、第3步驟S3之多段步驟之蝕刻處理。在此蝕刻處理中，係在各步驟的每一者(各者所對應之工程、時間等)中對於RF偏壓電位之大小等作切換。藉由此，在步驟間、每一步驟中，施加於試料4處之直流成分的電壓Vdc等係可能會變動。
在第1步驟S1(圖4之時間T1)處，係將使SF6 (六氟化硫)與CHF3 (三氟甲烷)作了混合的氣體，作為處理用氣體而供給至處理室106內，而形成電漿，並對於基材11供給150W之RF電力，而形成RF偏壓電位，並對於試料4進行了30秒(s)的處理。
接著，在第2步驟S2(時間T2)處，係產生使用有將Cl2 (氯氣)、HBr(溴化氫)與O2 (氧)作了混合的處理用氣體之電漿，並形成由30W之RF電力所致之RF偏壓電位，而對於試料4進行了30秒的處理。
進而，在身為最終步驟之第3步驟S3(時間T3)處，係產生使用有將HBr與O2 作了混合的處理用氣體之電漿，並使用由300W之RF電力所致之RF偏壓電位，而對於試料4進行了30秒的處理。
在上述複數之步驟之處理之間，從DC電源34所輸出的電力之電壓，係設為使該電壓之振幅被固定為1200V者。
[ESC電流-實施形態1]
圖4，係對於代表在藉由實施形態1的電漿處理裝置1而使用圖3之ESC機構5等來對於圖2之膜構造40作了處理時之在施加有上述複數之步驟之工程的處理(蝕刻處理)之間所流入至試料4中的ESC電流之時間性變化的圖表作展示。橫軸，係為處理時間(秒(s))，並具備有第1步驟S1(時間T1)、第2步驟S2(時間T2)、第3步驟S3(時間T3)。在縱軸處，係將ESC電流之大小以0為中心來作標示。在圖4之例中，於步驟間之切換、移行時，雖然係流動有極為微小之ESC電流，但是係並未發現到由此處理所致之對於試料4之損傷。亦即是，在實施形態1之電漿處理裝置1中，係能夠一面藉由ESC機構5來將試料4作吸附保持，一面在蝕刻處理中對於由ESC電流所致之對於試料4的損傷作防止或抑制。
[ESC電流-比較例(1)]
接著，針對代替圖3之實施形態1之ESC機構5而使用圖17之第1比較例之ESC機構19來同樣地對於圖2之膜構造40而施加了上述複數之步驟之處理的情況作說明。在圖17之ESC機構19之構成中，於ESC以及處理中，基於從DC電源134而來之DC電壓，電極131係被設為正極性，電極132係被設為負極性。於此處理之間，DC電源134之輸出電壓，係設為使該電壓之振幅於正負均被固定為600V者。
圖5，係對於代表在使用圖17之第1比較例之ESC機構19而對於圖2之膜構造40作了處理的情況時之ESC電流之時間性變化的圖表作展示。如同圖5一般，可以得知，在前後之步驟被作切換而使處理條件有所變化的時間點之前後處，係流動有大的ESC電流。在對於處理後之試料4作了調查後，係發現到，在圖2之膜構造40之導體201處的和膜狀之A部分與基板202相接之B部分處，ESC電流係集中，起因於此時所產生之熱，係發生有B部分完全融化並消失的損傷。
[ESC電流-比較例(2)]
接著，作為第2比較例之ESC機構，針對使用雙極型之ESC機構來同樣地以圖2之膜構造40作為對象而施加了上述複數之步驟之處理的情況作說明。第2比較例之ESC機構，係身為從使任一之輸出端均未被作接地的DC電源來經由RF濾波器(高頻濾波器)而對於ESC用之電極的正極以及負極之各電極施加有所對應的正負之電壓之構成。
此處理之結果，在RF偏壓電位形成用之RF電力之振幅為大的第1步驟和第3步驟中，係發生RF雜訊(高頻雜訊)，控制系統係成為不安定。又，若是反覆進行此處理，則DC電源之輸出端子和電源框體之間之絕緣被膜係發熱並燒焦。
[ESC電流-比較例(3)]
接著，針對使用第3比較例之ESC機構來同樣地以圖2之膜構造40作為對象而施加了上述複數之步驟之處理的情況作說明。第3比較例之ESC機構，係從使任一之輸出端均未被作接地的DC電源來經由RF濾波器而對於ESC用之電極的正極以及負極之各電極施加有所對應的正負之電壓。並且，在第3比較例之ESC機構中，係將從電壓Vpp所預測到的電壓Vdc經由電阻電路來與DC電源之輸出端作連接。藉由此，係以會使電壓Vdc之預測電位成為DC電源之兩輸出端子之中間之電位的方式，來作設定。電壓Vpp，係為藉由RF偏壓電位形成用之RF電力之供給而在試料台處產生的RF電壓之振幅之大小。電壓Vdc，係身為伴隨著RF電力而在試料4處所產生的直流成分之電壓。於此處理之間，從DC電源所輸出的電壓，係設為被固定為1200V者。
圖6，係對於代表在使用第3比較例之ESC機構而對於圖2之膜構造40作了處理的情況時之ESC電流之時間性變化的圖表作展示。如同圖6一般，可以得知，在第1步驟～第3步驟中，於步驟被作切換而使各處理條件有所變化的時序處，係在正與負側流動有大的ESC電流。
進而，圖7，係對於代表在圖6之處理中的電壓Vdc之預測值以及實際之電壓Vdc之檢測值(實測值)之時間性變化的圖表作展示。縱軸，係代表電壓Vdc(V)。實線，係代表檢測值(實測值)，虛線，係代表預測值。如同圖7中所示一般，依存於處理中之電漿之電位之值等的條件，電壓Vpp與電壓Vdc之間之比例係會大幅度變化。因此，僅單純地在電壓Vpp處乘上係數的電壓Vdc之預測值，係並不會與實際之電壓Vdc相互一致。亦即是，係難以單純地根據電壓Vpp來預測電壓Vdc。進而，根據圖7，可以得知，相對於根據電壓Vpp所算出的預測值之時間性變化的實際之電壓Vdc之時間性變化，係存在有延遲。若依據本發明者之檢討，則係得知了，起因於此些之電壓Vdc之預測值與電壓Vdc之檢測值之間的時間差，在對步驟進行切換時係流動有大的ESC電流。進而，係發現到，在處理後之試料4處，於圖2之膜構造40的特別是B部分(貫通孔部201B)處，電流係集中，並產生熱，而發生有此B部分融化並消失的損傷。
[效果等(1-1)]
如同上述一般，在實施形態1之電漿處理裝置1中，係一面對於載置並支持試料4之試料台10內之身為偏壓用電極之基材11供給RF電力而形成RF偏壓電位，一面對於試料4進行處理。又，在此電漿處理裝置1中，作為ESC，係在試料4之處理中，從使兩輸出端完全成為浮動電位之DC電源34來經由LPF33而對於介電質膜12內之ESC用之複數之電極30施加正負之DC電壓。對於電極31係施加有正的DC電壓而被賦予有正極性，對於電極32係施加有負的DC電壓並被賦予有負極性。藉由此，在處理中，試料4係被作吸附保持，並且伴隨著RF偏壓電位而從電漿所流動至試料4處之ESC電流係被作抑制。藉由此，在實施形態1中，就算是在如同圖2一般地而對於在上面側處具有天線比為大之膜構造40的試料4而進行多段步驟之蝕刻處理的情況時，亦能夠防止或抑制對於試料4之損傷的發生。在實施形態1中，就算是實施有於構成處理之前後的步驟間身為處理條件之其中一者的由RF偏壓電位形成用之RF電力所致之電壓Vdc會大幅度變動一般之處理的情況時，損傷之發生亦係被抑制。
[ESC機構-等價電路]
圖8，係在實施形態1的電漿處理裝置1中，針對圖3之ESC機構5，而亦包含電漿地來對於僅以DC成分作為對象的電性等價電路作展示。在圖8之等價電路中，對於試料4之電壓Vdc，係連接有電容器之電容Cesc，對於該電容Cesc，係並聯地連接有電容器之電容Cb以及電容器之電容Cf。電容器之電容Cesc，係代表「ESC之電極與試料之間之介電質之部分的靜電電容」。以圖3而言，此電容Cesc，係相當於位置在電極30(31、32)之上面與試料4之背面(載置面sf1)之間的介電質膜12之第1部分P1之靜電電容。電容器之電容Cb，係代表「ESC之電極與試料台之基材(偏壓用電極)之間之介電質之部分的靜電電容」。以圖3而言，此電容Cb，係相當於位置在電極30(31、32)之下面與基材11之上面之間的介電質膜12之第2部分P2之靜電電容。電容器之電容Cf，係為「LPF電路內之電容器之靜電電容」。以圖3而言，此電容Cf，係為LPF33之電路內之所有的電容器之靜電電容之總和。當在ESC機構5中作為LPF33而具備有複數之LPF電路、例如具備有圖3之第1LPF33A以及第2LPF33B的情況時，此電容Cf，係代表將此些之複數之LPF電路全體性地視為1個的電路的情況時之電容器之靜電電容。
使用此些之參數，在電漿被產生並當於試料4被進行處理的處理中而RF偏壓電位形成用之RF電力為相異的前後之步驟的切換時，流入至試料4中之ESC電流之值J，係如同下述一般地而被表現。亦即是，該ESC電流之值J，係將圖17之第1比較例之ESC機構19中的ESC電流之值J0(數式1)作為參數來使用，並如同以下之數式2一般地來作表現。
若是將數式2中所示之關係作圖示，則係成為如同圖9一般。圖9，係對於在將數式2中之靜電電容之比((Cf+Cb)/Cesc)以及ESC電流之比(J/J0)作為參數來對於數式2之關係作了表現的圖表作展示。
[ESC-條件]
根據以上內容，為了對於ESC電流作抑制，係需要以下之條件。(1)將「ESC之電極與試料之間之介電質膜之部分的靜電電容」(第1部分P1之靜電電容)設為第1靜電電容C1。第1靜電電容C1，係對應於Cesc。(2)將「ESC之電極與基材之間之介電質膜之部分的靜電電容」(第2部分P2之靜電電容)設為第2靜電電容C2。第2靜電電容C2，係對應於Cb。(3)將「LPF電路內之電容器的靜電電容之總和」設為第3靜電電容C3。第3靜電電容C3，係對應於Cf。
作為條件，係將第2靜電電容C2和第3靜電電容C3之和(C2+C3)，設為較第1靜電電容C1而更小之值((C2+C3)＜C1、(Cb+Cf)＜Cesc)。實施形態1中之ESC機構5，係以會滿足上述條件的方式而被作設定。
在實施形態1中所使用的ESC機構5之安裝例的情況時，試料4之直徑例如係為300mm。另外，試料台10之上面的直徑，係為試料4之直徑以上。ESC用之電極30(31、32)與試料4之間之部分(第1部分P1)之距離的平均值，係為0.3mm。作為構成介電質膜12之材料，係使用比介電率=9.8之氧化鋁(Aluminium oxide)。又，電容器之電容Csec(第1靜電電容C1)，係被設為約20nF。在實施形態1中，為了將電容器之電容Cb(第2靜電電容C2)之值縮小，ESC用之電極30(31、32)與基材11之間之部分(第2部分P2)之距離，係被設為2.1mm。基於此，作為在實施形態1中之安裝例，電容Cb(第2靜電電容C2)之值，係被設為電容Cesc(第1靜電電容C1)之值之1/7程度的2.9nF。又，關連於LPF33之第3靜電電容C3(電容Cf)，係如同以下一般地被作設定。
[LPF電路(1)]
在實施形態1中，作為LPF33之電路的安裝例，係可使用圖10中所示之電路。圖10，係為對於實施形態1的電漿處理裝置1中之構成圖3之ESC機構5的LPF33之電路之構成例作示意性展示之電路圖。此電路，係在ESC電極(電極30)側與DC電源34側之間，被連接有線圈1001(電感，設為Lf)和電容器1002。電容器1002之靜電電容，係對應於前述之電容Cf。
在此LPF33之電路的構成例中，相對於作為RF偏壓電力而被使用的例如400kHz之RF電力之LPF33之衰減率，係設為30dB以上。因此，係將決定衰減率之線圈1001之電感Lf之值和電容器1002之靜電電容Cf之值之間的乘積之值(Lf×Cf)，維持為5×10-12 s2 以上((Lf×Cf)≧5×
10-12 s2 )。為了在維持此值(Lf×Cf)的狀態下而將靜電電容Cf縮小，係使用具備有電感Lf=20mH之較大之電感的線圈1001。而，最終而言，係能夠將電容器1002之靜電電容Cf設為0.25nF。此LPF33之靜電電容Cf(第3靜電電容C3)，係滿足上述之條件。
身為LPF電路(LPF33)之電路常數的頻率，係被表現為√(Lf×Cf)。在實施形態1中，係身為使LPF33和RF電源123經由構成要素而被作電性連接的構成。作為在此構成中之要件，此電路常數，係被設為較RF電源123之RF電力之頻率而更充分小。
在實施形態1之圖3之構成中，於試料台10之ESC機構5處，作為ESC用之電極30，係在2個的電極31、32之各者的供電路徑上，配置有具備與LPF33相同之構成之2個的LPF電路(33A、33B)之各者。因此，身為前述之第3靜電電容C3(LPF內之電容器之靜電電容之總和)的靜電電容Cf，係成為0.25nF×2=0.5nF。
基於此，若依據本發明者之檢討，則根據數式2所估計出之ESC電流之大小，係成為第1比較例之ESC電流之大小的1/7程度。如此這般，若依據實施形態1之電漿處理裝置1之ESC機構5，則在RF偏壓電力之值(與其相對應之電壓Vdc)為相異之步驟間，如同圖4一般，係能夠將在試料4處所流動的ESC電流顯著地降低，而能夠得到使對於試料4之損傷被作抑制的效果。
[LPF電路(2)]
又，作為其他比較例，為了對於LPF33內之電容器之靜電電容的影響作調查，係將LPF33內之靜電電容之值，設為較上述電容Cesc之值而更大的25nF，並同樣的針對在對於圖2之膜構造40進行了處理的情況而進行了評價。於此情況之身為「LPF內之電容器之靜電電容之總和」的靜電電容Cf(第3靜電電容C3)，係成為50nF。於此情況，可以得知，根據數式2所估計出的ESC電流J之大小，係成為第1比較例之ESC電流J0之大小的75%。在使用有此種LPF33之膜構造40之處理中，由於ESC電流之抑制係並非為充分，因此，係辨認到膜構造40之B部分(貫通孔部201B)的一部分有所消失之損傷。
[LPF電路(3)]
接著，作為其他之比較例，為了對於ESC用之電極30(31、32)與基材11之上面之間之介電質膜12之部分(第2部分P2)的靜電電容之影響作調查，係藉由下述一般之構成來進行了評價。在此構成中，係將電極31、32與基材11之上面之間之第2部分P2之距離設為0.1mm。在此構成中，與上述之實施形態1之LPF33之安裝例相同的，針對對於圖2之膜構造40進行了處理的情況而進行了評價。此時，電極31、32與基材11之上面之間之介電質膜12之部分的靜電電容Cb(第2靜電電容C2)，係為61nF。此第2靜電電容C2，係成為較電極31、32與試料4之間之介電質膜12之第1部分P1之電容Cesc(第1靜電電容C1)而更大。此時，根據數式2所估計出的ESC電流J之大小，係成為第1比較例之ESC電流J0之大小的75%。在使用有此種構成之膜構造40之處理中，由於ESC電流之抑制係並非為充分，因此，係辨認到膜構造40之B部分的一部分有所消失之損傷。
[效果等(1-2)]
如同上述一般，在實施形態1中之ESC機構5之安裝例中，係將「ESC之電極與基材之間之介電質膜之部分之靜電電容」(第2靜電電容C2、電容Cb)、設為較「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)而更小之值(C2＜C1、Cb＜Cesc)。並且，係將「LPF電路內之電容器之靜電電容之總和」(第3靜電電容C3、電容Cf)，設為較「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)而更小之值(C3＜C1、Cf＜Cesc)。藉由此，在RF偏壓電力之值(電壓Vdc)為相異的步驟間而流入至試料4中之ESC電流係被降低，由ESC電流所致之對於試料4之損傷係被作抑制。
[變形例-LPF電路]
又，在上述實施形態1之圖10之LPF33的電路構成例中，係使用有將1個的線圈1001和1個的電容器1002作了組合之所謂之1段的濾波電路。係並不被限定於此，作為LPF電路，例如就算是如同圖11中所示一般地採用使用有將由線圈1001和電容器1002之組所構成的電路串聯地作了複數連接之多段之濾波電路的構成，亦能夠得到相同的效果。圖11，係對於在變形例之電漿處理裝置1中之LPF33之電路構成例作示意性展示。在圖11中，於電極30與DC電源34之間，線圈1001與電容器1002之組的電路，係以3段而被串聯地作連接。
[安裝例]
在上述實施形態1中，作為安裝例，為了將「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)縮小，係如同圖12中所示一般，將電極30與基材11之間之介電質膜12之第2部分P2的距離設為大。
圖12，係對於在安裝例之ESC機構5中的關連於介電質膜12之厚度之構成例作展示。在介電質膜12中，於厚度方向(Z方向)上，被配置於位置z1處之複數之電極30(31、32)，係具備有特定之厚度H3。在電極30之上面與試料4之背面(載置面sf1)之間之介電質膜12之第1部分P1，係具備有特定之厚度H1。電極30之下面與基材11之上面之間之介電質膜12之第2部分P2，係具備有特定之厚度H2。
在此安裝例中，相較於第1部分P1之厚度H1，係將第2部分P2之厚度H2設為更大。藉由此，來如同上述一般地，將第1靜電電容C1作了縮小。
係並不被限定於此種安裝例，作為變形例，就算是設為在電極30之下面與基材11之上面之間配置有由介電率為低之介電質材料所構成的構件之構成，亦能夠得到相同的效果。
[效果等(1-3)]
如同上述一般，若依據實施形態1之電漿處理裝置1，則藉由使用具備有ESC機構5之試料台10來進行試料4之處理，係能夠使處理之良率提昇。若依據電漿處理裝置1，則在RF偏壓電力會有所變化之多段步驟之蝕刻處理中，當於步驟間而電壓Vdc有所變動的情況時，係能夠將在試料4中所流動之ESC電流相較於先前技術例而大幅度地降低。因此，若依據電漿處理裝置1，則就算是當在試料4內存在有天線比為高之膜構造40等的情況時，亦能夠對於由ESC電流所致之損傷的發生作抑制。亦即是，若依據電漿處理裝置1，則係並不會對於進行使用有電漿之處理所製造的半導體裝置之性能造成損害地而將處理之良率提升。
(實施形態2)
對於上述實施形態1的電漿處理裝置1，作為其他實施形態(變形例)之電漿處理裝置，係亦可採用以下之構成。以下，針對在各實施形態中之與實施形態1相異的構成部分作說明。
使用圖13，對於本發明之實施形態2的電漿處理裝置之ESC機構作說明。在實施形態1中，係如同圖3一般地，針對作為ESC用之電極30而將正極以及負極之電極分別具備有1個並且具備有1個的DC電源34之ESC機構5來作了說明。在實施形態2之電漿處理裝置的ESC機構中，係具備有複數對之被賦予有正極以及負極的電極之對，並且具備有被與此些之複數之對作了連接的複數之DC電源。
圖13，係為對於在實施形態2中之ESC機構52之概略構成作示意性展示之縱剖面圖。在試料台10處，係具備有ESC機構52。此ESC機構52，係作為ESC用之複數之電極30，而具備有正極性之電極31、負極性之電極32。進而，各極性之電極，係藉由2個的電極之對所構成。電極31，係作為2個的電極之對，而具備有電極31A與電極31B之對。電極32，係作為2個的電極之對，而具備有電極32A與電極32B之對。各個的電極30，係經由LPF33，而被與DC電源34之所對應的正負之輸出端子作電性連接。LPF33，係作為複數之LPF電路，而由LPF33a、LPF33b、LPF33c、LPF33d所構成。係具備有LPF33a、LPF33b之對和LPF33c、LPF33d之對。DC電源34，係作為2個的DC電源，而具備有第1DC電源34A、第2DC電源34B。
在試料台10以及介電質膜12之平面觀察下的X-Y面內，例如位置於其中一側(圖示之X方向的外側)處之電極31A和電極32A，係分別經由LPF33(LPF33a、33b)而被與第1DC電源34A之正負之端子作電性連接。電極31A，係經由LPF33a，而被與第1DC電源34A之正極端子作連接，並被賦予有正極性。電極32A，係經由LPF33b，而被與第1DC電源34A之負極端子作連接，並被賦予有負極性。又，位置於另外一側(圖示之X方向的內側)處之電極31B和電極32B，係分別經由LPF33(LPF33c、33d)而被與第2DC電源34B之正負之端子作電性連接。電極31B，係經由LPF33c，而被與第2DC電源34B之正極端子作連接，並被賦予有正極性。電極32B，係經由LPF33d，而被與第2DC電源34B之負極端子作連接，並被賦予有負極性。
在實施形態2中，於各ESC電極之對的每一者處，等價電路之構成，係與前述(圖8)相同。另外，此些之複數之電極30之平面觀察下的X-Y面內之配置位置或形狀，係並不被限定於圖12之構成，而並未特別作限定。
圖13之ESC機構52，係使ESC用之2對之電極30(31、32)之上面與試料4之背面(載置面sf1)之間之介電質膜12之第1部分P1之距離被設為0.3mm。又，電極30之下面與基材11之上面之間之介電質膜12之第2部分P2之距離，係被設為2.1mm。又，介電質膜12，係以氧化鋁作為材料而被構成。於此構成的情況時，對應於「ESC之電極與試料之間之介電質膜之部分的靜電電容」(第1靜電電容C1)的電容Cesc，係被設為20nF。又，對應於「ESC之電極與基材之間之介電質膜之部分的靜電電容」(第2靜電電容C2)的電容Cb，係被設為2.9nF。
但是，在此構成中，正負之電極31、32，例如係具備有下述一般之構成。亦即是，在試料台10上部之中央部附近(圖1之一點鍊線之中心軸之附近)處，係被配置有被賦予有正負之各者之極性之一對的電極31B、32B。另外，在試料台10上面之外周側附近處，係被配置有被賦予有正負之各者之極性之另外之一對的電極31A、32A。亦即是，係被配置有合計2對、合計4個的電極。換言之，例如，在試料台10之其中一方向(X方向)上的內周側處，係被配置有第1對之正負之電極，在外周側處，係被配置有第2對之正負之電極。
在複數之各對處的被賦予有正負之極性之各電極，係經由LPF33而被與至少在試料4之處理中會被完全地設為電性浮動電位之2個的DC電源34之正負之各端子作電性連接。藉由此，在複數之電極30(31、32)之各者的電極處，係如同圖示一般地而被施加有正負之DC電壓。而，在正極之電極31與負極之電極32之間，係產生有靜電力。
進而，在實施形態2中，構成LPF33之電路的電容器之靜電電容(第3靜電電容C3、電容Cf)，係被設為0.25nF。實施形態2之LPF33，係如同圖示一般地而具備有合計4個的LPF電路(LPF33a～LPF33d)。身為在此些之LPF電路全體中的電容器之靜電電容之總和的電容Cf(第3靜電電容C3)，係成為較電容Cesc(第1靜電電容C1)而更充分小之1nF。根據此，藉由前述之數式2所算出的ESC電流之值J，係成為圖17之第1比較例之ESC機構19中的ESC電流之值J0之1/7程度。
在使用實施形態2之ESC機構52來對於圖2之試料4之膜構造40進行了處理後，由於ESC電流係被充分地作抑制，因此，係發現到並未發生有對於試料4之損傷。
接著，作為在實施形態2中之比較例，針對將被配置在構成LPF33之電路的內部之電容器之電容設為25nF的情況作檢討。於此情況之身為LPF33之電路內之電容器之靜電電容之總和的電容Cf(第3靜電電容C3)，係成為較電容Cesc(第1靜電電容C1)而更大的100nF。藉由數式2所表現的ESC電流之值J，係成為圖17之第1比較例之情況的ESC電流之值J0之83%的大小。又，在使用此比較例之ESC機構來對於圖2之膜構造40進行了處理後，由於ESC電流J之抑制係並不充分，因此，係發現到試料4之B部分消失的損傷。
如同上述一般，在實施形態2之構成中，係將「ESC之電極與基材之間之介電質膜之部分之靜電電容」(第2靜電電容C2、電容Cb)、設定為較「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)而更小之值。並且，係將「LPF電路之電容器之靜電電容之總和」(第3靜電電容C3、電容Cf)，設定為較「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)而更小之值。藉由此，若依據實施形態2，則可以得知，係能夠將流入至試料4中之ESC電流降低，而能夠對於由ESC電流所致之對於試料4之損傷作抑制。在圖13之ESC機構52中，係對於作為正負之電極31、32以及DC電源34而各使用有2對的例子作了展示。係並不被限定於此，同樣的，就算是在分別具備有3以上之複數對的情況時，亦與上述相同的，只要採用將第3靜電電容C3設為較第1靜電電容C1而更小之構成等，則係能夠得到相同之效果。
(實施形態3)
接著，使用圖14，對於本發明之實施形態3的電漿處理裝置之ESC機構作說明。圖14之(A)，係為對於在實施形態3中之ESC機構53之概略構成作示意性展示之縱剖面圖。圖14之(B)，係對於包含(A)之ESC機構53的電性之等價電路作展示。
在實施形態3中，為了將「ESC之電極與試料之間之介電質膜之部分之靜電電容」(第1靜電電容C1、電容Cesc)縮小，係代替如同前述之圖12之安裝例一般地將電極30與基材11之間之第2部分P2的距離設為大之構成，而設為下述一般之構成。亦即是，在實施形態3中，係如同圖14一般地，在將試料台10與RF電源123之間作電性連接的RF電力之供電路徑上，於基材11與整合器122之間之場所處，插入配置有靜電電容為小之電容器1401。藉由此，來謀求將構成ESC機構53之電路之實效性的靜電電容降低。將電容器1401之靜電電容設為電容Co。
在實施形態3之ESC機構53中，作為安裝例，電極30(31、32)之上面與試料4之背面(載置面sf1)之間之第1部分P1之距離，係被設為0.3mm。又，電極30之下面與基材11之上面之間之第2部分P2之距離，係被設為0.1mm。又，作為藉由此些之距離關係而被作配置的介電質膜12之介電質材料，係使用氧化鋁。於此構成的情況時，對應於「ESC之電極與試料之間之介電質膜之部分的靜電電容」(第1靜電電容C1)的電容Cesc，係成為20nF。又，對應於「ESC之電極與基材之間之介電質膜之部分的靜電電容」(第2靜電電容C2)的電容Cb，係成為61nF。
另外，在實施形態3之構成中，與圖3之實施形態1之構成同樣的，至少在處理中會完全地成為浮動電位之DC電源34之正負之各極之端子，係經由各別之LPF33(33A、33B)而被與所對應的正負之電極31、32作電性連接。對於此些之電極31、32，係施加有DC電壓，而被賦予有正負之極性。又，作為被配置在ESC機構53中之LPF33之電路內的電容器之電路全體之靜電電容Cf(第3靜電電容C3)，係被設定為較電容Cesc而更充分小之0.25nF。
在圖14之(B)中，對於實施形態3中之針對關連於LPF33之DC成分之等價電路作展示。此等價電路，係為在前述之圖8之電路中，於電容器之電容Cb與接地場所之間與電容Cb串聯地而插入有對應於電容器1401之電容Co者。故而，在此系中之ESC電流J之值，係作為將數式2之Cb以藉由下述之數式3所表現的合成靜電電容Cb′來作了置換者，來作表現。
於此，在將靜電電容Co之值設為了3nF的情況時，合成靜電電容Cb′，係根據數式3而成為2.9nF。此Cb′之值，係為與在圖3之ESC機構5中而將電極30與基材11之間之部分的距離設為了2.1mm的情況時相同之值。因此，在實施形態3之構成中的ESC電流之值J，係被降低至圖17之第1比較例之ESC電流之值J0的1/7程度。又，在使用實施形態3之ESC機構53來對於圖2之膜構造40進行了處理後，可以得知，損傷之發生係被降低。
如同上述一般，在實施形態3之構成中，係於圖14之構成中，將較「ESC之電極與基材之間之介電質膜之部分之靜電電容」(第2靜電電容C2、電容Cb)而更小之靜電電容(電容Co)之電容器1401，在基材11與整合器122之間串聯地作連接而作配置。藉由此，可以得知，係能夠對流入至試料4中之ESC電流作抑制，而能夠對於由ESC電流所致之對於試料4之損傷作抑制。
在實施形態3中，係將電容器1401配置在基材11與整合器122之間之RF電力之供電路徑上。係並不被限定於此，只要是身為電性電路性地而成為等價之位置，則例如就算是在整合器122之內部而將電容器1401作了插入的構成，亦能夠得到相同的效果。
(實施形態4)
接著，使用圖15、圖16，對於本發明之實施形態4的電漿處理裝置之ESC機構作說明。圖15之(A)，係對於在實施形態4中之ESC機構54等之概略構成作展示。圖15之(B)，係對於包含(A)之ESC機構54的等價電路作展示。如同圖15一般，在實施形態4之ESC機構54中，於試料台10內，特別是於介電質膜12內，係具備有身為加熱器之加熱器電極150。在實施形態4中，係對於以實施形態1之ESC機構5作為基礎而追加了加熱器機構的情況之構成例作展示。另外，關於加熱器電極150自身，係身為公知技術。藉由加熱器電極150之溫度控制，在進行處理等時係成為能夠進行試料台10之溫度控制。
圖15之ESC機構54，係在介電質膜12內，於厚度方向(Z方向)上，在接近於載置面sf1之側之特定之位置z1處，與前述同樣的而被設置有ESC用之電極30(31、32)。在電極30處，係與前述相同的，經由LPF33而被連接有DC電源34。
進而，在電極30之下面與基材11之上面之間之特定之位置z2的場所處，係被配置有複數之加熱器電極150。作為複數之加熱器電極150，係具備有加熱器電極151、加熱器電極152之2個的加熱器電極之對。複數之加熱器電極150，係於水平方向之其中一方向(X方向)上分離有特定之距離地而被作配置。加熱器電極150，係由鎢製之構件所構成，並身為特定之厚度的膜狀。
在本例中，加熱器電極151、152，係作為與正負之電極31、32之對相對應之一對的加熱器電極而被作設置。加熱器電極151、152之對，係被配置在較正負之電極31、32之對而更靠內周側的位置處。複數之各個的加熱器電極150之X方向之寬幅，係較電極30之X方向之寬幅而更小。係並不被限定於如同本例一般之構成，而可採用各種之構成。
陶瓷製之介電質膜12之材料，係藉由氧化鋁所構成。作為安裝例，在電極30之上面與試料4之背面之間之介電質膜12之部分的距離，係為0.3mm。電極30之下面與加熱器電極150之上面之間之介電質膜12之部分的距離，係為0.3mm。加熱器電極150之下面與基材11之上面之間之介電質膜12之部分的距離，係為1.8mm。
在實施形態4之ESC機構54之構成中，對應於「ESC之電極與試料之間之介電質膜之部分的靜電電容」(第1靜電電容C1)的電容Cesc，係被設為20nF。對應於「ESC之電極與加熱器電極之間之介電質膜之部分的靜電電容」(設為第4靜電電容C4)的電容Ch，係被設為20nF。對應於「加熱器電極與基材之間之介電質膜之部分的靜電電容」(設為第5靜電電容C5)的電容Cb，係被設為3.4nF。
複數之加熱器電極150(151、152)之各者，係經由具備有身為加熱器用LPF之LPF155(LPF155A、155B)的供電路徑，而被與交流電源(AC電源)154作電性連接(AC：交流)。被與正極之電極31附加有對應的加熱器電極151，係經由LPF155A而被與絕緣變壓器153之其中一端作連接。被與負極之電極32附加有對應的加熱器電極152，係經由LPF155B而被與絕緣變壓器153之另外一端作連接。加熱器電極150之各者，係被供給有從AC電源154而來之AC電力。AC電源154和LPF155，係經由被配置於此些之間之絕緣變壓器153而被作電性連接。從AC電源154而來之AC電力，係在直流性地被作了完全絕緣的狀態下，被供給至各個的LPF155或加熱器電極150處。
進而，被配置在構成LPF155之電路內的電容器之靜電電容，係被設為0.25nF。身為在對於加熱器電極150進行供電的電路之上之LPF155內之電容器的靜電電容之總和之電容Cf′，係被設為較電容Cesc而更充分小之0.5nF。
在圖15(B)之等價電路中，在對應於試料4與電極30之間之部分的電容器之電容Cesc處，係被並聯連接有對應於電極30與加熱器電極150之間之部分的電容器之電容Ch、和對應於LPF33的電容器之電容Cf。在電容Ch處，係被並聯連接有對應於加熱器電極150與基材11之間之部分的電容器之電容Cb、和對應於加熱器側之LPF155的電容器之電容Cf′。
根據此等價電路，在實施形態4中，當電壓Vdc有所變動時，從電漿而通過試料4所流動至試料台10中之ESC電流之值J，係藉由下述之數式4來作表現。
在數式4中，身為合成靜電電容之電容Cb″，係藉由下述之數式5來作表現。
在具備有上述構成之實施形態4之ESC機構54中，所流動的ESC電流之值J，係被降低至圖17之第1比較例之ESC電流J0的1/7程度。又，在使用具備有實施形態4之ESC機構54的電漿處理裝置1來對於圖2之膜構造40進行了處理後，係發現到，ESC電流係被充分地作抑制，而對於試料4之損傷的發生係被降低。
[實施形態4之比較例(1)]
接著，作為相對於上述實施形態4之比較例的ESC機構，對於以下之構成作了檢討。在此比較例中，針對將被配置在圖15之構成加熱器之LPF155之電路內的電容器之靜電電容設為較電容Cesc而更大之值、例如設為25nF的情況，來作檢討。於此構成中，LPF155之電容器之靜電電容之總和，係成為50nF。又，以數式5來作表現的合成靜電電容Cb″，係成為14.5nF。此情況之ESC電流之值J，係成為圖17之第1比較例的ESC電流之值J0之42%。另一方面，在使用具備有此比較例之ESC機構的電漿處理裝置來對於圖2之膜構造40進行了處理後，由於ESC電流之抑制係並不充分，因此，係發生有B部分之一部分消失的損傷。
[實施形態4之比較例(2)]
接著，作為相對於上述實施形態4之其他比較例的ESC機構，對於以下之構成作了檢討。圖16(A)，係對於此比較例的電漿處理裝置之ESC機構的概略構成作展示。圖16之(B)，係對於包含(A)之ESC機構的相對於DC成分之等價電路作展示。在此比較例之構成中，如同圖16一般，係將圖15之加熱器電極150和AC電源154並不經由絕緣變壓器153地而經由LPF155來作電性連接，並將AC電力供給至加熱器電極150處。在此比較例之ESC機構中，相對於圖15之實施形態4之構成，係除了絕緣變壓器153之外，為被略同等地構成之。
在圖16(B)之等價電路中，對於電容Cesc，係並聯地連接有電容Cf以及電容Ch。根據此等價電路，當電壓Vdc有所變動時，從電漿而通過試料4所流動至試料台10中之ESC電流之值J，係藉由下述之數式6來作表現。
此比較例之ESC電流之值J，係成為圖17之第1比較例的ESC電流J0之50%。進而，在使用具備有此比較例之ESC機構的電漿處理裝置來對於圖2之膜構造40進行了處理後，由於ESC電流之抑制係並不充分，因此，係辨認到對於試料之損傷的發生。
根據以上構成，當對於被配置在ESC機構之介電質膜12內的加熱器電極150而供電AC電力的情況時，如同圖15一般地，係從AC電源154來經由絕緣變壓器153以及LPF155而供給AC電力。與此一同地，係以使LPF155內之電容器的靜電電容之總和(電容Cf′)會成為較「ESC之電極與試料之間之介電質膜之部分的靜電電容」(電容Cesc)而更小的方式來作設置(Cf′＜Cesc)。藉由此，可以得知，係對流入至試料4中之ESC電流作抑制，由ESC電流所致之對於試料4之損傷係被作抑制。
在上述圖15、圖16中，係對於作為加熱器電極用之AC電源而僅使用1個的例子來作了說明。係並不被限定於此，就算是在使用複數之AC電源來對於加熱器電極進行供電之構成的情況時，亦可藉由使用絕緣變壓器153以及LPF155並且設為上述之電容之設定(Cf′＜Cesc)，來得到同樣的效果。
以上，雖係針對本發明而基於實施形態來作了具體性說明，但是，本發明係不被前述之實施形態所限定，在不脫離發明之要旨的範圍內，係可作各種之變更。例如，在圖3等之被連接有電極30、LPF33以及DC電源34之電性電路中，當然的，係亦可採用追加有用以進行電性之ON/OFF控制的開關電路等之構成。
1‧‧‧電漿處理裝置
4‧‧‧試料
10‧‧‧試料台
11‧‧‧基材
12‧‧‧介電質膜
30、31、32‧‧‧電極
33‧‧‧低通濾波器(LPF)
34‧‧‧直流電源
122‧‧‧整合器
123‧‧‧RF電源
[圖1] 係為對於本發明之實施形態1的電漿處理裝置之概略構成作示意性展示之縱剖面圖。
[圖2] 係為對於在實施形態以及比較例的電漿處理裝置中之試料之上面的膜構造之構成例之概略作示意性展示之縱剖面圖。
[圖3] 係為對於在實施形態1的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。
[圖4] 係為對於代表在藉由實施形態1的電漿處理裝置而對於圖2之膜構造作了處理的情況時之流入至試料中的ESC電流之時間性變化的圖表作展示之圖。
[圖5] 係為對於代表在使用圖17之第1比較例之ESC機構而對於圖2之膜構造作了處理的情況時之ESC電流之時間性變化的圖表作展示之圖。
[圖6] 係為對於代表在使用第3比較例之ESC機構而對於圖2之膜構造作了處理的情況時之ESC電流之時間性變化的圖表作展示之圖。
[圖7] 係為對於代表在圖6之處理中的電壓Vdc之預測值以及檢測值之時間性變化的圖表作展示之圖。
[圖8] 係為對於在實施形態1中的關連於ESC機構以及電漿之等價電路作展示之圖。
[圖9] 係為對於在實施形態1中將數式2之靜電電容之比以及ESC電流之比作為參數來對於數式2之關係作了表現的圖表作展示之圖。
[圖10] 係為對於在實施形態1的電漿處理裝置中之被與ESC電極作連接的LPF電路之構成例作示意性展示之圖。
[圖11] 係為對於在實施形態1的電漿處理裝置中之被與ESC電極作連接的LPF電路之其他構成例作示意性展示之圖。
[圖12] 係為對於在實施形態1的電漿處理裝置中之ESC機構之安裝例的概略構成作示意性展示之縱剖面圖。
[圖13] 係為對於在本發明之實施形態2的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。
[圖14] 係為對於在本發明之實施形態3的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。
[圖15] 係為對於在本發明之實施形態4的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。
[圖16] 係為對於在相對於實施形態4之其他比較例的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。
[圖17] 係為對於在相對於實施形態之第1比較例的電漿處理裝置中之試料台以及ESC機構之概略構成作示意性展示之縱剖面圖。

Claims (9)

  1. 一種電漿處理裝置，其特徵為，係具備有： 處理室，係被配置在真空容器內，並於內側被形成有電漿；和 試料台，係被配置在前述處理室內之下方處，並被載置有成為使用有前述電漿的處理之對象之試料；和 介電質構件，係構成包含有前述試料所被作載置的載置面之前述試料台之上面部；和 膜狀之複數之電極，係被配置於前述介電質構件內，並被供給有從直流電源而來之直流電力而被賦予有特定之極性，而被形成有用以吸附前述試料之靜電力；和 導電體製之偏壓用電極，係在前述試料台內而被配置於前述介電質構件之下方處，並在前述試料之前述處理中，被供給有從高頻電源而來之高頻偏壓電位形成用之高頻電力， 前述複數之電極，係包含有基於前述直流電力而被賦予有正極性之第1電極、以及被賦予有負極性之第2電極， 前述第1電極，係經由低通濾波電路而被與前述直流電源之正極端子作電性連接， 前述第2電極，係經由前述低通濾波電路而被與前述直流電源之負極端子作電性連接。
  2. 如申請專利範圍第1項所記載之電漿處理裝置，其中， 在前述試料之前述處理中，前述直流電源之正極端子以及負極端子和前述複數之電極，係被設為電性浮動狀態。
  3. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 前述低通濾波電路之靜電電容，係較前述複數之電極與前述試料之間之前述介電質構件之第1部分的靜電電容而更小。
  4. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 前述低通濾波電路之電路常數，係較前述高頻電力之頻率而更小。
  5. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 前述複數之電極與前述偏壓用電極之間之前述介電質構件之第2部分之靜電電容，係較前述複數之電極與前述試料之間之前述介電質構件之第1部分的靜電電容而更小。
  6. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 前述複數之電極與前述偏壓用電極之間之前述介電質構件之第2部分之厚度，係較前述複數之電極與前述試料之間之前述介電質構件之第1部分之厚度而更大。
  7. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 前述複數之電極，係將前述第1電極和前述第2電極作為一對，而包含複數之對， 作為前述直流電源，係具備有複數之直流電源， 前述複數之對的各個對之前述第1電極以及前述第2電極，係經由前述低通濾波電路，而被與前述複數之直流電源之各個的直流電源之正極端子以及負極端子作電性連接。
  8. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中， 在前述偏壓用電極與前述高頻電源之間之前述高頻電力之供電路徑處，係被設置有電容器，該電容器，係具有較前述複數之電極與前述偏壓用電極之間之前述介電質構件之第2部分之靜電電容而更小的靜電電容。
  9. 如申請專利範圍第1項或第2項所記載之電漿處理裝置，其中，係具備有： 複數之加熱器電極，係在前述介電質構件內而被配置在前述複數之電極與前述偏壓用電極之間；和 絕緣變壓器，係經由加熱器用低通濾波電路而被與前述複數之加熱器電極作電性連接；和 交流電源，係被與前述絕緣變壓器作電性連接， 從前述交流電源而來之交流電力，係經由前述絕緣變壓器而被供給至前述加熱器用低通濾波電路或前述複數之加熱器電極處。
TW108106271A 2018-03-26 2019-02-25 電漿處理裝置 TWI709158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018057545A JP7059064B2 (ja) 2018-03-26 2018-03-26 プラズマ処理装置
JP2018-057545 2018-03-26

Publications (2)

Publication Number Publication Date
TW201941253A true TW201941253A (zh) 2019-10-16
TWI709158B TWI709158B (zh) 2020-11-01

Family

ID=67985433

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108106271A TWI709158B (zh) 2018-03-26 2019-02-25 電漿處理裝置

Country Status (4)

Country Link
US (1) US11398371B2 (zh)
JP (1) JP7059064B2 (zh)
KR (1) KR102150929B1 (zh)
TW (1) TWI709158B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037765B2 (en) * 2018-07-03 2021-06-15 Tokyo Electron Limited Resonant structure for electron cyclotron resonant (ECR) plasma ionization
JP7426842B2 (ja) * 2020-02-12 2024-02-02 東京エレクトロン株式会社 ステージ装置、給電機構、および処理装置
KR102246725B1 (ko) * 2020-06-02 2021-04-30 한국생산기술연구원 플라즈마 액츄에이터를 포함하는 3d 프린팅 장치
JP7176143B2 (ja) * 2021-03-31 2022-11-21 Ｓｐｐテクノロジーズ株式会社 基板処理装置のプロセス判定装置、基板処理システム、基板処理装置のプロセス判定方法、学習モデル群、学習モデル群の生成方法及びプログラム
US20230268216A1 (en) 2022-02-01 2023-08-24 Tokyo Electron Limited Substrate support and plasma processing apparatus

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665242B2 (ja) * 1988-09-19 1997-10-22 東陶機器株式会社 静電チャック
JP3332251B2 (ja) * 1991-11-07 2002-10-07 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 付着防止静電チャック
JP3847363B2 (ja) * 1996-02-02 2006-11-22 富士通株式会社 半導体ウェハ処理装置及び半導体ウェハ処理方法
US5812361A (en) 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
JP3911787B2 (ja) 1996-09-19 2007-05-09 株式会社日立製作所 試料処理装置及び試料処理方法
JP4026702B2 (ja) * 2001-08-20 2007-12-26 芝浦メカトロニクス株式会社 プラズマエッチング装置およびプラズマアッシング装置
JP2004047696A (ja) * 2002-07-11 2004-02-12 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置、整合回路
US20070223173A1 (en) * 2004-03-19 2007-09-27 Hiroshi Fujisawa Bipolar Electrostatic Chuck
JP5036143B2 (ja) * 2004-06-21 2012-09-26 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4704088B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置
JP5160802B2 (ja) * 2007-03-27 2013-03-13 東京エレクトロン株式会社 プラズマ処理装置
JP2009170509A (ja) * 2008-01-11 2009-07-30 Hitachi High-Technologies Corp ヒータ内蔵静電チャックを備えたプラズマ処理装置
KR101415551B1 (ko) * 2008-01-25 2014-07-04 (주)소슬 정전척, 이의 제조 방법 및 이를 포함하는 기판 처리 장치
JP2009231247A (ja) * 2008-03-25 2009-10-08 Tokyo Electron Ltd プラズマ処理装置及び高周波電力の供給方法
JP5063520B2 (ja) * 2008-08-01 2012-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9401240B2 (en) * 2010-03-01 2016-07-26 California Institute Of Technology Integrated passive iron shims in silicon
JP5632626B2 (ja) * 2010-03-04 2014-11-26 東京エレクトロン株式会社 自動整合装置及びプラズマ処理装置
JP6069768B2 (ja) * 2012-03-16 2017-02-01 株式会社クリエイティブテクノロジー 静電チャック装置及びその制御方法
JP6357436B2 (ja) * 2014-07-25 2018-07-11 株式会社日立ハイテクノロジーズ プラズマ処理装置
KR102430454B1 (ko) * 2014-08-15 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 강화 화학 기상 증착 시스템에서 높은 온도들로 압축 또는 인장 응력을 갖는 웨이퍼들을 프로세싱하는 방법 및 장치
JP2016115818A (ja) * 2014-12-16 2016-06-23 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2017028111A (ja) * 2015-07-23 2017-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP6708358B2 (ja) * 2016-08-03 2020-06-10 株式会社日立ハイテク プラズマ処理装置及び試料の離脱方法

Also Published As

Publication number Publication date
US20190295823A1 (en) 2019-09-26
US11398371B2 (en) 2022-07-26
JP7059064B2 (ja) 2022-04-25
JP2019169653A (ja) 2019-10-03
TWI709158B (zh) 2020-11-01
KR102150929B1 (ko) 2020-09-02
KR20190112634A (ko) 2019-10-07

Similar Documents

Publication Publication Date Title
TWI709158B (zh) 電漿處理裝置
US10504697B2 (en) Particle generation suppresor by DC bias modulation
TWI505354B (zh) Dry etching apparatus and dry etching method
US8138445B2 (en) Plasma processing apparatus and plasma processing method
KR100652982B1 (ko) 플라즈마 처리 방법 및 장치
JP4584565B2 (ja) プラズマ処理装置及びプラズマ処理方法
KR102036950B1 (ko) 플라즈마 처리 방법
US9011635B2 (en) Plasma processing apparatus
US20130199727A1 (en) Plasma processing apparatus
JP2008244063A (ja) プラズマ処理装置
US20100078129A1 (en) Mounting table for plasma processing apparatus
CN111354672B (zh) 静电卡盘及等离子体加工装置
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4137419B2 (ja) プラズマ処理装置
CN105702572A (zh) 等离子体蚀刻方法
TW201535511A (zh) 電漿處理裝置
CN110770880B (zh) 等离子处理装置
JP2015207562A (ja) プラズマ処理装置およびプラズマ処理方法
KR20180028949A (ko) 플라스마 에칭 방법
JP2000223480A (ja) プラズマエッチング装置
JP2014072508A (ja) プラズマ処理装置
JP6002365B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR102225605B1 (ko) 기판 처리 장치 및 기판 처리 방법
TW201324576A (zh) 降低射頻耦合的等離子體處理裝置及載置台