TW201931477A - 用於封裝半導體晶片之設備及方法 - Google Patents

用於封裝半導體晶片之設備及方法 Download PDF

Info

Publication number
TW201931477A
TW201931477A TW107137898A TW107137898A TW201931477A TW 201931477 A TW201931477 A TW 201931477A TW 107137898 A TW107137898 A TW 107137898A TW 107137898 A TW107137898 A TW 107137898A TW 201931477 A TW201931477 A TW 201931477A
Authority
TW
Taiwan
Prior art keywords
fixed
wafer
features
substrate
feature
Prior art date
Application number
TW107137898A
Other languages
English (en)
Inventor
傅博詣
翰文 陳
圭日 曹
西法帕奇亞 卡納帕西亞潘
羅門 寇克
史帝文 維哈佛貝可
納格Ｂ 帕逖邦德拉
趙岩
浩智 黃
安基特 弗拉
代化 張
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201931477A publication Critical patent/TW201931477A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Coating Apparatus (AREA)

Abstract

本揭示內容的態樣一般涉及將晶片固定在基板上之方法。在一種方法中，在基板上形成一或多個固定特徵，所述一或多個固定特徵呈選擇的圖案。安置晶片，使晶片接觸所述一或多個固定特徵和基板。硬化所述一或多個固定特徵，並於經硬化之一或多個固定特徵和晶片的頂部上形成模層，以便包覆晶片。

Description

用於封裝半導體晶片之設備及方法
本揭示內容的實施例一般涉及在基板上封裝半導體晶片之設備及方法。更具體而言，本揭示內容的實施例涉及用於晶片固定及模製(molding)之設備及法。
在半導體基板處理中，積體電路形成於基板(亦稱為晶圓)上，基板由矽或其他半導體材料構成。一般而言，利用半導性、導電性或絕緣性等各種材料的層來形成積體電路。使用各種製程對這些材料進行摻雜、沉積和蝕刻，以形成積體電路。各基板經處理而形成含有積體電路之大量獨立區域。各獨立區域稱為晶片，並含有積體電路以執行特定功能。
在形成積體電路之後，可在包覆製程(encapsulation process)中包覆晶片，包覆製程可作為整體封裝製程(packaging process)的部分。使用包覆製程以能防止對晶片造成物理性損壞及/或腐蝕之材料來包覆晶片。傳統上，使用熱壓縮模製製程來包覆晶片。於模製製程期間，可在基板上之各晶片上方及周邊施加模製材料。舉例而言，模製材料可為環氧樹脂材料。在施加模製材料之後，可使用設定製程(setting process)對模製材料和基板施加熱和壓力，以形成並設定模製材料使晶片設置於模製材料中。在化合物施加製程及模製製程之設定製程期間可能發生的一個潛在問題是，在模製製程期間施加至晶片的力可能導致一或多個晶片在基板上移動。這樣的移動導致後續製造製程中的對準(alignment)問題。
需要能最小化晶片的位移之用於包覆晶片之方法和設備。
在一個實例中，用於在基板上封裝晶片之方法包含以下步驟：藉由噴墨印刷，在基板上形成一或多個固定特徵(immobilization feature)，該一或多個固定特徵呈選擇的圖案；定位晶片，使晶片接觸該一或多個固定特徵和基板；硬化該一或多個固定特徵；以及於經硬化之該一或多個固定特徵和晶片的頂部上形成模層(mold layer)，以便包覆晶片。
在另一個實例中，一種用於在基板上封裝複數個晶片之方法包含以下步驟：在基板上形成複數個固定結構，其中各該複數個固定結構處於接觸位置而與該複數個晶片中之至少一個晶片接觸，形成各該複數個固定結構包含以下步驟：於基板上形成第一固定特徵。形成所述第一固定特徵包含以下步驟：於基板上分配複數個第一液滴；硬化經分配的第一液滴，以形成第一硬化層；於第一硬化層的表面上形成第二固定特徵，其中形成第二固定特徵包含以下步驟：於第一硬化層上分配複數個第二液滴；以及硬化經分配的第二液滴，以形成第二硬化層。
在另一個實例中，一種用於在基板上封裝晶片之方法包含以下步驟：安置晶片，使晶片接觸基板；於基板上形成一或多個固定特徵，所述一或多個固定特徵呈選擇的圖案並接觸晶片，由噴墨印刷形成所述一或多個固定特徵；硬化所述一或多個固定特徵；以及於經硬化之一或多個固定特徵和晶片的頂部上形成模層。
本揭示內容一般涉及用於封裝基板上之複數個晶片(亦稱為晶粒)之方法及設備。封裝製程可包括包覆製程，用於包覆基板上之複數個晶片以對晶片提供保護。包覆製程包括固定製程，固定製程使用積層印刷以在基板上形成呈選擇的圖案之複數個固定特徵，以使晶片在包覆製程期間的移動最小化。使用能提供電磁輻射之硬化裝置來硬化各該複數個固定特徵。複數個固定特徵為固定結構的型態，所述固定結構將晶片固定在基板上。在某些實施例中，包覆製程包括模製製程(molding process)，其中將模層形成於固定特徵的頂部上並包覆晶片。固定特徵可最小化或消除晶片在基板上的移動，並因此限制在封裝製程期間之包覆製程期間所使用的材料。因此，可更有效且以更低的成本製造所得之經包覆的晶片。
第1A至1B圖繪示基板100的剖面示意圖，基板100具有在固定製程的連續階段期間形成於基板100上之複數個晶片102，其中各晶片102被固定。各晶片102含有積體電路，以執行特定功能。用於固定晶片102之連續階段被稱為固定製程。如第1A圖所示，基板100具有預先形成並設置於基板100上之晶片102。圖示之晶片102形成於基板100上，伴隨著接觸層104設置於基板100與晶片102之間。在某些實施例中，晶片102可直接形成於基板100上而沒有接觸層104。基板100可包括一或多個晶片102，且可包括超過第1A至1B圖中所示的三個晶片。接觸層104可以是黏著層型式，而可黏附至基板100和複數個晶片102。接觸層104設置於晶片102與基板100之間。
如第1A至1B圖所示，示意性地繪示印刷機110，印刷機110設置於基板100上方。印刷機110為添加劑製造裝置。在某些實施例中，印刷機110為噴墨印刷機。印刷機110於基板100上形成複數個固定特徵108，所述固定特徵108呈選擇的圖案。印刷機110可使用一或多個液滴噴射印刷機，以藉由分配液滴而依序印刷固定特徵108。用於形成固定結構106之部分的固定材料可由至少一種可噴墨的預-聚合物(pre-polymer)成分所形成，所述預-聚合物成分可為官能聚合物、官能寡聚物、反應性稀釋劑和硬化劑之混合物，以實現期望的固定結構106之性質。硬化裝置112設置於基板100上方。硬化裝置112可提供電磁輻射，如UV (紫外線)能量，以硬化由印刷機110所沉積之各該複數個固定特徵。
印刷機110及硬化裝置112二者皆相對於基板100移動，以允許在基板100的經選擇區域上方定位，如箭頭114所描繪。舉例而言，可向左移動基板100，以將印刷機110及硬化裝置112重新定位至基板100之經選擇區域上方。在其他實施例中，印刷機110及硬化裝置112可相對於移動基板100保持靜止。通常，使用由CAD (電腦輔助設計)程式所控制之印刷機110及硬化裝置112來形成固定特徵108。在固定製程期間，可相對於基板100移動印刷機110及硬化裝置112，所述固定製程包括由印刷機110執行之印刷製程和由硬化裝置112執行之硬化製程。
於固定製程期間，在晶片102上方移動印刷機110，以形成複數個固定特徵108。印刷機110受到控制，以就形成於基板100上之晶片102，形成呈選擇的圖案之固定特徵108。固定特徵108形成固定結構106，在一個示例中，固定結構106包括了設置在各晶片102之周界處的固定特徵108，例如，在各拐角處有一個固定特徵108。各固定結構106包括一或多個固定特徵108，所述固定特徵108固定至少一個晶片102。舉例而言，選擇的圖案可包括固定結構106，固定結構106經設置而至少部分地圍繞一個晶片102的晶片周界。可預先設計選擇的圖案，且在從印刷機110分配固定材料之前，先創造用於選擇的圖案之設計。
請參見第1A圖，在基板100上形成固定結構106以固定晶片102之前，所示之印刷機110及硬化裝置112設置在基板100上方並鄰近第一晶片102-1。為了形成固定結構106，印刷機110藉由在基板100上分配複數個液滴以形成用於固定特徵之選擇的圖案，來進行印刷製程。舉例而言，如示意性地描繪於第1A圖，於固定製程期間，可以與第一晶片102-1相鄰的方式將液滴分配至基板100上，以形成與第一晶片102-1相鄰設置之第一固定特徵。使用硬化裝置112來硬化經分配之液滴，以形成第一硬化層。將印刷機110及硬化裝置112定位在上方的多個位置上，以在精選擇的位置上分配液滴，以形成用於晶片102之固定特徵108。
可控制印刷機110而在經硬化之第一固定特徵108的頂表面上形成第二固定特徵108，或可形成與經硬化之第一固定特徵108相鄰之第二固定特徵108。更具體而言，印刷機110受控制以在基板100上方移動，以將複數個第二液滴分配於經硬化的第一固定層108上。參照第一固定特徵108之描述，使用硬化裝置112來硬化複數個第二液滴。重複此逐特徵製程(feature-by-feature process)，以形成複數個固定特徵108，而複數個固定特徵108形成至少一個固定結構106用於各晶片102，如第1B圖所示。各固定結構106將晶片102中之至少一個固定在基板100上的適當位置。第1B圖繪示用於各晶片102之固定結構106與用於其他晶片102之其他固定結構106分離。使用印刷機110及硬化裝置112之固定製程允許各晶片102具有其自己的固定結構106，使得固定結構106彼此分離，從而避免彼此實體接觸。
在某些實施例中，用於各晶片102之固定結構106可具有複數個固定特徵108。印刷機110及硬化裝置112可藉由先形成固定特徵108中之一者來形成固定特徵108。在形成固定特徵108中之一者之後，可重新定位印刷機110及硬化裝置112，以產生具有複數個之另一個固定特徵108。可重複此形成固定特徵108之順序，直到完成晶片102中之一者的所有固定特徵108為止。在其他實施例中，可形成第一固定結構106，其包括多個固定特徵108圍繞晶片102中之一者，並可接著在第一固定結構106的頂部上形成第二固定結構106，其可包括多個固定特徵108。第1B圖描繪了已由印刷機110及硬化裝置112執行固定製程之後，晶片102位於基板100上並伴隨著固定結構106。
請參見第2A至2B圖，繪示來自第1B圖之晶片102，根據一個實施例，在基板100上具有圍繞晶片102呈選擇的圖案之固定特徵108。第2A圖繪示了示意性頂視圖，且第2B圖為基板100之示意性剖面圖，其圖解了來自第1B圖之晶片102中之一者。選擇的圖案包括由固定特徵108形成之固定結構106。如第2A圖所示，固定結構106經設置而至少部分地圍繞晶片102的的周界。所繪示之晶片102具有矩形形狀並具有複數個側邊202、複數個拐角204及頂部205。選擇的圖案包括基板100上之複數個固定特徵108。各固定結構106由固定特徵108形成。複數個固定特徵108彼此分隔。在第2A至2B圖所示之實施例中，各固定特徵108安置在晶片102的拐角204中之一者處。
各固定特徵108形成在基板100上，固定特徵108與晶片102接觸也與接觸層104接觸(或者在沒有接觸層的情況下與基板100接觸)。各固定特徵108與晶片102處於接觸位置，其中各固定特徵108的至少一部分抵靠晶片102的一個側邊202。用於晶片102之固定特徵108形成選擇的圖案，並將晶片102固定在基板100上之其原始位置。在固定製程之前將晶片102設置在基板100上之原始位置。固定結構106之固定特徵108將晶片102固定至基板100，使得在包覆製程的後續階段或其他封裝製程期間，晶片102不會從原始位置移動，或最小化來自原始位置的任何移動。
各固定結構106可具有經選擇之數量的固定特徵108。不同的固定結構106可具有不同數量的固定特徵108。第2B圖所示之固定特徵108從接觸層104垂直地延伸， and partially up 側邊202 of 晶片102。第2B圖中所示之各固定特徵108具有頂表面210。在某些實施例中，頂表面210可從側邊202向上延伸直到側邊202的垂直高度的將近三分之一處，或更進一步延伸。固定特徵108延伸之側邊202的部分可在側邊202的高度之10%至約50%的範圍內。在某些實施例中，用於固定結構206之各固定特徵108可由從印刷機110分配之單一液滴所形成。針對固定特徵之逐特徵(feature-by-feature)的印刷製程具有限制用於固定結構106之材料的量等益處。
印刷製程及硬化製程適於防止或最小化晶片102在固定製程期間的任何移動。舉例而言，從印刷機110將液滴分配於基板100上適於使經分配之液滴作用在晶片102的側邊202上之力量最小化。可選擇液滴的性質(包括液滴的成分、尺寸及黏度)，以使經分配之液滴作用於晶片102上之力量最小化。在一個實例中，藉由硬化裝置112個別硬化各固定特徵108，且在各固定特徵108硬化之後，晶片102逐漸固定就位。硬化裝置112快速地硬化經分配之液滴，以將晶片固定於基板100上。在某些實施例中，硬化裝置112設置於第一硬化位置達介於將近1至2秒之間的硬化時段(第一硬化位置經設置而接近固定特徵108中的一個)。在硬化階段完成後，可將硬化裝置112移動到接近晶片102的另一個固定特徵108之不同硬化位置。
請參見第3A至3B圖，根據替代的實施例，將晶片102繪示為具有在晶片102周圍呈選擇的圖案之固定結構306。固定結構306包括固定特徵308，固定特徵308設置於晶片102的側邊202。第3A圖為示意性頂視圖，而第3B圖為基板100的示意性剖面視圖，繪示基板100上在晶片102周圍呈選擇的圖案之固定特徵308。第3B圖之固定特徵308類似於第2A至2B圖所示之固定特徵108，但具有替代之選擇的圖案。如第3A圖所示，固定特徵308可包括第一固定特徵、第二固定特徵、第三固定特徵和第四固定特徵，其中每個固定特徵308設置在晶片102的複數個側邊202中之至少一個側邊處，例如，沿著相應之側邊202置中設置。
各固定特徵308位於相應之側邊202的拐角204之間並與所述拐角204隔開。可藉由將一或多個(圖中繪示一對)液滴分配至上方基板100，來形成各固定特徵308。在圖示的實例中，一對液滴彼此相鄰設置於基板100上，使得該對液滴在並排位置上彼此鄰接，如第3A及3B所示，從而形成相應之固定特徵308。在某些實施例中，可由來自印刷機110的一個液滴形成各固定特徵308。固定結構306之垂直高度和其他態樣類似於固定特徵408。
請參見第4A至4B圖，根據替代的實施例，將晶片102繪示為具有在基板100上之固定結構406，而固定結構406在晶片102周圍呈選擇的圖案。第4A圖為示意性頂視圖，而第4B圖為基板100的示意性剖面視圖，繪示基板100上在晶片102周圍呈選擇的圖案之固定結構406。第3B圖之固定結構406類似於第2A至2B圖所示之固定結構106，但具有替代之選擇的圖案。固定結構406具有延長的形狀並延伸圍繞晶片102的周界。在所示之實施例中，固定結構406呈固定特徵408的形式，其完全延伸圍繞晶片102的周界，以不間斷地圍繞晶片102。在第4A至4B圖所示之實施例中，固定結構606形成在接觸層104上，並沿著晶片的每一側延伸。固定結構406的垂直高度和其他態樣類似於固定特徵308。
請參見第5A至5B圖，根據替代的實施例，所示的複數個晶片102具有固定結構506位於基板100上，所述固定結構506在各晶片102周圍呈選擇的圖案。在此實施例中，固定結構506包覆晶片102。第5A圖為複數個晶片102的示意性頂視圖。第5B圖為基板100的示意性剖面視圖，繪示具有固定結構506之晶片102和具有固定結構506之晶片102。各固定結構506由單一固定特徵508形成。
藉由從接觸層104至晶片102的各側邊202之頂部205形成固定結構506來形成各固定結構506。各固定結構506包括頂部構件520及側構件522。各頂部構件520鄰接一個晶片102的頂部205。各側構件522鄰接晶片102的一個側邊202。頂部構件520和側構件522一起包覆晶片102。
在某些實施例中，固定結構506在晶片102之間延伸，以形成連接固定結構506之中間區段510。如第5B圖所示，中間區段510可從接觸層104延伸到晶片102的頂部205之下方的位置。中間間隙524可形成在相鄰之固定結構506的側構件522之間，並位於中間區段510上方。
請參見第6A至6B圖，根據替代的實施例，所示之複數個晶片102具有位於基板100上呈選擇的圖案之固定結構606，用以固定各晶片102。第6A圖為固定結構606包覆晶片102的示意性頂視圖。第6B圖為基板100的示意性剖面視圖，繪示由固定結構606包覆之晶片102。固定結構606藉由以下方式形成：形成固定結構606，固定結構606從接觸層104向上至頂表面630 (頂表面630設置於晶片102的頂部205上方)，以便包覆晶片102。在固定結構606的印刷期間包覆固定結構606。固定結構606完全包覆晶片102，致使固定結構606鄰接側邊202和頂部205。固定結構606設置於晶片102之間，以形成中間區段610。固定結構606的頂表面630在晶片102之上延伸，也在設置於晶片102之間之接觸層104的部分之上延伸。固定結構606在固定製程期間包覆晶片102A及102B。如第6B圖所示，在印刷製程期間填充晶片102之間的空間。在所示之實施例中，固定結構606形成連續固定結構606圍繞晶片102。
第7A至7D圖圖解了複數個晶片102已由例如第1B及2A-2B圖所示之固定製程固定之後，在複數個晶片102上進行之模製製程的連續階段之示意性剖面視圖。然而，可以本文所述之其他實作方式來進行模製製程。包覆製程可包括固定製程及模製製程二者。在已藉由固定製程將晶片102固定之後，可藉由設置於基板100上方之模製材料分配器732施加模製材料730。如箭頭705所示，模製材料分配器703相對於基板100移動，以將模製材料702分配至基板100上、至晶片102上且至固定結構106上，以包覆晶片102，如第7A圖所示。當晶片102由模製材料730包覆後，模製材料730覆蓋晶片102和固定結構106。舉例而言，於第7B圖中，模製材料730實體接觸晶片102、固定結構106及接觸層104的頂表面，以便形成模層。模製材料702可為環氧樹脂材料，且可儲存於耦接模製材料分配器703之模製化合物單元(未繪示)中。
在模製材料702已被分配並包覆晶片102以形成模層之後，藉由模具734對模製材料730施加足夠的熱和壓力，以形成並固定模製材料730，從而形成經模製基板736，如第7B圖所示。經模製基板736形成模層。經模製基板736包括第一表面740和第二表面742。應理解，壓力和溫度的量取決於所選之具體模製材料 730。模具734可由機械壓頭形成，且加熱器(未繪示)可用於促進模製材料730的固定。也可考慮到，可利用不須熱及/或加壓之模製材料 730。
請參見第7C圖，從經模製基板736移除基板100和接觸層104。可例如，藉由機械式分離，或藉由化學式去除或鈍化接觸層104，來移除基板100和接觸層104。在移除基板100和接觸層104之後，可翻轉經模製基板736，如第7D圖所示。也可切割經模製基板736，致使晶片102彼此分離，且分離的晶片仍受經模製基板736保護。
第8A圖為積層製造系統850的示意性剖面視圖，積層製造系統850可使用根據本揭示內容之一或多個實施例之積層製造製程(additive manufacturing process)來進行包覆製程，以形成經包覆之晶片102。積層製造製程可包括但不限於諸如聚合物噴射沉積製程、噴墨印刷製程、熔融沉積模製製程、黏合劑噴射製程、粉末床融合製程、選擇性雷射燒結製程、立體微影製程、光聚合固化數位光處理(vat photopolymerization digital light processing)、板層壓製程、定向能量沉積製程或其他類似3D沉積製程之製程。在某些實施例中，積層製造系統850也可與第7A至7D圖所示之模製製程結合。
積層製造系統850通常包括調製部分854及沉積部分855。積層製造系統850可進一步包括前驅物輸送部分(未繪示)。前驅物輸送部分(未繪示)用於將一或多種前驅物輸送至調製部分854，以形成第一可印刷墨水成分859。前驅物輸送部分(未繪示)也可用來將一或多種前驅物輸送至調製部分854，以形成第二可印刷墨水成分869。第一可印刷墨水成分859和第二可印刷墨水成分869可為不同成分，且可被輸送至沉積部分855作為固定材料。
沉積部分855包括印刷站800及硬化裝置820。印刷站800作為積層製造裝置。可藉由印刷站800將用於固定晶片102之固定結構106印刷在基板100上。印刷站800包括印刷機806A及印刷機806B，所述印刷機分別由貯存器804A和貯存器804B供應液態成分。貯存器804A、804B可由第一可印刷墨水成分859及第二可印刷墨水成分869供應。
基板100可由基板支撐件(未繪示)所支撐。通常，使用第8A圖所示之一或多個印刷機806A及806B，由CAD (計算機輔助設計)程式逐層形成各固定結構106。印刷機806A、806B可為液滴噴射印刷機。在印刷製程期間，印刷機806A、806B和基板100可相對於彼此移動。第8B圖繪示固定結構106，亦如參照第1圖所述。然而，積層製造系統850可用於形成其他具有不同的選擇的圖案(如本文所討論之選擇的圖案)之固定結構。
各印刷機806A、806B可包括一或多個印刷頭808A、808B，印刷頭808A、808B具有一或多個噴嘴809 (如，噴嘴809至812)，用以分配液體成分。在第8A圖的實施例中，印刷機806A包括印刷頭808A及印刷頭808B，印刷頭808A具有噴嘴809且印刷頭808B具有噴嘴810。噴嘴809、810各可經配置以分配液體成分。在某些實施例中，印刷站800可包括單一印刷機806A而不包括額外印刷機806B。可將液體成分分配在選擇的位置或區域處，以形成具有期望性質之固定結構106。這些選擇的位置共同形成選擇的圖案，可將所述選擇的圖案儲存為CAD相容性文件，接著可由電子控制器805讀取所述CAD相容性文件，電子控制器805可控制從印刷機806A之一或多個噴嘴809、810輸送液滴。
控制器805一般用於促進包括印刷機806A、806B及硬化裝置820之積層製造系統350內之組件的控制及自動化。控制器805還可用於促進第7A圖所示之模製材料分配器703之控制和自動化。控制器805可為，例如，電腦、可程式化邏輯控制器或嵌入式控制器。控制器805通常包括中央處理單元(CPU) (未繪示)、記憶體(未繪示)及用於輸入及輸出(I/O)的支援電路(未繪示)。
CPU可為用於控制各種系統功能、基板移動、腔室製程及控制支援硬體(例如，感測器、馬達、加熱器等)之工業裝置之任何形式電腦處理器之一，並監視系統中執行的製程。記憶體連接至CPU，且可為一或多個現成的非揮發性記憶體，諸如隨機存取記憶體(random access memory; RAM)、快閃記憶體、唯讀記憶體(ROM)、軟碟、硬碟或任何其他形式之數位儲存器，無論本端或遠端。軟體指令及資料可編碼且儲存於記憶體內以用於指示CPU。支援電路亦連接至CPU，從而以習知方式支援處理器。支援電路可包括快取記憶體、電源、時脈電路、輸入/輸出電路、子系統等。
可由控制器805讀取的程式(或電腦指令)決定了那些任務可由積層製造系統850中之組件執行。較佳地，程式為可由控制器805讀取的軟體，所述軟體包括編碼，以執行與沉積部分855之監控、執行及控制相關的任務。這些任務包括從印刷機806A及/或印刷機806B輸送之液滴的輸送和定位、從基板100上方之硬化站輸送之輻射的輸送和定位、來自模製材料分配器732和模具734之模製材料702的輸送和定位，以及印刷機806A、806B內之組件的移動、支撐及/或定位，還有在控制器805中執行的各種製程任務和各種處理序。
印刷站800可包括一或多個硬化裝置820，如經設置而與印刷機806A相鄰之硬化裝置820 (如第8A圖所示)。在某些實施例中，可設置與印刷機806B相鄰之第二硬化裝置(未繪示)。可將硬化裝置820設置在積層製造系統850之沉積部分855內。硬化裝置820用於在先前印刷之固定特徵的頂部上印刷後續固定特徵之前硬化各固定特徵。舉例而言，印刷機806A可將第一液滴分配至基板100以形成第一固定特徵。可將硬化裝置820定位在印刷機806A附近，以快速硬化經分配之液滴而形成第一硬化層。印刷機806A可將第二液滴分配至第一硬化層上，以在第一硬化層的頂部形成第二固定特徵。可使用硬化裝置820來硬化第二固定特徵，以在第一硬化層的頂部上形成第二硬化層。可重複此製程以形成複數個固定特徵。
在替代的實施例中，印刷機806A和硬化裝置820可用於印刷並硬化第一固定特徵而形成第一硬化層，且印刷機806B和第二硬化裝置(未繪示)可用於印刷並硬化第二固定特徵，以在第一硬化層的頂部上形成第二硬化層。
由硬化裝置820進行的硬化製程可藉由以下方式進行：將被印刷之固定特徵加熱至硬化溫度，或將固定特徵暴露於一或多種形式的電磁輻射或電子束硬化。在一個實例中，可藉由以下方式進行硬化製程：將固定特徵暴露於由設置在硬化裝置820內之電磁輻射源(如：可見光源、紫外光源及x-射線源)或其他類型的電磁波源產生之輻射。在其他實施例中，可使用其他形式的能量來進行硬化。
積層製造製程提供了方便且高度可控制的製程，用以生產具有複數個固定特徵之固定結構106，用於將晶片102固定至基板100。如就第1B及2A至2B圖所討論之實例，各固定結構106可具有至少部分地圍繞晶片102之離散固定特徵108。各固定結構106可由不同材料及/或材料的不同成分所形成。
第8B圖為印刷站800和在固定製程期間設置於基板100上之晶片102-1、102-2、102-3的示意性剖面視圖。如第8B圖所示，印刷站800包括兩個印刷機806A及806B用於依序形成複數個固定特徵。在處理期間，印刷機806A經配置而以逐層製程(layer by layer process)將液滴「A」輸送至基板100。印刷機806A亦經配置而以類似方式輸送液滴「B」。如第8B圖所示，固定特徵108經形成而鄰近各晶片102。印刷機806A可以液滴A的形式輸送液體成分，以在接觸層104和基板100上形成第一固定特徵846。液滴A向下游移動，從而硬化裝置820經設置而將電磁輻射導引至液滴A上。硬化裝置經配置以將第一固定特徵846之液滴A暴露於足量的輻射，以硬化第一固定特徵846。第一固定特徵846描繪於第8B圖中，就各固定特徵108而言，第一固定特徵846由第一硬化層形成，各固定特徵108經設置而與晶片102-1、102-2、102-3相鄰並用以將晶片102-1、102-2、102-3固定在基板100上的位置。
將第二固定特徵848沉積在已先由硬化裝置820硬化之第一固定特徵846上方。第二固定特徵848形成於第一固定特徵846上方，第一固定特徵846已由硬化裝置820處理而形成在固定製程中設置於印刷機806A下游之第一硬化層。舉例而言，將來自印刷機806A之液滴分配在形成第一固定特徵846之第一硬化層上。液滴形成第二未硬化層，第二未硬化層形成第二固定特徵848並設置於第一固定特徵846上。基板100相對於印刷機806A向下游移動，以將形成第二固定特徵848之第二未硬化層安置在接近硬化裝置820之位置。硬化裝置820產生電磁輻射，所述電磁輻射將第二未硬化層硬化而形成第二固定特徵848。在某些實施例中，第二固定特徵848的多個部分可由硬化裝置820同步處理，而印刷機806A及806B中之一或多者將液滴「A」及/或「B」沉積至先前形成之第一固定特徵846的頂表面上。
請參見第8B圖，晶片102-1具有由第一固定特徵846和第二固定特徵848形成之固定特徵108。所示之固定特徵108位於硬化裝置820下游，並且已經硬化，致使第一硬化層形成第一固定特徵846且第二硬化層形成第二固定特徵848。
晶片102-2顯示其固定特徵108中的一個位於硬化裝置820上游。所述上游固定特徵108A顯示第一固定特徵846由第一硬化層形成，並顯示第二固定特徵848由第二未硬化層形成。第二硬化層是由印刷機806A所分配之未硬化的液滴848A所形成。未硬化的液滴848A可在硬化之前形成第二固定特徵848。未硬化的液滴848A經設置而鄰近晶片102-2並位於硬化裝置820上游。未硬化的液滴848A沉積在先前由印刷機806A形成之第一固定特徵846上，並由硬化裝置820硬化。
如第8B圖所示，晶片102-3包括固定特徵108B及固定特徵108C。固定特徵108B位於硬化裝置820上游，且具有未硬化的液滴848A，所述未硬化的液滴848A形成第二未硬化層。如參照固定特徵108A而在上文所討論的，當固定特徵108B向下游移動時，未硬化的液滴848A將被硬化裝置820硬化。在第8B圖中所示之固定特徵108C位於印刷機806A及硬化裝置820二者的上游。在固定製程的這個階段，固定特徵108C包括由第一硬化層形成之第一固定特徵846。當晶片102-3相對於印刷站800和硬化裝置820向下游移動時，將如就晶片102-1及102-2所討論的那樣形成固定特徵108C的第二固定特徵848。
用於形成具有複數個固定特徵108之部分固定結構106 的材料可由至少一種可噴墨預-聚合物(pre-polymer)成分形成，所述可噴墨預-聚合物成分可為官能性聚合物、官能性寡聚物、反應性稀釋劑及硬化劑之混合物，以達成期望的固定結構106之性質。一般而言，預-聚合物墨水或成分可在沉積後被處理，所述處理可在存在硬化劑或化學起始劑的情況下，藉由使用任何合適的手段(包括暴露於輻射或熱能，或與輻射或熱能接觸)來進行。一般而言，所沉積之材料可暴露於電磁輻射，其可包括紫外線輻射(UV)、γ輻射、X射線輻射、可見光輻射、IR輻射及微波輻射以及可用於起始聚合反應之加速電子及離子束。出於本揭示內容之目的，不限制硬化方法或有助於聚合反應之添加劑的使用，所述添加劑可如敏化劑、起始劑及/或硬化劑(如完全硬化劑或氧抑制劑)。
在一個實施例中，固定結構106可由依序沉積及沉積後處理至少一種輻射可硬化樹脂前驅物成分而形成，其中所述成分含有官能性聚合物、官能性寡聚物、單體及/或反應性稀釋劑，所述成分具有不飽和化學部分或基團，包括但不限於：乙烯基、丙烯酸基、甲基丙烯酸基、烯丙基及乙炔基。在固定製程期間，不飽和基團在諸如自由基產生光起始劑之硬化劑存在下，在暴露於輻射(如UV輻射)時可經歷自由基聚合。
在某些實施例中，固定材料為用於晶片之噴墨印刷製劑材料，其可選自由丙烯酸酯、丙烯酸甲酯、及/或丙烯醯胺、及/或環氧化物、及/或環氧丙烷單體、寡聚物、聚合物、嵌段式共聚合物及光起始劑所組成之群組。模層包含模製材料，其可選自由環氧樹脂材料所組成之群組。在頂部上形成另一固定特徵之前，各固定特徵分別硬化。選擇固定材料及施加於各固定特徵之電磁輻射，使得未硬化的固定特徵硬化，以便在選擇的硬化時段內透過光誘導之自由基聚合物化(photo-induced free radical polymerization)將未硬化的固定特徵轉化成固態聚丙烯酸酯材料。在某些實施例中，所選擇的硬化時段可在0.5至1.5秒的範圍內。各固定特徵用於幫助在室溫(如範圍自約攝氏22度至約攝氏25度之溫度)下將晶片固定在基板上。
在某些實施例中，經分配之液滴「A」、「B」的大小可自約10至約200微米，如約50至約70微米。取決於基板100的表面能量(達因)或固定特徵之聚合物材料(其中液滴在所述基板及固定特徵上分配並覆蓋所述基板及固定特徵)，未硬化的液滴可被散佈在表面上並在表面上跨越達介於約10至約500微米(如介於約50至約200微米)之尺寸。在一個實例中，取決於諸如表面能量、潤濕及/或可包括其他添加物之樹脂前驅物成分等因素，這類液滴的高度可自約5至約100微米，所述其他添加物可如：助流劑(flow agent)、增稠劑(thickening agent)及介面活性劑。
請參見第9圖，繪示根據一個實施例之包覆製程900的流程圖。包覆製程900提供用於包覆基板的方法。包覆製程900包括：在基板上依序形成複數個固定特徵，所述固定特徵呈選擇的圖案。基板具有形成於基板上之晶片，以及形成於基板上之複數個固定特徵，所述固定特徵處在與晶片接觸的位置上。包覆製程900包括：於方塊902，將複數個第一液滴分配在基板上呈第一圖案；於方塊904，硬化所分配之第一液滴，以形成第一硬化層。包覆製程900進一步包括：於方塊906，在第一硬化層上分配複數個第二液滴，其中第一硬化層和第二硬化層處於與晶片接觸的位置上；以及硬化所分配之第二液滴，以形成第二硬化層。第一固定特徵由第一硬化層形成，且第二固定特徵由第二硬化層形成。包覆製程900進一步包括：於方塊908，在第一硬化層及第二硬化層及晶片的頂部上形成模層，以便包覆晶片。
儘管第9圖繪示方法的一個實例，但亦可考慮其他替代例。在一個實例中，可考慮在沉積固定特徵之前將晶片定位在基板上。在另一個實例中，可考慮在沉積固定特徵之後將晶片定位在固定特徵上或與固定特徵接觸。
雖然前述內容係針對本揭示內容的示例，但是可以在不脫離本揭示內容的基本範圍之情況下設計本揭示內容的其他和進一步的示例，並且本揭示內容的範圍由隨附申請專利範圍確定。
100‧‧‧基板
102、102-1、102-2、102-3‧‧‧晶片
104‧‧‧接觸層
106‧‧‧固定結構
108、108A、108B、108C‧‧‧固定特徵
110‧‧‧印刷機
112‧‧‧硬化裝置
114‧‧‧箭頭
202‧‧‧側邊
204‧‧‧拐角
205‧‧‧頂部
210‧‧‧頂表面
306、406、506‧‧‧固定結構
308、408、508‧‧‧固定特徵
510‧‧‧中間區段
520‧‧‧頂部構件
522‧‧‧側構件
524‧‧‧中間間隙
606‧‧‧固定結構
610‧‧‧中間區段
630‧‧‧頂表面
702‧‧‧模製材料
705‧‧‧箭頭
730‧‧‧模製材料
732‧‧‧模製材料分配器
734‧‧‧模具
736‧‧‧經模製基板
740‧‧‧第一表面
742‧‧‧第二表面
800‧‧‧印刷站
804A、804B‧‧‧貯存器
805‧‧‧控制器
806A、806B‧‧‧印刷機
808A、808B‧‧‧印刷頭
809、810、811、812‧‧‧噴嘴
820‧‧‧硬化裝置
846‧‧‧第一固定特徵
848‧‧‧第二固定特徵
848A‧‧‧未硬化的液滴
850‧‧‧積層製造系統
854‧‧‧調製部分
855‧‧‧沉積部分
859‧‧‧第一可印刷墨水成分
869‧‧‧第二可印刷墨水成分
900‧‧‧包覆製程
902~908‧‧‧步驟方塊
A、B‧‧‧液滴
因此，可詳細理解的本揭示內容之上述特徵之方式，可藉由參考實施例具有上文簡述之本揭示內容之更特定描述，其中一些實施例說明於隨附圖式中。然而，應注意，隨附圖式僅說明示例性實作，且因此不認為限制其範疇，因為本揭示內容可容許其他同樣有效的實作。
第1A至1B圖繪示根據一實施例，在固定製程之連續階段之基板的示意性剖面視圖，其中基板具有複數個晶片形成於基板上。
第2A至2B圖繪示第1B圖所示之基板上的多個晶片中的一個之示意性頂視圖和示意性剖面視圖。
第3A至3B圖繪示根據另一個實施例之基板上的多個晶片中的一個之示意性頂視圖和示意性剖面視圖。
第4A至4B圖繪示根據另一個實施例之基板上的多個晶片中的一個之示意性頂視圖和示意性剖面視圖。
第5A至5B圖繪示根據另一個實施例之基板上的複數個晶片之示意性頂視圖和示意性剖面視圖。
第6A至6B圖繪示根據另一個實施例之基板上的複數個晶片之示意性頂視圖和示意性剖面視圖。
第7A至7D圖繪示在第1B圖所示之複數個晶片上進行之模製製程之連續階段的示意性剖面視圖。
第8A圖為根據一實施例之用於固定晶片的系統之示意圖。
第8B圖為根據一實施例圖解於第8A圖中之系統的示意圖。
第9圖為根據一實施例之包覆製程的流程圖。
為了促進理解，若可能，已使用相同的元件符號來指示圖式中共同的相同元件。應考慮到，一個實施例之元件和特徵可有利地用於其他實作中而不進一步詳述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無

Claims (20)

  1. 一種用於在一基板上封裝一晶片之方法，包含以下步驟： 藉由噴墨印刷，在基板上形成一或多個固定特徵(immobilization feature)，該一或多個固定特徵呈一選擇的圖案；定位一晶片，使該晶片接觸該一或多個固定特徵和該基板；硬化該一或多個固定特徵；以及於經硬化之該一或多個固定特徵和該晶片的頂部上形成一模層(mold layer)，以便包覆該晶片。
  2. 如請求項1所述之方法，其中於該晶片上形成一模層包含以下步驟： 於該一或多個固定特徵的頂部上分配一模製材料；以及對所分配之該模製材料施加壓力和熱。
  3. 如請求項1所述之方法，其中該晶片和該一或多個固定特徵係形成於一接觸層上，該接觸層設置於該基板上。
  4. 如請求項1所述之方法，其中該晶片具有一周界(perimeter)，且該固定結構設置於該周界處。
  5. 如請求項4所述之方法，其中該一或多個固定特徵彼此分隔。
  6. 如請求項5所述之方法，其中該晶片具有複數個拐角，且其中該一或多個固定特徵包含一第一固定特徵及一第二固定特徵，該第一固定特徵設置於該複數個拐角中之一個拐角處，且該第二固定特徵設置於該複數個拐角中之另一個拐角處。
  7. 如請求項5所述之方法，其中該晶片具有複數個側邊，其中該一或多個固定特徵包含一第一固定特徵及一第二固定特徵，該第一固定特徵設置於該複數個側中之一側處，且該第二固定特徵設置於該複數個側中之另一側處。
  8. 如請求項7所述之方法，其中該一或多個固定特徵包含一固定材料，該固定材料係選自由丙烯酸酯、丙烯酸甲酯、丙烯醯胺、環氧化物、環氧丙烷單體、寡聚物、聚合物、嵌段式共聚合物及光起始劑所組成之群組，且其中該模層包含一模製材料，該模製材料係選自由環氧樹脂材料所組成之群組。
  9. 如請求項7所述之方法，進一步包含以下步驟：於形成該模層後，自該晶片和該一或多個固定特徵移除該接觸層和該基板。
  10. 如請求項7所述之方法，其中各該一或多個固定特徵係由處於一並排位置(side-by-side position)而彼此相鄰之第一液滴和第二液滴所形成。
  11. 如請求項1所述之方法，其中該一或多個固定特徵係一單一特徵，該單一特徵經設置而完全圍繞該晶片之該周界。
  12. 如請求項1所述之方法，其中硬化該一或多個固定特徵包含以下步驟：施加電磁輻射至該一或多個固定特徵。
  13. 如請求項12所述之方法，其中該一或多個固定特徵係一單一特徵，該單一特徵經設置而完全圍繞該晶片之該周界。
  14. 一種用於在一基板上封裝複數個晶片之方法，包含以下步驟： 在該基板上形成複數個固定結構，其中各該複數個固定結構處於一接觸位置而與該複數個晶片中之至少一個晶片接觸，形成各該複數個固定結構包含以下步驟： 於該基板上形成一第一固定特徵，其中形成該第一固定特徵包含以下步驟： 於該基板上分配複數個第一液滴； 硬化經分配之該等第一液滴，以形成一第一硬化層； 於該第一硬化層之一表面上形成一第二固定特徵，其中形成該第二固定特徵包含以下步驟： 於該第一硬化層上分配複數個第二液滴；以及 硬化經分配之該等第二液滴，以形成一第二硬化層。
  15. 如請求項14所述之方法，進一步包含以下步驟： 於該複數個固定結構之頂部上形成一模層。
  16. 如請求項14所述之方法， 其中該硬化包含以下步驟：施加電磁輻射至該一或多個固定特徵。
  17. 如請求項16所述之方法， 其中該第一固定結構和該第二固定結構係彼此分隔。
  18. 如請求項16所述之方法， 其中該第一固定結構和該第二固定結構係彼此接觸。
  19. 一種用於在一基板上封裝一晶片之方法，包含以下步驟： 安置一晶片，使該晶片接觸該基板； 於該基板上形成一或多個固定特徵，該一或多個固定特徵呈一選擇的圖案，藉由噴墨印刷形成該一或多個固定特徵； 硬化該一或多個固定特徵；以及 於經硬化之該一或多個固定特徵和該晶片的頂部上形成一模層。
  20. 如請求項19所述之方法，其中該一或多個固定特徵包含一固定材料，該固定材料係選自由丙烯酸酯、丙烯酸甲酯、丙烯醯胺、環氧化物、環氧丙烷單體、寡聚物、聚合物、嵌段式共聚合物及光起始劑所組成之群組。
TW107137898A 2017-11-03 2018-10-26 用於封裝半導體晶片之設備及方法 TW201931477A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762581451P 2017-11-03 2017-11-03
US62/581,451 2017-11-03

Publications (1)

Publication Number Publication Date
TW201931477A true TW201931477A (zh) 2019-08-01

Family

ID=66327585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137898A TW201931477A (zh) 2017-11-03 2018-10-26 用於封裝半導體晶片之設備及方法

Country Status (3)

Country Link
US (1) US20190139788A1 (zh)
TW (1) TW201931477A (zh)
WO (1) WO2019089344A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825662B (zh) * 2022-04-11 2023-12-11 南亞科技股份有限公司 半導體封裝結構及其電性測試方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329003B2 (en) 2019-06-28 2022-05-10 Applied Materials, Inc. Anchoring dies using 3D printing to form reconstructed wafer
US11322381B2 (en) 2019-06-28 2022-05-03 Applied Materials, Inc. Method for substrate registration and anchoring in inkjet printing
TWI795648B (zh) * 2019-06-28 2023-03-11 美商應用材料股份有限公司 用於在噴墨印刷中進行基板對位及錨定的方法與設備
DE102022114911A1 (de) * 2022-06-14 2023-12-14 Delo Industrie Klebstoffe Gmbh & Co. Kgaa Verfahren zum Herstellen von elektronischen Baugruppen und elektronische Baugruppe auf Wafer-Ebene
US20240178007A1 (en) * 2022-11-30 2024-05-30 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897089B1 (en) * 2002-05-17 2005-05-24 Micron Technology, Inc. Method and system for fabricating semiconductor components using wafer level contact printing
JP2004272086A (ja) * 2003-03-11 2004-09-30 Seiko Epson Corp 電気光学装置の製造装置、電子光学装置及び電子機器
US7235431B2 (en) * 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9117682B2 (en) * 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
US9524926B2 (en) * 2014-09-26 2016-12-20 Texas Instruments Incorporated Packaged device with additive substrate surface modification
KR20160081289A (ko) * 2014-12-31 2016-07-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 보트 및 반도체 패키지 제조 방법
KR20160102785A (ko) * 2015-02-23 2016-08-31 삼성전기주식회사 반도체 패키지의 제조방법
KR102559840B1 (ko) * 2016-04-20 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
US20180233423A1 (en) * 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI825662B (zh) * 2022-04-11 2023-12-11 南亞科技股份有限公司 半導體封裝結構及其電性測試方法

Also Published As

Publication number Publication date
US20190139788A1 (en) 2019-05-09
WO2019089344A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
TW201931477A (zh) 用於封裝半導體晶片之設備及方法
US11420397B2 (en) Method and system for additive-ablative fabrication
TW201306337A (zh) 用於在壓電陣列上沈積材料之系統及方法
US10667403B2 (en) Manufacturing apparatus for performing additive manufacturing of an electrical device
KR20180115336A (ko) 패드 구조 및 제조 방법들
JP6725694B2 (ja) ヒートシンクの３ｄ印刷
US10449730B2 (en) Electronic device manufacturing device and manufacturing method thereof
JP2014120604A (ja) インプリント装置、デバイス製造方法及びインプリント装置に用いられる型
US20170173870A1 (en) System and method for compensating for dissimilar shrinkage rates in different materials used to form a three-dimensional printed object during additive manufacturing
JP2019075551A (ja) インプリント装置、及び、物品の製造方法
TWI528470B (zh) Film forming method and thin film forming apparatus
JP7137344B2 (ja) インプリント装置、物品の製造方法、情報処理装置、マップの編集を支援する方法及び記憶媒体
JP2017162875A (ja) インプリント方法、インプリント装置、プログラム、および物品の製造方法
KR102333993B1 (ko) 임프린트 장치 및 물품 제조 방법
WO2017212567A1 (ja) 回路形成方法
US20200333704A1 (en) Imprint apparatus and article manufacturing method
JP7428470B2 (ja) 回路形成方法
KR101663193B1 (ko) 기판제조방법 및 기판제조장치
JP7561838B2 (ja) 部材の付加製造用の３ｄプリンタおよび印刷方法
JP7543432B2 (ja) ３次元造形物の製造方法、及び製造装置
JP2018148001A (ja) インプリント装置、インプリント方法、および物品製造方法
KR101584199B1 (ko) 플라즈마 에칭공정을 이용한 투명전극필름 제조방법
JP2024090461A (ja) 凹凸基材の平坦化方法および凹凸基材を有する積層体の製造方法
US20230226608A1 (en) Method and apparatus for the additive manufacturing of a workpiece
JP2023003227A (ja) インプリント装置、インプリント方法及び物品の製造方法