TW201926704A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW201926704A
TW201926704A TW107139712A TW107139712A TW201926704A TW 201926704 A TW201926704 A TW 201926704A TW 107139712 A TW107139712 A TW 107139712A TW 107139712 A TW107139712 A TW 107139712A TW 201926704 A TW201926704 A TW 201926704A
Authority
TW
Taiwan
Prior art keywords
metal
layer
metal layer
stack
composition
Prior art date
Application number
TW107139712A
Other languages
English (en)
Inventor
江欣哲
曾主元
梁春昇
葉志揚
王淑慧
葉震亞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926704A publication Critical patent/TW201926704A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體元件包括基板、閘極堆疊。基板包括半導體鰭。閘極堆疊設置在半導體鰭上。閘極堆疊包括設置在半導體鰭上方的介電層、及設置在介電層上方並且具有第一金屬層及在第一金屬層上方的第二金屬層的金屬堆疊、以及設置在金屬堆疊上方的閘電極。第一金屬層及第二金屬層具有第一元素，並且第一元素在第一金屬層中的百分比高於在第二金屬層中。

Description

半導體元件
本揭露是關於一種半導體元件。
半導體積體電路(IC)工業已經歷快速增長。在IC發展過程中，功能密度(亦即，單位晶片面積互連元件之數量)已增加而幾何尺寸(亦即，可使用製造製程產生之最小組件(或接線))已減小。此按比例縮小製程增加生產效率並降低相關成本。
此按比例縮小亦增加處理與製造IC之複雜性，並且為實現此等進步，需要IC處理與製造之相似發展。例如，已經引入三維電晶體(諸如鰭式場效電晶體(FinFET))來替代平面電晶體。
一種半導體元件包括基板、閘極堆疊及閘電極。基板包括半導體鰭。閘極堆疊設置在半導體鰭上，其中閘極堆疊包括設置在半導體鰭上方的介電層以及設置在介電層上方的金屬堆疊。金屬堆疊具有第一金屬層及在第一金屬層上方的第二金屬層，其中第一金屬層及第二金屬層具有第一元素，並 且第一元素在第一金屬層中的百分比高於在第二金屬層中。閘電極設置在金屬堆疊上方。
102‧‧‧基板
104‧‧‧介電層
106‧‧‧遮罩層
108‧‧‧光敏層
110‧‧‧鰭結構
112‧‧‧絕緣層
114‧‧‧閘極介電層
116‧‧‧犧牲層
118‧‧‧遮罩結構
120‧‧‧虛設閘極結構
121‧‧‧蝕刻製程
122‧‧‧間隔件
124‧‧‧凹陷
130‧‧‧源極/汲極結構
135‧‧‧接觸蝕刻終止層
136‧‧‧層間介電層
138‧‧‧溝槽
140‧‧‧蝕刻製程
144‧‧‧高k介電層
150‧‧‧金屬堆疊
152‧‧‧金屬層
154‧‧‧金屬層
156‧‧‧金屬層
158‧‧‧金屬層
160‧‧‧金屬閘電極
202‧‧‧基板
210‧‧‧鰭結構
222‧‧‧間隔件
244‧‧‧高k介電層
250‧‧‧金屬堆疊
252‧‧‧金屬層
254‧‧‧金屬層
260‧‧‧金屬閘電極
302‧‧‧基板
310‧‧‧鰭結構
322‧‧‧間隔件
344‧‧‧高k介電層
350‧‧‧金屬堆疊
352‧‧‧金屬層
354‧‧‧金屬層
356‧‧‧金屬層
360‧‧‧金屬閘電極
402‧‧‧基板
410‧‧‧鰭結構
422‧‧‧間隔件
444‧‧‧高k介電層
450‧‧‧金屬堆疊
452‧‧‧金屬層
453‧‧‧金屬層/氧化層
454‧‧‧金屬層
460‧‧‧金屬閘電極
502‧‧‧基板
510‧‧‧鰭結構
522‧‧‧間隔件
544‧‧‧高k介電層
550‧‧‧金屬堆疊
552‧‧‧金屬層
553‧‧‧金屬層
554‧‧‧金屬層
556‧‧‧金屬層
560‧‧‧金屬閘電極
602‧‧‧基板
610‧‧‧鰭結構
622‧‧‧間隔件
644‧‧‧高k介電層
650‧‧‧金屬堆疊
652‧‧‧金屬層
653‧‧‧金屬層
654‧‧‧金屬層
656‧‧‧金屬層
660‧‧‧金屬閘電極
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭示之態樣。應注意，根據工業中的標準實務，各特徵並非按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各個特徵之尺寸。
第1A圖至第1P圖係根據一些實施例的製造半導體元件的 方法的各個階段的橫截面圖。
第2圖係根據一些實施例的半導體元件的橫截面圖。
第3圖係根據一些實施例的半導體元件的橫截面圖。
第4圖係根據一些實施例的半導體元件的橫截面圖。
第5圖係根據一些實施例的半導體元件的橫截面圖。
第6圖係根據一些實施例的半導體元件的橫截面圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述部件及排列之特定實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭示可在各 個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述之各個實施例及/或配置之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所示出之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且由此可類似解讀本文所使用之空間相對性描述詞。
第1A圖至第1P圖係根據一些實施例的製造半導體元件的方法的各個階段的橫截面圖。在一些實施例中，第1A圖至第1P圖所示的半導體結構可係在處理積體電路(IC)期間製造的中間元件、或其部分，所述中間元件或其部分可包括靜態隨機存取記憶體(SRAM)、邏輯電路、被動組件(諸如電阻器、電容器及電感器)、及/或主動組件，諸如p型場效電晶體(PFET)、n型FET(NFET)、多閘極FET、金屬氧化物半導體場效電晶體(MOSFET)、互補金屬氧化物半導體(CMOS)電晶體、雙極電晶體、高壓電晶體、高頻電晶體、其他記憶體單元及其組合。
如第1A圖所示，根據一些實施例提供基板102。基板102可係半導體晶圓，諸如矽晶圓。替代或額外地，基板102可包括元素半導體材料、化合物半導體材料及/或合金半導體材料。元素半導體材料的實例可係但不限於晶體矽、多晶 矽、非晶矽、鍺及/或金剛石。化合物半導體材料的實例可係但不限於碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體材料的實例可係但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
根據一些實施例，如第1A圖所示，介電層104及遮罩層106在基板102上方形成，並且光敏層108在遮罩層106上方形成。介電層104可用作基板102與遮罩層106之間的黏附層。此外，介電層104亦可用作蝕刻終止層，用於蝕刻遮罩層106。在一些實施例中，介電層104由氧化矽製成。介電層104可藉由使用熱氧化製程來形成，儘管可在一些其他實施例中使用其他沉積製程。
遮罩層106可在後續光微影製程期間用作硬遮罩。在一些實施例中，遮罩層106由氮化矽製成。遮罩層106可藉由使用低壓化學氣相沉積(LPCVD)或電漿增強化學氣相沉積(PECVD)形成，儘管亦可在一些其他實施例中使用其他沉積製程。此外，光敏層108可係光阻劑。
參考第1B圖。藉由執行至少一個蝕刻製程使用光敏層108作為遮罩來圖案化遮罩層106、介電層104和基板102。因此，基板102經圖案化以形成鰭結構110。在圖案化製程之後，移除光敏層108。
參考第1C圖。絕緣層112在基板102上方形成以覆蓋鰭結構110、遮罩層106及介電層104。在一些實施例中，絕緣層112由氧化矽、氮化矽、氮氧化矽、氟摻雜的矽酸鹽玻璃(FSG)或其他低K介電材料製成。絕緣層112可藉由使用高密 度電漿(high density plasma；HDP)化學氣相沉積製程形成，儘管可在其他實施例中使用其他沉積製程。
參考第1D圖。執行平坦化製程以移除遮罩層106及介電層104，使得暴露出鰭結構110。在一些實施例中，平坦化製程係化學機械研磨(chemical mechanism polishing；CMP)製程。平坦化製程亦移除絕緣層112的部分，使得剩餘絕緣層112的頂表面與鰭結構110的頂表面齊平。
參考第1E圖。絕緣層112經凹陷以暴露鰭結構110的頂部。絕緣層112可藉由濕式蝕刻製程或乾式蝕刻製程來凹陷。在一些實施例中，剩餘絕緣層112亦可被稱為淺溝槽隔離(STI)結構。
參考第1F圖。閘極介電層114在基板102上方形成以覆蓋鰭結構110及絕緣層112。在一些實施例中，閘極介電層114可由高k介電材料(諸如金屬氧化物、過渡金屬氧化物或類似者)製成。高k介電材料的實例包括但不限於氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金或其他適用介電材料。在一些實施例中，閘極介電層114係氧化層。
閘極介電層114可藉由沉積製程形成，諸如化學氣相沉積(chemical vapor deposition；CVD)、物理氣相沉積(physical vapor deposition；PVD)、原子層沉積(atomic layer deposition；ALD)、高密度電漿化學氣相沉(HDPCVD)積、金屬有機化學氣相沉積(MOCVD)、或電漿增強化學氣相 沉積(PECVD)。在一些實施例中，閘極介電層114可用於在後續處理中(例如，虛設閘極結構的後續形成)防止對鰭結構110的破壞。
根據一些實施例，如在第1F圖所示，犧牲層116在閘極介電層114上方形成。犧牲層116可藉由沉積製程形成，諸如化學氣相沉積、物理氣相沉積、原子層沉積(ALD)、高密度電漿化學氣相沉積(HDPCVD)、金屬有機化學氣相沉積(MOCVD)、或電漿增強化學氣相沉積(PECVD)。犧牲層116可由導電或不導電材料(諸如金屬、含矽材料或介電材料)製成。在一些實施例中，犧牲層116由聚矽製成。
在第1G圖中，遮罩結構118在犧牲層116的一部分上方形成。遮罩結構118可被稱為用於保護在後續製程(諸如光微影製程)期間在其下方形成的犧牲層116及閘極介電層114的硬遮罩。遮罩結構118可由包括沉積、光微影圖案化及蝕刻製程的過程形成。光微影圖案化製程可包括光阻劑塗覆(例如，旋轉塗覆)、軟烘焙、遮罩對準、暴露、暴露後烘焙、顯影光阻劑、沖洗、乾燥(例如，硬烘焙)及/或其他適用製程。蝕刻製程可包括乾式蝕刻、濕式蝕刻及/或其他蝕刻方法(例如，反應性離子蝕刻)。
參看第1H圖。執行蝕刻製程121以形成虛設閘極結構120，並且在蝕刻製程121之後移除遮罩結構118(參看第1G圖)。虛設閘極結構120包括犧牲層116及閘極介電層114位於遮罩結構118下方的部分。犧牲層116可被稱為虛設閘極結構120中的虛設閘電極層，並且閘極介電層114可被稱為虛設 閘極結構120中的虛設閘極介電層。藉由執行蝕刻製程121，移除犧牲層116及閘極介電層114未由遮罩結構118覆蓋的部分。如第1H圖所示，在蝕刻製程121之後，從虛設閘極結構120暴露出鰭結構110的部分。
參考第1I圖。間隔件122在虛設閘極結構120的相對側壁上形成。在一些實施例中，間隔件122由氮化矽、碳化矽、氮氧化矽、碳矽、氧化矽、氫矽、其他適用材料或其組合製成。在一些實施例中，間隔件122由氮化物製成。間隔件122可藉由沉積及蝕刻製程形成。
參考第1J圖。凹陷124在鰭結構110中並且在虛設閘極結構120的相對側面處藉由蝕刻鰭結構110來形成。虛設閘極結構120及間隔件122在形成凹陷124時用作蝕刻遮罩。蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或其組合。乾式及濕式蝕刻製程具有可以調節(調諧)的蝕刻參數，諸如所使用的蝕刻劑、蝕刻溫度、蝕刻溶液濃度、蝕刻壓力、源功率、射頻(RF)偏置電壓、RF偏置功率、蝕刻劑流速及其他適宜參數。
參考第1K圖。源極/汲極(S/D)結構130分別在凹陷124中形成。在一些實施例中，源極/汲極結構130係應變的源極/汲極結構。在一些實施例中，源極/汲極結構130藉由在鰭結構110的凹陷124中由磊晶(epi)製程生長應變材料來形成。此外，應變材料的晶格常數可與基板102的晶格常數不同。在一些實施例中，源極/汲極結構130可包括：半導體材料，諸如鍺(Ge)或矽(Si)；或化合物半導體材料，諸如砷化鎵 (GaAs)、砷化鋁鎵(AlGaAs)、鍺矽(SiGe)、碳化矽(SiC)或磷砷化鎵(GaAsP)。
磊晶製程包括CVD沉積技術(例如，氣相磊晶(VPE)及/或超高真空CVD(UHV-CVD))、分子束磊晶及/或其他適宜製程。磊晶製程可使用氣相及/或液體前驅物，此等前驅物與基板102的組成(例如，矽)相互作用。源極/汲極結構130可經原位摻雜。摻雜物質包括：P型摻雜劑，諸如硼或BF2；N型摻雜劑，諸如磷或砷；及/或包括其組合的其他適宜摻雜劑。若源極/汲極結構130未經原位摻雜，則執行第二佈植製程(亦即，界面佈植製程)以摻雜源極/汲極結構130。可執行一或多個退火製程以激活源極/汲極結構130。退火製程包括快速熱退火(RTA)及/或雷射退火製程。
參考第1L圖。接觸蝕刻終止層(CESL)135經形成以覆蓋第1K圖的結構(亦即，虛設閘極結構120、源極/汲極結構130及基板102)。在一些實施例中，接觸蝕刻終止層135可以係一或多個應力層。在一些實施例中，接觸蝕刻終止層135具有拉伸應力，並且由Si3N4形成。在一些其他實施例中，接觸蝕刻終止層135包括諸如氮氧化物的材料。在又一些其他實施例中，接觸蝕刻終止層135可具有包括複數層(諸如在氧化矽層之上的氮化矽層)的複雜結構。接觸蝕刻終止層135可藉由電漿增強CVD、低壓CVD、ALD或其他適用製程來形成。
根據一些實施例，層間介電(ILD)層136在接觸蝕刻終止層135上方形成。層間介電層136可包括由多種介電材料製成的多層，此等介電材料諸如氧化矽、氮化矽、氮氧化矽、 四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BPSG)、低k介電材料及/或其他適用介電材料。低k介電材料的實例包括但不限於氟化矽玻璃(FSG)、碳摻雜的氧化矽、非晶氟化碳、聚對二甲苯、雙-苯并環丁烯(BCB)或聚醯亞胺。層間介電層136可藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、旋轉塗覆或其他適用製程來形成。
其後，對層間介電層136及接觸蝕刻終止層135執行拋光製程。在一些實施例中，層間介電層136及接觸蝕刻終止層135藉由化學機械研磨(CMP)製程來平坦化，直到暴露出虛設閘極結構120的頂表面。
參考第1M圖。根據一些實施例，虛設閘極結構120(參看第1L圖)由金屬閘極結構替代。移除虛設閘極結構120以在間隔件122之間形成溝槽138。在一些實施例中，虛設閘極結構120藉由執行第一蝕刻製程(未圖示)並且在第一蝕刻製程之後執行第二蝕刻製程來移除。在一些實施例中，虛設閘極結構120的犧牲層116(參看第1K圖)藉由第一蝕刻製程來移除，並且虛設閘極結構120的閘極介電層114(參看第1L圖)藉由第二蝕刻製程來移除。在一些實施例中，如第1M圖所示，第一蝕刻製程係乾式蝕刻製程，並且第二蝕刻製程係濕式蝕刻製程140。可應用濕式蝕刻製程140以移除閘極介電層114(參看第1L圖)，使得其後形成的金屬閘極可以在鰭結構110及絕緣層112上形成。
參考第1N圖。高k介電層144在基板102上方並且在溝槽138中形成。在一些實施例中，高k介電層144與間隔件 122及鰭結構110保形。在一些實施例中，高k介電層144可藉由適宜製程(諸如CVD、PVD或ALD)形成。
在一些實施例中，高k介電層144由金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽或金屬的氮氧化物來製成。高k介電材料的實例包括但不限於氧化鉿(HfO2)、氧化鉿矽(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、氮化矽、氮氧化矽、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金或其他適用介電材料。高k介電層144亦可被稱為閘極介電層。
參考第1O圖。金屬堆疊150在高k介電層144上方形成。金屬堆疊150包括多個層。例如，在第1O圖中，金屬堆疊150包括第一金屬層152、在第一金屬層152上方的第二金屬層154、在第二金屬層154上方的第三金屬層156、以及在第三金屬層156上方的第四金屬層158。將理解，在此實例中使用的金屬堆疊150的層的數量徑選擇以便於描述，並且本揭示不限於此。在一些其他實施例中，金屬堆疊150的層的數量可係2、3、5或更多。在一些實施例中，金屬層152至158可藉由適宜製程(諸如CVD、PVD或ALD)形成。金屬層152至158可具有在從約5Å至約15Å的範圍中的厚度。
在一些實施例中，金屬層152至158具有組成XaY1-a，其中X、Y係元素，並且a、1-a分別係元素X及Y的濃度百分比。在一些實施例中，元素X及Y係不同的，並且可選自Hf、Ti、Ta、W、Si、Co、Mo、N、O、So、Ge、P、B、 Ga、As、La、Al、Cu或S。在一些實施例中，由於金屬層152至158具有元素X及Y，金屬層152至158可在相同腔室中形成。亦即，用於形成金屬層152至158的沉積製程係不破壞沉積腔室的真空的原位沉積製程。
在一些實施例中，金屬堆疊150的組成係不均勻的。換言之，金屬堆疊150具有不連續的組成。在第1O圖中，第一金屬層152的組成係Xa1Y1-a1，第二金屬層154的組成係Xa2Y1-a2，第三金屬層156的組成係Xa3Y1-a3，並且第四金屬層156的組成係Xa4Y1-a4，其中a1、a2、a3、a4從0至1變化。在一些實施例中，百分比a1至a4滿足a1>a2>a3>a4。換言之，金屬堆疊150的元素X的百分比從金屬層152到金屬層158逐漸減小。或者，金屬堆疊150的元素X的百分比從金屬堆疊150的最低層到最頂層逐漸減小。另一方面，金屬堆疊150的元素Y的百分比從金屬層152到金屬層158逐漸增加。亦即，金屬堆疊150的元素Y的百分比從金屬堆疊150的最底層到最頂層逐漸增加。由此，金屬堆疊150的組成為梯度變化。
例如，在一些實施例中，第一金屬層152可係X1Y0，第二金屬層154可係X0.8Y0.2，第三金屬層156可係X0.6Y0.4，並且第四金屬層158可係X0.4Y0.6。在一些其他實施例中，金屬堆疊150可包括四個以上的層，並且從金屬堆疊150的最低層到最頂層的組成可分別從Xa’Y1-a’到Xa’’Y1-a’’逐漸改變，其中a’>a”。在一些實施例中，a’係1，a”係0。由此，金屬堆疊150的組成為梯度變化。
參考第1P圖。金屬閘電極160在金屬堆疊150上方形成，並且填充在金屬堆疊150之間的空間。隨後，可對金屬閘電極160、高k介電層144及金屬堆疊150執行化學機械研磨製程，直到暴露出層間介電層136的頂表面。高k介電層144、金屬堆疊150和金屬閘電極160可共同地被稱為金屬閘極堆疊。在一些實施例中，金屬堆疊150亦可被稱為功函數金屬層150。
在一些實施例中，金屬閘電極160係由導電材料製成，諸如鋁(Al)、銅(Cu)、鎢(W)、釕(Ru)、鈷(Co)、TaSiN、TaCN、TiAl、TiAlN或其他適用材料。金屬閘電極160可由ALD、PVD、CVD或其他適宜製程來沉積。
根據先前提及的實施例，功函數金屬層可係包括多層的金屬閘極堆疊，並且此等層包括至少兩種元素，其中元素中的一種的濃度百分比從功函數金屬層的最低層到最頂層逐漸減小，並且元素中的另一種的濃度百分比從功函數金屬層的最低層到最頂層逐漸增加。由此，金屬閘極堆疊的閾值電壓(Vt)可經調諧為期望值，用於增加元件的Ion。
第2圖係根據一些實施例的半導體元件的橫截面圖。第2圖類似於第1P圖，並且第2圖與第1P圖的半導體元件之間的差異涉及金屬堆疊。因此，與第1A圖至第1P圖的半導體元件類似的第2圖的半導體元件的一些相關結構及製造細節後文將不再重複。
參考第2圖。基板202包括鰭結構210。間隔件222在基板202的鰭結構210上方形成。高k介電層244在基板202 上方並且在由間隔件222及鰭結構210定義的溝槽中形成。高k介電層244與間隔件222及鰭結構210保形。
複數個第一金屬層252及複數個第二金屬層254在高k介電層244上方形成，其中第一金屬層252及第二金屬層254交替形成，使得第一金屬層252及第二金屬層254在彼此之上交替堆疊。多個第一金屬層252具有實質上相同的組成(成分)，且多個第二金屬層254具有實質上相同的組成(成分)。將理解，在此實例中使用的第一金屬層252及第二金屬層254的層的數量經選擇以便於描述，並且本揭示不限於此。在一些實施例中，第一金屬層252及第二金屬層254可共同地被稱為金屬堆疊250。
金屬閘電極260在金屬堆疊250上方形成，並且填充在金屬堆疊250之間的空間。金屬閘電極260與第1P圖中的金屬閘電極160類似，並且因此為了簡明省略類似描述。
金屬層252及254的材料可與第1O圖及第1P圖中描述的金屬層152至158類似。在第2圖中，第一金屬層252的組成係Xa1Y1-a1，並且第二金屬層254的組成係Xa2Y1-a2。在一些實施例中，濃度百分比a1及a2滿足a1≠a2。亦即，金屬層252及254的組成不同。在一些其他實施例中，濃度百分比a1、a2滿足a1+a2=1。例如，第一金屬層252可係X0.8Y0.2，並且第二金屬層254可係X0.2Y0.8。在又一些其他實施例中，濃度百分比a1及a2不等於1並且不等於0。在第2圖的實施例中，金屬堆疊250的組成為週期性變化。
第3圖係根據一些實施例的半導體元件的橫截面圖。第3圖與第1P圖類似，並且第3圖與第1P圖的半導體元件之間的差異涉及金屬堆疊。因此，與第1A圖至第1P圖的半導體元件類似的第3圖的半導體元件的一些相關結構及製造細節後文將不再重複。
參考第3圖。基板302包括鰭結構310。間隔件322在基板302的鰭結構310上方形成。高k介電層344在基板302上方並且在由間隔件322及鰭結構310定義的溝槽中形成。高k介電層344與間隔件322及鰭結構310保形。
第一金屬層352、第二金屬層354及第三金屬層356在高k介電層344上方形成，其中第二金屬層354在第一金屬層352上方，並且第三金屬層356在第二金屬層354上方。在一些實施例中，金屬層352至356可共同地被稱為金屬堆疊350。在一些實施例中，第一金屬層352及第三金屬層356具有不同厚度。例如，在一些實施例中，第一金屬層352比第三金屬層356厚，並且在一些其他實施例中，第一金屬層352比第三金屬層356薄。
金屬閘電極360在金屬堆疊350上方形成，並且填充在金屬堆疊350之間的空間。金屬閘電極360與第1P圖中的金屬閘電極160類似，並且因此為了簡明省略類似描述。
金屬層352至356的材料可與第1O圖及第1P圖中描述的金屬層152至158類似。在第3圖中，第二金屬層354的組成可係Y(亦即，XaY1-a其中a=0)。另一方面，第一金屬層352及第三金屬層356可係XaY-1-a，其中a≠0。亦即，第一金屬層 352及第三金屬層356係化合物，並且第二金屬層354係單種元素。在一些實施例中，第一金屬層352及第三金屬層356的組成可係相同的，並且與第二金屬層354的組成不同。在一些其他實施例中，第一金屬層352及第三金屬層356的組成可係不同的。
第4圖係根據一些實施例的半導體元件的橫截面圖。第4圖與第1P圖類似，並且在第4圖與第1P圖的半導體元件之間的差異涉及金屬堆疊。因此，與第1A圖至第1P圖的半導體元件類似的第4圖的半導體元件的一些相關結構及製造細節後文將不再重複。
參考第4圖。基板402包括鰭結構410。間隔件422在基板402的鰭結構410上方形成。高k介電層444在基板402上方並且在由間隔件422及鰭結構410定義的溝槽中形成。高k介電層444與間隔件422及鰭結構410保形。
第一金屬層452在高k介電層444上方形成。隨後，第二金屬層453在第一金屬層452上方藉由執行破真空(vacuum break)製程來形成。隨後，第三金屬層454在第二金屬層453上方形成。在一些實施例中，第一金屬層452、第二金屬層453及第三金屬層454可共同地被稱為金屬堆疊450。在一些實施例中，第一金屬層452及第三金屬層454具有不同厚度。例如，在一些實施例中，第一金屬層452比第三金屬層454厚，並且在一些其他實施例中，第一金屬層452比第三金屬層454薄。
在一些實施例中，在沉積腔室中發生用於形成金屬堆疊450的破真空時，空氣(諸如氧氣)進入沉積腔室。換言之，將第一金屬層452暴露至空氣。氧氣與已暴露層(亦即，第一金屬層452)的材料反應用於形成第二金屬層453。因此，第二金屬層453可包括氧化物。例如，在形成第一金屬層452之後，元件可經受空氣(或含氧的氣體混合物)，由此在第一金屬層452上方生長原生氧化層。在一些實施例中，第二金屬層453係第一金屬層452的氧化物，故可稱為氧化層453。在一些實施例中，氧化層453實質上增加閘極結構中的氧化層的厚度，並且因此使閘極結構較不易於氧化物擊穿。此外，在後金屬閘極製程期間，氧化層453可阻止閘極結構受到由高功率製程(諸如電漿處理)導致的破壞的影響。同樣，氧化層453可以在不同閘極填充下減少不同元件中的閾值電壓(Vt)變化。此外，由於功函數金屬層的部分(諸如第一金屬層452)經氧化，元件的閾值電壓可增加，由此實現高Vt(HVT)元件。
由於沉積腔室在形成氧化層453期間破真空，氧化層453的形成係異地沉積製程。在一些實施例中，從腔室取出的晶圓可處於在約250℃與約450℃之間的範圍中的溫度，並且空氣溫度可以係室溫及大氣壓力。在一些實施例中，第二金屬層453具有在從約5Å至約30Å的範圍中的厚度。在一些實施例中，若第二金屬層453的厚度低於5Å，則氧化層453不夠厚，而不能提供上文描述的功能。例如，氧化層453可過薄，並且不能減少不同元件中的閾值電壓(Vt)變化。另一方面，若 氧化層453的厚度大於30Å，則元件的閾值電壓及接觸電阻過高，這繼而將降低元件效能。
金屬閘電極460在金屬堆疊450上方形成，並且填充在金屬堆疊450之間的空間。金屬閘電極460與第1P圖中的金屬閘電極160類似，並且因此為了簡明省略類似描述。
金屬層452及454的材料可與第1O圖及第1P圖中描述的金屬層152至158類似。歸因於第二金屬層453的存在，金屬堆疊450的組成係不均勻的。在一些實施例中，第一金屬層452及第三金屬層454的組成可係相同的。在一些其他實施例中，第一金屬層452及第三金屬層454的組成可係不同的。例如，第一金屬層452的組成係X並且第三金屬層454的組成係Y；第一金屬層452的組成係X並且第三金屬層454的組成係XaY1-a；第一金屬層452的組成係XaY1-a並且第三金屬層454的組成係Y；或第一金屬層452及第三金屬層454具有其他適宜組成。
第5圖係根據一些實施例的半導體元件的橫截面圖。第5圖與第4圖類似並且在第5圖與第4圖的半導體元件之間的差異涉及金屬堆疊。因此，與第1A圖至第1P圖的半導體元件類似的第5圖的半導體元件的一些相關結構及製造細節後文將不再重複。
參考第5圖。基板502包括鰭結構510。間隔件522在基板502的鰭結構510上方形成。高k介電層544在基板502上方並且在由間隔件522及鰭結構510定義的溝槽中形成。高k介電層544與間隔件522及鰭結構510保形。
第一金屬層552在高k介電層544上方形成。隨後，第二金屬層553在第一金屬層552上方形成。隨後，第三金屬層554及第四金屬層556在第二金屬層553上方形成，其中第四金屬層556在第三金屬層554上方。在一些實施例中，第一金屬層552、第二金屬層553、第三金屬層554及第四金屬層556可共同地被稱為金屬堆疊550。
金屬閘電極560在金屬堆疊550上方形成，並且填充在金屬堆疊550之間的空間。金屬閘電極560與第1P圖中的金屬閘電極160類似，並且因此為了簡明省略類似描述。
金屬層552、554及556的材料可與第1O圖及第1P圖中描述的金屬層152至158的材料類似。金屬層553可與第4圖中的金屬層453類似。亦即，金屬層553可係氧化層，其可藉由在形成金屬層552之後破真空來形成。歸因於第二金屬層553的存在，金屬堆疊550的組成係不均勻的。在一些實施例中，第一金屬層552及第三金屬層554的組成可係相同的，並且可與第四金屬層556的組成不同。在一些實施例中，第一金屬層552及第四金屬層556的組成可係相同的，並且可與第三金屬層554的組成不同。在一些其他實施例中，第三金屬層554及第四金屬層556的組成可係不同的，但第三金屬層554及第四金屬層556中的一個具有一種組成，此組成與第一金屬層552的組成相同。
第6圖係根據一些實施例的半導體元件的橫截面圖。第6圖與第1P圖類似，並且第6圖與第5圖的半導體元件之間的差異涉及金屬堆疊。因此，與第1A圖至第1P圖及第5圖的 半導體元件類似的第6圖的半導體元件的一些相關結構及製造細節後文將不再重複。
參考第6圖。基板602包括鰭結構610。間隔件622在基板602的鰭結構610上方形成。高k介電層644在基板602上方並且在由間隔件622及鰭結構610定義的溝槽中形成。高k介電層644與間隔件622及鰭結構610保形。
第一金屬層652及第二金屬層654在高k介電層644上方形成，其中第二金屬層654在第一金屬層652上方。隨後，第三金屬層653在第二金屬層654上方形成。其後，第四金屬層656在第三金屬層653上方形成。在一些實施例中，第一金屬層652、第二金屬層654、第三金屬層653及第四金屬層656可共同地被稱為金屬堆疊650。
金屬閘電極660在金屬堆疊650上方形成，並且填充在金屬堆疊650之間的空間。金屬閘電極660與第1P圖中的金屬閘電極160類似，並且因此為了簡明省略類似描述。
金屬層652、654及656的材料可與第1O圖及第1P圖中描述的金屬層152至158的材料類似。金屬層653可與第4圖中的金屬層453類似。亦即，金屬層653可係氧化層，其可藉由在形成金屬層654之後破真空來形成。歸因於第三金屬層653的存在，金屬堆疊650的組成係不均勻的。在一些實施例中，第一金屬層652及第四金屬層656的組成可係相同的，並且可與第二金屬層654的組成不同。在一些實施例中，第二金屬層654及第四金屬層656的組成可係相同的，並且可與第一金屬層652的組成不同。在一些其他實施例中，第一金屬層652 及第二金屬層654的組成可係相同的，但第一金屬層652及第二金屬層654中的一個具有一種組成，此組成與第四金屬層656的組成相同。
根據先前提及的實施例，形成金屬閘極堆疊的功函數金屬層以具有層化組成。金屬堆疊的組成的輪廓可以係階梯狀、梯度或週期性循環。因此，元件的閾值電壓可靈活調節，接通電流(Ion)可增加，並且由此可改良元件可靠性。此外，由於功函數金屬層藉由沉積多層來形成，可改良小的閘極填充可靠性。此外，由於低Vt(LVT)元件、標準Vt(SVT)元件及高Vt(HVT)元件可包括不同閘極填充窗，多層可有益於Vt調節，並且亦有益於不同閘極長度(Lg)元件之間的Vt控制。
在本揭示的一些實施例中，一種半導體元件包括基板、閘極堆疊及閘電極。基板包括半導體鰭。閘極堆疊設置在半導體鰭上，其中閘極堆疊包括設置在半導體鰭上方的介電層以及設置在介電層上方的金屬堆疊。金屬堆疊具有第一金屬層及在第一金屬層上方的第二金屬層，其中第一金屬層及第二金屬層具有第一元素，並且第一元素在第一金屬層中的百分比高於在第二金屬層中。閘電極設置在金屬堆疊上方。
根據一些實施例，金屬堆疊進一步包括在第二金屬層上方具有第一元素的第三金屬層，並且第一元素在第三金屬層中的百分比高於在第二金屬層中。
根據一些實施例，金屬堆疊進一步包括在第三金屬層上方具有第一元素的第四金屬層，並且第一元素在第四金屬層中的百分比高於在第三金屬層中。
根據一些實施例，金屬堆疊進一步包括在第二金屬層上方具有第一元素的第三金屬層，並且第一元素在第三金屬層中的百分比低於在第二金屬層中。
根據一些實施例，金屬堆疊進一步包括在第三金屬層上方具有第一元素的第四金屬層，並且第一元素在第四金屬層中的百分比低於在第三金屬層中。
根據一些實施例，金屬堆疊進一步包括在第二金屬層上方具有第一元素的第三金屬層，並且第一元素在第三金屬層中的百分比實質上等於在第一金屬層中。
根據一些實施例，第三金屬層比第一金屬層厚。
根據一些實施例，金屬堆疊進一步包括在第一金屬層與第二金屬層之間的氧化層。
在本揭示的一些實施例中，一種半導體元件包括基板、複數個間隔件、介電層、複數個金屬層。基板包括半導體鰭。間隔件設置在半導體鰭上方。介電層設置在半導體鰭上方及間隔件之間。金屬層設置在介電層上方，其中金屬層分別具有組成Xa1Y1-a1、Xa2Y1-a2…XanY1-an，並且組成XanY1-an實質上滿足Xa(n-1)Y1-a(n-1)≠XanY1-an。
根據一些實施例，組成Xa1Y1-a1、Xa2Y1-a2…XanY1-an滿足a1>a2>…>an。
根據一些實施例，組成Xa1Y1-a1、Xa2Y1-a2…XanY1-an滿足a1=a3=…=a(2i-1)(i係整數)，並且a2=a4=...=a2i(i係整數)。
根據一些實施例，a(2i-1)≠a2i(i係整數)。
根據一些實施例，a2i=0。
根據一些實施例，半導體元件進一步包括在金屬層的兩個相鄰層之間的氧化層。
根據一些實施例，金屬層中的至少兩層具有不同厚度。
在本揭示的一些實施例中，一種方法包括：在基板的鰭結構上方形成閘極堆疊，其中形成閘極堆疊包括在鰭結構上方形成介電層；形成具有第一元素的第一金屬層；在第一金屬層上方具有第一元素的第二金屬層，其中第一元素在第一金屬層中的百分比高於在第二金屬層中，並且形成第一及第二金屬層在相同腔室中原位執行；以及在第二金屬層上方形成閘電極。
根據一些實施例，方法進一步包括以交替方式形成第一金屬層及第二金屬層。
根據一些實施例，方法進一步包括在第一金屬層上方形成具有第一元素的第三金屬層，其中第一元素在第三金屬層中的百分比高於在第二金屬層中。
根據一些實施例，第一金屬層係化合物，並且第二金屬層係單種元素。
根據一些實施例，方法進一步包括將第二金屬層暴露至空氣。
上文概述了若干實施例之特徵，使得熟習此項技術者可更好地理解本揭示之態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便 實施本文所介紹之實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示之精神及範疇，且可在不脫離本揭示之精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (1)

  1. 一種半導體元件，包含：一基板，包含一半導體鰭；以及一閘極堆疊，設置在該半導體鰭上，其中該閘極堆疊包含：一介電層，設置在該半導體鰭上方；一金屬堆疊，設置在該介電層上方並且具有一第一金屬層及在該第一金屬層上方的一第二金屬層，其中該第一金屬層及該第二金屬層具有一第一元素，並且該第一元素在該第一金屬層中的一百分比高於在該第二金屬層中；以及一閘電極，設置在該金屬堆疊上方。
TW107139712A 2017-11-30 2018-11-08 半導體元件 TW201926704A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762593109P 2017-11-30 2017-11-30
US62/593,109 2017-11-30
US16/115,390 2018-08-28
US16/115,390 US11043567B2 (en) 2017-11-30 2018-08-28 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW201926704A true TW201926704A (zh) 2019-07-01

Family

ID=66633531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139712A TW201926704A (zh) 2017-11-30 2018-11-08 半導體元件

Country Status (3)

Country Link
US (4) US11043567B2 (zh)
CN (1) CN109860297A (zh)
TW (1) TW201926704A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183574B2 (en) * 2019-05-24 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Work function layers for transistor gate electrodes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860150B2 (en) * 2009-12-10 2014-10-14 United Microelectronics Corp. Metal gate structure
US8415657B2 (en) * 2010-02-19 2013-04-09 Intermolecular, Inc. Enhanced work function layer supporting growth of rutile phase titanium oxide
US8546211B2 (en) * 2010-11-17 2013-10-01 International Business Machines Corporation Replacement gate having work function at valence band edge
US9099393B2 (en) * 2013-08-05 2015-08-04 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and FinFET structures
US9431304B2 (en) * 2014-12-22 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for metal gates
US9553092B2 (en) * 2015-06-12 2017-01-24 Globalfoundries Inc. Alternative threshold voltage scheme via direct metal gate patterning for high performance CMOS FinFETs
US9947540B2 (en) * 2015-07-31 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Pre-deposition treatment and atomic layer deposition (ALD) process and structures formed thereby
US9824929B2 (en) * 2015-10-28 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
US9490255B1 (en) * 2015-12-01 2016-11-08 International Business Machines Corporation Complementary metal oxide semiconductor replacement gate high-k metal gate devices with work function adjustments
US9640540B1 (en) * 2016-07-19 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an SRAM circuit
KR20180102273A (ko) * 2017-03-07 2018-09-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102293127B1 (ko) * 2017-06-23 2021-08-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10204829B1 (en) * 2018-01-12 2019-02-12 International Business Machines Corporation Low-resistivity metallic interconnect structures with self-forming diffusion barrier layers

Also Published As

Publication number Publication date
US11043567B2 (en) 2021-06-22
CN109860297A (zh) 2019-06-07
US20230268406A1 (en) 2023-08-24
US20210313437A1 (en) 2021-10-07
US20190165117A1 (en) 2019-05-30
US11670697B2 (en) 2023-06-06
US20220367244A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN108122909B (zh) 半导体器件及其制造方法
US10269935B2 (en) Semiconductor device including Fin-PET and manufacturing method thereof
US10347751B2 (en) Self-aligned epitaxy layer
US11133306B2 (en) Semiconductor device including fin structures and manufacturing method thereof
US9419099B2 (en) Method of fabricating spacers in a strained semiconductor device
US10128237B2 (en) Methods of gate replacement in semiconductor devices
US9076889B2 (en) Replacement gate semiconductor device
CN103022126B (zh) 具有由高k保护金属层诱导的应变沟道的半导体器件
KR102030241B1 (ko) 반도체 소자 및 그 제조 방법
US8633536B2 (en) Gate dielectric of semiconductor device
US20130099320A1 (en) Semiconductor deving having metal gate electrode and method of fabrication thereof
CN111244174A (zh) 电路装置的制造方法
US20140246732A1 (en) Circuit Incorporating Multiple Gate Stack Compositions
KR20180069680A (ko) 게이트 구조를 가진 집적회로 및 그 제조 방법
CN112331648A (zh) 半导体部件及其制造方法
CN110729247A (zh) 半导体结构和形成集成电路结构的方法
US20230268406A1 (en) Semiconductor device and manufacturing method thereof
KR102113246B1 (ko) 게이트 구조물 및 방법
CN113488434A (zh) 使用相同功函数材料的复合功函数层的形成
CN113471199A (zh) 半导体装置
TWI446456B (zh) 具有金屬閘極之電晶體及其製作方法
US11855186B2 (en) Semiconductor device and manufacturing method thereof
US11942479B2 (en) Semiconductor device and manufacturing method thereof
CN110957299B (zh) 半导体结构及其形成方法
TW202401825A (zh) 半導體裝置及其製造方法