TW201923843A - 形成磊晶矽層及其半導體裝置的方法 - Google Patents

形成磊晶矽層及其半導體裝置的方法 Download PDF

Info

Publication number
TW201923843A
TW201923843A TW107138156A TW107138156A TW201923843A TW 201923843 A TW201923843 A TW 201923843A TW 107138156 A TW107138156 A TW 107138156A TW 107138156 A TW107138156 A TW 107138156A TW 201923843 A TW201923843 A TW 201923843A
Authority
TW
Taiwan
Prior art keywords
semi
silicon
conductive region
layer
epitaxial
Prior art date
Application number
TW107138156A
Other languages
English (en)
Other versions
TWI709162B (zh
Inventor
鄭有宏
江柏融
陳彥秀
杜友倫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201923843A publication Critical patent/TW201923843A/zh
Application granted granted Critical
Publication of TWI709162B publication Critical patent/TWI709162B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種製造一半導體裝置之方法包含：提供一基板，基板包含一第一導電類型之一第一半導電區及位於第一半導電區上方之閘結構，其中閘結構之間的一間隙暴露第一半導電區之一部分；及自第一半導電區之經暴露部分開始在間隙中形成一第二導電類型之一第二半導電區。形成第二半導電區包含：在一腔中在毗鄰於閘結構之一側壁周圍以一第一生長速率生長一磊晶富矽層，第一生長速率大於一中心部分處之一第二生長速率；及在腔中利用一蝕刻劑以一第一蝕刻速率在毗鄰於閘結構之側壁周圍部分地移除磊晶富矽層，第一蝕刻速率大於中心部分處之一第二蝕刻速率。

Description

形成磊晶矽層及其半導體裝置的方法
本發明實施例係有關形成磊晶矽層及其半導體裝置的方法。
一雙載子接面電晶體(BJT)係一廣泛採用之裝置，其包含一基極區、一集電極區及一射極區。一BJT通常含有彼此鄰接之兩個p-n接面，其中組件區中之一者為兩個接面所共有。一第一接面可由基極區及射極區形成，且一第二接面可由射極區及集電極區形成。在操作中，電流透過跨越基極區及射極區之一閘控電壓流動通過射極區及集電極區。已提出各種方案來改良BJT效能，舉例而言，藉由減小內部電阻或BJT之組件當中之接觸電阻。
根據本發明之一實施例，一種製造一半導體裝置之方法包括：提供一基板，該基板包含一第一導電類型之一第一半導電區及位於該第一半導電區上方之閘結構，其中該等閘結構之間的一間隙暴露該第一半導電區之一部分；及自該第一半導電區之該經暴露部分開始在該間隙中形成一第二導電類型之一第二半導電區，該步驟包括：在一腔中在毗鄰於該等閘結構之一側壁周圍以一第一生長速率生長一磊晶富矽層，該第一生長速率大於一中心部分處之一第二生長速率；及在該腔中利用一蝕刻劑以一第一蝕刻速率在毗鄰於該等閘結構之該側壁周圍部分地移除該磊晶富矽層，該第一蝕刻速率大於該中心部分處之一第二蝕刻速率。
根據本發明之一實施例，一種製造一半導體裝置之方法包括：提供一基板，該基板包含一第一導電類型之一第一半導電區及位於該第一半導電區上方之閘結構，其中該等閘結構之間的一間隙暴露該第一半導電區之一部分；及自該第一半導電區之該經暴露部分開始在該間隙中形成一第二導電類型之一第二半導電區，該步驟包括：在一腔中利用一前驅物及一蝕刻劑來生長一磊晶富矽層；及在該腔中利用該蝕刻劑來部分地移除該磊晶富矽層，生長該磊晶富矽層時所使用的該蝕刻劑之一第一氣流比小於部分地移除該磊晶富矽層時所使用的該蝕刻劑之一第二氣流比。
根據本發明之一實施例，一種半導體結構包括：一基板，其包含一第一導電類型之一第一半導電區；一第二導電類型之一第二半導電區，其位於該第一半導電區上方，該第二導電類型不同於該第一導電類型；閘結構，其位於該第二半導電區上方；及該第一導電類型之一第三半導電區，其位於該等閘結構之間、該第二半導電區上方，該第三半導電區係由磊晶富矽層形成且包括在約10%內之一厚度偏差。
以下揭露內容提供諸多不同實施例或實例以用於實施所提供標的物之不同特徵。下文闡述組件及配置之具體實例以簡化本揭露。此等當然僅係實例且並不意欲具限制性。舉例而言，在以下說明中，一第一特徵形成於一第二特徵上方或第二特徵上可包含其中第一特徵與第二特徵直接接觸地形成之實施例，且亦可包含其中額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵不可直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清晰目的，且本身並不確定所論述之各種實施例及/或組態之間的一關係。
此外，為便於說明，本文中可使用空間相對術語(諸如，「下面」、「下方」、「下部」、「上面」、「上部」等)來闡述一個元件或特徵與另一元件或特徵之關係，如各圖中所圖解說明。除了圖中所繪示之定向之外，該等空間相對術語意欲囊括裝置在使用或操作中之不同定向。設備可以其他方式被定向(旋轉90度或呈其他定向)且可相應地以同樣方式解釋本文中所使用之空間相對描述符。
本揭露提供雙載子接面電晶體(BJT)之結構及製造操作。隨著BJT裝置之規模減小，製作BJT裝置可遇到更多挑戰。挑戰之一係與射極區之形成有關。在現有方法中，射極區通常被構造為一凹槽內之一半導電區且可係使用一選擇性磊晶生長方法來形成，以由於其晶體結構而獲得期望電性質。然而，磊晶射極層之上表面通常在中心部分處具有一凸起且在環繞中心部分之周邊區處具有分面側壁。換言之，由於分面側壁，射極層之上表面區域可係不平坦的。一矽化物層可形成於射極區上方以減小射極區與上覆導電結構之間的接觸電阻。可藉由在射極區上方沉積一金屬層及/或矽層隨後接著進行一矽化操作來獲得矽化物層。由於在射極區之分面側壁周圍之矽層比在凸起部分周圍之矽層更厚，因此通常僅射極區之凸起部分周圍之矽層之一有限部分可成功地反應成矽化物。因此，射極層與其上覆構件(例如，金屬矽化物或接觸插塞)之間的有效接觸面積可相應地減小。射極層與接觸插塞之間的較小接觸面積可導致接觸電阻增大，因此降低BJT效能。
在本揭露中，論述形成射極層之一平坦化增強方案。修改一循環生長-蝕刻過程，其中一非選擇性沉積階段及一蝕刻階段經反覆以自下方開始形成射極層。透過對處理因子之一適當控制，可藉由磊晶生長階段操作來視需要維持射極層之磊晶晶體結構，而可透過蝕刻階段管理所生長射極層之上表面之平坦化。因此，增大射極層之接觸面積。因此，可獲得具有一經減小接觸電阻之一BJT。
圖1A至圖1O係根據某些實施例製造一半導體裝置100之一方法之中間階段之剖面圖。半導體裝置100可係一或多個BJT裝置。參考圖1A，提供或接收一基板102。基板102包含一半導電材料，諸如矽、鍺、矽鍺、碳化矽、砷化鎵等。另一選擇係，基板102包含一化合物半導體，包含砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦或上述各項之組合。在其他替代方案中，基板102可包含一經摻雜磊晶層、一梯度半導電層及/或覆疊一不同類型之另一半導電層之一半導電層，諸如一矽鍺層上之一矽層。在一實施例中，基板102包含單晶矽或多晶矽。基板102可摻雜有一N型摻雜物，諸如砷、磷等，或可摻雜有一P型摻雜物，諸如硼等。在所繪示之實施例中，基板102包含摻雜有P型摻雜物之塊狀矽。
接下來，在基板102中形成隔離結構104。隔離結構104經形成以用於隔離半導體裝置100之一個組件與其他特徵或裝置。隔離結構104可係淺溝槽隔離(STI)或矽局部氧化(LOCOS)。作為用於製造隔離結構104之一例示性操作，首先藉由一蝕刻操作(諸如，一乾式蝕刻、一濕式蝕刻、一反應性離子蝕刻(RIE)操作等)形成數個凹槽。接下來，將隔離材料填充至該等凹槽中以形成隔離結構104。隔離材料可由電絕緣材料(諸如，介電材料)形成。在某些實施例中，隔離結構104係由氧化物、氮化物、氮氧化物、二氧化矽、含氮氧化物、摻雜氮之氧化物、氮氧化矽、聚合物等形成。介電材料可係使用一適合製程形成，諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化、UV臭氧氧化或上述各項之組合。在某些實施例中，可使用一平坦化操作(諸如，研磨或化學機械平坦化(CMP)製程)來移除隔離結構104之過多材料且使隔離結構104之頂部表面與基板102齊平。
因此，在基板102中形成一第一半導電區106。第一半導電區106用作半導體裝置100之一集電極區且電耦合至一集電極端子(未展示)。在一實施例中，可藉由離子佈植而佈植摻雜物形成第一半導電區106。在一實施例中，第一半導電區106可與基板102形成在一起。換言之，第一半導電區106可被視為基板102之一組件層。在一實施例中，第一半導電區106具有一N型摻雜物，諸如砷或磷。在一實施例中，第一半導電區106具有一P型摻雜物，諸如硼等。另一選擇係，第一半導電區106可係磊晶式沉積。在某些實施例中，基板102在第一半導電區106之一底部部分與基板102之間包含一掩埋層(未展示)以便增強第一半導電區106之電性質。在所繪示之實例中，第一半導電區106係一N型區且掩埋層具有一N型摻雜物，掩埋層具有比第一半導電區106之摻雜濃度更大之一摻雜濃度。
參考圖1B，在基板102之一表面上形成閘結構111。閘結構111形成於第一半導電區106上方。閘結構111中之每一者可彼此間隔開。在一實施例中，閘結構111經形成以閘控一基極區(例如，圖1D中之一半導電區130)之一基極電流。在兩個毗鄰閘結構111之間存在間隙113。閘結構111中之每一者可包含一閘區112、一遮罩層114、一第一間隔件116及一第二間隔件118。
在基板102上形成閘區112。在一實施例中，閘區112包含一導電材料或多晶矽。導電材料可選自銅、鎢、鋁及其他適合金屬。在閘區112上形成遮罩層114。在一實施例中，遮罩層114係由一介電材料形成，諸如氮化物、氧化物、氮氧化物等。第一間隔件116環繞閘區112及遮罩層114。另外，第二間隔件118環繞第一間隔件116且覆蓋閘區112及遮罩層114。在一實施例中，第一間隔件116或第二間隔件118可由一介電材料形成，諸如氮化物、氧化物、氮氧化物等。在一實施例中，第一間隔件116及第二間隔件118構成具有不同介電材料之一多層複合間隔件結構。在所繪示之實施例中，第一間隔件116及第二間隔件118分別係由氧化矽及氮化矽形成。作為一例示性操作，可藉由透過一適合操作(諸如，CVD、PVD、ALD等)形成覆蓋基板102、閘區112及遮罩層114之一毯覆層來形成第一間隔件116。可藉由首先形成覆蓋第一間隔件116之一毯覆層，後續接著進行一蝕刻操作以移除第二間隔件118之水平部分來形成第二間隔件118。可蝕刻第一間隔件116及第二間隔件118的覆蓋第一半導電區106之部分，且因此形成間隙113且由閘結構111定義該等間隙113。可蝕刻第一間隔件116及第二間隔件118的覆蓋遮罩層114之部分以暴露遮罩層114且與遮罩層114齊平。自間隙113之底部暴露第一半導電區106之一部分。
參考圖1C，執行一蝕刻操作以將間隙113延伸至基板102中。因此，在基板102中形成凹槽107。蝕刻操作可係一乾式蝕刻、一濕式蝕刻、一RIE或上述各項之組合。在一實施例中，凹槽107形成有閘結構111以作為一蝕刻遮罩。在一實施例中，凹槽107之一部分延伸至低於閘結構111。
圖1D展示第二半導電區108之一形成。在第一半導電區106上方、在對應凹槽107中形成第二半導電區108。在一實施例中，第二半導電區108用作半導體裝置100之一基極區且電耦合至一基極端子(未展示)。在一實施例中，第二半導電區108可具有與基板102之頂部表面實質上齊平之一頂部表面。在一實施例中，第二半導電區108延伸至低於閘結構111。在一實施例中，閘結構111部分地覆蓋第二半導電區108。在一實施例中，透過間隙113暴露第二半導電區108之一部分。在一實施例中，第二半導電區108可包含不同導電類型且摻雜有N型摻雜物或P型摻雜物。在其中第二半導電區108用作半導體裝置100之基極區的實施例中，第二半導電區108具有與第一半導電區106之導電類型相反之一導電類型。在所繪示之實施例中，第二半導電區108具有一P型摻雜物。第二半導電區108可由一半導電材料形成，諸如矽、矽鍺等。第二半導電區108可藉由以下方法形成：CVD、ALD、電漿輔助CVD (PECVD)、高密度電漿CVD (HDPCVD)、低壓CVD (LPCVD)、金屬有機CVD (MOCVD)、分子束磊晶(MBE)等。在一實施例中，第二半導電區108係磊晶式形成的。在替代實施例中，用於形成閘結構111及第二半導電區108之操作次序可交換。另一選擇係，閘結構111及間隙113可形成在第二半導電區108形成之後。在彼情況下，可需要一單獨光刻操作來形成凹槽107及第二半導電區108。
圖1E至圖1J展示第三半導電區130 (圖1J中展示)之一形成。在一實施例中，第三半導電區130用作半導體裝置100之一射極區。第三半導電區130可與第一半導電區106 (集電極區)及第二半導電區108 (基極區)相結合而用作一電晶體。第三半導電區130可由基於矽之材料形成，諸如矽、鍺等。在一實施例中，第三半導電區130具有與第一半導電區106相同之一導電類型。在本揭露實例中，第三半導電區130具有一N型摻雜物。另外，第三半導電區130可透過如參考圖1F及圖1G所闡述且圖解說明之一循環過程而形成有一分層結構。
參考圖1E，透過一選擇性磊晶生長(SEG)操作210在間隙113中之每一者中形成初始磊晶層122。在一實施例中，初始磊晶層122形成於第二半導電區108之經暴露表面上方。初始磊晶層122可藉由以下方法形成：CVD、ALD、電漿輔助CVD (PECVD)、高密度電漿CVD (HDPCVD)、低壓CVD (LPCVD)、金屬有機CVD (MOCVD)、分子束磊晶(MBE)等。初始磊晶層122係一富矽層。在本揭露通篇，一富矽層係指含具有超過50%之一原子百分比或重量百分比之矽的一半導電層。在某些實施例中，富矽層具有超過80%之一矽原子百分比或重量百分比。在一實施例中，SEG操作210使用一反應氣體(包含一基於矽之前驅物及一蝕刻劑)來形成初始磊晶層122。在一實施例中，基於矽之前驅物及蝕刻劑處於氣相中。在一實施例中，基於矽之前驅物包含：矽烷(SiH4 )、二氯矽烷(DCS)、二矽烷(Si2 H6 )、三矽烷(Si3 H8 )、Six Hy Clz (符號x、y及z標示各別元素之相對比例)、其他基於矽之前驅物或上述各項之組合。在一實施例中，蝕刻劑包含HCl、HF、Cl2 、Cx Fy Hz 、Cx Cly Hz 、Six Fy Hz 、Six Cly Hz 或上述各項之組合。在SEG操作210期間，矽生長與矽蝕刻共存，其中基於矽之前驅物提供生長材料且蝕刻劑移除所生長之矽。在一實施例中，SEG操作210之方案經調諧使得生長速率大於蝕刻速率，因此產生初始磊晶層122之矽生長之一淨效應。
在一實施例中，在介於約500℃與約900℃之間的一溫度下執行SEG操作210。在一實施例中，在介於約600℃與約800℃之間的一溫度下執行SEG操作210。在一實施例中，在介於約10托與約600托之間的一壓力下執行SEG操作210。在一實施例中，初始磊晶層122之沉積時間介於約30秒與約600秒之間。在一實施例中，按氣體流量計算，蝕刻劑具有小於約50%之一比率，其中氣體流量之比率(或氣流比)被定義為蝕刻劑之流量率與基於矽之前驅物加蝕刻劑之總流量率的比率。在一實施例中，按氣壓計算，蝕刻劑具有小於約50%之一比率，其中壓力比率被定義為蝕刻劑供應壓力與基於矽之前驅物加蝕刻劑之總供應壓力的比率。在一實施例中，按壓力比計算，蝕刻劑介於約30%與約50%之間。在一實施例中，在約30 sccm至約300 sccm之一流量率下將氣態基於矽之前驅物引入至一腔中。在一實施例中，在介於約30 sccm與約80 sccm之間的一流量率(舉例而言，50 sccm)下將蝕刻劑引入至一腔中。
SEG操作210之基於矽之前驅物促進具有一＜100＞結晶平面之單晶矽之選擇性生長。單晶矽主要形成於初始磊晶層122之平坦表面122A上。另外，基於矽之前驅物亦致使初始磊晶層122之多晶矽或非晶矽在第二間隔件118之側壁118A周圍沉積。與此同時，蝕刻劑容易地移除所生長離位矽部分、多晶矽或非晶矽。由於大多數多晶矽或非晶矽生長在第二間隔件118之側壁118A周圍且在側壁118A周圍被蝕刻，因此分面側壁122B形成於第二間隔件118之側壁118A處。因此，初始磊晶層122具有由與分面側壁122B交會之平坦部分122A構成之一頂部表面。在一實施例中，初始磊晶層122之上表面(由122A及122B構成)具有一下凹形狀。
在所繪示之實例中，按氣流比計算，蝕刻劑介於約30%與約50%之間。初始磊晶層122在具有一＜100＞結晶平面之平坦部分122A處且在具有除了＜100＞之外的一結晶平面(諸如，＜111＞或＜311＞、＜711＞等)之分面側壁122B處由單晶矽選擇性地形成。初始磊晶層122之上表面具有一平坦區域P1。在一實施例中，初始磊晶層122具有介於約10 nm與約30 nm之間的一厚度。
在一實施例中，SEG操作210對初始磊晶層122進行摻雜。舉例而言，SEG操作210使用含磷氣體(諸如，膦(PH3 ))、含砷氣體(諸如，胂(AsH3 ))等來引入N型摻雜物。另一選擇係，SEG操作210可使用含硼氣體(諸如二硼烷(B2 H6 )等)來引入P型摻雜物。在某些實施例中，初始磊晶層122在SEG操作210期間不被原位摻雜。在彼情況中，可在一後續步驟中執行一單獨摻雜操作(諸如，一離子佈植或電漿浸沒離子佈植(PIII))。在一實施例中，可執行一退火操作(諸如，爐退火、迅速熱退火或雷射熱退火)以啟動初始磊晶層122之摻雜物。
隨後，如圖1F中所圖解說明，在初始磊晶層122上生長另一磊晶富矽層123。磊晶富矽層123可透過一非選擇性磊晶生長(NEG)操作220而形成。在一實施例中，NEG操作220與SEG操作210係原位執行的。舉例而言，SEG操作210與NEG操作220係同一腔中被執行。在某些實施例中，SEG操作210與NEG操作220係在未釋放成真空之不同腔中執行。在一實施例中，使用一基於矽之前驅物及一蝕刻劑來執行NEG操作220。NEG操作220中所使用之基於矽之前驅物及蝕刻劑之成分可與SEG操作210中所使用之前驅物及蝕刻劑之成分相同。SEG操作210與NEG操作220之間的一差異係所完成磊晶富矽層123由於低矽生長選擇性至中等矽生長選擇性而包含單晶矽以及多晶矽或非晶矽。在一實施例中，NEG操作220之方案經調諧使得生長速率大於蝕刻速率，因此產生磊晶層123之矽生長之一淨效應。在一實施例中，形成磊晶富矽層123之生長速率與蝕刻速率之間的比率小於形成初始磊晶層122時生長速率與蝕刻速率之間的比率。在一實施例中，蝕刻劑包含形成磊晶富矽層123時所使用之一第一蝕刻速率，該第一蝕刻速率小於形成初始磊晶層122時所使用之一第二蝕刻速率。因此，一旦磊晶富矽層123被完成，大量多晶矽或非晶矽便保留且填充分面側壁122B與閘結構111之間的間隙113。
可透過調諧反應氣體(諸如，基於矽之前驅物或蝕刻劑)之組成來控制磊晶富矽層123之輪廓。在一實施例中，在側壁118A周圍以一第一生長速率執行NEG操作220，該第一生長速率大於磊晶富矽層123之中心部分處之一第二生長速率。磊晶富矽層123可具有一下凹上表面。在其中使第一生長速率更大之一實施例中，由於經加厚周邊部分，磊晶富矽層123可具有一實質上平坦或上凹上表面。在一實施例中，蝕刻劑包含生長磊晶富矽層123時所使用之一第一氣流比，該第一氣流比小於生長初始磊晶層122時所使用之一第二氣流比。在一實施例中，多晶矽或非晶矽比單晶矽更快地生長，使得所生長磊晶富矽層123具有比一中心部分厚之一周邊部分。在一實施例中，周邊部分可包含單晶矽及其他矽類型，諸如多晶矽及非晶矽。在一實施例中，儘管未展示，但所完成磊晶富矽層123在遮罩層114之頂部表面或閘結構111之側壁118A上包含多晶矽或非晶矽。在一實施例中，所生長磊晶富矽層123具有朝向閘結構111向上延伸且部分地覆蓋閘結構111之一側壁的一側壁。在一實施例中，所生長磊晶富矽層123具有接觸閘結構111之側壁118A之一有角度拐角123C。在一實施例中，有角度拐角123C在兩側處生長於側壁118A上。在一實施例中，包含有角度拐角123C之周邊部分可包含單晶矽及其他晶體類型，諸如多晶矽及非晶矽。參考圖1E及圖1F，磊晶富矽層123之上表面具有一平坦區域P2，平坦區域P2大於初始磊晶層122之平坦區域P1。
在一實施例中，在介於約500℃與約900℃之間的一溫度下執行NEG操作220。在一實施例中，在介於約600℃與約700℃之一溫度下執行NEG操作220。在一實施例中，在介於約10托與約600托之間的一壓力下執行NEG操作220。在一實施例中，磊晶富矽層123之沉積時間介於約30秒與約600秒之間。在一實施例中，按氣流比計算，蝕刻劑小於約50%。在一實施例中，按氣流比計算，蝕刻劑介於約5%與約30%之間，舉例而言10%。在一實施例中，按氣壓比計算，蝕刻劑小於約50%。在一實施例中，按氣壓比計算，蝕刻劑介於約5%與約30%之間。在一實施例中，在介於約250 sccm與約300 sccm之間的一流量率下將氣態基於矽之前驅物引入至一腔中。在一實施例中，在介於約30 sccm與約50 sccm之間的一流量率(舉例而言，40 sccm)下將蝕刻劑引入至一腔中。
圖1G說明對磊晶富矽層123之一蝕刻操作。因此形成一經薄化磊晶富矽層124。可透過一蝕刻操作230形成磊晶富矽層124。在一實施例中，蝕刻操作230與NEG操作220係原位執行的。舉例而言，NEG操作220與蝕刻操作230係在同一腔被執行。在一實施例中，使用包含基於矽之前驅物及一蝕刻劑之一反應氣體來執行蝕刻操作230。蝕刻操作230中所使用之基於矽之前驅物及蝕刻劑之成分可與NEG操作220或SEG操作210中所使用之基於矽之前驅物及蝕刻劑之成分相同。NEG操作220與蝕刻操作230之間的一差異係，透過NEG操作220，所沉積之矽多於所蝕刻掉之矽；透過蝕刻操作230，所蝕刻之矽多於所沉積之矽。可使蝕刻操作230之生長速率小於形成磊晶富矽層124時之蝕刻速率，因此產生蝕刻之一淨效應。在一實施例中，蝕刻劑包含形成磊晶富矽層124時所使用之一第一氣流比，該第一氣流比大於生長磊晶富矽層123時所使用之一第二氣流比。可透過調諧基於矽之前驅物或蝕刻劑之組成來達成磊晶富矽層124之一輪廓控制。在一實施例中，蝕刻操作230經執行，使得蝕刻劑在毗鄰於側壁118A之一側壁部分周圍包含一第一蝕刻速率，該第一蝕刻速率大於磊晶富矽層124之中心部分處之一第二蝕刻速率。在一實施例中，多晶矽或非晶矽比單晶矽更快地被蝕刻，使得經重塑磊晶富矽層124在中心部分周圍具有一更大平坦區域。在一實施例中，周邊部分朝向閘結構111向上延伸且部分地覆蓋閘結構111之一側壁。在一實施例中，所生長磊晶富矽層124具有一所蝕刻有角度拐角124C，所蝕刻有角度拐角124C具有比磊晶富矽層123之有角度拐角123C小之一高度。在一實施例中，接觸閘結構111之一個或所有有角度拐角124C被蝕刻掉，藉此在側壁部分周圍形成一實質上平坦上表面。參考圖1F及圖1G，磊晶富矽層124之上表面具有大於磊晶富矽層123之平坦區域P2之一平坦區域P3。在一實施例中，在中心部分處量測，磊晶富矽層124具有比磊晶層123之厚度小之一厚度，以便達成磊晶富矽層124之上表面之一較佳平坦化。
在一實施例中，在介於約700℃與約900℃之間的一溫度下執行蝕刻操作230。在一實施例中，在介於約600℃與約800℃之間的一溫度下執行蝕刻操作230。在一實施例中，在介於約10托與約60托之間的一壓力(舉例而言，30托)下執行蝕刻操作230。在一實施例中，在介於約20托與約40托之間的一壓力下執行蝕刻操作230。在一實施例中，蝕刻操作230之蝕刻時間介於約30秒與約600秒之間。在所繪示之實施例中，蝕刻操作230包含由基於矽之前驅物加蝕刻劑構成之一反應氣體，其中蝕刻劑包含具有大於約50%之一氣流比之HCL。在一實施例中，蝕刻操作230包含由基於矽之前驅物加蝕刻劑構成之一反應氣體，其中蝕刻劑包含具有介於約50%與約100%之間的一氣流比之HCL。在一實施例中，蝕刻劑僅包含HCL。在一實施例中，在介於約250 sccm與約350 sccm之間的流量率(舉例而言，300 sccm)下將蝕刻劑引入至一腔中。
在一實施例中，參考圖1E至圖1G所闡述且圖解說明之NEG操作220及蝕刻操作230共同地說明生長第三半導電區130之一組件層之一個例示性循環。操作循環可經重複以達到一期望厚度。在一實施例中，可不在每一循環中皆執行SEG操作(例如，僅執行一次)，而在每一循環中皆執行NEG操作220及蝕刻操作230。操作循環可經重複以達到一期望厚度。圖1H及圖1I展示在磊晶富矽層124上生長一第二磊晶富矽層之另一循環。參考圖1H，執行一NEG操作240以在所生長磊晶富矽層124上形成一磊晶富矽層125。NEG操作240之方案可類似於NEG操作220中所使用之方案。在一實施例中，即使兩個層在一相同方案下形成，磊晶富矽層125之厚度或表面輪廓可仍不同於磊晶富矽層123之厚度或表面輪廓，此乃因沉積之表面寬度及磊晶之表面條件不可能彼此相同。隨後，在圖1I中執行一蝕刻操作250以蝕刻所沉積磊晶富矽層125，藉此形成一磊晶富矽層126。在一實施例中，蝕刻操作250包含與蝕刻操作230中所使用之方案類似之一方案。在一實施例中，所生長磊晶富矽層126之上表面具有比磊晶富矽層124之平坦區域P3大之一平坦區域P4。
圖1J展示第三半導電區130之一完成。第三半導電區130係包括分層磊晶矽層之一磊晶富矽層。前述磊晶沉積循環可經重複以達到第三半導電區130之一預定厚度。一代表性操作260經圖解說明以執行必要磊晶沉積及/或蝕刻步驟。此外，第三半導電區130包括具有一足夠平坦區域之一上表面，該足夠平坦區域有助於維持低接觸電阻。可透過更多個磊晶沉積及蝕刻循環預執行一經增強平坦度或厚度控制，每一循環在較佳表面平坦度下提供較小厚度累加。另外，每一蝕刻操作(例如，操作230及250)中之蝕刻劑之供應量可經調整以判定不同表面輪廓。在一實施例中，第三半導電區130中之每一者包含介於約60 nm與約100 nm之間的一厚度。在一實施例中，第三半導電區130中之每一者包含介於約70 nm與約90 nm之間的一厚度。在一實施例中，第三半導電區130中之每一者包含在約15%內之一厚度偏差，其中厚度偏差定義為第三半導電區130之上表面上之一最高(或最低)位置與第三半導電區130之平均厚度之間的一比率。在一實施例中，第三半導電區130中之每一者包含在約10%內之一厚度偏差。在一實施例中，第三半導電區130包含一中心部分及具有高於中心部分之一頂部之一周邊部分。在某些實例中，周邊部分之頂部比中心部分高出小於約10 nm。
圖1K至圖1M圖解說明根據某些實施例形成第三半導電區130之一方法。本揭露實施例與先前實施例之間的一主要差異在於形成過程可不存在初始磊晶層122。替代地，如圖1K及圖1L中所展示，在第二半導電區108上執行一第一磊晶沉積及蝕刻循環。首先，透過一NEG操作310在第二半導電區108之經暴露表面上形成一磊晶富矽層131。在一實施例中，NEG操作310包含與NEG操作220或240中所使用之方案類似之一方案。換言之，生長一非選擇性磊晶富矽層131，從而在周邊部分處具有幾個分面側壁或無分面側壁。更確切而言，在磊晶生長期間，在側壁周圍生長多晶矽或非晶矽。在一實施例中，磊晶富矽層131包含比一中心部分厚之一周邊部分。隨後，透過一蝕刻操作320蝕刻磊晶富矽層131，如圖1L中所展示。因此形成一經薄化磊晶富矽層132。在一實施例中，蝕刻操作320與NEG操作310係原位執行的。舉例而言，NEG操作310與蝕刻操作320係在同一腔中被執行。在一實施例中，蝕刻操作320中所使用之基於矽之前驅物及蝕刻劑之成分可與NEG操作310中所使用之基於矽之前驅物及蝕刻劑之成分相同。圖1M圖解說明第三半導電區130之完成。第三半導電區130中之虛線表示透過一反覆沉積/蝕刻過程形成之多個磊晶富矽層。
在圖1N中，在第三半導電區130上方形成一導電層142。導電層142用於減小第三半導電區130與上覆結構之間的接觸電阻。在一實施例中，導電層142包含一矽化物層。在一實施例中，一矽化物層可由矽化鎢、矽化鈦、矽化鈷、矽化鎳等形成。以矽化鎢為一實例，可藉由使六氟化鎢(WF6 )與矽烷(SiH4 )發生反應來形成矽化物層。另一選擇係，可藉由沉積由選定金屬構成的覆蓋第三半導電區130之一金屬層來形成矽化物層142。一退火操作可經執行以輔助使金屬層之金屬原子與第三半導電區130之矽原子發生反應。因此形成一金屬矽化物層142。在一實施例中，磊晶富矽層142之上表面之一整個區域反應成一金屬矽化物。在某些實施例中，可移除導電層142的未與矽發生反應之部分。如先前所論述，導電層142具有與第三半導電區130之上表面接觸之一底部部分。由於第三半導電區130之上表面已被實質上平坦化，因此第三半導電區130與導電層142之間的有效接觸面積增大。因此，接觸電阻可被減小。在一實施例中，第三半導電區130之有效電阻低於20 Ohms。
隨後，在導電層142上方形成一導電插塞144。導電插塞144可由導電材料形成，諸如鈦、鉭、氮化鈦、氮化鉭、銅、銅合金、鎳、錫、金或上述各項之組合。導電插塞144 可係藉由任何適合方法形成，諸如CVD、PVD、濺鍍等。
本揭露提供一種製造一半導體裝置之方法。該方法包含：提供一基板，基板包含一第一導電類型之一第一半導電區及位於第一半導電區上方之閘結構，其中閘結構之間的一間隙暴露第一半導電區之一部分；及自第一半導電區之經暴露部分開始在間隙中形成一第二導電類型之一第二半導電區。形成第二半導電區包含：在一腔中在毗鄰於閘結構之一側壁周圍以一第一生長速率生長一磊晶富矽層，第一生長速率大於一中心部分處之一第二生長速率；及在腔中利用一蝕刻劑以一第一蝕刻速率在毗鄰於閘結構之側壁周圍部分地移除磊晶富矽層，第一蝕刻速率大於中心部分處之一第二蝕刻速率。
本揭露提供一種製造一半導體裝置之方法。該方法包含：提供一基板，基板包含一第一導電類型之一第一半導電區及位於第一半導電區上方之閘結構，其中閘結構之間的一間隙暴露第一半導電區之一部分；及自第一半導電區之經暴露部分開始在間隙中形成一第二導電類型之一第二半導電區。第二半導電區之形成包含：在一腔中利用一前驅物及一蝕刻劑生長一磊晶富矽層；及在該腔中利用蝕刻劑來部分地移除磊晶富矽層。生長磊晶富矽層時所使用之蝕刻劑之一第一氣流比小於部分地移除磊晶富矽層時所使用之蝕刻劑之一第二氣流比。
本揭露提供一半導體結構，其包含一基板具有一第一導電類型之一第一半導電區及位於該第一半導電區上方的一第二導電類型之一第二半導電區，該第二導電類型不同於該第一導電類型。該半導體結構亦包含位於第二半導電區上方之閘結構以及位於閘結構之間、第二半導電區上方的第一導電類型之一第三半導電區。第三半導電區係由磊晶富矽層形成且包含在約10%內之一厚度偏差。
上述內容概述數項實施例之特徵，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露來作為用於設計或修改其他製程及結構以實施相同目的及/或達成本文中所引入之實施例之相同優勢之一基礎。熟習此項技術者亦應意識到，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中做出各種改變、替代及更改。
100‧‧‧半導體裝置
102‧‧‧基板
104‧‧‧隔離結構
106‧‧‧第一半導電區
107‧‧‧凹槽
108‧‧‧第二半導電區
111‧‧‧閘結構
112‧‧‧閘區
113‧‧‧間隙
114‧‧‧遮罩層
116‧‧‧第一間隔件
118‧‧‧第二間隔件
118A‧‧‧側壁
122‧‧‧初始磊晶層
122A‧‧‧平坦表面/平坦部分
122B‧‧‧分面側壁
123‧‧‧磊晶富矽層/磊晶層/所生長磊晶富矽層
123C‧‧‧有角度拐角
124‧‧‧磊晶富矽層/經重塑磊晶富矽層/所生長磊晶富矽層
124C‧‧‧所蝕刻有角度拐角/有角度拐角
125‧‧‧磊晶富矽層
126‧‧‧磊晶富矽層
130‧‧‧半導電區/第三半導電區
131‧‧‧磊晶富矽層/非選擇性磊晶富矽層
132‧‧‧經薄化磊晶富矽層
142‧‧‧導電層/矽化物層/磊晶富矽層
144‧‧‧導電插塞
210‧‧‧選擇性磊晶生長操作
220‧‧‧非選擇性磊晶生長操作
230‧‧‧蝕刻操作/操作
240‧‧‧非選擇性磊晶生長操作
250‧‧‧蝕刻操作/操作
260‧‧‧代表性操作
310‧‧‧非選擇性磊晶生長操作
320‧‧‧蝕刻操作
P1‧‧‧平坦區域
P2‧‧‧平坦區域
P3‧‧‧平坦區域
P4‧‧‧平坦區域
當與附圖一起閱讀時，依據以下詳細說明最佳地理解本揭露之態樣。應注意，根據行業中之標準實踐，各種構件未按比例繪製。具體而言，為論述清晰起見，可任意地增加或減小各種構件之尺寸。
圖1A至圖1O係根據某些實施例製造一半導體裝置之一方法之中間階段之剖面圖。

Claims (20)

  1. 一種製造一半導體裝置之方法，其包括： 提供一基板，該基板包含一第一導電類型之一第一半導電區及位於該第一半導電區上方之閘結構，其中該等閘結構之間的一間隙暴露該第一半導電區之一部分；及 自該第一半導電區之該經暴露部分開始在該間隙中形成一第二導電類型之一第二半導電區，該步驟包括： 在一腔中在毗鄰於該等閘結構之一側壁周圍以一第一生長速率生長一磊晶富矽層，該第一生長速率大於一中心部分處之一第二生長速率；及 在該腔中利用一蝕刻劑以一第一蝕刻速率在毗鄰於該等閘結構之該側壁周圍部分地移除該磊晶富矽層，該第一蝕刻速率大於該中心部分處之一第二蝕刻速率。
  2. 如請求項1之方法，其中該蝕刻劑處於一氣相中且具有大於約50%之一第一氣流比。
  3. 如請求項1之方法，其中生長一磊晶富矽層包括利用該蝕刻劑來生長該磊晶富矽層。
  4. 如請求項3之方法，其中該蝕刻劑之一第二氣流比在生長該磊晶富矽層時小於約50%。
  5. 如請求項1之方法，其中該所生長磊晶富矽層在該中心部分處包括單晶矽且在毗鄰於該等閘結構之該側壁周圍包括多晶矽或非晶矽。
  6. 如請求項1之方法，其中該磊晶富矽層在毗鄰於該等閘結構之該側壁周圍包括一有角度拐角。
  7. 如請求項1之方法，其中形成該第二半導電區包括在生長該磊晶富矽層之前在該第一半導電區上形成一初始磊晶層，且形成一初始磊晶層包括在一中心部分處之一第三生長速率，該第三生長速率高於在毗鄰於該等閘結構之該側壁周圍之一周邊部分處的一第四生長速率。
  8. 如請求項7之方法，其中形成該初始磊晶層時所使用之該蝕刻劑包括一第三氣流比，該第三氣流比大於生長該磊晶富矽層時所使用之一第四氣流比。
  9. 如請求項7之方法，其中形成一初始磊晶層包括：生長在該初始磊晶層之中心區周圍具有一＜100＞平面之該初始磊晶層。
  10. 如請求項7之方法，其中形成一初始磊晶層包括：生長在與毗鄰於該等閘結構之該側壁毗鄰處具有不同於一＜100＞平面之一小面之該初始磊晶層。
  11. 一種製造一半導體裝置之方法，其包括： 提供一基板，該基板包含一第一導電類型之一第一半導電區及位於該第一半導電區上方之閘結構，其中該等閘結構之間的一間隙暴露該第一半導電區之一部分；及 自該第一半導電區之該經暴露部分開始在該間隙中形成一第二導電類型之一第二半導電區，該步驟包括： 在一腔中利用一前驅物及一蝕刻劑來生長一磊晶富矽層；及 在該腔中利用該蝕刻劑來部分地移除該磊晶富矽層，生長該磊晶富矽層時所使用的該蝕刻劑之一第一氣流比小於部分地移除該磊晶富矽層時所使用的該蝕刻劑之一第二氣流比。
  12. 如請求項11之方法，其進一步包括在該第二半導電區上形成一該矽化物層。
  13. 如請求項12之方法，其中形成一矽化物層包括：沉積覆蓋該第二半導電區之一金屬層，及對該金屬層及該第二半導電區執行一矽化。
  14. 如請求項12之方法，其進一步包括在該矽化物層上形成一導電插塞。
  15. 如請求項11之方法，其中該第一半導電區包括矽鍺。
  16. 如請求項11之方法，其進一步包括在形成該間隙之前在該基板中形成一凹槽，其中第二半導電區形成於該凹槽中。
  17. 如請求項11之方法，其中生長一磊晶富矽層包括形成覆蓋該閘結構之至少一部分之一周邊部分，其中部分地移除該磊晶富矽層會自該閘結構移除該磊晶富矽層之該周邊部分。
  18. 一種半導體結構，其包括： 一基板，其包含一第一導電類型之一第一半導電區； 一第二導電類型之一第二半導電區，其位於該第一半導電區上方，該第二導電類型不同於該第一導電類型； 閘結構，其位於該第二半導電區上方；及 該第一導電類型之一第三半導電區，其位於該等閘結構之間、該第二半導電區上方，該第三半導電區係由磊晶富矽層形成且包括在約10%內之一厚度偏差。
  19. 如請求項18之半導體結構，其中該第三半導電區在一中心部分處包括單晶矽且在接近於該等閘結構之一側壁周圍包括多晶矽或非晶矽。
  20. 如請求項19之半導體結構，其中該側壁高於該中心部分。
TW107138156A 2017-10-31 2018-10-29 形成磊晶矽層及其半導體裝置的方法 TWI709162B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762579445P 2017-10-31 2017-10-31
US62/579,445 2017-10-31
US15/961,167 US10516040B2 (en) 2017-10-31 2018-04-24 Method of forming epitaxial silicon layer and semiconductor device thereof
US15/961,167 2018-04-24

Publications (2)

Publication Number Publication Date
TW201923843A true TW201923843A (zh) 2019-06-16
TWI709162B TWI709162B (zh) 2020-11-01

Family

ID=66243343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138156A TWI709162B (zh) 2017-10-31 2018-10-29 形成磊晶矽層及其半導體裝置的方法

Country Status (3)

Country Link
US (2) US10516040B2 (zh)
CN (1) CN109728074B (zh)
TW (1) TWI709162B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516040B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming epitaxial silicon layer and semiconductor device thereof
US20230178638A1 (en) * 2021-12-06 2023-06-08 Globalfoundries Singapore Pte. Ltd. Bipolar transistors

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7622344B2 (en) * 2007-07-17 2009-11-24 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistors
US7736982B2 (en) * 2008-10-14 2010-06-15 United Microelectronics Corp. Method for forming a semiconductor device
CN102646596B (zh) * 2011-02-18 2015-06-10 台湾积体电路制造股份有限公司 通过使用组合外延生长减少变化
US9142643B2 (en) * 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
TWI585824B (zh) * 2013-01-31 2017-06-01 聯華電子股份有限公司 磊晶製程
CN104934324B (zh) * 2014-03-18 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9871076B2 (en) * 2016-04-05 2018-01-16 Globalfoundries Singapore Pte. Ltd. Domain wall magnetic memory
US10516040B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming epitaxial silicon layer and semiconductor device thereof

Also Published As

Publication number Publication date
US20190131439A1 (en) 2019-05-02
US10868156B2 (en) 2020-12-15
CN109728074A (zh) 2019-05-07
US10516040B2 (en) 2019-12-24
CN109728074B (zh) 2023-02-21
US20200144401A1 (en) 2020-05-07
TWI709162B (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US11133416B2 (en) Methods of forming semiconductor devices having plural epitaxial layers
CN107665864B (zh) 具有气隙间隔件的finfet及其形成方法
US10867861B2 (en) Fin field-effect transistor device and method of forming the same
US8394712B2 (en) Cavity-free interface between extension regions and embedded silicon-carbon alloy source/drain regions
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
TW201913885A (zh) 半導體裝置的製造方法
US11728223B2 (en) Semiconductor device and methods of manufacture
US11211470B2 (en) Semiconductor device and method
TWI739147B (zh) 半導體裝置及其形成方法
US20230387126A1 (en) Semiconductor device and method
TWI709162B (zh) 形成磊晶矽層及其半導體裝置的方法
US20230360974A1 (en) Silicon Phosphide Semiconductor Device
TW202243014A (zh) 奈米結構場效電晶體
JP2019192913A (ja) 高アスペクト比構造におけるｉｉｉ−ｖ族材料の除去方法
CN219457627U (zh) 半导体装置
US11296080B2 (en) Source/drain regions of semiconductor devices and methods of forming the same
TWI751763B (zh) 半導體裝置及其形成方法
US20230317785A1 (en) Source/Drain Regions of Semiconductor Device and Methods of Forming the Same
KR20090012583A (ko) 반도체 집적 회로 장치의 제조 방법
TW202310013A (zh) 形成半導體裝置的方法