TW201913956A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201913956A
TW201913956A TW106138492A TW106138492A TW201913956A TW 201913956 A TW201913956 A TW 201913956A TW 106138492 A TW106138492 A TW 106138492A TW 106138492 A TW106138492 A TW 106138492A TW 201913956 A TW201913956 A TW 201913956A
Authority
TW
Taiwan
Prior art keywords
region
active region
voltage
active
transistor
Prior art date
Application number
TW106138492A
Other languages
English (en)
Inventor
張伊鋒
彭柏霖
李介文
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201913956A publication Critical patent/TW201913956A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體裝置，其包括第一類型之第一主動區、第二類型之第二主動區及複數個閘極。閘極配置在第一主動區及第二主動區之上並橫跨第一主動區及第二主動區。在複數個閘極之第一閘極的第一側處，第一主動區之第一區域用以接收第一電壓，以及第二主動區之第一區域用以接收第二電壓。在第一閘極之第二側處，第一主動區之第二區域與第一電壓斷開，以及第二主動區之第二區域與第二電壓斷開。

Description

半導體裝置
本揭示案係關於一種電子裝置及其製造方法，特別是關於一種半導體裝置及其製造方法。
閉鎖為由CMOS電路中之內部或外部雜訊而觸發之寄生SCR路徑的現象，其將導致電子裝置之功能失效或電性故障。同時，由粒子撞擊或電磁輻射導致之單粒子閉鎖會導致CMOS電路無法應用於航空航天、外太空、伺服器及汽車等等領域。
一種半導體裝置，其包括第一類型之第一主動區、第二類型之第二主動區及複數個閘極。閘極配置在第一主動區及第二主動區之上並橫跨第一主動區及第二主動區。在複數個閘極之第一閘極的第一側處，第一主動區之第一區域用以接收第一電壓，以及第二主動區之第一區域用以接收第二電壓。在第一閘極之第二側處，第一主動區之第二區域與第一電壓斷開，以及第二主動區之第二區域與第二電壓斷開。
100‧‧‧半導體裝置
100A‧‧‧半導體裝置
110‧‧‧第一主動區
110A‧‧‧第一主動區
111‧‧‧第一區域
111A‧‧‧第一區域
112‧‧‧第二區域
112A‧‧‧第二區域
113‧‧‧第三區域
113A‧‧‧第三區域
114‧‧‧第四區域
115‧‧‧第五區域
116‧‧‧第六區域
117‧‧‧第七區域
120‧‧‧第二主動區
120A‧‧‧第二主動區
121‧‧‧第一區域
121A‧‧‧第一區域
122‧‧‧第二區域
122A‧‧‧第二區域
123‧‧‧第三區域
123A‧‧‧第三區域
124‧‧‧第四區域
125‧‧‧第五區域
126‧‧‧第六區域
127‧‧‧第七區域
131‧‧‧閘極
132‧‧‧第二閘極
133‧‧‧閘極
134‧‧‧閘極
135‧‧‧閘極
136‧‧‧閘極
137‧‧‧閘極
138‧‧‧閘極
139‧‧‧閘極
142‧‧‧等效矽控整流器(SCR)電路
142A‧‧‧等效SCR電路
143A‧‧‧寄生電路
144‧‧‧SCR電路
146‧‧‧SCR電路
152‧‧‧金屬觸點
154‧‧‧金屬觸點
156A‧‧‧金屬觸點
158A‧‧‧金屬觸點
162‧‧‧區域
164‧‧‧區域
170‧‧‧基板
180‧‧‧第一井
190‧‧‧第二井
400‧‧‧方法
410‧‧‧操作
420‧‧‧操作
430‧‧‧操作
440‧‧‧操作
450‧‧‧操作
460‧‧‧操作
800‧‧‧地面
900‧‧‧地面
M1‧‧‧電晶體
M2‧‧‧電晶體
當結合附圖閱讀時，自以下詳細描述最佳地理解本揭示案之態樣。應當注意，根據工業中標準實務，各特 徵未按比例繪製。事實上，為論述清楚，各特徵之尺寸可任意地增加或縮小。
第1圖為根據本揭示案之實施例之半導體裝置圖。
第2圖為根據本揭示案之實施例之第1圖中之半導體裝置的橫截面圖。
第3圖為根據本揭示案之實施例之第1圖中之半導體裝置的等效電路圖。
第4圖為根據本揭示案之實施例之用於製造第1圖中之半導體裝置的方法之流程圖。
第5圖為根據本揭示案之實施例之半導體裝置圖。
第6圖為根據本揭示案之實施例之第5圖中之半導體裝置的等效電路圖。
以下揭示案提供許多不同實施例或實例，用於實施所提供標的物之不同的特徵。下文描述組件及排列之特定實例以簡化本揭示案。當然，此等僅僅為實例且不意欲限制。舉例而言，在隨後描述中之在第二特徵上方或在第二特徵上的第一特徵之形成可包括第一及第二特徵形成為直接接觸之實施例，以及亦可包括額外特徵可形成在第一及第二特徵之間，以使得第一及第二特徵可不直接接觸之實施例。另外，本揭示案在各實例中可重複元件符號及/或字母。重複為出於簡易及清楚之目的，且本身不指示所論述各實施例及/或結構之間的關係。
另外，空間相對術語，諸如「在……之下」、「在……下方」、「下部」、「在……上方」、「上部」等，可在本文使用以便於描述，以描述如在附圖中圖示之一個元件或特徵相對另一元件或特徵的關係。除附圖中描繪之方向外，空間相對術語意欲包含裝置在使用或操作中之不同的方向。裝置可以其他方式定向(旋轉90度或在其他的方向)及在本文中使用之空間相對描述詞可因此同樣地解釋。
現參考第1圖。第1圖為根據本揭示案之實施例之半導體裝置100的示意圖。如第1圖所示，半導體裝置100包括第一類型之第一主動區110、第二類型之第二主動區120及複數個閘極131~139。閘極131~139配置在第一主動區110及第二主動區120上方並橫跨第一主動區110及第二主動區120。在一些實施例中，第一類型為P型及第二類型為N型。然而，本揭示案不以上述類型為限，以其它合適之類型以配置上述第一類型及第二類型亦在本揭示案之範疇內。
如第1圖所示，第一主動區110之第一區域111及第二主動區120之第一區域121設置在複數個閘極131~139之第一閘極131的第一側處。第一主動區110之第二區域112及第二主動區120之第二區域122設置在第一閘極131之第二側處。以不同方式解釋，第一主動區110之第一區域111及第二主動區120之第一區域121設置在複數個閘極131~139之第一閘極131的左側處。第一主動區110之 第二區域112及第二主動區120之第二區域122設置在第一閘極131的右側處。
在一些實施例中，第一主動區110之第一區域111及第三區域113耦接至金屬觸點152，以及第二主動區120之第一區域121及第三區域123耦接至金屬觸點154。
在一些實施例中，在第1圖中存在第一主動區110之第四區域114、第五區域115、第六區域116及第七區域117以及第二主動區120之第四區域124、第五區域125、第六區域126及第七區域127。排列方式為第一區域111、第一區域121、第三區域113、第三區域123、及第五區域115、第五區域125耦接至金屬觸點152或金屬觸點154，以及第二區域112、第二區域122、第四區域114、第四區域124不耦接至金屬觸點152或金屬觸點154。然而，本揭示案不以上述配置為限。如第1圖所示，不耦接至金屬觸點152或金屬觸點154之第六區域116、126及第七區域117、127，以及其他適宜之配置方式亦在本揭示案之範疇內。在一些實施例中，不耦接至金屬觸點152或金屬觸點154之區域定義為填料區(filler)。
在一些實施例中，區域162及區域164作為本體(body)。區域162耦接至金屬觸點152，以及區域164耦接至金屬觸點154。在一些實施例中，區域162為第二類型，以及區域164為第一類型。
現參考第2圖。第2圖為根據本揭示案之實施例之第1圖中之半導體裝置的橫截面圖。應注意的是，為利於 說明，第2圖中之半導體裝置100的橫截面圖係用以便於理解半導體裝置100中之SCR電路142、SCR電路144、SCR電路146，本揭示案之電路不由第1圖中之實際橫截面結構所限，此橫截面結構將在下文詳細描述。
如在第2圖之左側所示，它為沿第1圖中之線AA'截取之半導體裝置100的橫截面圖。應注意的是，第1圖之線AA'的方向為從左側至右側。半導體裝置100更包括基板170、及第二類型之第一井180。第二類型之第一井180在基板170上形成。第一主動區110之第一區域111及第二區域112在第一井180中形成。閘極131在第一井180上形成。第一主動區110之第一區域111作為電晶體M1之源極區，以及第一主動區110之第二區域112作為電晶體M1之汲極區。
現參考第2圖之右側。它為沿第1圖中之線BB'截取之半導體裝置100的橫截面圖。應注意的是，第1圖之線BB'的方向為從右側至左側，其與線AA'之方向相反。半導體裝置100更包括第一類型之第二井190。第一類型之第二井190在基板170上形成。第二主動區120之第一區域121及第二區域122在第二井190中形成。閘極131在第二井190上形成。第二主動區120之第一區域121作為電晶體M2之源極區，以及第二主動區120之第二區域122作為電晶體M2之汲極區。
在一些實施例中，第一主動區110之第一區域111、第一井180、第二井190、及第二主動區120之第一區 域121用以作為等效SCR電路142。在一些實施例中，等效SCR電路142係由電晶體T1及電晶體T2形成。電晶體T1之射極耦接至第一主動區110之第一區域111，電晶體T1之基極耦接至主體區域162及電晶體T2之集極，以及電晶體T1之集極耦接至電晶體T2之基極。電晶體T2之射極耦接至第二主動區120之第一區域121，以及電晶體T2之基極耦接至主體區域164。
為了更瞭解半導體裝置100中之初始電路及寄生電路，現參考第3圖。第3圖為根據本揭示案之實施例之第1圖中之半導體裝置100的等效電路圖。第3圖繪式互補金屬氧化物半導體(complementary metal oxide semiconductors；CMOS)及等效SCR電路142。CMOS由金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect Transistor；MOSFET)M1及MOSFET M2組成。請一併參考第2圖及第3圖，第一主動區110之第一區域111作為MOSFET M1之源極區，以及第一主動區110之第二區域112作為MOSFET M1之汲極區。另外，第二主動區120之第一區域121作為MOSFET M1之源極區，以及第二主動區120之第二區域122作為MOSFET M2之汲極區。第2圖中的第一主動區110之第一區域111、第一井180、第二井190、及第二主動區120之第一區域121用以作為第3圖中之等效SCR電路142。
如第3圖所示，如若將半導體裝置100中存在之雜訊及電晶體之基極拉低，則電晶體T1導通，電源800經由 電晶體T1向電晶體T2之基極提供第一電壓VDD。隨後，電晶體T2根據第一電壓VDD而導通，並且因此在半導體裝置100中形成短路，使得從電源800至地面900之高漏電流現象發生。然而，第1圖中之半導體裝置100的配置可以改良上述現象。以下配合方法400之流程圖以一同解釋如何改良上述現象。
現參考第4圖。第4圖為根據本揭示案的實施例之用於製造第1圖中之半導體裝置100的方法400流程圖。為易於理解，方法400描述了第1圖中之半導體裝置100的製造製程。
參考第4圖中之方法400，在操作410中，第一主動區110之第一區域111用以接收第一電壓VDD。在一些實施例中，參考第1圖、第2圖及第3圖，金屬觸點152耦接至第3圖所示之電源，並且因此，第一主動區110之第一區域111用以經由金屬觸點152接收由電源800提供之第一電壓VDD。
在操作420中，第二主動區120之第一區域121用以接收第二電壓VSS。在一些實施例中，參考第1圖、第2圖及第3圖，金屬觸點154耦接至地面900，並且因此，第二主動區120之第一區域121用以經由金屬觸點154接收由地面800引發之第二電壓VSS。在一些實施例中，第一電壓VDD為電源電壓或高位準電壓，以及第二電壓VSS為地電壓或低位準電壓。然而，本揭示案不以此為限，其他適宜類型之電壓亦在本揭示案之範疇內。
在操作430中，第一主動區110之第二區域112與第一電壓VDD斷開。在一些實施例中，參考第1圖、第2圖及第3圖，第一主動區110之第二區域112不耦接至金屬觸點152，並且因此，第一主動區110之第二區域112與由電源800提供之第一電壓VDD斷開。
在操作440中，第二主動區120之第二區域122與第二電壓VSS斷開。在一些實施例中，參考第1圖、第2圖及第3圖，第二主動區120之第二區域122不耦接至金屬觸點154，並且因此，第二主動區120之第二區域122與由地面900引發之第二電壓VSS斷開。
如第1圖所示，複數個閘極131~139之第二閘極132設置鄰近於第一閘極131，以及第一主動區110之第二區域112及第二主動區120之第二區域122配置在第二閘極132之第一側處，以及第一主動區110之第三區域113及第二主動區120之第三區域123配置在第二閘極132之第二側處。以不同方式解釋，第一主動區110之第二區域112及第二主動區120之第二區域122配置在第二閘極132之左側處，以及第一主動區110之第三區域113及第二主動區120之第三區域123配置在第二閘極132之右側處。
在一些實施例中，第一主動區110之第三區域113耦接至金屬觸點152，以及第二主動區120之第三區域123耦接至金屬觸點154。
參考第4圖中之方法400，在操作450中，第一主動區110之第三區域113用以接收第一電壓VDD。在一些 實施例中，參考第1圖、第2圖及第3圖，第一主動區110之第三區域113用以經由金屬觸點152接收由電源800提供之第一電壓VDD。
在操作460中，第二主動區120之第三區域123用以接收第二電壓VSS。在一些實施例中，參考第1圖、第2圖及第3圖，第二主動區120之第三區域123用以經由金屬觸點154接收由地面900引發之第二電壓VSS。
方法400之以上描述包括示範性操作，但方法400之操作不一定按所描述順序執行。在本案中揭示之方法400的操作順序能夠改變，或者操作能夠根據本揭示案之一些實施例之精神及範疇，視情況同時或部分同時地執行。另外，操作可以根據本揭示案之一些實施例之精神及範疇，視情況添加、替換、改變順序、及/或去除。
在一些實施例中，參考第1圖，第一主動區110之第二區域112及第二主動區120之第二區域122浮接。在一些實施例中，第一主動區110之第四區域114及第二主動區120之第四區域124浮接。在一些實施例中，參考第1圖，第一主動區110及第二主動區120之第六區域116、第六區域126及第七區域117、第七區域127浮接。
如第1圖所示，等效矽控整流器(SCR)電路142、144及146為在接收第一電壓VDD及第二電壓VSS之區域中存在的寄生SCR。由於第1圖中之配置，區域之部分接收第一電壓VDD及第二電壓VSS，並且因此，SCR電路 之數目減少，以及由SCR電路產生之高漏電流現象亦被改善。
現參考第5圖。第5圖為根據本揭示案之實施例之半導體裝置100A的圖。相較於第1圖中之半導體裝置100，第5圖中之半導體裝置100A的採用不同之連接物，將於後文詳細描述。如第5圖所示，第一主動區110之第一區域111A仍然用以接收第一電壓VDD，第二主動區120A之第一區域121A仍然用以接收第二電壓VSS，第一主動區110A之第二區域112A仍然與第一電壓VDD斷開連接，以及第二主動區120A之第二區域122A仍然與第二電壓VSS斷開連接。應注意的是，第一主動區110A之第二區域112A及第二主動區120A之第二區域122A彼此耦接。在一些實施例中，第一主動區110A之第二區域112A及第二主動區120A之第二區域122A藉由金屬觸點156A彼此耦接。
在一些實施例中，當在第5圖中之半導體裝置100A中存在雜訊時，觸發等效SCR電路142A。同時，由第一電壓VDD引發之第一類型電流及由第二電壓VSS引發之第二類型電流趨向於流過在第一主動區110A之第二區域112A與第二主動區120A之第二區域122A之間的金屬觸點156A，因為金屬觸點156A之電阻低於等效SCR電路142A之電阻。綜上所述，較少電流流過等效SCR電路142A，並且因此改善了在等效SCR電路142A中發生的高漏電流現象。
在一些實施例中，如第5圖所示，第一主動區110A之第三區域113A與第一電壓VDD斷開連接，第二主動區120A之第三區域123A與第二電壓VSS斷開連接。由於第5圖中之配置，區域之部分接收第一電壓VDD及第二電壓VSS，並且因此，SCR電路之數目減少，以及由SCR電路產生之高漏電流現象更進一步改善。
在一些實施例中，第一主動區110A之第三區域113A及第二主動區120A之第三區域123A彼此耦接。在一些實施例中，第一主動區110A之第三區域113A及第二主動區120A之第三區域123A係藉由金屬觸點158A彼此耦接。由於此種配置，由第一電壓VDD引發之第一類型電流及由第二電壓VSS引發之第二類型電流趨向於流過在第二區域112A與第二區域122A之間的金屬觸點156A，以及流過在第三區域113A與第三區域123A之間的金屬觸點158A，因為金屬觸點158A之電阻低於等效SCR電路142A之電阻。因此，越來越少電流流過等效SCR電路142A，並且更加改善在等效SCR電路142A中發生的高漏電流現象。
另外，由第一電壓VDD及第二電壓VSS引發之不同類型的電流中和(抵消)，其在下文關於第6圖之描述中詳細解釋。
現參考第6圖。第6圖為根據本揭示案之實施例之第5圖中之半導體裝置100A的等效電路圖。為使第6圖易於理解，請一併參考第2圖、第5圖及第6圖。第一主動區110A之第一區域111A、第一井180、第二井190、及第二 主動區120A之第一區域121A用以作為等效SCR電路142A。第一主動區110A之第一區域111A及第一主動區110A之第二區域112A被認為是寄生電路143A之寄生電晶體T3，以及第二主動區120A之第一區域121A及第二主動區120A之第二區域122A被認為是寄生電路143A之寄生電晶體T4。
如第5圖及第6圖所示，當在半導體裝置100A中存在雜訊及觸發等效SCR電路142A時，由第一電壓VDD引發之第一類型電流初始流過路徑P1，及由第二電壓VSS引發之第二類型電流初始流過路徑P2，以使得形成等效SCR電路142A之短路徑及高漏電流從電源800流至地面900。然而，由於由金屬觸點156A建立之寄生電晶體T3、T4之連接，當等效SCR電路142A藉由雜訊觸發時，由第一電壓VDD引發之第一類型電流的大部分趨向於流過路徑P3，以及由第二電壓VSS引發之第二類型電流的大部分趨向於流過路徑P4。
在一些實施例中，第一類型電流由電洞組成，以及第二類型電流由電子組成。當電洞流過路徑P3及電子流過路徑P4時，電洞與電子在由金屬觸點156A建立之寄生電晶體T3、寄生電晶體T4之連接物處中和(抵消)。綜上所述，由等效SCR電路142A產生之初始高漏電流不僅趨向於流過寄生電晶體T3~T4，而且相互中和(抵消)以降低高漏電流。因此，更進一步改善了在等效SCR電路142A中發生之高漏電流現象。
在一些實施例中，本揭示包括第一類型之第一主動區、第二類型之第二主動區及複數個閘極的半導體裝置。閘極配置在第一主動區及第二主動區以上並橫跨第一主動區及第二主動區。在複數個閘極之第一閘極的第一側處，第一主動區之第一區域用以接收第一電壓，以及第二主動區之第一區域用以接收第二電壓。在此第一閘極之第二側處，第一主動區之第二區域與第一電壓斷開，以及第二主動區之第二區域與第二電壓斷開。
在一些實施例中，該第一主動區之該第二區域及該第二主動區之該第二區域浮接。
在一些實施例中，該第一主動區之該第二區域及該第二主動區之該第二區域彼此耦接。
在一些實施例中，該複數個閘極之一第二閘極設置鄰近於該第一閘極，該第一主動區之該第二區域及該第二主動區之該第二區域配置在該第二閘極之一第一側處，以及該第一主動區之一第三區域及該第二主動區之一第三區域配置在該第二閘極之一第二側處。
在一些實施例中，該第一主動區之該第三區域用以接收該第一電壓，以及該第二主動區之該第三區域用以接收該第二電壓。
在一些實施例中，該第一主動區之該第二區域及該第二主動區之該第二區域彼此耦接，以及該第一主動區之該第三區域及該第二主動區之該第三區域彼此耦接。
在一些實施例中，半導體裝置更包含該第二類型之一第一井及該第一類型之一第二井。該第一主動區之該第一區域及該第二區域在該第一井中形成。該第二主動區之該第一區域及該第二區域在該第二井中形成。該第一主動區之該第一區域作為一第一電晶體之一源極區，以及該第二主動區之該第一區域作為一第二電晶體之一源極區。
在一些實施例中，該第一主動區之該第一區域、該第一井、該第二井、及該第二主動區之該第一區域用以作為一等效矽控整流器(Silicon Controlled Rectifier,SCR)電路。
本揭示案更揭露一種半導體裝置，此半導體裝置包括第一類型之第一電晶體及第二類型之第二電晶體。第一類型之複數個第一電晶體包括在第一主動區上形成之源極區及汲極區。第二類型之複數個第二電晶體分別耦接至第一電晶體。第二電晶體包括在第二主動區上形成之源極區及汲極區。第一電晶體之至少一個汲極區未接收第一電壓並配置在第一電晶體之兩個的源極區之間，此等第一電晶體用以接收第一電壓。對應於該等第一電晶體之至少一個源極區的該等第二電晶體之至少一個汲極區未接收第二電壓並配置在第二電晶體之兩個的第二電晶體的源極區之間，第二電晶體用以接收第二電壓。
在一些實施例中，該等第一電晶體之該至少一個汲極區及該等第二電晶體之該至少一個汲極區浮接。
在一些實施例中，該等第一電晶體之該至少一個汲極區及該等第二電晶體之該至少一個汲極區彼此耦接。
在一些實施例中，半導體裝置更包含該第二類型之一第一井及該第一類型之一第二井。該等第一電晶體在該第一井中形成。該等第二電晶體在該第二井中形成。用以接收該第一電壓之該等第一電晶體之該源極區、該第一井、該第二井之該等第一電晶體之該源極區、及用以接收該第二電壓之該等第二電晶體之該源極區用以作為等效矽控整流器(SCR)電路。
在一些實施例中，用以接收該第一電壓之該等第一電晶體的其中之一的一源極區、該第一井及未接收該第一電壓之該等第一電晶體的其中之一的一汲極區用以作為一第一等效電晶體；以及用以接收該第二電壓之該等第一電晶體的其中另一者的一源極區、該第二井及未接收該第二電壓之該等第二電晶體的其中另一者之一汲極區用以作為一第二等效電晶體。
在一些實施例中，該第一等效電晶體及該第二等效電晶體之集極彼此耦接。
在一些實施例中，該第一等效電晶體及該第二等效電晶體之基極分別用以接收該第一電壓及該第二電壓。
在一些實施例中，藉由該第一電壓引發之一第一類型電流流過該第一等效電晶體，以及藉由該第二電壓引發之一第二類型電流流過該第二等效電晶體，以使得該第一 類型電流與該第二類型電流在該第一等效電晶體及該第二等效電晶體之該射極處中和。
本揭示案更揭露一種半導體裝置之製造方法，此方法包括將複數個第一電晶體之在第一主動區上形成之複數個汲極區的至少一汲極區與第一電壓斷開；以及將耦接至第一電晶體之複數個第二電晶體之在第二主動區上形成的複數個汲極區之至少一汲極區分別與第二電壓斷開，其中第二電晶體之該等汲極區之至少一汲極區對應於該等第一電晶體之該等汲極區之至少一汲極區。
在一些實施例中，半導體裝置製造方法更包含：浮接該等第一電晶體之該等汲極區之該至少一汲極區；以及浮接該等第二電晶體之該等汲極區之該至少一汲極區。
在一些實施例中，半導體裝置製造方法更包含：將該等第一電晶體之該等汲極區之該至少一汲極區耦接至該等第二電晶體之該等汲極區之該至少一汲極區。
在一些實施例中，半導體裝置製造方法更包含：將該等第一電晶體之該至少一汲極區配置在用以接收該第一電壓之該等第一電晶體之兩個第一電晶體的該等源極區之間；以及將該等第二電晶體之該至少一個汲極區配置在用以接收該第二電壓之該等第二電晶體之兩個第二電晶體的該等源極區之間。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭示案之態樣。熟習此項技術者應瞭解，可輕易使用本揭示案作為設計或修改其他製程及結構的 基礎，以便實施本文所介紹之實施例的相同目的及/或達成相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示案之精神及範疇，且可在不脫離本揭示案之精神及範疇的情況下進行本文的各種變化、替代及更改。

Claims (1)

  1. 一種半導體裝置，包含：一第一類型之一第一主動區；一第二類型之一第二主動區；以及複數個閘極，配置在該第一主動區及該第二主動區之上並橫跨該第一主動區及該第二主動區，其中在該複數個閘極之一第一閘極的一第一側處，該第一主動區之一第一區域用以接收一第一電壓，以及該第二主動區之一第一區域用以接收一第二電壓，以及在該第一閘極之一第二側處，該第一主動區之一第二區域與該第一電壓斷開，以及該第二主動區之一第二區域與該第二電壓斷開。
TW106138492A 2017-08-30 2017-11-07 半導體裝置 TW201913956A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/691,725 2017-08-30
US15/691,725 US10366992B2 (en) 2017-08-30 2017-08-30 Semiconductor device including transistors sharing gates

Publications (1)

Publication Number Publication Date
TW201913956A true TW201913956A (zh) 2019-04-01

Family

ID=65435588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106138492A TW201913956A (zh) 2017-08-30 2017-11-07 半導體裝置

Country Status (3)

Country Link
US (6) US10366992B2 (zh)
CN (1) CN109427780A (zh)
TW (1) TW201913956A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050734A (zh) * 2021-03-09 2022-09-13 力晶积成电子制造股份有限公司 可控硅整流器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181598A (ja) * 1994-12-27 1996-07-12 Oki Electric Ind Co Ltd 半導体装置
TW396542B (en) * 1998-07-07 2000-07-01 Winbond Electronics Corp Decreasing the latch sensitivity in CMOS circuit
US6559508B1 (en) * 2000-09-18 2003-05-06 Vanguard International Semiconductor Corporation ESD protection device for open drain I/O pad in integrated circuits with merged layout structure
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
KR100431066B1 (ko) * 2001-09-27 2004-05-12 삼성전자주식회사 정전 방전 보호 기능을 가진 반도체 장치
US7582938B2 (en) * 2003-10-01 2009-09-01 Lsi Corporation I/O and power ESD protection circuits by enhancing substrate-bias in deep-submicron CMOS process
US8737027B1 (en) 2007-07-27 2014-05-27 Cypress Semiconductor Corporation ESD protection device with charge collections regions
US20090174470A1 (en) * 2008-01-09 2009-07-09 Winbond Electronics Corp. Latch-up protection device
US8823129B2 (en) * 2009-06-12 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Latch-up prevention structure and method for ultra-small high voltage tolerant cell
TWI409938B (zh) 2010-12-28 2013-09-21 Ind Tech Res Inst 靜電放電保護電路
US8829570B2 (en) * 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US9099523B2 (en) * 2012-11-02 2015-08-04 Texas Instruments Incorporated ESD protection circuit with isolated SCR for negative voltage operation
US9006781B2 (en) * 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9356013B2 (en) * 2013-07-05 2016-05-31 Intel IP Corporation Semiconductor devices and arrangements for electrostatic (ESD) protection
TWI527241B (zh) 2014-06-11 2016-03-21 新唐科技股份有限公司 半導體裝置
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9520389B1 (en) 2015-07-07 2016-12-13 National Chiao Tung University Silicon-controlled rectifier and an ESD clamp circuit
US9831233B2 (en) * 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces

Also Published As

Publication number Publication date
US11855088B2 (en) 2023-12-26
US20240153950A1 (en) 2024-05-09
US11908859B2 (en) 2024-02-20
US20190348416A1 (en) 2019-11-14
US11222893B2 (en) 2022-01-11
US20220130825A1 (en) 2022-04-28
US20190067281A1 (en) 2019-02-28
US20240079408A1 (en) 2024-03-07
US10366992B2 (en) 2019-07-30
CN109427780A (zh) 2019-03-05
US20220130824A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
TWI409930B (zh) 靜電放電保護之架構
US8164872B2 (en) Power supply clamp circuit
US10157910B2 (en) Circuits and structures including tap cells and fabrication methods thereof
JP2010129893A (ja) 半導体集積回路
US20090072315A1 (en) Semiconductor Manufacturing Process Charge Protection Circuits
TW201618272A (zh) 靜電放電保護電路、結構及其製造方法
US10453840B2 (en) Semiconductor integrated circuit
US10262987B2 (en) Electrostatic discharge protection circuit
KR101592102B1 (ko) 저전압용 정전기 방전 보호소자
US20200176439A1 (en) Electrostatic protection circuit and a semiconductor structure
US20240153950A1 (en) Semiconductor device including transistors sharing gates with structures having reduced parasitic circuit
TW201731019A (zh) 半導體裝置
CN108074920B (zh) 半导体装置
US8896024B1 (en) Electrostatic discharge protection structure and electrostatic discharge protection circuit
JP2016119388A (ja) 静電気保護回路及び半導体集積回路装置
EP3503184A1 (en) Device and method for electrostatic discharge (esd) protection
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
KR101524408B1 (ko) 정전기 방전 보호소자
CN107293537B (zh) 静电放电保护装置、存储器元件及静电放电保护方法
KR102090640B1 (ko) 집적 회로에 적용된 정전기 방전 보호 회로
US10867987B2 (en) Integrated circuit device having ESD protection
CN105405843B (zh) 静电保护电路
KR101463657B1 (ko) Esd 보호회로
TWI531041B (zh) 靜電放電防護結構
US8884337B2 (en) Output buffer