TW201911304A - 記憶體控制器及其操作方法 - Google Patents

記憶體控制器及其操作方法 Download PDF

Info

Publication number
TW201911304A
TW201911304A TW107120484A TW107120484A TW201911304A TW 201911304 A TW201911304 A TW 201911304A TW 107120484 A TW107120484 A TW 107120484A TW 107120484 A TW107120484 A TW 107120484A TW 201911304 A TW201911304 A TW 201911304A
Authority
TW
Taiwan
Prior art keywords
set value
time period
mode
memory device
value
Prior art date
Application number
TW107120484A
Other languages
English (en)
Other versions
TWI774787B (zh
Inventor
姜賢俊
金泰勳
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201911304A publication Critical patent/TW201911304A/zh
Application granted granted Critical
Publication of TWI774787B publication Critical patent/TWI774787B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Electrotherapy Devices (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

一種記憶體控制器、應用處理器以及操作記憶體控制器的方法，可控制輸入/輸出裝置的效能及功耗。所述方法包括：在閒置狀態維持達與當前所設定的第一設定值對應的第一時間週期之後，容許記憶體裝置進入斷電模式；當出現對記憶體裝置的存取時，容許記憶體裝置自斷電模式進入活動狀態；基於藉由監視記憶體裝置的驅動模式而獲得的結果確定斷電模式的維持時間，以將第一設定值改變至第二設定值；以及當閒置狀態被維持達與第一時間週期不同的第二時間週期時，基於第二設定值而容許記憶體裝置進入斷電模式。

Description

記憶體控制器及其操作方法
本發明概念涉及一種記憶體控制器以及一種應用處理器，且更具體而言，涉及控制輸入/輸出（I/O）裝置的效能及功耗的記憶體控制器、應用處理器以及所述記憶體控制器的操作方法。
記憶體控制器及應用處理器（application processor，AP）可應用於例如資料處理系統等電子系統且可向各種周邊裝置輸入/輸出各種訊號。舉例而言，記憶體控制器可控制例如動態隨機存取記憶體（dynamic random access memory，DRAM）的揮發性記憶體裝置，或是例如快閃記憶體或電阻式記憶體的非揮發性記憶體裝置。另外，記憶體控制器的功能可被整合至AP中，且AP可控制記憶體裝置、顯示裝置及各種輸入/輸出（input/output，I/O）裝置（例如，影像感測器及通訊晶片）。
一般而言，在資料處理系統的操作中存在不對記憶體裝置執行存取的閒置週期。因此，為降低功耗，可執行控制來使記憶體裝置在閒置週期維持達特定時間之後進入斷電模式。在此種情形中，慮及功耗及運作效能，需要對記憶體裝置執行最佳化控制。
本發明概念提供用於對記憶體裝置及其他I/O裝置執行最佳化控制的記憶體控制器、應用處理器以及所述記憶體控制器的操作方法。
根據本發明概念的態樣，提供一種控制記憶體裝置的記憶體控制器，所述記憶體控制器包括：驅動特性監視器，配置為藉由確定所述記憶體裝置維持斷電模式的時間來監視所述記憶體裝置的驅動模式，且更配置為基於所述監視的結果來改變與對所述記憶體裝置的運作效能的控制相關聯的設定值；以及模式控制器，配置為在所述記憶體裝置運作時，藉由基於所述設定值改變閒置狀態的維持時間週期來控制所述記憶體裝置的所述運作效能，所述閒置狀態對應於容許所述記憶體裝置進入所述斷電模式的條件。
根據本發明概念的另一態樣，提供一種操作用於控制記憶體裝置的記憶體控制器的方法，所述方法包括：在閒置狀態維持達與當前所設定的第一設定值對應的第一時間週期之後，容許所述記憶體裝置進入斷電模式；當出現對所述記憶體裝置的存取時，容許所述記憶體裝置自所述斷電模式轉變至活動狀態；基於藉由確定所述斷電模式的維持時間來監視所述記憶體裝置的驅動模式而獲得的結果，將所述第一設定值改變至第二設定值；以及當所述閒置狀態被維持達與所述第一時間週期不同的第二時間週期時，基於所述第二設定值而容許所述記憶體裝置進入所述斷電模式。
根據本發明概念的再一態樣，提供一種操作包括一或多個智慧財產塊（IP）的應用處理器的方法，所述一或多個智慧財產塊控制對應的輸入/輸出（I/O）裝置，所述操作方法包括：基於在初始時設定的第一設定值，對所述輸入/輸出裝置進入斷電模式進行控制，當包括所述應用處理器的系統再啟動時，基於對所述輸入/輸出裝置的所述斷電模式的維持時間週期的偵測而將所述第一設定值改變至第二設定值；以及基於所述第二設定值，對所述輸入/輸出裝置進入所述斷電模式進行控制，其中提供至所述輸入/輸出裝置的時脈致能訊號自活動狀態改變至非活動狀態，以進入所述斷電模式，且其中在所述輸入/輸出裝置進入所述斷電模式之前的所述時脈致能訊號的所述活動狀態的維持時間週期基於所述第二設定值而發生改變。
根據本發明概念的又一態樣，提供一種包括記憶體裝置及應用處理器的資料處理系統，所述應用處理器包括用以控制記憶體裝置的記憶體控制單元，其中所述記憶體控制單元包括：驅動特性監視器，配置為藉由確定所述記憶體裝置維持斷電模式的持續時間來監視所述記憶體裝置的驅動模式，並基於所述監視的結果來改變與對所述記憶體裝置的運作效能的控制相關聯的設定值；以及模式控制器，配置為在所述記憶體裝置運作時，藉由基於所述設定值改變閒置狀態的維持時間週期來控制所述記憶體裝置的所述運作效能，所述閒置狀態對應於容許所述記憶體裝置進入所述斷電模式的條件。
根據本發明的另一態樣，一種方法包括：藉由確定輸入/輸出（I/O）裝置在喚醒以轉變至活動狀態之前維持斷電模式的斷電時間週期來監視輸入/輸出裝置的驅動模式；以及基於所確定的斷電時間週期，改變與容許輸入/輸出裝置進入斷電模式的條件對應的閒置狀態的維持時間週期，以提高輸入/輸出裝置的運作效能或者降低輸入/輸出裝置的平均功耗。
在下文中，將參照附圖詳細闡述實施例。
圖1是示出包括應用處理器（AP）的資料處理系統10的示例性實施例的方塊圖。
資料處理系統10可包括AP 100及I/O裝置200。I/O裝置200可對應於AP 100的周邊裝置，且舉例而言，可為向AP 100輸入/輸出資訊的各種裝置中的一種裝置。根據實施例，I/O裝置200可為將資料DATA傳送至AP 100或者自AP 100接收資料DATA的裝置，且舉例而言，I/O裝置200可包括記憶體裝置。另外，資料處理系統10可更包括電源管理積體電路（power management integrated circuit，PMIC）300，PMIC 300用於控制向AP 100及/或I/O裝置200的內部元件供應的電源。
AP 100可被實作為系統單晶片（system-on chip，SoC）。SoC可包括應用具有匯流排標準的協定的系統匯流排，且可包括連接至所述系統匯流排的各種智慧財產核心或塊（「IP」）110。另外，AP 100可更包括處理器120及時脈產生器130。在圖1中，為便於說明起見，示出一個IP 110，但並非僅限於此。在其他實施例中，AP 100可包括一或多個主IP以及一或多個從IP。
處理器120可控制AP 100的總體操作。根據實施例，處理器120可控制AP 100中所包括的IP 110。另外，根據實施例，處理器120可藉由執行被加載至AP 100的內部或外部工作記憶體（圖中未示出）中的軟體來控制AP 100。作為操作的實例，AP 100可提供用於控制PMIC 300的電源控制訊號Ctrl_P，且PMIC 300可回應於電源控制訊號Ctrl_P來控制向I/O裝置200供應的電源。
IP 110可控制I/O裝置200的操作，且舉例而言，可控制I/O裝置200根據各種模式運作。根據示例性實施例，IP 110可包括驅動模式監視器111及模式控制器122。驅動模式監視器111可監視I/O裝置200的驅動模式是基於高效能特性還是低功率特性來驅動。對驅動模式進行監視的操作可以各種不同的方式來執行。根據實施例，驅動模式監視器111可監視I/O裝置200的操作模式（或模式週期的持續時間），以監視I/O裝置200的驅動模式。另外，基於驅動模式監視器111的監視結果，模式控制器122可將模式控制訊號Ctrl_M提供至I/O裝置200，以對I/O裝置200的操作模式進行控制。
根據實施例，基於藉由對I/O裝置200的驅動模式進行監視而獲得的結果，模式控制器122可控制I/O裝置200的操作模式，以根據較當前效能高的效能特性或較當前功率位準低的功率特性來驅動I/O裝置200。舉例而言，資料處理系統10可存在其中不對I/O裝置200進行存取的閒置週期，且模式控制器122可輸出模式控制訊號Ctrl_M，使得I/O裝置200在閒置週期維持達特定時間週期或間隔之後進入斷電模式（或睡眠模式）。在此種情形中，當I/O裝置200進入斷電模式的頻率或次數增大時，可基於低功率特性來驅動I/O裝置200，但當I/O裝置200進入斷電模式的頻率或次數減少時，可基於高效能特性來驅動I/O裝置200。
基於藉由監視驅動模式而獲得的結果，當I/O裝置200的驅動模式對應於高效能特性時，模式控制器122可控制I/O裝置200的操作模式，以減少I/O裝置200進入斷電模式的頻率或次數。另一方面，當I/O裝置200的驅動模式對應於低效能特性時，模式控制器122可控制I/O裝置200的操作模式，以增大I/O裝置200進入斷電模式的頻率或次數。監視及模式控制操作可在資料處理系統10運作中執行多次，且基於監視結果，操作模式可得到連續控制，以更適合於高效能特性地來驅動I/O裝置200，或者可對操作模式進行控制，以適合於低功率效能特性地來驅動I/O裝置200。
以下將假設I/O裝置200是記憶體裝置（例如，DRAM）來闡述根據示例性實施例的詳細操作的實例。
當資料處理系統10中不存在DRAM訊務的閒置週期達特定時間週期或間隔時，I/O裝置200可根據IP 110的控制進入斷電模式。另外，驅動模式監視器111可偵測I/O裝置200維持斷電模式的時間間隔或週期，且可基於偵測的結果產生藉由監視I/O裝置200的驅動模式而獲得的結果。舉例而言，當斷電模式所維持的時間間隔或週期小於參考值時，監視結果可表明I/O裝置200的驅動模式對應於高效能特性。另一方面，當斷電模式所維持的時間間隔或週期等於或大於參考值時，監視結果可表明I/O裝置200的驅動模式對應於低功率特性。
基於監視結果，模式控制器122可增大或減小I/O裝置200進入斷電模式的頻率或次數。舉例而言，I/O裝置200可在I/O裝置200的閒置週期維持達設定值（例如，閒置維持時間週期或間隔）之後進入斷電模式，且設定值可基於監視結果而增大或減小。舉例而言，當I/O裝置200維持斷電模式的時間週期或間隔短時，設定值可藉由改變設定值的操作而增大，且因此模式控制器122可減小I/O裝置200進入斷電模式的頻率或次數。亦即，由於I/O裝置200在I/O裝置200的閒置週期維持達到增大的設定值時進入斷電模式，因此I/O裝置200進入斷電模式的頻率或次數可減小。另一方面，當I/O裝置200維持斷電模式的時間間隔或週期相對長時，設定值可減小，且因此，模式控制器122可增大I/O裝置200進入斷電模式的頻率或次數。
根據示例性實施例，與容許I/O裝置200進入斷電模式的準則對應的閒置維持時間週期或間隔可在資料處理系統10運作中靈活地改變。亦即，可即時地對使用資料處理系統10的各別使用者的使用特性進行監視，且可基於監視的結果以適於使用者的方式控制進入斷電模式的頻率及次數，藉此可將I/O裝置200驅動成具有對使用者的特性而言得到最佳化的功率特性及效能。
供應至I/O裝置200的時脈訊號及功率可基於I/O裝置200的操作模式來控制。舉例而言，當I/O裝置200進入斷電模式時，可降低自PMIC 300供應的電源的位準，或者可阻斷對I/O裝置200的電源供應。另外，可降低來自時脈產生器130的時脈訊號的頻率，或者可阻斷對I/O裝置200的時脈訊號的供應。
在圖1中，已闡述了其中將實施例應用於AP、AP的IP及記憶體控制器的實例，但本實施例並非僅限於此。舉例而言，可將實施例應用於用於控制I/O裝置的操作模式（例如，斷電模式）的各種裝置。
圖2是示出圖1所示IP 110的實作實例的方塊圖。
參照圖1及圖2，IP 110可包括時間偵測器111_1、確定器111_2、模式控制器112及暫存器113。根據示例性實施例，時間偵測器111_1及確定器111_2可為圖1所示的驅動模式監視器111中所包括的元件。另外，時間偵測器111_1可偵測I/O裝置200的各種操作模式中的每一者所維持的時間週期或間隔（例如，模式維持時間週期或間隔），且舉例而言，時間偵測器111_1可偵測I/O裝置200維持斷電模式的時間週期或間隔。
時間偵測器111_1可偵測I/O裝置200維持斷電模式的時間週期或間隔，且可基於偵測的結果輸出第一資訊Info_Det。舉例而言，I/O裝置200可在閒置週期維持達特定時間週期或間隔之後進入斷電模式。另外，當在I/O裝置200中出現訊務時，I/O裝置200的操作模式可自斷電模式改變至正常模式（或活動模式）。根據實作實例，時間偵測器111_1可包括計數器（圖中未示出），以用於基於計數操作來偵測時間週期或間隔。
確定器111_2可基於第一資訊Info_Det來確定I/O裝置200維持斷電模式的時間週期或間隔。舉例而言，確定器111_2可接收參考資訊Info_Ref，且可使用第一資訊Info_Det及參考資訊Info_Ref來執行確定操作。舉例而言，確定器111_2可包括操作模塊，且操作模塊可基於藉由將第一資訊Info_Det與參考資訊Info_Ref進行比較而獲得的結果產生用於對暫存器113的設定值Value_set進行改變的第二資訊Info_set，且可將第二資訊Info_set提供至暫存器113。舉例而言，若第一資訊Info_Det大於參考資訊Info_Ref且因此I/O裝置200維持斷電模式的時間週期或間隔長於參考時間週期或間隔，則第二資訊Info_set可包含用於減小暫存器113的設定值Value_set的資訊。另一方面，若第一資訊Info_Det小於參考資訊Info_Ref，則第二資訊Info_set可包含用於增大暫存器113的設定值Value_set的資訊。
模式控制器112可輸出用於控制I/O裝置200的操作模式的模式控制訊號Ctrl_M。作為操作實例，模式控制器112可基於設定值Value_set，將I/O裝置200的操作模式自閒置狀態改變至斷電模式。舉例而言，模式控制器112可包括計數器112_1且可基於表明I/O裝置200進入閒置狀態的第三資訊Info_S而執行計數操作。舉例而言，計數器112_1可自設定值Value_set倒計數，且當閒置週期維持達設定值Value_set時（或當計數結果達到零時），模式控制器112可輸出模式控制訊號Ctrl_M，以將I/O裝置200的操作模式自閒置狀態改變至斷電模式。
舉例而言，根據實施例，當設定值Value_set減小時，計數器112_1可自與較小值對應的設定值Value_set倒計數，且因此，I/O裝置200進入斷電模式的頻率或次數可增大。亦即，設定值Value_set可基於使用資料處理系統10的使用者的特性而連續地減小，且因此，I/O裝置200可被驅動成對於低功率特性而言得到最佳化。另一方面，當設定值Value_set連續地增大時，I/O裝置可被驅動成對於高效能特性而言得到最佳化。亦即，根據實施例，設定值Value_set可週期性地或即時地基於各別使用者的使用特性發生改變而不會固定為特定值。
在圖2所示實施例中，暫存器113被示出為設置於模式控制器112外部的元件，但此僅為實施例。在其他實施例中，暫存器113可被設置於驅動模式監視器111內部或模式控制器112內部。另外，在圖2中，第二資訊Info_set可包括將要改變的設定值，或者可包含用於增大或減小暫存器113的設定值的控制資訊。
在圖2所示實施例中，闡述了其中計數器112_1自設定值Value_set倒計數的實例，但本實施例並非僅限於此。舉例而言，計數器112_1可自零開始倒計數且可自零倒計數至設定值Value_set。
圖2中示出的各種功能可利用軟體或硬體來實作。舉例而言，圖2中示出的各種功能可利用由處理器（或中央處理單元（central processing unit，CPU））120執行的軟體來實作。作為另外一種選擇，圖2中示出的各種功能可利用包括一或多個電路元件的硬體來實作。作為另外一種選擇，圖2中示出的各種功能可由硬體與軟體的組合來實作。
圖3是示出AP 400的示例性實施例的方塊圖。
參照圖3，AP 400可包括一或多個IP，且舉例而言，AP 400可包括藉由系統匯流排連接至彼此的處理器410、記憶體控制單元420、數據機430、嵌入式記憶體440、相機介面（interface，I/F）450、顯示介面（I/F）460及儲存控制器470。另外，記憶體控制單元420可控制對外部記憶體或嵌入式記憶體440的記憶體操作。另外，儲存控制器470可控制外部儲存裝置。圖3中示出的元件僅為實施例。在其他實施例中，AP 400可更包括除圖3中示出的元件之外的其他元件，或者在AP 400中可不包括在圖3中示出的一些元件。另外，由於在AP 400中包括數據機430，因此AP 400可被稱為ModAP。
AP 400的系統匯流排的標準可使用先進精簡指令集電腦（reduced instruction set computer，RISC）機器（Advanced RISC machine，ARM）的先進微控制器匯流排架構（advanced microcontroller bus architecture，AMBA）協定。AMBA協定的匯流排類型可包括先進高效能匯流排（advanced high-performance bus，AHB）、先進周邊匯流排（advanced peripheral bus，APB）、先進可延伸介面（advanced eXtensible interface，AXI）、AX14、AXI一致性擴展（AXI coherency extension，ACE）及/或類似匯流排類型。另外，亦可將其他類型的協定（例如，超音速公司（SONICs Inc.）的nNetwork、國際商業機器公司（International Business Machine，IBM）的CoreConnect、開放核心協定-智慧財產組織（open core protocol-intellectual property，OCP-IP）的開放核心協定及/或類似協定）應用於系統匯流排。
處理器410可控制AP 400的總體操作。舉例而言，可將用於管理AP 400中所包括的各種IP的操作的軟體加載至外部記憶體及/或嵌入式記憶體440中，且處理器410可藉由執行所加載的軟體來執行各種管理操作。外部記憶體可利用揮發性記憶體來實作，且根據實施例，外部記憶體可包括例如DRAM及/或靜態隨機存取記憶體（static random access memory，SRAM）的揮發性記憶體。另外，儲存裝置可包括非揮發性記憶體且可包括具有使所儲存的資料即使在電源切斷時亦維持不變的特徵的胞元，舉例而言，可包括反及或反或快閃記憶體或者可包括各種非揮發性記憶體，例如磁性隨機存取記憶體（magnetic RAM，MRAM）、電阻隨機存取記憶體（resistance RAM，RRAM）、鐵電式隨機存取記憶體（ferroelectric RAM，FRAM）及相變記憶體（phase change memory，PCM）。
根據上述實施例，AP 400的各個IP中的每一者可存取與其對應的外部I/O裝置，且可對外部I/O裝置的驅動模式執行監視操作。另外，AP 400的各個IP中的每一者可基於藉由執行監視操作獲得的結果，來控制外部I/O裝置的操作模式。舉例而言，記憶體控制單元420可包括驅動模式監視器421，且驅動模式監視器421可藉由根據上述實施例的偵測操作及確定操作來監視外部記憶體的驅動模式。另外，記憶體控制單元420可基於監視結果來控制外部記憶體的操作模式，且因此，外部記憶體可被控制成基於高效能特性進行驅動或者基於低功率特性進行驅動。
相似地，儲存控制器470可包括驅動模式監視器471，且與上述實施例相同或相似，驅動模式監視器471可監視儲存裝置的驅動模式。另外，儲存控制器470可基於監視的結果來控制儲存裝置的操作模式。
儘管圖3中未示出，然而數據機430可與外部晶片（例如，射頻（radio frequency，RF）晶片）進行通訊，且數據機430的驅動模式監視器431可監視外部晶片的驅動模式。相似地，相機介面450可包括驅動模式監視器451，且驅動模式監視器451可監視由相機介面450控制的相機的驅動模式。另外，顯示介面460可包括驅動模式監視器461，且驅動模式監視器461可監視由顯示介面460控制的顯示裝置或驅動模式。儘管圖3中未示出，然而根據上述實施例，AP 400的各種IP中的每一者可包括儲存設定值的暫存器，且可藉由基於監視結果改變設定值來控制對應的外部I/O裝置的操作模式。
圖4A及圖4B是示出根據示例性實施例的監視及模式控制操作的概念的圖。
圖4A示出I/O裝置的各種操作模式的實例。參照圖4A，I/O裝置可在活動週期ACT期間正常地運作。當未發生對I/O裝置的存取時，I/O裝置可在閒置週期Idle期間進入閒置狀態，且在閒置週期Idle維持達時間週期或間隔t1之後，I/O裝置可進入斷電模式Power Down。另外，當發生對I/O裝置的存取時，I/O裝置可經歷喚醒週期Wake Up，且接著在活動週期ACT期間正常地運作。在圖4A所示實施例中，假設斷電模式Power Down維持達時間週期或間隔t2。
圖4B示出其中基於I/O裝置的斷電模式的維持時間週期或間隔t2來監視I/O裝置的驅動模式的實例。可將斷電模式的維持時間週期或間隔t2與一或多個參考值（例如，第一參考值Ref1及第二參考值Ref2）進行比較，如圖4B中所示，其中第一參考值Ref1可具有較第二參考值Ref2大的值。
舉例而言，若斷電模式的維持時間週期或間隔t2大於第一參考值Ref1，則可藉由改變上述設定值來減小閒置週期的維持時間週期或間隔t1。另外，若斷電模式的維持時間週期或間隔t2大於第二參考值Ref2且等於或小於第一參考值Ref1，則設定值可維持不變而不會改變閒置週期的維持時間週期或間隔t1。另外，若斷電模式的維持時間週期或間隔t2等於或小於第二參考值Ref2，則可藉由改變設定值來增大閒置週期的維持時間週期或間隔t1。
圖5及圖6是示出AP的操作方法的示例性實施例的流程圖。在圖5及圖6中，若將被驅動的裝置是記憶體裝置，則圖5及圖6所示流程圖可對應於記憶體控制器的操作方法。
參照圖5，在操作S11中，AP可針對一或多個I/O裝置的使用者中的每一者來監視所述一或多個I/O裝置的驅動模式。作為監視操作的實例，可監視I/O裝置維持斷電模式的時間週期或間隔，且在操作S12中可判斷斷電模式維持的時間週期或間隔是否大於參考值。舉例而言，若斷電模式維持的時間週期或間隔大於參考值，則此可表明I/O裝置是基於低功率特性進行驅動且因此斷電模式維持達長時間週期或間隔，且因此，在操作S13中，AP可增大I/O裝置進入斷電模式的頻率或次數，以更適合於低功率特性地驅動I/O裝置。另一方面，若斷電模式維持的時間週期或間隔等於或小於參考值，則此可表明I/O裝置是基於高效能特性進行驅動且因此斷電模式維持達短的時間週期或間隔，且因此在操作S14中，AP可減小I/P裝置進入斷電模式的頻率或次數，以更適合於高效能特性地驅動I/O裝置。
圖6示出驅動模式監視操作及模式控制操作中的每一者的詳細實例。
參照圖6，當對包括AP的資料處理系統進行初始驅動時，可將與一或多個I/O裝置的斷電模式相關聯的初始設定值儲存在AP中。舉例而言，設定值可以非揮發性方式儲存於資料處理系統中，且當對資料處理系統進行初始驅動時，設定值可儲存於AP所包括的暫存器中。
AP（或AP的IP）可驅動I/O裝置，且當未發生對I/O裝置的存取時，I/O裝置可進入第一閒置週期。另外，I/O裝置可進入第一閒置週期且在操作S21中可將第一閒置週期維持達與初始儲存的設定值對應的第一時間週期或間隔。
AP可確定第一閒置週期維持達第一時間週期或間隔，且在操作S22中可容許I/O裝置進入第一斷電模式。接下來，當發生對I/O裝置的存取時，第一斷電模式可停止，且I/O裝置可經歷喚醒週期且接著可在活動週期期間正常地運作。
在操作S23中，AP可監視I/O裝置的驅動模式且可基於監視的結果改變設定值。舉例而言，AP可監視I/O裝置的閒置週期、斷電模式週期及喚醒週期，且基於監視的結果，可針對使用對應系統的多個使用者中的每一者確定I/O裝置的驅動模式。舉例而言，根據上述實施例，可藉由將參考值與斷電模式維持的時間週期或間隔進行比較來改變設定值。作為另外一種選擇，根據經修改實施例，可基於藉由將斷電模式維持的時間週期或間隔與另一時間週期進行比較而獲得的結果來改變設定值。
藉由比較結果獲得的發生改變的設定值可儲存於AP中，且I/O裝置可基於發生改變的所儲存設定值來驅動。舉例而言，當未發生對I/O裝置的存取時，I/O裝置可進入第二閒置週期。另外，I/O裝置可進入第二閒置週期，且在操作S24中可將第二閒置週期維持達與發生改變的所儲存設定值對應的第二時間週期或間隔。AP可確定第二閒置週期維持達發生改變的第二時間週期或間隔，且在操作S25中可容許I/O裝置進入第二電模式。
在下文中，將闡述記憶體控制器的實施例的詳細操作的實例。記憶體控制器可為AP中所包括的記憶體控制模組。作為另外一種選擇，記憶體控制器可為單獨實作的裝置。舉例而言，將闡述其中記憶體控制器驅動與I/O裝置對應的DRAM的實例。
記憶體控制器可向DRAM提供各種時脈訊號，且可與時脈訊號同步地向DRAM傳送資料或者自DRAM接收資料。在圖7中，示出向DRAM提供的時脈致能訊號CKE，且示出向DRAM提供的用於控制操作時脈（圖中未示出）的時脈閘控訊號MEM_CG。
在應用記憶體控制器及DRAM的系統中，當未發生對DRAM進行存取的閒置狀態維持達特定時間週期或間隔時，記憶體控制器可容許DRAM進入斷電模式。另一方面，當發生對DRAM的存取而不存在維持達特定時間週期或間隔的閒置狀態時，DRAM可保持處於正常操作狀態而不進入斷電模式。
根據實施例，記憶體控制器可連續地監視DRAM的驅動模式，且與容許DRAM進入斷電模式的準則對應的閒置維持時間週期或間隔可在系統運作中發生改變。與上述實施例相同或相似，當需要根據使用者的使用特性驅動具有高效能的DRAM時，記憶體控制器可增大閒置維持時間週期或間隔的設定值，且因此，可減小DRAM進入斷電模式的頻率或次數。另一方面，當需要根據使用者的使用特性以低功率驅動DRAM時，記憶體控制器可減小閒置維持時間週期或間隔的設定值，且因此，可增大DRAM進入斷電模式的頻率或次數。亦即，在包括記憶體控制器及DRAM的系統的實施例中，系統的設定值可基於使用系統的使用者的使用特性而不同地改變。
再次參照圖7，當DRAM進入閒置週期時，在閒置週期期間，時脈致能訊號CKE可具有邏輯高狀態，且時脈閘控訊號MEM_CG可具有邏輯低狀態。另外，記憶體控制器可對閒置狀態所維持的時間週期或間隔進行計數，且舉例而言，若進入斷電模式的設定值被設定為N值，則記憶體控制器可倒計數，進而使得每一次計數均將設定值自N值減一。
當在計數值變成零之前未發生對DRAM的存取時，記憶體控制器可容許DRAM進入斷電模式。舉例而言，當DRAM進入斷電模式時，對用於在記憶體控制器與DRAM之間充當界面的PHY邏輯進行時脈閘控的時脈閘控訊號MEM_CG可改變成邏輯高位準。另外，在經過特定時間週期或間隔T_clk_disable之後，記憶體控制器可將向DRAM提供的時脈致能訊號CKE改變至邏輯低位準。
接著，當在斷電模式週期中發生對DRAM的存取時，記憶體控制器可執行將DRAM的操作模式改變至活動模式的準備操作。舉例而言，記憶體控制器可將時脈閘控訊號MEM_CG改變至邏輯低位準，且因此，時脈訊號可被供應至記憶體控制器的PHY塊。另外，時脈閘控訊號MEM_CG可被改變至邏輯低位準，且接著，在經過特定時間週期或間隔T_clk_enable之後，時脈致能訊號CKE可被改變至邏輯高位準，藉此，時脈訊號可被供應至DRAM。另外，時脈致能訊號CKE可被改變至邏輯高位準，且接著，在經過所設定時間週期或間隔t_Exit之後，可正常地執行對DRAM進行的存取。
如上所述，DRAM可根據各種時間週期運作，且可利用各種週期中的至少一些週期來監視驅動模式。舉例而言，可將在未發生對DRAM進行存取之後執行倒計數的時間週期定義為閒置週期。另外，斷電模式週期T0可被定義為在倒計數結束時的時刻與在發生對DRAM的存取時的時刻之間的時間週期。另外，可將喚醒週期T1定義為在發生對DRAM的存取時的時刻與可對DRAM進行正常存取時的時刻之間的時間週期。喚醒時間週期T1可對應於作為DRAM退出斷電模式的附加的時間週期。
根據實施例，可藉由對斷電模式週期T0與喚醒週期T1進行比較來執行監視DRAM的驅動模式的操作。
圖8是示出基於圖7所示操作來監視驅動模式及執行模式控制的記憶體控制器的實作實例的方塊圖，且圖9是示出對設定值的修改方式的實例的表的示例性實施例。
參照圖7及圖8，記憶體控制器500可包括模式偵測器510、計數器塊520、暫存器530、模式控制器540及比較器550。如在上述實施例中一般，圖8所示記憶體控制器500的各個功能塊可利用硬體來實作，或者可由硬體與軟體的組合來實作。
模式偵測器510可對圖7中示出的各種模式進行偵測且可將偵測的結果提供至計數器塊520。舉例而言，模式偵測器510可偵測例如閒置週期、斷電模式週期等各個週期中的每一者的開始或結束的時刻。另外，模式偵測器510可偵測時脈閘控訊號MEM_CG的邏輯狀態發生改變時的時刻，且可偵測時脈致能訊號CKE的邏輯狀態發生改變時的時刻。另外，模式偵測器510可偵測在斷電模式週期中發生對DRAM的存取的時刻。
計數器塊520可包括用於產生一或多個計數結果的一或多個計數器。舉例而言，計數器塊520可包括計數器，所述計數器基於儲存於暫存器530中的設定值N進行倒計數，以判斷是否進入斷電模式。另外，計數器塊520可更包括用於對上述斷電模式週期T0進行計數的計數器，且計數器塊520可更包括用於對上述喚醒週期T1進行計數的計數器。
由計數器塊520產生的所述一或多個計數結果可被提供至比較器550。比較器550可對所接收到的計數結果執行比較操作，且可基於比較結果來改變儲存於暫存器530中的設定值N。舉例而言，比較器550可將在斷電模式週期T0期間產生的計數結果（第一計數結果）與在喚醒週期T1期間產生的計數結果（第二計數結果）進行比較。與上述實施例相同或相似，其中第一計數結果大於第二計數結果的情形可對應於其中斷電模式週期T0相對長的情形，且因此，設定值N可減小以基於低功率特性驅動DRAM。另一方面，其中第一計數結果小於第二計數結果的情形可對應於其中斷電模式週期T0相對短的情形，且因此，設定值N可增大以基於高效能特性驅動DRAM。
參照圖9，可以各種方式執行比較操作以及基於所述比較操作改變設定值N的操作。舉例而言，當斷電模式週期T0較喚醒週期T1長時，設定值N可減小α。另一方面，當斷電模式週期T0較喚醒週期T1短時，設定值N可增大α。作為另外一種選擇，當斷電模式週期T0等於或相似於喚醒週期T1時，設定值N可維持不變。設定值N在斷電模式週期T0相似於喚醒週期T1時維持不變可被理解為：設定值N僅在斷電模式週期T0與喚醒週期T1之間的差等於或大於特定範圍或臨限值時發生改變。
設定值N可以各種方式改變。舉例而言，設定值N可對應於開始倒計數時的整數值，且當α對應於值「1」時，設定值N可增大一或減小一。作為另外一種選擇，α可為大於一的任意整數，且在此種情形中，設定值N可以大於一的整數為單位減小或增大。作為另外一種選擇，在經修改實施例中，α的值可基於斷電模式週期T0與喚醒週期T1之間的差而自適應性地改變。舉例而言，當斷電模式週期T0與喚醒週期T1之間的差相對小時，α的值可具有相對小的值。另一方面，當斷電模式週期T0與喚醒週期T1之間的差相對大時，α的值可具有相對大的值。
比較操作及改變設定值的操作可在系統被驅動中執行多次。因此，基於比較結果，設定值N可連續增大，且當設定值N改變至非常大的值時，DRAM進入斷電模式的次數的頻率可大大減小。另外，當α的值被定義為大的值時，改變至高效能特性或改變至低功率特性可快速地執行，且當α的值被定義為小的值時，高效能特性或低功率特性可得到精確控制。
根據實施例的用於確定驅動模式的斷電模式週期T0及喚醒週期T1並非僅限於圖7所示週期。亦即，根據實施例的用於確定驅動模式的彼此進行比較的週期可以各種方式設定。舉例而言，斷電模式週期T0的開始時間可對應於時脈致能訊號CKE改變至邏輯低位準的時刻。另外，斷電模式週期T0的結束時間可對應於時脈閘控訊號MEM_CG改變至邏輯低位準或時脈致能訊號CKE改變至邏輯高位準的時刻。
此外，舉例而言，喚醒週期T1的開始時間可對應於與斷電模式週期T0的結束時間相同或不同的時間。喚醒週期T1的結束時間亦可以各種方式設定。
此外，在上述實施例中，為便於說明起見，已闡述了斷電模式週期T0與喚醒週期T1之間的簡單比較，但喚醒週期T1基於所定義的規範可能是非常短的時間週期或間隔。在此種情形中，可將被定義為特定值的常數乘以斷電模式週期T0及喚醒週期T1中的至少一者，且可將與所述常數相乘的週期彼此進行比較。另外，在與所述常數相乘的週期之間進行的比較可相同地應用於在以下實施例中闡述的各種比較操作。
在下文中，將闡述各種修改實施方式。以下實施例僅為示例性實施例，且所闡述的實施例可進行各種修改。
圖10是示出記憶體控制器的另一個實施實例的方塊圖。
參照圖10，記憶體控制器600可包括模式偵測器610、權重計算器620及比較器630。模式偵測器610可包括計數器611。然而，如在上述實施例中一般，計數器611可被示出為設置於模式偵測器610外部。
模式偵測器610可基於上述各種計數操作來向比較器630提供與斷電模式週期T0及喚醒週期T1相關聯的資訊。另外，權重計算器620可計算將在比較操作中應用的一或多個權重值，且可將所述一或多個權重值提供至比較器630。舉例而言，可由權重計算器620來計算第一權重值ω0及第二權重值ω1。另外，舉例而言，權重計算器620可向比較器630提供被計算為預定值的第一權重值ω0及第二權重值ω1，或者可向比較器630提供具有基於一或多條資訊而變化的值的第一權重值ω0及第二權重值ω1。根據一實施例，權重計算器620可接收與使用者在應用記憶體控制器600的系統中執行程式的頻率或次數相關聯的資訊Info_App，且可基於資訊Info_App來計算第一權重值ω0及第二權重值ω1。
比較器630可藉由其中反映出第一權重值ω0及第二權重值ω1的比較操作來產生用於改變設定值的控制資訊Info_set。舉例而言，比較器630可將藉由將斷電模式週期T0乘以第一權重值ω0獲得的值與藉由將喚醒週期T1乘以第二權重值ω1獲得的值進行比較，以產生控制資訊Info_set。
圖11A及圖11B是示出其中設定值基於圖10所示記憶體控制器的操作而發生改變的實例的表。
參照圖11A，可將藉由將斷電模式週期T0乘以第一權重值ω0獲得的值（例如，第一權重相乘結果「ω0*T0」）與藉由將喚醒週期T1乘以第二權重值ω1獲得的值（例如，第二權重相乘結果「ω1*T1」）彼此進行比較，且當第一權重相乘結果「ω0*T0」大於第二權重相乘結果「ω1*T1」時，設定值可減小α。另一方面，當第一權重相乘結果「ω0*T0」小於第二權重相乘結果「ω1*T1」時，設定值N可增大α。另外，當第一權重相乘結果「ω0*T0」等於或相似於第二權重相乘結果「ω1*T1」時，設定值N可維持不變。
當第一權重值ω0被指定為大的值時，第一權重相乘結果「ω0*T0」大於第二權重相乘結果「ω1*T1」的可能性很高，且因此，設定值N減小的頻率或次數可增大。因此，驅動方法可快速地改變以使DRAM適合於低功率特性。另一方面，當第二權重值ω1被指定為大的值時，第一權重相乘結果「ω0*T0」小於第二權重相乘結果「ω1*T1」的可能性很高，且驅動方法可快速地改變以使DRAM適合於高效能特性。
根據實施例，可基於資訊Info_App來改變第一權重值ω0及第二權重值ω1的值。
應用記憶體控制器及DRAM的系統可包括各種處理器，例如圖形處理單元（graphics processing unit，GPU）及CPU，且此外，系統中亦可安裝有由GPU及/或CPU執行的各種程式。舉例而言，基於系統使用者，具有高GPU使用率的高規格程式（例如，遊戲程式等）的執行頻率或次數可為大的，或者不會對CPU造成大負擔的低規格程式（例如，網路瀏覽器等）的執行頻率或次數可為大的。在此種情形中，在執行高規格程式時，對DRAM進行存取的頻率或次數非常大，且因此，閒置狀態所維持的時間週期或間隔可為短的。另一方面，在執行低規格程式時，對DRAM進行存取的頻率或次數非常小，且因此，閒置狀態所維持的時間週期或間隔可為長的。
權重計算器620可接收與使用者執行的程式種類相關聯的資訊Info_App，且可基於資訊Info_App來計算第一權重值ω0及第二權重值ω1。舉例而言，可基於資訊Info_App來確定具有高GPU使用率的高規格程式的執行頻率或次數，且當高規格程式的執行頻率次數增大時，第一權重值ω0的值可減小，或者第二權重值ω1的值可增大。另一方面，當低規格程式的執行頻率或次數增大時，第一權重值ω0的值可增大，或者第二權重值ω1的值可減小。
舉例而言，當第一權重值ω0的值減小或者第二權重值ω1的值增大時，第二權重相乘結果「ω1*T1」大於第一權重相乘結果「ω0*T0」的情形會頻繁發生，且設定值N的值可改變很多。因此，DRAM進入斷電模式的頻率次數可減小，且DRAM可被驅動成適合於高效能特性。
在上述實施例中，已闡述了其中使用基於所執行程式的種類而定的資訊Info_App的實例，但亦可存在其他實施例。在其他實施例中，應用記憶體控制器及DRAM的系統可包括具有各種效能的多個處理器，且資訊Info_App可基於處理器的執行狀態（例如，處理器存取DRAM的效能及次數）而產生。
圖12是示出記憶體控制器的操作方法的另一個示例性實施例的流程圖。
參照圖12，所述記憶體控制器可包括儲存與進入斷電模式相關聯的設定值的暫存器。在操作S31中可接通包括記憶體控制器及DRAM的系統的電源，且在操作S32中可將用於倒計數的設定值N儲存於暫存器中。初始儲存於暫存器中的設定值N可被非揮發性地儲存於系統所包括的儲存裝置中，且設定值N可被加載至暫存器中。
此外，根據上述實施例，在操作S33中記憶體控制器可監視DRAM的驅動模式。另外，在操作S34中可基於藉由監視驅動模式而獲得的結果來將儲存於暫存器中的設定值改變至N ± α。舉例而言，當確定DRAM是基於低功率特性進行驅動時，可將設定值改變至N – α，且當確定DRAM是基於高效能特性進行驅動時，可將設定值改變至N + α。
在系統運作中，可即時地反映藉由改變而獲得的設定值。另外，當再啟動所述系統時，系統可被驅動成使得藉由改變而獲得的設定值立即得到應用。舉例而言，藉由改變而獲得的設定值可週期性地或非週期性地系統所包括的儲存裝置中更新。接著，在操作S35中可將包括記憶體控制器的系統再啟動，且當再啟動所述系統時，可將與DRAM進入斷電模式相關聯的設定值儲存於記憶體控制器的暫存器中。此時，在操作S36中可在再啟動操作中將儲存裝置中最終改變及更新的設定值（例如，N ± α）儲存於暫存器中。
根據上述實施例，在下一再啟動操作中可將基於使用者的驅動模式而發生改變的設定值儲存於記憶體控制器的暫存器中。因此，當再啟動所述系統時，適合於使用者的使用特性的設定值可被初始地設定（或加載）至暫存器，且DRAM可在適合於使用者的使用特性的狀態中被更快速地驅動。
圖13是示出週期比較操作及設定值改變操作中的每一者的另一個實例的表。
參照圖13，週期比較的差值的結果可被劃分成多個階段（例如，第一階段至第k階段），且設定值可基於分類的結果而不同地進行改變。舉例而言，如在上述實施例中一般，可計算斷電模式週期T0與喚醒週期T1之間的差值「T0-T1」或「ω0*T0 - ω1*T1」，且可基於該差值來確定第一階段至第k階段中的一者。
舉例而言，當假設DRAM基於高效能特性運作時，斷電模式週期T0可小於喚醒週期T1，且因此，與N相較，暫存器的設定值可增大。另外，DRAM被以高效能進行驅動的程度可有所變化，且當高效能特性增大更多時，斷電模式週期T0與喚醒週期T1之差的絕對值可具有相對大的值。舉例而言，當以高效能對DRAM進行驅動時，在與其中差值「T0 – T1」相對小的第一階段對應的情形中，設定值可增大α，但在與其中差值「T0 – T1」相對大的第k階段對應的情形中，設定值可增大k*α。
圖14是示出DRAM的各個週期的實例的圖。
參照圖14，DRAM可在活動週期ACT期間正常地運作，且當未發生對DRAM的存取時，DRAM可進入閒置週期Idle。閒置週期Idle可包括具有固定時間週期或間隔的第一週期A1及其中執行倒計數操作的第二週期A2。另外，在經過具有固定時間週期或間隔的第一週期A1之後，可在第二週期A2中首先執行自設定值N開始的倒計數，且當在對設定值N執行倒計數的同時未發生對DRAM的存取時，DRAM可進入斷電模式Power Down。另外，當在斷電模式週期中發生對DRAM的存取時，DRAM可經歷喚醒週期Wake Up且可進入活動週期ACT。
根據上述實施例，可偵測斷電模式Power Down所維持的時間週期或間隔t2，且可將斷電模式所維持的時間週期或間隔t2與參考值進行比較。舉例而言，在喚醒週期Wake Up中花費的時間週期或間隔t3可基於預定的規範而具有恆定時間，且可將斷電模式所維持的時間週期或間隔t2與在喚醒週期Wake Up中花費的時間週期或間隔t3進行比較。另外，可基於比較的結果來改變用於對進入斷電模式Power Down進行倒計數的設定值（例如，N）。
根據實施例，當將設定值改變至較N大的值時，其中執行倒計數的第二週期A2可增大，且因此，進入斷電模式的閒置週期Idle的總維持週期「t11 + t12」可增大。另一方面，當將設定值改變至較N小的值時，執行倒計數的第二週期A2可減小，且因此，進入斷電模式的閒置週期Idle的總維持週期「t11 + t12」可減小。另外，當DRAM基於低功率特性連續驅動時，第二週期A2可連續減小，且視情況而定，可將第二週期A2自閒置週期Idle移除。
根據實施例，儲存於暫存器中的設定值可對應於閒置週期Idle的總經過時間。作為另外一種選擇，儲存於暫存器中的設定值可對應於與用於倒計數的第二週期A2對應的計數值。
圖15是示出用於確定DRAM的驅動模式的斷電模式的各個週期的實例的圖。
參照圖15，當DRAM進入閒置週期時，時脈致能訊號CKE可具有邏輯高狀態，且時脈閘控訊號MEM_CG可具有邏輯低狀態。另外，記憶體控制器可對閒置狀態所維持的時間週期或間隔進行計數，且舉例而言，記憶體控制器可執行每次將N值減小-1的倒計數操作。
可執行準備操作以使DRAM在N值倒計數完畢的時刻進入斷電模式。為此，可將時脈閘控訊號MEM_CG改變至邏輯高位準，且可在經過特定時間週期或間隔T_clk_disable之後的時刻b處將時脈致能訊號CKE改變至邏輯低位準。另外，對DRAM的存取可發生在斷電模式中的任意時刻c處，在將DRAM改變至活動模式的時刻d處可將時脈閘控訊號MEM_CG改變至邏輯低位準，且在經過特定時間週期或間隔T_clk_enable之後的時刻e處可將時脈致能訊號CKE改變至邏輯高位準。
根據示例性實施例，在偵測DRAM的斷電模式的週期以確定DRAM的驅動模式的過程中，可以各種方式設定斷電模式的開始時間及結束時間。舉例而言，選自時刻a至e中的兩個時刻之間的週期可被定義為斷電模式的週期。在圖15中，示出其中時刻b與時刻e之間的時間週期或間隔T11、時刻a與時刻e之間的時間週期或間隔T12、時刻b與時刻d之間的時間週期或間隔T13以及時刻a與時刻d之間的時間週期或間隔T14分別被定義為斷電模式且將各個週期與各個參考值進行比較的實例，但本實施例可以各種方式進行修改而並非僅限於此。
圖16A及圖16B是示出在驅動根據示例性實施例的DRAM時的資料讀取延遲的實例的圖。圖16A示出在改變設定值之前的週期中執行的操作的實例，且圖16B示出在以適合於高效能特性的方式對設定值進行改變之後的週期中執行的操作的實例。
參照圖16A，設定值可具有相對小的值N，且在完成自N進行倒計數之後，DRAM可進入斷電模式。另外，在斷電模式中可發生對記憶體操作（例如，資料讀取）的喚醒請求，且DRAM可經歷喚醒週期T21且可進入使DRAM正常運作的活動週期。另外，DRAM可進入活動週期，且接著，在經過特定數目個時脈之後，可完成對請求的回應（例如，傳送讀取資料RD）。如在圖16A中所示，自發生喚醒請求的時刻至完成回應的時刻的延遲A可具有相對大的值。
根據上述實施例，設定值可基於藉由將週期T20與週期T21進行比較獲得的結果而發生改變，且舉例而言，設定值（例如，計數值）可增大以使DRAM以適合於高效能特性的方式運作。如在圖16B中所示，可在閒置週期中自N+A值執行倒計數，且在完成對N+A值進行的倒計數之前可發生對記憶體操作（例如，資料讀取）的喚醒請求，藉此DRAM可基於所述請求執行記憶體操作而不進入斷電模式。
舉例而言，DRAM可接收資料讀取請求，且接著，在經過特定數目個時脈之後，可完成對請求的回應（例如，傳送讀取資料RD）。如在圖16B中所示，自發生喚醒請求的時刻至完成回應的時刻的延遲B可具有相對小的值。
根據圖16A及圖16B所示的實施例，在DRAM的操作中，自請求至回應的延遲可在DRAM運作中連續地發生改變。舉例而言，當進入斷電模式的頻率或次數增大時，其中在資料讀取操作中發生的延遲如圖16A中所示具有相對長的延遲A的情形的頻率或次數可增大。另一方面，當進入斷電模式的頻率或次數如圖16A中所示具有相對短的延遲B的情形的頻率或次數可增大。
圖17是示出記憶體系統700的示例性實施例的方塊圖。
參照圖17，記憶體系統700可包括記憶體控制器710及記憶體裝置720。記憶體裝置720可包括記憶體胞元陣列721、刷新控制器722及控制邏輯723。另外，記憶體控制器710可包括驅動模式監視器711、模式控制器712及儲存電路713。驅動模式監視器711及模式控制器712可如在上述實施例中一般執行驅動模式監視操作、設定值改變操作及模式控制操作。另外，儲存電路713可儲存設定值，且設定值可根據驅動模式監視器711的控制而發生改變。
刷新控制器722可控制對記憶體胞元陣列721中所包括的多個記憶體胞元的刷新操作。舉例而言，在活動模式中，刷新控制器722可基於記憶體控制器710的控制而對記憶體胞元進行刷新。另外，在斷電模式中，刷新控制器722可控制對記憶體胞元進行刷新的自刷新操作而無論記憶體控制器710的控制如何。
若記憶體裝置720包括揮發性記憶體，則記憶體裝置720可包括例如以下記憶體：雙倍資料速率同步動態隨機存取記憶體（double data rate synchronous dynamic random access memory，DDR SDRAM）、低功率雙倍資料速率（low power double data rate，LPDDR）SDRAM、圖形雙倍資料速率（graphics double data rate，GDDR）SDRAM或蘭巴斯動態隨機存取記憶體（Rambus dynamic random access memory，RDRAM）。然而，本實施例並非僅限於此。在其他實施例中，記憶體裝置720可包括非揮發性記憶體，例如磁性RAM（MRAM）、鐵電式RAM（FeRAM）、相變隨機存取記憶體（phase change RAM，PRAM）或電阻式隨機存取記憶體（resistive RAM，ReRAM）。
記憶體裝置720可為包括一或多個記憶體晶片的半導體封裝，或者可為其中將多個記憶體晶片安裝於模組板上的記憶體模組。作為另外一種選擇，在圖17中，記憶體控制器710與記憶體裝置720被示出為個別的元件，但並非僅限於此，記憶體系統700亦可被實施為其中記憶體控制功能與記憶體胞元陣列被整合至一個半導體封裝中的系統。
圖18是示出根據經修改實施例的IP 800的方塊圖。在圖18中，示出其中由機器學習邏輯等確定邏輯執行驅動模式監視操作的實例。另外，可提供記憶體控制單元作為IP的實例，且IP 800中所包括的驅動模式監視器820可更包括確定邏輯821，確定邏輯821執行根據上述實施例的驅動模式監視操作且基於機器學習執行確定操作。另外，模式控制器810可如在上述實施例中一般將模式控制訊號輸出至記憶體裝置。
確定邏輯821可接收與IP 800相關聯的各條資訊且可基於所接收到的資訊執行確定操作。舉例而言，確定邏輯821可與根據上述實施例的驅動模式監視操作相關聯地，接收用於監視驅動模式的資訊或與驅動模式監視結果相關聯的各條資訊Info_IN及Info_Res作為訓練資訊，且可基於所接收到的資訊來執行確定操作。舉例而言，各條資訊Info_IN及Info_Res可包括與記憶體系統的驅動相關聯的暫存器設定值、關於所執行應用的資訊、閒置狀態的維持時間週期或間隔及斷電模式的維持時間週期或間隔。確定邏輯821可基於機器學習來輸出與對記憶體裝置的模式進行的控制相關聯的各種確定結果Res_Det。
舉例而言，確定邏輯821可基於機器學習來判斷當前所設定的暫存器設定值是否適宜，且可基於所執行應用的種類來確定最佳的暫存器設定值。另外，確定邏輯821可輸出與對記憶體裝置的模式進行的控制相關聯的設定值Info_set_DL或者可輸出權重/偏移量資訊Info_w_DL（例如，上述權重值或用於控制權重值的偏移量）作為機器學習結果。
根據實施例，在其中使用者的動作模式是基於恆定規則的情形中，可根據上述實施例來執行驅動特性監視操作及模式控制操作。舉例而言，若動作模式偏離恆定規則，則如上所述，可利用基於機器學習結果的資訊Info_set_DL及Info_w_DL以適合於使用者的實際動作模式的方式快速地執行模式控制操作。
如上所述，在根據實施例的記憶體控制器、AP及所述記憶體控制器的操作方法中，可監視基於使用者的特性的I/O裝置的驅動模式，且可基於監視的結果即時地控制I/O裝置以使I/O裝置根據高效能特性進行驅動或根據低功率特性進行驅動，藉此能夠以適於使用者的方式對I/O裝置執行最佳化控制。
上述方法的各種操作可藉由能夠執行所述操作的任何適合的手段（例如各種硬體及/或軟體元件、電路及/或模組）來執行。
軟體可包括用於實施邏輯功能的可執行指令的序列表，且可被收錄於任何「處理器可讀取媒體」中以由指令執行系統、設備或裝置（例如，單核處理器或多核處理器或者含有處理器的系統）使用或與指令執行系統、設備或裝置結合使用。
結合本文中所揭露的實施例闡述的方法或演算法的區塊或步驟以及功能可直接以硬體實作、以由處理器執行的軟體模組實作或者以兩者的組合來實作。若以軟體實作，則可將功能作為一或多個指令或代碼儲存於有形的非暫時性電腦可讀取媒體上或藉由有形的非暫時性電腦可讀取媒體傳送。軟體模組可駐留於隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（Read Only Memory，ROM）、電可程式化唯讀記憶體（Electrically Programmable ROM，EPROM）、電可抹除可程式化唯讀記憶體（Electrically Erasable Programmable ROM，EEPROM）、暫存器、硬碟、可移磁碟（removable disk）、唯讀光碟（compact disk ROM，CD ROM）或此項技術中所習知的任何其他形式的儲存媒體。
儘管已參照本發明概念的實施例具體示出並闡述了本發明概念，然而應理解，在不背離以下申請專利範圍的精神及範圍的條件下可對其作出形式及細節上的各種變化。
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的實施例。
圖1是示出包括AP的資料處理系統的示例性實施例的方塊圖。
圖2是示出圖1所示智慧財產核心或塊（「IP」）的實施實例的方塊圖。
圖3是示出AP的示例性實施例的方塊圖。
圖4A及圖4B是示出監視及模式控制操作的概念的示例性實施例的圖。
圖5及圖6是示出AP的操作方法的示例性實施例的流程圖。
圖7是示出向DRAM提供的各種訊號的實例的波形圖。
圖8是示出用於監視驅動模式及執行模式控制的記憶體控制器的實作實例的方塊圖。
圖9是示出對設定值的示例性修改的表的示例性實施例。
圖10是示出記憶體控制器的另一個實作實例的方塊圖。
圖11A及圖11B是示出其中設定值基於圖10所示記憶體控制器的操作而發生改變的實例的表。
圖12是示出記憶體控制器的操作方法的另一個示例性實施例的流程圖。
圖13是示出週期比較操作及設定值改變操作中的每一者的另一個實例的表。
圖14是示出DRAM的各個週期的實例的圖。
圖15是示出用於確定DRAM的驅動模式的斷電模式的各個週期的實例的圖。
圖16A及圖16B是示出在驅動根據示例性實施例的DRAM時的資料讀取延遲的實例的圖。
圖17是示出記憶體系統的另一個示例性實施例的方塊圖。
圖18是示出根據經修改實施例的IP的方塊圖。

Claims (20)

  1. 一種控制記憶體裝置的記憶體控制器，所述記憶體控制器包括： 驅動特性監視器，配置為藉由確定所述記憶體裝置維持斷電模式的時間來監視所述記憶體裝置的驅動模式，且更配置為基於所述監視的結果來改變與對所述記憶體裝置的運作效能的控制相關聯的設定值；以及 模式控制器，配置為在所述記憶體裝置運作中，藉由基於所述設定值改變閒置狀態的維持時間週期來控制所述記憶體裝置的所述運作效能，所述閒置狀態對應於容許所述記憶體裝置進入所述斷電模式的條件。
  2. 如申請專利範圍第1項所述的記憶體控制器，其中 當所述監視的所述結果表明所述記憶體裝置基於高效能特性運作時，所述模式控制器基於藉由所述設定值的所述改變而獲得的改變後設定值來減小使所述記憶體裝置進入所述斷電模式的頻率，且 當所述監視的所述結果表明所述記憶體裝置基於低功率特性運作時，所述模式控制器基於所述改變後設定值來增大使所述記憶體裝置進入所述斷電模式的所述頻率。
  3. 如申請專利範圍第1項所述的記憶體控制器，其中所述設定值基於所述監視的所述結果而自第一設定值改變至第二設定值， 其中在所述閒置狀態維持達與所述第一設定值對應的第一時間週期之後，所述模式控制器容許所述記憶體裝置進入所述斷電模式，且 其中在所述設定值改變之後，在所述閒置狀態維持達與所述第二設定值對應的第二時間週期之後，所述模式控制器容許所述記憶體裝置進入所述斷電模式。
  4. 如申請專利範圍第1項所述的記憶體控制器，更包括： 儲存電路，配置為以非揮發性方式儲存所述設定值；以及 暫存器，其中所述暫存器配置為具有自所述儲存電路讀取的所述設定值並將所述設定值加載至所述暫存器中， 其中在所述儲存電路中對藉由所述設定值的所述改變而獲得的改變後設定值進行更新，且當所述記憶體控制器再次被初始驅動時，將所述改變後設定值自所述儲存電路初始加載至所述暫存器中。
  5. 如申請專利範圍第4項所述的記憶體控制器，其中所述驅動特性監視器包括： 時間偵測器，配置為基於藉由偵測所述記憶體裝置維持所述斷電模式的時間週期而獲得的結果來輸出第一資訊；以及 確定器，配置用以接收所述第一資訊、藉由將所述第一資訊與參考資訊進行比較來監視所述記憶體裝置的所述驅動模式，並基於所述監視的結果來輸出用於改變所述暫存器的所述設定值的第三資訊，所述參考資訊是與容許所述記憶體裝置進入活動模式的喚醒週期相關聯。
  6. 如申請專利範圍第1項所述的記憶體控制器，其中 在所述設定值改變之前，所述記憶體控制器向所述記憶體裝置提供資料讀取請求，並在第一延遲之後接收讀取資料，且 在所述設定值改變之後，所述記憶體控制器向所述記憶體裝置提供所述資料讀取請求，並在第二延遲之後接收所述讀取資料，所述第二延遲具有與所述第一延遲的第一值不同的第二值。
  7. 一種操作用於控制記憶體裝置的記憶體控制器的方法，所述方法包括： 在閒置狀態維持達與當前所設定的第一設定值對應的第一時間週期之後，容許所述記憶體裝置進入斷電模式； 當出現對所述記憶體裝置的存取時，容許所述記憶體裝置自所述斷電模式轉變至活動狀態； 基於藉由確定所述斷電模式的維持時間來監視所述記憶體裝置的驅動模式而獲得的結果，將所述第一設定值改變至第二設定值；以及 當所述閒置狀態被維持達與所述第一時間週期不同的第二時間週期時，基於所述第二設定值而容許所述記憶體裝置進入所述斷電模式。
  8. 如申請專利範圍第7項所述的方法，其中： 當所述第二時間週期大於所述第一時間週期時，在所述閒置狀態維持達第一時間之後，所述記憶體控制器容許所述記憶體裝置進入所述斷電模式，藉此減少所述記憶體裝置在特定時間週期內進入所述斷電模式的次數，且 當所述第二時間週期小於所述第一時間週期時，在所述閒置狀態維持達短於所述第一時間的第二時間時，所述記憶體控制器容許所述記憶體裝置進入所述斷電模式，藉此增大所述記憶體裝置在所述特定時間週期內進入所述斷電模式的所述次數。
  9. 如申請專利範圍第7項所述的方法，更包括： 在喚醒週期期間執行喚醒操作以使所述記憶體裝置進入所述活動狀態， 其中： 根據所述第一設定值而進入的所述斷電模式維持達第三時間週期，且所述喚醒週期維持達第四時間週期，且 基於藉由將所述第三時間週期與所述第四時間週期進行比較而獲得的結果，所述第一設定值改變至所述第二設定值。
  10. 如申請專利範圍第9項所述的方法，其中： 當所述第三時間週期小於所述第四時間週期時，所述第二設定值大於所述第一設定值，且 當所述第三時間週期大於所述第四時間週期時，所述第二設定值小於所述第一設定值。
  11. 如申請專利範圍第9項所述的方法，其中： 當所述第三時間週期與所述第四時間週期之間的差小於第一參考值時，所述第二設定值大於所述第一設定值， 當所述第三時間週期與所述第四時間週期之間的所述差大於所述第一參考值且小於第二參考值時，所述第二設定值等於所述第一設定值，且 當所述第三時間週期與所述第四時間週期之間的所述差大於所述第二參考值時，所述第二設定值小於所述第一設定值。
  12. 如申請專利範圍第7項所述的方法，其中： 所述第一時間週期包括第一計數週期，且所述第二時間週期包括第二計數週期，且 所述第一設定值對應於第一計數值N，其中N是大於或等於二的整數，且所述第二設定值對應於第二計數值N±a，其中a是大於或等於一的整數。
  13. 如申請專利範圍第12項所述的方法， 其中在所述第一計數週期中執行自N開始的倒計數，且 其中在所述第二計數週期中執行自N±a開始的倒計數，且 當所述第一計數值或所述第二計數值全部倒計數完畢時，所述記憶體控制器容許所述記憶體裝置進入所述斷電模式。
  14. 如申請專利範圍第7項所述的方法， 其中基於所述第一設定值，藉由偵測所述記憶體裝置所進入的所述斷電模式的維持時間週期來監視所述記憶體裝置的所述驅動模式， 其中提供當時脈閘控訊號變換至第一狀態以容許所述記憶體裝置進入所述斷電模式時的第一時間、當時脈致能訊號變換至第二狀態時的第二時間、當出現所述存取時的第三時間、當所述時脈閘控訊號變換至所述第二狀態以容許所述記憶體裝置進入所述活動狀態時的第四時間，以及當所述時脈致能訊號變換至所述第一狀態時的第五時間，且 其中所述斷電模式的所述維持時間週期是選自所述第一時間至所述第五時間中的兩個時間之間的時間週期。
  15. 一種操作包括一或多個智慧財產塊（IP）的應用處理器的方法，所述一或多個智慧財產塊控制對應的輸入/輸出（I/O）裝置，所述方法包括： 基於初始設定的第一設定值，對所述輸入/輸出裝置進入斷電模式進行控制， 當包括所述應用處理器的系統再啟動時，基於對所述輸入/輸出裝置的所述斷電模式的維持時間週期的偵測而將所述第一設定值改變至第二設定值；以及 基於所述第二設定值，對所述輸入/輸出裝置進入所述斷電模式進行控制， 其中提供至所述輸入/輸出裝置的時脈致能訊號自活動狀態改變至非活動狀態，以進入所述斷電模式，且 其中，在所述輸入/輸出裝置進入所述斷電模式之前的所述時脈致能訊號的所述活動狀態的維持時間週期基於所述第二設定值而改變。
  16. 如申請專利範圍第15項所述的方法，其中： 當所述輸入/輸出裝置的所述斷電模式的所述維持時間週期小於參考值時，則所述時脈致能訊號的所述活動狀態的所述維持時間週期增大，且 當所述輸入/輸出裝置的所述斷電模式的所述維持時間週期大於所述參考值時，則所述時脈致能訊號的所述活動狀態的所述維持時間週期減小。
  17. 如申請專利範圍第16項所述的方法，其中： 所述第一設定值是對應於值N的第一計數值，其中N是大於或等於二的整數，且所述第二設定值是對應於值N±a的第二計數值，其中a是大於或等於一的整數，且 基於使用所述N值進行的計數操作，所述輸入/輸出裝置在閒置狀態維持達第一時間週期之後進入所述斷電模式，且基於使用所述值N±a進行的計數操作，所述輸入/輸出裝置在所述閒置狀態維持達第二時間週期之後進入所述斷電模式。
  18. 如申請專利範圍第15項所述的方法，其中所述一或多個智慧財產塊中的每一者是記憶體控制單元，且所述輸入/輸出裝置是設置在所述應用處理器外的記憶體裝置。
  19. 如申請專利範圍第15項所述的方法，更包括： 基於所述第一設定值，使所進入的所述斷電模式維持達第一時間週期；以及 經歷與第二時間週期對應的喚醒週期，並容許所述輸入/輸出裝置進入所述活動狀態， 其中所述將所述第一設定值改變至所述第二設定值包括：使用至少一個加權值將所述第一時間週期與所述第二時間週期進行比較，且 其中所述至少一個加權值基於由所述應用處理器執行的程式的種類而變化。
  20. 如申請專利範圍第15項所述的方法，其中所述應用處理器基於對所述輸入/輸出裝置進入所述斷電模式進行控制的頻率，輸出用以控制外部電源管理積體電路（PMIC）的電源控制訊號，以控制被供應至所述輸入/輸出裝置的電源。
TW107120484A 2017-08-11 2018-06-14 記憶體控制器及其操作方法 TWI774787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0102560 2017-08-11
KR1020170102560A KR102480017B1 (ko) 2017-08-11 2017-08-11 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
KR10-2017-0102560 2017-08-11

Publications (2)

Publication Number Publication Date
TW201911304A true TW201911304A (zh) 2019-03-16
TWI774787B TWI774787B (zh) 2022-08-21

Family

ID=65275152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120484A TWI774787B (zh) 2017-08-11 2018-06-14 記憶體控制器及其操作方法

Country Status (5)

Country Link
US (1) US11086388B2 (zh)
KR (1) KR102480017B1 (zh)
CN (1) CN109388339B (zh)
SG (1) SG10201804845PA (zh)
TW (1) TWI774787B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11100962B2 (en) * 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
US10943626B1 (en) 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
US11838020B1 (en) 2017-12-26 2023-12-05 SK Hynix Inc. Semiconductor memory device including write driver with power gating structures and operating method thereof
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
KR20200084200A (ko) * 2019-01-02 2020-07-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
TWI725434B (zh) * 2019-05-24 2021-04-21 慧榮科技股份有限公司 藉助於組態設定來進行動態節流控制之方法、具備計算機功能的主機、以及資料儲存裝置及其控制器
US11288157B2 (en) * 2019-05-31 2022-03-29 SK Hynix Inc. Controller and operation method thereof
US11216058B2 (en) 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode
KR20220003837A (ko) * 2020-07-02 2022-01-11 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11210986B1 (en) * 2020-08-03 2021-12-28 Novatek Microelectronics Corp. Display driving apparatus and method
US11630502B2 (en) * 2021-07-30 2023-04-18 Advanced Micro Devices, Inc. Hierarchical state save and restore for device with varying power states
US11886220B2 (en) 2022-05-05 2024-01-30 Qualcomm Incorporated Dynamic power-down management in a computing device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883148A (ja) * 1994-09-13 1996-03-26 Nec Corp 磁気ディスク装置
US5619471A (en) 1995-06-06 1997-04-08 Apple Computer, Inc. Memory controller for both interleaved and non-interleaved memory
JP2002230970A (ja) * 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
US7028136B1 (en) * 2002-08-10 2006-04-11 Cisco Technology, Inc. Managing idle time and performing lookup operations to adapt to refresh requirements or operational rates of the particular associative memory or other devices used to implement the system
KR20050035699A (ko) 2003-10-14 2005-04-19 삼성전자주식회사 메모리 시스템의 에너지 절감 방법 및 장치
US7752470B2 (en) 2003-12-03 2010-07-06 International Business Machines Corporation Method and system for power management including device controller-based device use evaluation and power-state control
US7613941B2 (en) * 2005-12-29 2009-11-03 Intel Corporation Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state
US8799687B2 (en) * 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US7587547B2 (en) * 2006-03-30 2009-09-08 Intel Corporation Dynamic update adaptive idle timer
US8458429B2 (en) 2006-12-31 2013-06-04 Texas Instruments Incorporated Memory controller idle mode
KR101404943B1 (ko) 2007-02-05 2014-06-10 엘지전자 주식회사 사용자 패턴을 이용하여 전원제어를 수행하는 휴대용전자기기 및 휴대용 전자기기에서의 사용자 패턴을 이용한전원제어 방법
KR20090098500A (ko) 2008-03-14 2009-09-17 삼성전자주식회사 가상 머신의 유휴 구간 검사 장치 및 방법, 그리고 그방법을 수행하기 위한 컴퓨터 프로그램
US8024594B2 (en) * 2008-03-31 2011-09-20 Intel Corporation Method and apparatus for reducing power consumption in multi-channel memory controller systems
US8402232B2 (en) * 2009-12-23 2013-03-19 Oracle America, Inc. Memory utilization tracking
EP2600253B1 (en) 2010-07-29 2018-09-12 Renesas Electronics Corporation Semiconductor device and data processing system
US9400545B2 (en) * 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
KR20130110459A (ko) * 2012-03-29 2013-10-10 삼성전자주식회사 시스템-온 칩, 이를 포함하는 전자 시스템 및 그 제어 방법
US8601301B1 (en) 2012-05-18 2013-12-03 Google Inc. System and method for adjusting an idle time of a hardware device based on a pattern of user activity that indicates a period of time that the user is not in a predetermined area
US20140181553A1 (en) 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Idle Phase Prediction For Integrated Circuits
JP5764150B2 (ja) 2013-01-16 2015-08-12 レノボ・シンガポール・プライベート・リミテッド パワー・オン状態から省電力状態に移行させる方法およびコンピュータ
US9170639B2 (en) 2013-04-09 2015-10-27 International Business Machines Corporation Method and apparatus for mitigating effects of memory scrub operations on idle time power savings modes
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
KR101610122B1 (ko) 2014-09-16 2016-04-08 현대자동차 주식회사 차량 텔레매틱스 장치의 원격제어 방법 및 그 시스템
US9483107B2 (en) * 2014-10-13 2016-11-01 Microsoft Technology Licensing, Llc Adaptive idle timeout for storage devices
KR102291505B1 (ko) * 2014-11-24 2021-08-23 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160094767A (ko) * 2015-02-02 2016-08-10 삼성전자주식회사 아이들 구간에서 정보 전달 기능을 수행하는 메모리 장치 및 방법
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US9690364B2 (en) * 2015-09-04 2017-06-27 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
US9818458B1 (en) * 2015-09-23 2017-11-14 Intel Corporation Techniques for entry to a lower power state for a memory device
US9965220B2 (en) * 2016-02-05 2018-05-08 Qualcomm Incorporated Forced idling of memory subsystems
US10481944B2 (en) * 2017-08-09 2019-11-19 Xilinx, Inc. Adaptive quality of service control circuit

Also Published As

Publication number Publication date
KR20190017552A (ko) 2019-02-20
TWI774787B (zh) 2022-08-21
CN109388339B (zh) 2023-12-12
KR102480017B1 (ko) 2022-12-21
US11086388B2 (en) 2021-08-10
SG10201804845PA (en) 2019-03-28
CN109388339A (zh) 2019-02-26
US20190050048A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
TWI774787B (zh) 記憶體控制器及其操作方法
US7100061B2 (en) Adaptive power control
US9189053B2 (en) Performance based power management of a memory and a data storage system using the memory
JP4922306B2 (ja) Ｃ０時のセルフリフレッシュメカニズム
TWI506648B (zh) 記憶體控制裝置、半導體裝置、及系統板
US8738937B2 (en) Method and apparatus to limit memory power
TWI606459B (zh) 記憶體裝置及其節能控制方法
US7035155B2 (en) Dynamic memory management
US20130173946A1 (en) Controlling power consumption through multiple power limits over multiple time intervals
WO2011127128A1 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
TW201407610A (zh) 偽靜態隨機存取記憶體之運作方法及相關記憶裝置
WO2006130276A1 (en) System and method for hidden-refresh rate modification
US20180181334A1 (en) Memory controller capable of performing scheduled memory maintenance from a sleep state
US10175995B1 (en) Device hibernation control
BR112018004376B1 (pt) Sistema e método para ajustar dinamicamente temporizadores de transição de estado de memória
EP3705979B1 (en) Ssd restart based on off-time tracker
JP2015203995A (ja) 不揮発性メモリのデータ消失を防止する方法、コンピュータおよびホスト装置。
TW201734706A (zh) 記憶體裝置及其節能控制方法
US10268486B1 (en) Expedited resume process from hibernation
TW201415218A (zh) 熱感測器動態關斷的技術
TW202030593A (zh) 電子裝置及裝置喚醒方法
US20140300396A1 (en) Low power srpg cell
CN105824760B (zh) 存储装置和其电力控制方法
WO2022245371A1 (en) Dynamic power management of ddr subsystem using statistical control

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent