CN109388339A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN109388339A
CN109388339A CN201810462339.1A CN201810462339A CN109388339A CN 109388339 A CN109388339 A CN 109388339A CN 201810462339 A CN201810462339 A CN 201810462339A CN 109388339 A CN109388339 A CN 109388339A
Authority
CN
China
Prior art keywords
setting value
period
power
down mode
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810462339.1A
Other languages
English (en)
Other versions
CN109388339B (zh
Inventor
姜贤俊
金泰勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109388339A publication Critical patent/CN109388339A/zh
Application granted granted Critical
Publication of CN109388339B publication Critical patent/CN109388339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Electrotherapy Devices (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

存储器控制器、应用处理器、和操作存储器控制器的方法能够控制输入/输出设备的性能和功率消耗。方法包括：允许存储器设备在空闲状态被维持对应于当前设定的第一设定值的第一时间段之后进入掉电模式，允许存储器设备在对存储器设备的访问发生时从掉电模式进入到激活状态中，基于通过监测存储器设备的驱动样式所获得的结果，确定掉电模式的维持时间，以将第一设定值改变为第二设定值；以及，基于第二设定值，当空闲状态被维持不同于第一时间段的第二时间段时，允许存储器设备进入掉电模式。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2017年8月11日在韩国知识产权局提交的韩国专利申请编号10-2017-0102560的权益，其公开通过引用整体并入本文中。
技术领域
本发明构思涉及存储器控制器和应用处理器，并且更具体地，涉及控制输入/输出(I/O)设备的性能和功率消耗的存储器控制器、应用处理器、和存储器控制器的操作方法。
背景技术
存储器控制器和应用处理器(AP)可以被应用到诸如数据处理系统的电子系统，并且可以向各种外围设备输入/输出各种信号。例如，存储器控制器可以控制诸如动态随机存取存储器(DRAM)的易失性存储器设备，或诸如闪存或电阻性存储器的非易失性存储器设备。并且，存储器控制器的功能可以被集成到AP中，并且AP可以控制存储器设备、显示器设备、和诸如图像传感器和通信芯片的各种I/O设备。
一般地，存在未在数据处理系统的操作中执行对存储器设备的访问的空闲时段。因此，为了减小功率消耗，可以执行控制，使得在空闲时段被维持某一时间之后，存储器设备进入掉电模式。在这种情况下，考虑到功率消耗和操作性能，需要在存储器设备上执行优化的控制。
发明内容
本发明构思提供了在存储器设备和其它I/O设备上执行优化的控制的存储器控制器、应用处理器、和存储器控制器的操作方法。
根据本发明构思的一方面，提供了用于控制存储器设备的存储器控制器，该存储器控制器包括：驱动特性监测器，被配置为通过确定存储器设备维持掉电模式的时间来监测存储器设备的驱动样式，并且进一步被配置为基于监测的结果，改变与存储器设备的操作性能的控制相关联的设定值；和模式控制器，被配置为在存储器设备操作的同时，基于设定值，通过改变对应于用于允许存储器设备进入掉电模式的条件的空闲状态的维持时间段，来控制存储器设备的操作性能。
根据本发明构思的另一方面，提供了用于控制存储器设备的操作存储器控制器的方法，该方法包括：允许存储器设备在空闲状态被维持对应于当前设定的第一设定值的第一时间段之后进入掉电模式；当对存储器设备的访问发生时，允许存储器设备从掉电模式转换到激活状态；基于由通过确定掉电模式的维持时间来监测存储器设备的驱动样式而获得的结果，将第一设定值改变为第二设定值；以及，基于第二设定值，当空闲状态被维持不同于第一时间段的第二时间段时，允许存储器设备进入掉电模式。
根据本发明构思的又一方面，提供了一种操作包括控制相应输入/输出(I/O)设备的一个或多个知识产权(Intellectual Property blocks，IP)块的应用处理器的方法，该操作方法包括：基于初始地设定的第一设定值，来控制I/O设备到掉电模式的进入；基于检测I/O设备的掉电模式的维持时间段，当包括应用处理器的系统重启时，将第一设定值改变为第二设定值；以及，基于第二设定值来控制I/O设备到掉电模式的进入，其中，向I/O设备提供的时钟使能信号从激活状态改变为未激活状态，用于进入掉电模式，并且其中基于第二设定值，时钟使能信号的激活状态的维持时间段在I/O设备进入掉电模式之前被改变。
根据本发明构思的又一方面，提供了一种数据处理系统，该数据处理系统包括存储器设备以及包括用于控制该存储器设备的存储器控制单元的应用处理器，其中，存储器控制单元包括：驱动特性监测器，被配置为通过确定存储器设备维持掉电模式的时间段来监测存储器设备的驱动样式，并且基于监测的结果来改变与存储器设备的操作性能的控制相关联的设定值；以及模式控制器，被配置为在存储器设备操作的同时，基于设定值，通过改变对应于用于允许存储器设备进入掉电模式的条件的空闲状态的维持时间段，来控制存储器设备的操作性能。
根据本发明的再一方面，一种方法包括：通过确定I/O设备在唤醒以转换到激活状态之前、维持掉电模式的掉电时间段，来监测输入/输出(I/O)设备的驱动样式；并且基于所确定的掉电时间段，改变对应于用于允许I/O设备进入掉电模式的条件的空闲状态的维持时间段，以增加I/O设备的操作性能或降低I/O设备的平均功率消耗。
附图说明
从结合附图的以下详细的描述，将更清楚地理解本发明构思的实施例。
图1是示出包括AP的数据处理系统的示例性实施例的框图。
图2是示出图1的知识产权核心或块(“IP”)的实施示例的框图。
图3是示出AP的示例性实施例的框图。
图4A和图4B是示出根据示例性实施例的监视和模式控制操作的概念的示图。
图5和图6是示出AP的操作方法的示例性实施例的流程图。
图7是示出向DRAM提供的各种信号的示例的波形图。
图8是示出用于监测驱动样式和执行模式控制的存储器控制器的实施示例的框图。
图9是示出设定值的示例修改的表格的示例性实施例。
图10是示出存储器控制器的另一实施示例的框图。
图11A和11B是示出基于图10的存储器控制器的操作来改变设定值的示例的表格。
图12是示出存储器控制器的操作方法的另一示例性实施例的流程图。
图13是示出时段比较操作和设定值改变操作中的每一个的另一示例的表格。
图14是示出DRAM的各个时段的示例的示图。
图15是示出用于确定DRAM的驱动样式的掉电模式的各个时段的示例的示图。
图16A和图16B是示出当根据示例性实施例的DRAM被驱动时的数据读取延迟的示例的示图。
图17是示出存储器系统的另一示例性实施例的框图。
图18是示出根据修改的实施例的IP的框图。
具体实施方式
在下文中，将参考附图详细地描述实施例。
图1是示出包括应用处理器(AP)的数据处理系统10的示例性实施例的框图。
数据处理系统10可以包括AP 100和I/O设备200。I/O设备200可以对应于AP 100的外围设备，并且例如，可以是向AP 100输入/输出信息的各种设备之一。根据实施例，I/O设备200可以是向/从AP 100发送/接收数据DATA的设备，并且例如，I/O设备200可以包括存储器设备。而且，数据处理系统10可以进一步包括用于控制向AP 100和/或I/O设备200的内部元件供应的功率的功率管理集成电路(PMIC)300。
AP 100可以被实施为片上系统(SoC)。SoC可以包括应用了具有总线标准的协议的系统总线(未示出)，并且可以包括连接到系统总线的各种类型的知识产权核心或块(“IP”)110。并且，AP 100可以进一步包括处理器120和时钟发生器130。在图1中，为了描述的便利，示出了一个IP 110，但是不限于此。在其它实施例中，AP 100可以包括一个或多个主IP和一个或多个从IP。
处理器120可以控制AP 100的整体操作。根据实施例，处理器120可以控制包括在AP 100中的IP 110。并且，根据实施例，处理器120可以通过运行加载到AP 100的内部或外部的工作存储器(未示出)的软件来控制AP 100。作为操作的示例，AP 100可以提供用于控制PMIC 300的功率控制信号Ctrl_P，并且PMIC 300可以响应于功率控制信号Ctrl_P，控制供应给I/O设备200的功率。
IP 110可以控制I/O设备200的操作，并且例如，可以控制I/O设备200以根据各种模式来操作。根据示例性实施例，IP 110可以包括驱动样式监测器111和模式控制器122。驱动样式监测器111可以监测I/O设备200的驱动样式是基于高性能特性被驱动还是基于低功率特性被驱动。监测驱动样式的操作可以以各种方式执行。根据实施例，驱动样式监测器111可以监测I/O设备200的操作模式(或模式时段的持续时间)，以监测I/O设备200的驱动样式。并且，模式控制器122可以基于驱动样式监测器111的监测结果，向I/O设备200提供模式控制信号Ctrl_M，用于控制I/O设备200的操作模式。
根据实施例，基于通过监测I/O设备200的驱动样式而获得的结果，模式控制器122可以控制I/O设备200的操作模式，以便I/O设备200根据比当前性能更高的性能特性或比当前功率电平更低的功率特性被驱动。例如，可以存在数据处理系统10不访问I/O设备200的空闲时段，并且模式控制器122可以输出模式控制信号Ctrl_M，使得I/O设备200在空闲时段被维持某一时间段或时间间隔之后进入掉电模式(或睡眠模式)。在这种情况下，当I/O设备200到掉电模式的进入的频率或数量增加时，I/O设备200可以基于低功率特性被驱动，但是当I/O设备200到掉电模式的进入的频率或数量的减小时，I/O设备200可以基于高性能特性被驱动。
基于通过监测驱动样式所获得的结果，当I/O设备200的驱动样式对应于高性能特性时，模式控制器122可以控制I/O设备200的操作模式来减小I/O设备200到掉电模式的进入的频率或数量。在另一方面，当I/O设备200的驱动样式对应于低功率性能特性时，模式控制器122可以控制I/O设备200的操作模式来增加I/O设备200到掉电模式的进入的频率或数量。监测和模式控制操作可以在数据处理系统10操作时被执行多次，并且可以基于监测结果连续地控制操作模式，以便I/O设备200更适用于高性能特性而驱动，或可以控制操作模式，以便I/O设备200更适用于低功率性能特性而驱动。
假设I/O设备200是诸如DRAM的存储器设备，将根据示例性实施例在下面描述详细操作的示例。
当数据处理系统10中不存在DRAM流量的空闲时段被维持某一时间段或时间间隔时，I/O设备200可以根据IP 110的控制而进入掉电模式。并且，驱动样式监测器111可以检测I/O设备200维持掉电模式的时间间隔或时间段，并且可以基于检测的结果来生成通过监测I/O设备200的驱动样式而获得的结果。例如，当掉电模式被维持的时间间隔或时间段小于参考值时，监测结果可以指示I/O设备200的驱动样式对应于高性能特性。在另一方面，当掉电模式被维持的时间间隔或时间段等于或大于参考值时，监测结果可以指示I/O设备200的驱动样式对应于低功率特性。
模式控制器122可以基于监测结果，增加或减小I/O设备200到掉电模式的进入的频率或数量。例如，I/O设备200可以在I/O设备200的空闲时段被维持设定值(例如，空闲维持时间段或时间间隔)之后进入掉电模式，并且设定值可以基于监测结果增加或减小。例如，当I/O设备200维持掉电模式的时间段或时间间隔很短时，设定值可以通过改变设定值的操作而增加，并且因此模式控制器122可以减小I/O设备200到掉电模式的进入的频率或数量。也就是说，因为当I/O设备200的空闲时段被维持增加的设定值时I/O设备200进入掉电模式，所以I/O设备200到掉电模式的进入的频率或数量可以降低。在另一方面，当I/O设备200维持掉电模式的时间间隔或时间段相对长时，设定值可以减小，并且因此，模式控制器122可以增加I/O设备200到掉电模式的进入的频率或数量。
根据示例性实施例，对应于用于允许I/O设备200进入掉电模式的标准的空闲维持时间段或时间间隔，可以在数据处理系统10操作的同时灵活地改变。也就是说，可以实时监测使用数据处理系统10的单独的用户的使用特性，并且基于监测的结果，可以适应于用户地控制到掉电模式的进入的频率或数量，由此I/O设备200可以被驱动，以具有针对用户的特性而优化的功率特性和性能。
供应给I/O设备200的时钟信号和功率可以基于I/O设备200的操作模式来控制。例如，当I/O设备200进入掉电模式时，可以降低从PMIC 300供应的功率的电平，或可以阻止对I/O设备200的功率的供应。并且，可以减小来自时钟发生器130的时钟信号的频率，或可以阻止对I/O设备200的时钟信号的供应。
在图1中，已经描述了将实施例应用于AP、AP的IP、和存储器控制器的示例，但是本实施例不限于此。例如，可以将实施例应用于用于控制I/O设备的操作模式(例如，掉电模式)的各种设备。
图2是示出图1的IP 110的实施示例的框图。
参考图1和图2，IP 110可以包括时间检测器111_1、确定器111_2、模式控制器112、和寄存器113。根据示例性实施例，时间检测器111_1和确定器111_2可以是包括在图1的驱动样式监测器111中的元件。并且，时间检测器111_1可以检测I/O设备200的各种操作模式中的每一个被维持的时间段或时间间隔(例如，模式维持时间段或时间间隔)，并且例如，时间检测器111_1可以检测I/O设备200维持掉电模式的时间段或时间间隔。
时间检测器111_1可以检测I/O设备200维持掉电模式的的时间段或时间间隔，并且可以基于检测的结果来输出的第一信息Info_Det。例如，I/O设备200可以在空闲时段被维持某一时间段或时间间隔之后进入掉电模式。并且，当I/O设备200中发生流量时，I/O设备200的操作模式可以从掉电模式被改变为正常模式(或激活模式)。根据实施示例，时间检测器111_1可以包括用于基于计数操作来检测时间段或时间间隔的计数器(未示出)。
确定器111_2可以基于第一信息Info_Det来确定I/O设备200维持掉电模式的时间段或时间间隔。例如，确定器111_2可以接收参考信息Info_Ref，并且可以使用第一信息Info_Det和参考信息Info_Ref来执行确定操作。例如，确定器111_2可以包括操作模块，并且操作模块可以基于通过比较第一信息Info_Det和参考信息Info_Ref而获得的结果，来生成用于改变寄存器113的设定值Value_set的第二信息Info_Set，并且可以向寄存器113提供第二信息Info_Set。例如，如果第一信息Info_Det大于参考信息Info_Ref，并且因此I/O设备200维持掉电模式的时间段或时间间隔长于参考时间段或参考时间间隔，则第二信息Info_Set可以包括用于减小寄存器113的设定值Value_set的信息。在另一方面，如果第一信息Info_Det小于参考信息Info_Ref，则第二信息Info_Set可以包括用于增加寄存器113的设定值Value_set的信息。
模式控制器112可以输出用于控制I/O设备200的操作模式的模式控制信号Ctrl_M。作为操作示例，模式控制器112可以基于设定值Value_set，将I/O设备200的操作模式从空闲状态改变为掉电模式。例如，模式控制器112可以包括计数器112_1，并且可以基于指示I/O设备200进入空闲状态的第三信息Info_s来执行计数操作。例如，计数器112_1可以从设定值Value_set倒数，并且当空闲时段被维持设定值Value_set时(或当计数结果达到零时)，模式控制器112可以输出用于将I/O设备200的操作模式从空闲状态改变为掉电模式的模式控制信号Ctrl_M。
例如，根据实施例，当设定值Value_set减小时，计数器112_1可以从对应于较小值的设定值Value_set倒数，并且因此，I/O设备200到掉电模式的进入的频率或数量可以增加。也就是说，设定值Value_set可以基于使用数据处理系统10的用户的特性而连续地减小，并且因此，I/O设备200可以被驱动以便针对低功率特性而优化。在另一方面，当设定值Value_set连续地增加时，I/O设备200可以被驱动以便针对高性能特性而优化。也就是说，根据实施例，设定值Value_set可以基于单独的用户的使用特性而周期性地改变，或没有被固定为特定值而实时地改变。
在图2的实施例中，寄存器113被示出为布置在模式控制器112外部的元件，但是这仅仅是实施例。在其它实施例中，寄存器113可以被布置在驱动样式监测器111或模式控制器122内部。并且，在图2中，第二信息Info_Set可以包括将改变的设定值，或者可以包括用于增加或减小寄存器113的设定值的控制信息。
在图2的实施例中，描述了计数器112_1从设定值Value_set倒数的示例，但是本实施例不限于此。例如，计数器112_1可以从零开始倒数，并且可以从零倒数到设定值Value_set。
图2中示出的各种功能可以用软件或硬件来实施。例如，图2中示出的各种功能可以用处理器120(或中央处理单元(CPU))运行的软件来实施。可替换地，图2中示出的各种功能可以用包括一个或多个电路元件的硬件来实施。可替换地，图2中示出的各种功能可以通过硬件和软件的组合来实施。
图3是示出AP 400的示例性实施例的框图。
参考图3，AP 400可以包括一个或多个IP，并且例如，AP 400可以包括通过系统总线相互连接的处理器410、存储器控制单元420、调制解调器430、嵌入式存储器440、照相机接口(I/F)450、显示器接口(I/F)460、和存储控制器470。并且，存储器控制单元420可以控制在外部存储器或嵌入式存储器440上的存储器操作。并且，存储控制器470可以控制外部存储设备。图3中示出的元件仅仅是实施例。在其它实施例中，除了图3中示出的元件之外，AP 400可以进一步包括其它元件，或者图3中示出的元件中的一些可以不被包括在AP 400中。并且，因为调制解调器430被包括在AP 400中，AP 400可以被称为ModAP。
AP 400的系统总线的标准可以使用先进RISC机器(ARM)的先进微控制器总线架构(AMBA)协议。AMBA协议的总线类型可以包括先进高性能总线(AHB)、先进外围总线(APB)、先进可扩展接口(AXI)、AX14、AXI一致性扩展(ACE)等。此外，诸如SONIC公司的nNetwork、IBM的CoreConnect、OCP-IP的开放核心协议等其它类型的协议可以被应用到系统总线。
处理器410可以控制AP 400的整体操作。例如，用于管理包括在AP 400中的各种IP的操作的软件可以被加载到外部存储器和/或嵌入式存储器440中，并且处理器410可以通过运行加载的软件来执行各种管理操作。外部存储器可以用易失性存储器来实施，并且根据实施例，外部存储器可以包括诸如DRAM和/或静态随机存取存储器(SRAM)的易失性存储器。并且，存储设备可以包括非易失性存储器，并且可以包括具有存储的数据即使在功率被切断时也被维持的特征的单元，例如，可以包括NAND或NOR闪存，或者可以包括诸如磁性RAM(MRAM)、电阻RAM(RRAM)、铁电RAM(FRAM)、和相变存储器(PCM)的各种类型的非易失性存储器。
根据上述实施例，AP 400的各种IP中的每一个可以访问与其对应的外部I/O设备，并且可以在外部I/O设备的驱动样式上执行监测操作。并且，AP 400的各种IP中的每一个可以基于通过执行监测操作而获得的结果来控制外部I/O设备的操作模式。例如，存储器控制单元420可以包括驱动样式监测器421，并且驱动样式监测器421可以根据上述实施例，通过检测和确定操作来监测外部存储器的驱动样式。并且，存储器控制单元420可以基于监测结果来控制外部存储器的操作模式，并且因此，可以控制外部存储器基于高性能特性而驱动或者基于低功率特性而驱动。
相似地，存储控制器470可以包括驱动样式监测器471，并且相同或类似于上述实施例，驱动样式监测器471可以监测存储设备的驱动样式。并且，存储控制器470可以基于监测的结果来控制存储设备的操作模式。
虽然没有在图3中示出，但是调制解调器430可以与外部芯片(例如，射频(RF)芯片)通信，并且调制解调器430的驱动样式监测器431可以监测外部芯片的驱动样式。类似地，照相机接口450可以包括驱动样式监测器451，并且驱动样式监测器451可以监测由照相机接口450控制的照相机的驱动样式。并且，显示器接口460可以包括驱动样式监测器461，并且驱动样式监测器461可以监测由显示器接口460控制的显示器设备的驱动样式。虽然没有在图3中示出，但是根据上述实施例，AP 400的各种IP中的每一个可以包括存储设定值的寄存器，并且可以基于监测结果，通过改变设定值来控制相应外部I/O设备的操作模式。
图4A和图4B是示出根据示例性实施例的监测和模式控制操作的概念的示图。
图4A示出I/O设备的各种操作模式的示例。参考图4A，I/O设备可以在激活时段ACT期间正常地操作。当对I/O设备的访问没有发生时，I/O设备可以在空闲时段Idle期间进入空闲状态，并且在空闲时段Idle被维持了时间段或时间间隔t1之后，I/O设备可以进入掉电模式Power Down。并且，当对I/O设备的访问发生时，I/O设备可以经历唤醒时段Wake Up，并且然后可以在激活时段ACT期间正常地操作。在图4A的实施例中，假定掉电模式Power Down维持了时间段或时间间隔t2。
图4B示出基于I/O设备的掉电模式的维持时间段或时间间隔t2来监测I/O设备的驱动样式的示例。可以将掉电模式的维持时间段或时间间隔t2与一个或多个参考值(例如，第一参考值Ref1和第二参考值Ref2)比较，如图4B中所示，其中第一参考值Ref1可以具有大于第二参考值Ref2的值。
例如，如果掉电模式的维持时间段或时间间隔t2大于第一参考值Ref1时，空闲时段的维持时间段或时间间隔t1可以通过改变上述设定值而减小。并且，如果掉电模式的维持时间段或时间间隔t2大于第二参考值Ref2并且等于或小于第一参考值Ref1，则可以维持设定值而不改变空闲时段的维持时间段或时间间隔t1。并且，如果掉电模式的维持时间段或时间间隔t2等于或小于第二参考值Ref2，则可以通过改变设定值来增加空闲时段的维持时间段或时间间隔t1。
图5和图6是示出AP的操作方法的示例实施例的流程图。在图5和图6中，如果将被驱动的设备是存储器设备，则图5和图6的流程图可以对应于存储器控制器的操作方法。
参考图5，在操作S11中，AP可以为一个或多个I/O设备的用户中的每一个监测一个或多个I/O设备的驱动样式。作为监测操作的示例，可以监测I/O设备维持掉电模式的时间段或时间间隔，并且可以在操作S12中确定掉电模式被维持的时间段或时间间隔是否大于参考值。例如，如果掉电模式被维持的时间段或时间间隔大于参考值，则这可以指示I/O设备基于低功率特性被驱动，并且因此掉电模式被维持很长的时间段或时间间隔，并且因此在操作S13中，AP可以增加I/O设备到掉电模式的进入的频率或数量，以便被驱动的I/O设备更适用于低功率特性。在另一方面，如果掉电模式被维持的时间段或时间间隔等于或小于参考值，则这可以指示I/O设备基于高性能特性被驱动，并且因此掉电模式被维持很短的时间段或时间间隔，并且因此在操作S14中，AP可以减小I/O设备到掉电模式的进入的频率或数量，以便被驱动的I/O设备更适用于高性能特性。
图6示出驱动样式监测操作和模式控制操作中的每一个的详细的示例。
参考图6，当包括AP的数据处理系统被初始驱动时，与一个或多个I/O设备的掉电模式相关联的初始设定值可以被存储在AP中。例如，设定值可以被非易失性地存储在数据处理系统中，并且当数据处理系统被初始驱动时，设定值可以被存储在包括在AP中的寄存器中。
AP(或AP的IP)可以驱动I/O设备，并且当对I/O设备的访问没有发生时，I/O设备可以进入第一空闲时段。并且，I/O设备可以进入第一空闲时段，并且可以在操作S21中将第一空闲时段维持对应于初始存储的设定值的第一时间段或时间间隔。
AP可以确定第一空闲时段被维持第一时间段或时间间隔，并且可以在操作S22中允许I/O设备进入第一掉电模式。随后，当对I/O设备的访问发生时，第一掉电模式可以停止，并且I/O设备可以经历唤醒时段，并且然后可以在激活时段期间正常地操作。
在操作S23中，AP可以监测I/O设备的驱动样式，并且可以基于监测的结果来改变设定值。例如，AP可以监测I/O设备的空闲时段、掉电模式时段和唤醒时段，并且基于监测的结果，可以为使用相应系统的多个用户中的每一个确定I/O设备的驱动样式。例如，根据上述实施例，可以通过将参考值与掉电模式被维持的时间段或时间间隔比较，来改变设定值。可替换地，根据修改的实施例，可以基于通过将掉电模式被维持的时间段或时间间隔与另一时间段比较而获得的结果，来改变设定值。
通过比较结果而获得的改变的设定值可以被存储在AP中，并且可以基于所改变的存储的设定值来驱动I/O设备。例如，当对I/O设备的访问没有发生时，I/O设备可以进入第二空闲时段。并且，在操作S24中，I/O设备可以进入第二空闲时段，并且可以维持第二空闲时段对应于改变的存储的设定值的第二时间段或时间间隔。AP可以确定第二空闲时段被维持改变的第二时间段或时间间隔，并且可以在操作S25中允许I/O设备进入第二掉电模式。
在下文中，将详细描述存储器控制器的实施例的详细操作的示例。存储器控制器可以是包括在AP中的存储器控制模块。可替换地，存储器控制器可以是单独地实施的设备。例如，将描述存储器控制器驱动对应于I/O设备的DRAM的示例。
存储器控制器可以向DRAM提供各种时钟信号，并且可以同步于时钟信号向DRAM发送数据或从DRAM接收数据。在图7中，示出了提供给DRAM的时钟使能信号CKE，并且示出了用于控制提供给DRAM的操作时钟(未示出)的时钟门控信号MEM_CG。
在应用了存储器控制器和DRAM的系统中，当没有发生对DRAM的访问的空闲状态被维持某一时间段或时间间隔时，存储器控制器可以允许DRAM进入掉电模式。在另一方面，当发生对DRAM的访问而空闲状态没有被维持某一时间段或时间间隔时，DRAM可以保持在正常的操作状态中而不进入掉电模式。
根据实施例，存储器控制器可以连续地监测DRAM的驱动样式，并且可以在系统操作的同时改变对应于用于允许DRAM进入掉电模式的标准的空闲维持时间段或时间间隔。相同或类似于上述实施例，当需要根据用户的使用特性用高性能驱动DRAM时，存储器控制器可以增加空闲维持时间段或时间间隔的设定值，并且因此，可以减少DRAM到掉电模式的进入的频率或数量。在另一方面，当需要根据用户的使用特性用低功率驱动DRAM时，存储器控制器可以减小空闲维持时间段或时间间隔的设定值，并且因此，可以增加DRAM到掉电模式的进入的频率或数量。也就是说，在包括存储器控制器和DRAM的系统的实施例中，系统的设定值可以基于使用系统的用户的使用特性被不同地改变。
再次参考图7，当DRAM进入空闲时段时，时钟使能信号CKE可以具有逻辑高状态，并且在空闲时段期间时钟门控信号MEM_CG可以具有逻辑低状态。并且，存储器控制器可以对空闲状态被维持的时间段或时间间隔计数，并且例如，如果用于进入掉电模式的设定值被设定为N值，存储器控制器可以倒数，设定值从N值每次计数减小1。
当在计数值变为零之前没有发生对DRAM的访问时，存储器控制器可以允许DRAM进入掉电模式。例如，当DRAM进入掉电模式时，用于在充当存储器控制器和DRAM之间的接口的PHY逻辑上的时钟门控的时钟门控信号MEM_CG可以被改变为逻辑高电平。并且，在某一时间段或时间间隔T_clk_disable过去之后，存储器控制器可以将提供给DRAM的时钟使能信号CKE改变为逻辑低电平。
随后，当在掉电模式期间发生发生对DRAM的访问时，存储器控制器可以执行将DRAM的操作模式改变为激活模式的准备操作。例如，存储器控制器可以将时钟门控信号MEM_CG改变为逻辑低电平，并且因此，时钟信号可以被供应给存储器控制器的PHY块。并且，时钟门控信号MEM_CG可以被改变为逻辑低电平，并且然后，在某一时间段或时间间隔T_clk_enable过去之后，时钟使能信号CKE可以被改变为逻辑高电平，由此时钟信号可以被供应给DRAM。并且，时钟使能信号CKE可以被改变为逻辑高电平，并且然后，在设定时间段或时间间隔t_Exit过去之后，可以正常地执行对DRAM的访问。
如上所述，DRAM可以根据各种时间段操作，并且可以通过使用各种时段中的至少一些来监测驱动样式。例如，在没有发生对DRAM的访问之后执行倒数的时间段可以被定义为空闲时段。并且，掉电模式时段T0可以被定义为倒数结束的时间和对DRAM的访问发生的时间之间的时间段。并且，唤醒时段T1可以被定义为对DRAM的访问发生的时间和可能有对DRAM的正常访问的时间之间的时间段。唤醒时间段T1可以对应于充当用于DRAM从掉电模式退出的开销的时间段。
根据实施例，可以通过比较掉电模式时段T0和唤醒时段T1来执行监测DRAM的驱动样式的操作。
图8是示出基于图7中示出的操作的用于监测驱动样式并且执行模式控制的存储器控制器的实施示例的框图，并且图9是示出设定值的修改的示例的表格的示例性实施例。
参考图7和图8，存储器控制器500可以包括模式检测器510、计数器块520、寄存器530、模式控制器540、和比较器550。如在上述实施例中，图8中示出的存储器控制器500的各种功能块可以用硬件来实施，或者可以通过硬件和软件的组合来实施。
模式检测器510可以检测图7中示出的各种模式，并且可以向计数器块520提供检测的结果。例如，模式检测器510可以检测诸如空闲时段、掉电模式时段等的各种时段中的每一个开始或结束的时间。并且，模式检测器510可以检测时钟门控信号MEM_CG的逻辑状态被改变的时间，并且可以检测时钟使能信号CKE的逻辑状态被改变的时间。并且，模式检测器510可以检测掉电模式时段中对DRAM的访问发生的时间。
计数器块520可以包括用于生成一个或多个计数结果的一个或多个计数器。例如，计数器块520可以包括基于存储在寄存器530中的设定值N而倒数的计数器，用于确定是否进入掉电模式。并且，计数器块520可以进一步包括用于对上述掉电模式时段T0计数的计数器，并且计数器块520可以进一步包括用于对上述唤醒时段T1计数的计数器。
由计数器块520生成的一个或多个计数结果可以被提供给比较器550。比较器550可以对接收到的计数结果执行比较操作，并且可以基于比较结果来改变存储在寄存器530中的设定值N。例如，比较器550可以比较在掉电模式时段T0期间生成的计数结果(第一计数结果)和在唤醒时段T1期间生成的计数结果(第二计数结果)。相同或类似于上述实施例，第一计数结果大于第二计数结果的情况可以对应于掉电模式时段T0相对长的情况，并且因此，设定值N可以减小以便基于低功率特性驱动DRAM。在另一方面，第一计数结果小于第二计数结果的情况可以对应于掉电模式时段T0相对短的情况，并且因此，设定值N可以增加以便基于高性能特性驱动DRAM。
参考图9，比较操作和基于其上的改变设定值N的操作可以以各种方式执行。例如，当掉电模式时段T0长于唤醒时段T1时，设定值N可以减小α。在另一方面，当掉电模式时段T0短于唤醒时段T1时，设定值N可以增加α。可替换地，当掉电模式时段T0等于或类似于唤醒时段T1时，设定值N可以被维持而没有被改变。当掉电模式时段T0类似于唤醒时段T1时维持设定值N可以被理解为，仅当掉电模式时段T0和唤醒时段T1之间的差等于或大于某一范围或阈值时才改变设定值N。
可以以各种方式改变设定值N。例如，设定值N可以对应于倒数开始的整数值，并且当α对应于值“1”时，设定值N可以减小或增加1。可替换地，α可以是大于1的任意整数，并且在这种情况下，设定值N可以以大于1的整数为单位减小或增加。可替换地，在修改的实施例中，α的值可以基于掉电模式时段T0和唤醒时段T1之间的差而自适应地改变。例如，当掉电模式时段T0和唤醒时段T1之间的差相对小时，α的值可以具有相对小的值。在另一方面，当掉电模式时段T0和唤醒时段T1之间的差相对大时，α的值可以具有相对大的值。
在系统被驱动的同时，可以多次执行比较操作和改变设定值的操作。因此，基于比较结果，设定值N可以连续地增加，并且当设定值N被改变为非常大的值时，DRAM到掉电模式的进入的频率或数量可以大大减小。并且，当α的值被定义为大的值时，可以迅速地执行到高性能特性或低功率特性的改变，并且当α的值被定义为小的值时，可以精确地控制高性能特性或低功率特性。
根据实施例的用于确定驱动样式的掉电模式时段T0和唤醒时段T1不限于在图7中示出的时段。也就是说，根据实施例的用于确定驱动样式的互相比较的时段可以被不同地设定。例如，掉电模式时段T0的开始可以对应于时钟使能信号CKE被改变为逻辑低电平的时间。并且，掉电模式时段T0的结束时间可以对应于时钟门控信号MEM_CG被改变为逻辑低电平的时间或时钟使能信号CKE被改变为逻辑高电平的时间。
不仅如此，例如，唤醒时段T1的开始可以对应于与掉电模式时段T0的结束时间相同或不同的时间。唤醒时段T1的结束时间也可以被不同地设定。
不仅如此，在上述实施例中，为了描述的便利，已经描述了掉电模式时段T0和唤醒时段T1之间的简单比较，但是唤醒时段T1可以是基于定义的规格的非常短的时间段或时间间隔。在这种情况下，定义为某一值的常数可以与掉电模式时段T0和唤醒时段T1中的至少一个相乘，并且与常数相乘的时段可以互相比较。并且，与常数相乘的时段之间的比较可以同样地应用于在下面的实施例中描述的各种比较操作。
在下文中，将描述各种修改实施例。下面的实施例仅仅是示例实施例，并且描述的实施例可以被不同地修改。
图10是示出存储器控制器的另一实施示例的框图。
参考图10，存储器控制器600可以包括模式检测器610、权重计算器620、和比较器630。模式检测器610可以包括计数器611。然而，如在上述实施例中，计数器611可以被示出为布置在模式检测器610的外部。
模式检测器610可以基于上述各种计数操作，给比较器630提供与掉电模式时段T0和唤醒时段T1相关联的信息。并且，权重计算器620可以计算将被应用在比较操作中的一个或多个权重值，并且可以向比较器630提供该一个或多个权重值。例如，第一权重值ω0和第二权重值ω1可以通过权重计算器620来计算。并且，例如，权重计算器620可以给比较器630提供作为预定值被计算的第一权重值ω0和第二权重值ω1，或者可以给比较器630提供具有基于一条或多条信息而变化的值的第一权重值ω0和第二权重值ω1。根据实施例，权重计算器620可以通过应用了存储器控制器600的系统中的用户，来接收与程序的运行的频率或数量相关联的信息Info_App，并且可以基于信息Info_App来计算第一权重值ω0和第二权重值ω1。
比较器630可以通过反映第一权重值ω0和第二权重值ω1的比较操作，来生成用于改变设定值的控制信息Info_set。例如，比较器630可以比较通过将掉电模式时段T0与第一权重值ω0相乘而获得的值和通过将唤醒时段T1和第二权重值ω1相乘而获得的值，以生成控制信息Info_set。
图11A和图11B是示出基于图10的存储器控制器的操作而改变设定值的示例的表格。
参考图11A，通过将掉电模式时段T0与第一权重值ω0相乘而获得的值(例如，第一权重乘法结果“ω0*T0”)和通过将唤醒时段T1与第二权重值ω1相乘而获得的值(例如，第二权重乘法结果“ω1*T1”)可以互相比较，并且当第一权重乘法结果“ω0*T0”大于第二权重乘法结果“ω1*T1”时，设定值N可以减小α。在另一方面，当第一权重乘法结果“ω0*T0”小于第二权重乘法结果“ω1*T1”时，设定值N可以增加α。此外，当第一权重乘法结果“ω0*T0”等于或类似于第二权重乘法结果“ω1*T1”时，设定值N可以被维持而没有被改变。
当第一权重值ω0被分配为大的值时，存在高可能性的是，第一权重乘法结果“ω0*T0”大于第二权重乘法结果“ω1*T1”，并且因此，设定值N的减小的频率或数量可以增加。因此，驱动方法可以迅速地改变，以便DRAM适用于低功率特性。在另一方面，当第二权重值ω1被分配为大的值时，存在高可能性的是，第一权重乘法结果“ω0*T0”小于第二权重乘法结果“ω1*T1”，驱动方法可以迅速地改变，以便DRAM适用于高性能特性。
根据实施例，第一权重值ω0和第二权重值ω1的值可以基于信息Info_App被改变。
应用了存储器控制器和DRAM的系统可以包括各种类型的诸如图形处理单元(GPU)和CPU的处理器，并且不仅如此，由GPU和/或CPU运行的各种类型的程序可以被安装在系统中。例如，基于系统用户，具有高GPU使用率的高规格程序(例如，游戏程序等)的运行的频率或数量可以是大的，或者，没有向CPU施加大的负担的低规格程序(例如，Web浏览器等)的运行的频率或数量可以是大的。在这种情况下，当运行高规格程序时，对DRAM的访问的频率或数量是非常大的，并且因此，空闲状态被维持的时间段或时间间隔可以是短的。在另一方面，当运行低规格程序时，对DRAM的访问的频率或数量是非常小的，并且因此，空闲状态被维持的时间段或时间间隔可以是长的。
权重计算器620可以接收与由用户运行的程序的种类相关联的信息Info_App，并且可以基于信息Info_App来计算第一权重值ω0和第二权重值ω1。例如，可以基于信息Info_App确定具有高GPU使用率的高规格程序的运行的频率或数量，并且当高规格程序的运行的频率或数量增加时，第一权重值ω0的值可以减小，或者第二权重值ω1的值可以增加。在另一方面，当低规格程序的运行的频率或数量增加时，第一权重值ω0的值可以增加，或者第二权重值ω1的值可以减小。
例如，当第一权重值ω0的值减小或第二权重值ω1的值增加时，第二权重乘法结果“ω1*T1”大于第一权重乘法结果“ω0*T0”的情况可以频繁地发生，并且设定值N的值可以很大程度地改变。因此，DRAM到掉电模式的进入的频率或数量可以减小，并且DRAM可以被驱动以适用于高性能特性。
在上述实施例中，已经描述了使用基于运行的程序的种类的信息Info_App的示例，但是其它实施例也是可能的。在其它实施例中，应用了存储器控制器和DRAM的系统可以包括多个具有各种性能的处理器，并且信息Info_App可以基于处理器的运行状态(例如，访问DRAM的处理器的性能和数量)而生成。
图12是示出存储器控制器的操作方法的另一示例性实施例的流程图。
参考图12，存储器控制器可以包括存储与到掉电模式的进入相关联的设定值的寄存器。在操作S31中包括存储器控制器和DRAM的系统的电源可以被开启，并且在操作S32中可以将用于倒数的设定值N存储在寄存器中。初始地存储在寄存器中的设定值N可以是非易失地存储在包括在系统中的存储设备中，并且设定值N可以被加载到寄存器中。
不仅如此，根据上述实施例，存储器控制器可以在操作S33中监测DRAM的驱动样式。并且，在操作S34中，基于通过监测驱动样式而获得的结果，存储在寄存器中的设定值可以被改变为N±α。例如，当确定DRAM基于低功率特性被驱动时，设定值可以被改变为N-α，并且当确定DRAM基于高性能特性被驱动时，设定值可以被改变为N+α。
通过改变而获得的设定值可以在系统被操作的同时被实时地反映。并且，当重启系统时，系统可以被驱动使得通过改变而获得的设定值被立即应用。例如，在包括在系统中的存储设备中，通过改变而获得的设定值可以周期性地或非周期性地更新。随后，包括存储器控制器的系统可以在操作S35中重启，并且当系统重启时，与DRAM到掉电模式的进入相关联的设定值可以被存储在存储器控制器的寄存器中。此时，在操作S36中，在存储设备中最终被改变并更新的设定值(例如，N±α)，可以在重启操作中被存储在寄存器中。
根据上述实施例，基于用户的驱动样式而改变的设定值，可以在随后的重启操作中被存储在存储器控制器的寄存器中。因此，当重启系统时，适用于用户的使用特性的设定值可以初始地设定(或加载)到寄存器，并且DRAM可以在适用于用户的使用特性的状态下被更迅速地驱动。
图13是示出时段比较操作和设定值改变操作中的每一个的另一示例的表格。
参考图13，时段比较的差值的结果可以被分类成多个阶段(例如，第一至第k阶段)，并且设定值可以基于分类的结果被不同地改变。例如，如在上述实施例中，可以计算掉电模式时段T0和唤醒时段T1之间的差值“T0-T1”或“ω0*T0-ω1*T1”，并且可以基于该差值确定第一到第k阶段之一。
例如，当假定DRAM基于高性能特性操作时，掉电模式时段T0可以小于唤醒时段T1，并且因此，与N相比，寄存器的设定值可以增加。并且，用高性能驱动DRAM的程度可以变化，并且当高性能特性增加更多时，掉电模式时段T0和唤醒时段T1之间的差的绝对值可以具有相对大的值。例如，当用高性能驱动DRAM时，在对应于差值“T0-T1”相对小的第一阶段的情况下，设定值可以增加α，但是在对应于差值“T0-T1”相对大的第k阶段的情况下，设定值可以增加k*α。
图14是示出DRAM的各个时段的示例的示图。
参考图14，DRAM可以在激活时段ACT期间正常地操作，并且当没有发生对DRAM的访问时，DRAM可以进入空闲时段Idle。空闲时段Idle可以包括具有固定时间段或时间间隔的第一时段A1和执行倒数操作的第二时段A2。并且，在具有固定时间段或时间间隔的第一时段A1过去之后，从设定值N开始的倒数可以在第二时段A2中首先执行，并且当在设定值N上执行倒数的同时没有发生对DRAM的访问时，DRAM可以进入掉电模式Power Down。并且，当在掉电模式期间发生对DRAM的访问时，DRAM可以经历唤醒时段Wake Up，并且可以进入激活时段ACT。
根据上述实施例，可以检测掉电模式Power Down被维持的时间段或时间间隔t2，并且掉电模式被维持的时间段或时间间隔t2可以与参考值比较。例如，在唤醒时段Wake Up中花费的时间段或时间间隔t3可以基于预定规格而具有恒定的时间，并且掉电模式被维持的时间段或时间间隔t2可以与在唤醒时段Wake Up中花费的时间段或时间间隔t3比较。并且，用于进入掉电模式Power Down的倒数的设定值(例如，N)可以基于比较的结果被改变。
根据实施例，当设定值被改变为大于N的值时，执行倒数的第二时段A2可以增加，并且因此，用于进入掉电模式的空闲时段Idle的总维持时段“t11+t12”可以增加。在另一方面，当设定值被改变为小于N的值时，执行倒数的第二时段A2可以减小，并且因此，用于进入掉电模式的空闲时段Idle的总维持时段“t11+t12”可以减小。并且，当DRAM基于低功率特性被连续地驱动时，第二时段A2可以连续地减小，并且取决于情况，第二时段A2可以从空闲时段Idle移除。
根据实施例，存储在寄存器中的设定值可以对应于空闲时段Idle的总的过去的时间。可替换地，存储在寄存器中的设定值可以对应于与用于倒数的第二时段A2相对应的计数值。
图15是示出用于确定DRAM的驱动样式的掉电模式的各种时段的示例的示图。
参考图15，当DRAM进入空闲时段时，时钟使能信号CKE可以具有逻辑高状态，并且时钟门控信号MEM_CG可以具有逻辑低状态。并且，存储器控制器可以对空闲状态被维持的时间段或时间间隔计数，并且例如，存储器控制器可以通过每次-1来执行减小N值的倒数操作。
可以执行准备操作以便DRAM在N值被一直倒数的时间a进入掉电模式。为此，时钟门控信号MEM_CG可以被改变为逻辑高电平，并且时钟使能信号CKE可以在某一时间段或时间间隔T_clk_disable过去之后的时间b被改变为逻辑低电平。并且，可以在掉电模式中的任意时间c发生对DRAM的访问，时钟门控信号MEM_CG可以在用于将DRAM改变为激活模式的时间d被改变为逻辑低电平，并且时钟使能信号CKE可以在某一时间段或时间间隔T_clk_enable过去之后的时间e被改变为逻辑高电平。
根据示例性实施例，在用于确定DRAM的驱动样式的DRAM的掉电模式的时段的检测中，掉电模式的开始时间和结束时间可以不同地设定。例如，从时间a到时间e当中挑选的两个时间之间的时段可以被定义为掉电模式的时间段。在图15中示出了示例，其中，时间b和时间e之间的时间段或时间间隔T11、时间a和时间e之间的时间段或时间间隔T12、时间b和时间d之间的时间段或时间间隔T13、和时间a和时间d之间的时间段或时间间隔T14被各自定义为掉电模式，并且这些时段与各种参考值Tref1至Tref4比较，但是本实施例可以被不同地修改而不限于此。
图16A和图16B是示出当根据示例性实施例的DRAM被驱动时的数据读取延迟的示例的示图。图16A示出在设定值被改变之前的时段中执行的操作的示例，并且图16B示出在设定值被适用于高性能特性地改变之后的时段中执行的操作的示例。
参考图16A，设定值可以具有相对小的值N，并且在N的倒数完成之后，DRAM可以进入掉电模式。并且，用于诸如数据读取的存储器操作的唤醒请求可以在掉电模式中发生，DRAM可以经历唤醒时段T21，并且可以进入使得DRAM能够正常地操作的激活时段。并且，DRAM可以进入激活时段，并且然后，在一定数量的时钟经过之后，可以完成对请求的响应(例如，读取数据RD的发送)。如图16A中所示，从唤醒请求发生的时间到响应被完成的时间的延迟A可以具有相对大的值。
根据上述实施例，可以基于通过比较时段T20与时段T21而获得的结果来改变设定值，并且例如，设定值(例如，计数值)可以增加以便DRAM适用于高性能特性而操作。如图16B中所示，在空闲时段中可以从N+A值执行倒数，并且用于诸如数据读取的存储器操作的唤醒请求可以在完成倒数N+A值之前发生，由此DRAM可以基于请求执行存储器操作而不进入掉电模式。
例如，DRAM可以接收数据读取请求，并且然后，在某一数量的时钟经过之后，可以完成对请求的响应(例如，读取数据RD的发送)。如图16B中所示，从唤醒请求发生的时间到完成响应的时间的延迟B可以具有相对小的值。
根据图16A和16B的实施例，在DRAM的操作中，从请求到响应所花费的延迟可以在DRAM操作的同时连续地改变。例如，当到掉电模式的进入的频率或数量增加时，在数据读取操作中发生的延迟具有如图16A中所示相对长的延迟A的实例的频率或数量可以增加。在另一方面，当到掉电模式的进入的频率或数量减小时，在数据读取操作中发生的延迟具有如图16B中所示相对短的延迟B的实例的频率或数量可以增加。
图17是示出存储器系统700的示例性实施例的框图。
参考图17，存储器系统700可以包括存储器控制器710和存储器设备720。存储器设备720可以包括存储器单元阵列721、刷新控制器722、和控制逻辑723。并且，存储器控制器710可以包括驱动样式监测器711、模式控制器712、和存储电路713。驱动样式监测器711和模式控制器712可以如上述实施例执行驱动样式监测操作、设定值改变操作、和模式控制操作。并且，存储电路713可以存储设定值，并且设定值可以根据驱动样式监测器711的控制来改变。
刷新控制器722可以控制包括在存储器单元阵列721中的多个存储器单元上的刷新操作。例如，在激活模式中，刷新控制器722可以基于存储器控制器710的控制来刷新存储器单元。并且，在掉电模式中，刷新控制器722可以控制刷新存储器单元的自刷新操作而不管存储器控制器710的控制。
如果存储器设备720包括易失性存储器，则存储器设备720可以包括诸如双倍数据率同步动态存取存储器(DDRSDRAM)、低功率双倍数据率(LPDDR)SDRAM、图形双倍数据率(GDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)的存储器。然而，本实施例不限于此。在其它实施例中，存储器设备720可以包括诸如磁性RAM(MRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、或电阻RAM(ReRAM)的非易失性存储器。
存储器设备720可以是包括一个或多个存储器芯片的半导体封装，或者可以是其中多个存储器芯片安装在模块板上的存储器模块。可替换地，在图18中，存储器控制器710和存储器设备720被示出为单独的元件，但不限于此，存储器系统700可以被实施为存储器控制功能和存储器单元阵列被集成到一个半导体封装中的系统。
如图17所示，命令(CMD)信号和地址(ADD)信号被提供给存储器设备720。
图18是示出根据修改的实施例的IP 800的框图。在图18中，示出由诸如机器学习逻辑的确定逻辑执行驱动样式监测操作的示例。并且，存储器控制单元可以被提供作为IP的示例，并且包括在IP 800中的驱动样式监测器820可以进一步包括执行根据上述实施例的驱动样式监测操作的确定逻辑821，并且基于机器学习来执行确定操作。并且，模式控制器810可以如上述实施例中向存储器设备输出模式控制信号。
确定逻辑821可以接收与IP 800相关联的各条信息，并且可以基于接收到的信息来执行确定操作。例如，确定逻辑821可以接收用于监测驱动样式的信息，或者联合根据上述实施例的驱动样式监测操作，接收与驱动样式监测结果相关联的各条信息Info_IN和Info_Res，来作为训练信息，并且可以基于接收到的信息来执行确定操作。例如，联合存储器系统的驱动，各条信息Info_IN和Info_Res可以包括寄存器设定值、关于运行的应用的信息、空闲状态的维持时间段或时间间隔、和掉电模式的维持时间段或时间间隔。确定逻辑821可以基于机器学习来输出与存储器设备的模式的控制相关联的各种确定结果Res_Det。
例如，确定逻辑821可以基于机器学习来确定当前设定的寄存器设定值是否合适，并且可以基于运行的应用的种类来确定最优寄存器设定值。并且，确定逻辑821可以联合存储器设备的模式的控制，将设定值Info_set_DL输出为机器学习结果，或者可以输出诸如上述权重值或用于控制权重值的偏移的权重/偏移信息Info_w_DL。
根据实施例，在用户的动作样式是基于恒定的规则的情况下，可以根据上述实施例执行驱动特性监测操作和模式控制操作。例如，如果动作样式脱离恒定的规则，如上所述，则可以通过使用基于机器学习结果的多条信息Info_set_DL和Info_w_DL，适用于用户的实际动作样式地快速执行模式控制操作。
如上所述，在存储器控制器中，可以监测AP和根据实施例的存储器控制器的操作方法、基于用户的特性的I/O设备的驱动样式，并且可以基于监测的结果实时地控制I/O设备，以便I/O设备根据高性能特性被驱动或根据低功率特性被驱动，因而使得能够在I/O设备上适应于用户地执行优化的控制。
上述方法的各种操作可以由能够执行这些操作的任意合适的部件来执行，诸如各种硬件和/或软件组件、电路、和/或模块。
软件可以包括用于实施逻辑功能的可运行指令的有序列表，并且能够以任何由指令运行系统、装置、或设备(诸如单核或多核处理器或包含处理器的系统)使用的或者与指令运行系统、装置、或设备(诸如单核或多核处理器或包含处理器的系统)有关的“处理器可读介质”来体现，。
结合本文中公开的实施例而描述的方法或算法和功能的块和步骤，可以直接地体现为硬件、由处理器运行的软件模块、或两者的组合。如果以软件实施，则功能可以作为一个或多个指令或代码，在有形的、非易失性计算机可读介质上存储或发送。软件模块可以驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可移动磁盘、CD ROM、或本领域已知的任何其它形式的存储介质中。
虽然已经参考本发明实施例具体地示出和描述了本发明构思，但是将理解的是，在其中可以做出在形式和细节上的各种改变而不脱离所附权利要求的精神和范围。

Claims (20)

1.一种用于控制存储器设备的存储器控制器，所述存储器控制器包括：
驱动特性监测器，被配置为通过确定所述存储器设备维持掉电模式的时间，来监测所述存储器设备的驱动样式，并且进一步被配置为基于监测的结果，来改变与所述存储器设备的操作性能的控制相关联的设定值；和
模式控制器，被配置为在所述存储器设备操作的同时，基于设定值，通过改变对应于允许所述存储器设备进入掉电模式的条件的空闲状态的维持时间段来控制所述存储器设备的操作性能。
2.如权利要求1所述的存储器控制器，其中
当监测的结果指示所述存储器设备基于高性能特性操作时，所述模式控制器基于通过设定值的改变而获得的改变的设定值，来减小所述存储器设备到掉电模式的进入的频率，并且
当监测的结果指示所述存储器设备基于低功率特性操作时，所述模式控制器基于所改变的设定值，来增加所述存储器设备到掉电模式的进入的频率。
3.如权利要求1所述的存储器控制器，其中，基于监测的结果将所述设定值从第一设定值改变为第二设定值，
其中，所述模式控制器允许所述存储器设备在空闲状态被维持对应于第一设定值的第一时间段之后进入掉电模式，并且
其中，在所述设定值被改变后，所述模式控制器允许所述存储器设备在空闲状态被维持对应于第二设定值的第二时间段之后进入掉电模式。
4.如权利要求1所述的存储器控制器，进一步包括：
存储电路，被配置为非易失性地存储设定值；和
寄存器，其中，所述寄存器被配置为具有从所述存储电路读取并加载到寄存器中的设定值，
其中，通过设定值的改变而获得的改变的设定值在所述存储电路中被更新，并且当所述存储器控制器被再次初始地驱动时，改变的设定值从所述存储电路被初始地加载到所述寄存器中。
5.如权利要求4所述的存储器控制器，其中，所述驱动特性监测器包括：
时间检测器，被配置为基于通过检测所述存储器设备维持掉电模式的时间段而获得的结果来输出第一信息；和
确定器，被配置为接收第一信息，通过比较第一信息和与用于允许所述存储器设备进入激活模式的唤醒时段相关联的参考信息，来监测所述存储器设备的驱动样式，并且基于监测的结果，输出用于改变所述寄存器的设定值的第三信息。
6.如权利要求1所述的存储器控制器，其中，
在所述设定值被改变之前，所述存储器控制器向所述存储器设备提供数据读取请求，并且在第一延迟之后接收读取数据，并且
在所述设定值被改变之后，所述存储器控制器向所述存储器设备提供数据读取请求，并且在具有第二值的第二延迟之后接收读取数据，所述第二值不同于第一延迟的第一值。
7.一种用于控制存储器设备的操作存储器控制器的方法，所述方法包括：
允许所述存储器设备在空闲状态被维持对应于当前设定的第一设定值的第一时间段之后进入掉电模式；
当对所述存储器设备的访问发生时，允许所述存储器设备从掉电模式转换到激活状态；
通过确定掉电模式的维持时间，基于通过监测所述存储器设备的驱动样式而获得的结果，将所述第一设定值改变为第二设定值；并且
基于所述第二设定值，当空闲状态被维持不同于第一时间段的第二时间段时，允许所述存储器设备进入掉电模式。
8.如权利要求7所述的方法，其中：
当所述第二时间段大于所述第一时间段时，所述存储器控制器允许所述存储器设备在空闲状态被维持很长时间之后进入掉电模式，因而减小所述存储器设备在某一时间段内进入掉电模式的次数，并且
当所述第二时间段小于所述第一时间段时，所述存储器控制器允许所述存储器设备在空闲状态被维持很短时间之后进入掉电模式，因而增加所述存储器设备在某一时间段内进入掉电模式的次数。
9.如权利要求7所述的方法，进一步包括：
在用于允许所述存储器设备进入激活状态的唤醒时段期间，执行唤醒操作，
其中：
根据所述第一设定值而进入的掉电模式被维持了第三时间段，并且唤醒时段被维持了第四时间段，并且
基于通过比较第三时间段和第四时间段而获得的结果，将所述第一设定值改变为所述第二设定值。
10.如权利要求9所述的方法，其中：
当所述第三时间段小于所述第四时间段时，所述第二设定值大于所述第一设定值，并且
当所述第三时间段大于所述第四时间段时，所述第二设定值小于所述第一设定值。
11.如权利要求9所述的方法，其中：
当所述第三时间段和所述第四时间段之间的差小于第一参考值时，所述第二设定值大于所述第一设定值，
当所述第三时间段和所述第四时间段之间的差大于第一参考值并且小于第二参考值时，所述第二设定值等于所述第一设定值，并且
当所述第三时间段和所述第四时间段之间的差大于第二参考值时，所述第二设定值小于所述第一设定值。
12.如权利要求7所述的方法，其中：
所述第一时间段包括第一计数时段，并且所述第二时间段包括第二计数时段，并且
所述第一设定值对应于第一计数值N，并且所述第二设定值对应于第二计数值N±α，其中N是等于或大于2的整数，其中α是等于或大于1的整数。
13.如权利要求12所述的方法，
其中，在所述第一计数时段中执行从N开始的倒数，并且
其中，在所述第二计数时段中执行从N±α开始的倒数，并且
当所述第一计数值或所述第二计数值一直被倒数时，所述存储器控制器允许所述存储器设备进入掉电模式。
14.如权利要求7所述的方法：
其中，基于所述第一设定值，通过检测所述存储器设备进入的掉电模式的维持时间段，来监测所述存储器设备的驱动样式，
其中，第一时间是时钟门控信号被移位到用于允许所述存储器设备进入掉电模式的第一状态的时间，第二时间是时钟使能信号被移位到第二状态的时间，第三时间是发生访问的时间，第四时间是时钟门控信号被移位到用于允许所述存储器设备进入激活状态的第二状态的时间，并且第五时间是时钟使能信号被移位到第一状态的时间，并且
其中，掉电模式的维持时间段是从第一到第五时间当中挑选的两个时间之间的时间段。
15.一种操作包括控制相应输入/输出I/O设备的一个或多个知识产权IP块的应用处理器的方法，所述方法包括：
基于初始地设定的第一设定值，控制所述I/O设备到掉电模式的进入；
当包括所述应用处理器的系统重启时，基于检测所述I/O设备的掉电模式的维持时间段，将所述第一设定值改变为第二设定值；以及
基于所述第二设定值，控制所述I/O设备到掉电模式的进入，
其中，向所述I/O设备提供的时钟使能信号从激活状态被改变为未激活状态，用于进入掉电模式，并且
其中，在所述I/O设备进入掉电模式之前，基于所述第二设定值改变所述时钟使能信号的激活状态的维持时间段。
16.如权利要求15所述的方法，其中：
当所述I/O设备的掉电模式的维持时间段小于参考值时，那么所述时钟使能信号的激活状态的维持时间段增加，并且
当所述I/O设备的掉电模式的维持时间段大于参考值时，那么所述时钟使能信号的激活状态的维持时间段减小。
17.如权利要求16所述的方法，其中：
所述第一设定值是对应于值N的第一计数值，并且所述第二设定值是对应于值N±α的第二计数值，其中N是等于或大于2的整数，并且其中α是等于或大于1的整数，并且
基于使用N值的计数操作，所述I/O设备在空闲状态被维持第一时间段之后进入掉电模式，并且基于使用值N±α的计数操作，所述I/O设备在空闲状态被维持第二时间段之后进入掉电模式。
18.如权利要求15所述的方法，其中，所述一个或多个IP块中的每一个是存储器控制单元，并且所述I/O设备是在所述应用处理器外部提供的存储器设备。
19.如权利要求15所述的方法，进一步包括：
基于所述第一设定值，将所进入的掉电模式维持第一时间段；并且
经历对应于第二时间段的唤醒时段，并且允许所述I/O设备进入激活状态，
其中，所述第一设定值到所述第二设定值的改变包括通过使用至少一个权重值来比较所述第一时间段和所述第二时间段，并且
其中，所述至少一个权重值基于由所述应用处理器运行的程序的种类而变化。
20.如权利要求15所述的方法，其中，基于所控制的所述I/O设备到掉电模式的进入的频率，所述应用处理器输出控制外部功率管理集成电路PMIC的功率控制信号，用于控制向所述I/O设备供应的功率。
CN201810462339.1A 2017-08-11 2018-05-15 存储器控制器及其操作方法 Active CN109388339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170102560A KR102480017B1 (ko) 2017-08-11 2017-08-11 입출력 장치의 성능 및 전력소모를 조절하는 메모리 컨트롤러, 어플리케이션 프로세서 및 메모리 컨트롤러의 동작방법
KR10-2017-0102560 2017-08-11

Publications (2)

Publication Number Publication Date
CN109388339A true CN109388339A (zh) 2019-02-26
CN109388339B CN109388339B (zh) 2023-12-12

Family

ID=65275152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810462339.1A Active CN109388339B (zh) 2017-08-11 2018-05-15 存储器控制器及其操作方法

Country Status (5)

Country Link
US (1) US11086388B2 (zh)
KR (1) KR102480017B1 (zh)
CN (1) CN109388339B (zh)
SG (1) SG10201804845PA (zh)
TW (1) TWI774787B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984185A (zh) * 2019-05-24 2020-11-24 慧荣科技股份有限公司 进行动态节流控制的方法、主机、数据存储装置及控制器
CN112799492A (zh) * 2019-11-13 2021-05-14 联想（新加坡）私人有限公司 信息处理装置以及控制方法
CN113835612A (zh) * 2020-06-24 2021-12-24 北京小米移动软件有限公司 数据处理方法、装置及介质
CN113885781A (zh) * 2020-07-02 2022-01-04 爱思开海力士有限公司 存储装置及其操作方法
CN114067760A (zh) * 2020-08-03 2022-02-18 联咏科技股份有限公司 显示驱动设备和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11838020B1 (en) 2017-12-26 2023-12-05 SK Hynix Inc. Semiconductor memory device including write driver with power gating structures and operating method thereof
US11100962B2 (en) * 2017-12-26 2021-08-24 SK Hynix Inc. Semiconductor device with a power-down mode and a power gating circuit and semiconductor system including the same
US10943626B1 (en) 2017-12-26 2021-03-09 SK Hynix Inc. Semiconductor memory device with power gating circuit for data input-output control block and data input/output block and semiconductor system including the same
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
KR20200084200A (ko) * 2019-01-02 2020-07-10 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR102671743B1 (ko) * 2019-05-31 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11216058B2 (en) * 2019-07-15 2022-01-04 Micron Technology, Inc. Storage system deep idle power mode
US11106612B2 (en) * 2019-09-20 2021-08-31 Apple Inc. Coordinating operations of multiple communication chips via local hub device
US11630502B2 (en) * 2021-07-30 2023-04-18 Advanced Micro Devices, Inc. Hierarchical state save and restore for device with varying power states
US11886220B2 (en) 2022-05-05 2024-01-30 Qualcomm Incorporated Dynamic power-down management in a computing device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702305A1 (en) * 1994-09-13 1996-03-20 Nec Corporation Disk memory apparatus
JP2002230970A (ja) * 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
US20070157046A1 (en) * 2005-12-29 2007-07-05 Samson Eric C Mechanism for self refresh during C0
US20090249102A1 (en) * 2008-03-31 2009-10-01 Intel Corporation Method and apparatus for reducing power consumption in multi-channel memory controller systems
CN103365800A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 片上系统、包括其的电子系统和控制其的方法
CN104011624A (zh) * 2011-12-22 2014-08-27 英特尔公司 包括设备中自主的基于硬件的深度掉电的用于能效和节能的方法、装置和系统
CN105632535A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 存储设备和存储设备的操作方法
US20160224272A1 (en) * 2015-02-02 2016-08-04 Samsung Electronics Co., Ltd. Memory device for performing information transmission during idle period and method of operating the same
US20170068308A1 (en) * 2015-09-04 2017-03-09 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
US20170115916A1 (en) * 2015-09-23 2017-04-27 Intel Corporation Techniques for entry to a lower power state for a memory device
US20170228196A1 (en) * 2016-02-05 2017-08-10 Qualcomm Incorporated Forced Idling of Memory Subsystems

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619471A (en) 1995-06-06 1997-04-08 Apple Computer, Inc. Memory controller for both interleaved and non-interleaved memory
US7028136B1 (en) * 2002-08-10 2006-04-11 Cisco Technology, Inc. Managing idle time and performing lookup operations to adapt to refresh requirements or operational rates of the particular associative memory or other devices used to implement the system
KR20050035699A (ko) 2003-10-14 2005-04-19 삼성전자주식회사 메모리 시스템의 에너지 절감 방법 및 장치
US7752470B2 (en) 2003-12-03 2010-07-06 International Business Machines Corporation Method and system for power management including device controller-based device use evaluation and power-state control
US8799687B2 (en) * 2005-12-30 2014-08-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including optimizing C-state selection under variable wakeup rates
US7587547B2 (en) * 2006-03-30 2009-09-08 Intel Corporation Dynamic update adaptive idle timer
US8458429B2 (en) 2006-12-31 2013-06-04 Texas Instruments Incorporated Memory controller idle mode
KR101404943B1 (ko) 2007-02-05 2014-06-10 엘지전자 주식회사 사용자 패턴을 이용하여 전원제어를 수행하는 휴대용전자기기 및 휴대용 전자기기에서의 사용자 패턴을 이용한전원제어 방법
KR20090098500A (ko) 2008-03-14 2009-09-17 삼성전자주식회사 가상 머신의 유휴 구간 검사 장치 및 방법, 그리고 그방법을 수행하기 위한 컴퓨터 프로그램
US8402232B2 (en) * 2009-12-23 2013-03-19 Oracle America, Inc. Memory utilization tracking
US9111632B2 (en) 2010-07-29 2015-08-18 Renesas Electronics Corporation Semiconductor device and data processing system with coordinated calibration and refresh operations
US8601301B1 (en) 2012-05-18 2013-12-03 Google Inc. System and method for adjusting an idle time of a hardware device based on a pattern of user activity that indicates a period of time that the user is not in a predetermined area
US20140181553A1 (en) 2012-12-21 2014-06-26 Advanced Micro Devices, Inc. Idle Phase Prediction For Integrated Circuits
JP5764150B2 (ja) 2013-01-16 2015-08-12 レノボ・シンガポール・プライベート・リミテッド パワー・オン状態から省電力状態に移行させる方法およびコンピュータ
US9170639B2 (en) 2013-04-09 2015-10-27 International Business Machines Corporation Method and apparatus for mitigating effects of memory scrub operations on idle time power savings modes
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
US9760158B2 (en) 2014-06-06 2017-09-12 Intel Corporation Forcing a processor into a low power state
KR101610122B1 (ko) 2014-09-16 2016-04-08 현대자동차 주식회사 차량 텔레매틱스 장치의 원격제어 방법 및 그 시스템
US9483107B2 (en) * 2014-10-13 2016-11-01 Microsoft Technology Licensing, Llc Adaptive idle timeout for storage devices
US10234930B2 (en) 2015-02-13 2019-03-19 Intel Corporation Performing power management in a multicore processor
US10042416B2 (en) * 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
US10481944B2 (en) * 2017-08-09 2019-11-19 Xilinx, Inc. Adaptive quality of service control circuit

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0702305A1 (en) * 1994-09-13 1996-03-20 Nec Corporation Disk memory apparatus
JP2002230970A (ja) * 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
US20070157046A1 (en) * 2005-12-29 2007-07-05 Samson Eric C Mechanism for self refresh during C0
US20090249102A1 (en) * 2008-03-31 2009-10-01 Intel Corporation Method and apparatus for reducing power consumption in multi-channel memory controller systems
CN104011624A (zh) * 2011-12-22 2014-08-27 英特尔公司 包括设备中自主的基于硬件的深度掉电的用于能效和节能的方法、装置和系统
CN103365800A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 片上系统、包括其的电子系统和控制其的方法
CN105632535A (zh) * 2014-11-24 2016-06-01 三星电子株式会社 存储设备和存储设备的操作方法
US20160224272A1 (en) * 2015-02-02 2016-08-04 Samsung Electronics Co., Ltd. Memory device for performing information transmission during idle period and method of operating the same
US20170068308A1 (en) * 2015-09-04 2017-03-09 Qualcomm Incorporated Systems and methods for dynamically adjusting memory state transition timers
US20170115916A1 (en) * 2015-09-23 2017-04-27 Intel Corporation Techniques for entry to a lower power state for a memory device
US20170228196A1 (en) * 2016-02-05 2017-08-10 Qualcomm Incorporated Forced Idling of Memory Subsystems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
马秦生等;: "多端口存储器控制器IP核的研究", 西安电子科技大学学报, no. 01 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111984185A (zh) * 2019-05-24 2020-11-24 慧荣科技股份有限公司 进行动态节流控制的方法、主机、数据存储装置及控制器
CN111984185B (zh) * 2019-05-24 2023-12-05 慧荣科技股份有限公司 进行动态节流控制的方法、主机、数据存储装置及控制器
CN112799492A (zh) * 2019-11-13 2021-05-14 联想（新加坡）私人有限公司 信息处理装置以及控制方法
CN112799492B (zh) * 2019-11-13 2024-06-07 联想（新加坡）私人有限公司 信息处理装置以及控制方法
CN113835612A (zh) * 2020-06-24 2021-12-24 北京小米移动软件有限公司 数据处理方法、装置及介质
CN113885781A (zh) * 2020-07-02 2022-01-04 爱思开海力士有限公司 存储装置及其操作方法
CN113885781B (zh) * 2020-07-02 2023-10-10 爱思开海力士有限公司 存储装置及其操作方法
CN114067760A (zh) * 2020-08-03 2022-02-18 联咏科技股份有限公司 显示驱动设备和方法
CN114067760B (zh) * 2020-08-03 2022-12-13 联咏科技股份有限公司 显示驱动设备和方法

Also Published As

Publication number Publication date
TWI774787B (zh) 2022-08-21
KR20190017552A (ko) 2019-02-20
US11086388B2 (en) 2021-08-10
US20190050048A1 (en) 2019-02-14
SG10201804845PA (en) 2019-03-28
KR102480017B1 (ko) 2022-12-21
TW201911304A (zh) 2019-03-16
CN109388339B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN109388339A (zh) 存储器控制器及其操作方法
CN112506422B (zh) 精细粒度刷新
CN104700886B (zh) 具有电源状态传感器的存储器电路
JP6788420B2 (ja) 電力消費を制御するシステム及びその方法
US8738937B2 (en) Method and apparatus to limit memory power
CN103530064A (zh) 存储器控制设备、半导体设备与系统板
TWI525425B (zh) 用於多核處理器的漏變化感知功率管理系統及其方法
CN108255774A (zh) 应用处理器、包括该处理器的计算系统及其操作方法
TWI628538B (zh) 用於功率信號介面的設備、能量管理電路系統及方法
US20190114109A1 (en) Power efficient retraining of memory accesses
US9659616B2 (en) Configuration fuse data management in a partial power-on state
JP7343257B2 (ja) ホストシステム、方法、及び、システム
US20050198542A1 (en) Method and apparatus for a variable memory enable deassertion wait time
WO2016041398A1 (zh) 一种移动终端电池电量信息保存方法及移动终端
WO2024144868A1 (en) Automated memory overclocking
EP3420459A1 (en) Opportunistic memory tuning for dynamic workloads
Khanna et al. Unified extensible firmware interface: An innovative approach to DRAM power control
TW202030593A (zh) 電子裝置及裝置喚醒方法
CN109643151A (zh) 用于降低计算设备功耗的方法和设备
CN111684485B (zh) 视频播放能耗控制
US9905277B2 (en) Memory controlling method and memory system
US11768531B2 (en) Power management for storage controllers
US20240211142A1 (en) Extended Training for Memory
CN112148365B (zh) 一种控制模块、方法及微控制器芯片
Vater et al. Investigation of new NV memory architectures for low duty-cycle embedded systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant