TW201909581A - 低密度同位碼的基礎圖選擇方法及裝置 - Google Patents

低密度同位碼的基礎圖選擇方法及裝置 Download PDF

Info

Publication number
TW201909581A
TW201909581A TW107114402A TW107114402A TW201909581A TW 201909581 A TW201909581 A TW 201909581A TW 107114402 A TW107114402 A TW 107114402A TW 107114402 A TW107114402 A TW 107114402A TW 201909581 A TW201909581 A TW 201909581A
Authority
TW
Taiwan
Prior art keywords
target
selection strategy
basic
information length
graph
Prior art date
Application number
TW107114402A
Other languages
English (en)
Other versions
TWI688233B (zh
Inventor
張荻
王加慶
潘學明
孫韶輝
Original Assignee
大陸商電信科學技術研究院有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商電信科學技術研究院有限公司 filed Critical 大陸商電信科學技術研究院有限公司
Publication of TW201909581A publication Critical patent/TW201909581A/zh
Application granted granted Critical
Publication of TWI688233B publication Critical patent/TWI688233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1151—Algebraically constructed LDPC codes, e.g. LDPC codes derived from Euclidean geometries [EG-LDPC codes]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1162—Array based LDPC codes, e.g. array codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本發明提供一種低密度同位碼的基礎圖選擇方法及裝置。該方法包括：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；根據目標基礎圖選擇策略和通道編碼碼率，確定本次編譯資料的目標基礎圖。

Description

低密度同位碼的基礎圖選擇方法及裝置
本發明屬於通信技術領域，特別是指一種低密度同位碼的基礎圖選擇方法及裝置。
3GPP(3rd Generation Partnership Project，第三代合作夥伴計畫)使用LDPC(Low Density Parity Check，低密度同位碼)碼用於5G NR(New Radio，新無線)的增強移動寬頻(eMBB，Enhanced Mobile Broadband)應用場景。
LDPC碼通過對基礎圖base graph使用lifting方法得到支援特定資訊長度和碼率的校驗矩陣，從而進行編解碼。由於base graph和lifting參數的限制，校驗矩陣可以支援的資訊長度和碼率限制在一個範圍內。因此，確定的base graph所支援的資訊長度和碼率範圍也是確定的。不同的base graph可以支援的資訊長度和碼率也不同。
根據3GPP會議結論，NR中可以使用具有兩個base graph的LDPC編碼方案，其中，由於兩個base graph要覆蓋到所有碼長和碼率，這兩個base graph所支援的資訊長度、碼率範圍不同，且存在覆蓋重疊。
但是，在進行base graph選擇之前，基地台和終端是通過獲得下行控制資訊(DCI，Downlink Control Information)中的調試編碼方式(MCS， Modulation Coding Scheme)資訊，查詢存儲的MCS表格獲得傳輸塊大小(TBs，Transport Block size)和目標R的值，並計算出分段結果，得到LDPC編解碼使用的目標K和R。
由此可知，目標K、R是根據要傳輸的資料長度和通道可提供的物理資源計算出來的。所以，當基於該目標K、R以及上述兩個base graph支援的資訊長度和碼率範圍進行base graph選擇時，會因無法覆蓋，或者覆蓋重疊一些要傳輸的資料長度和通道編碼碼率的組合，存在無法明確選擇出編譯資料所需的base graph的問題。
本發明的目的是提供一種低密度同位碼的基礎圖選擇方法及裝置，以解決在兩個base graph中無法明確選擇出編解碼所需的base graph的問題。
為達到上述目的，在第一方面，本發明的實施例提供了一種低密度同位碼的基礎圖選擇方法，包括：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；以及根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
可選的，該根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略的步驟，包括：獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；以及根據資料資訊 長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
可選的，該根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略的步驟，包括：在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；以及在Kmax2<KKmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
可選的，該根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖的步驟，包括：獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；以及基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第一基礎圖選擇 策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設 編碼碼率值R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
可選的，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，在確定本次編譯資料的目標基礎圖的步驟之後，還包括：根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
可選的，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。
可選的，該目標編碼碼率等於該通道編碼碼率。
為達到上述目的，在第二方面，本發明的實施例還提供了一 種低密度同位碼的基礎圖選擇裝置，包括：獲取模組，用於獲取待編譯資料的資料資訊長度和通道編碼碼率；第一確定模組，用於根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；以及第二確定模組，用於根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
可選的，該第一確定模組包括：第一獲取子模組，用於獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；第二獲取子模組，用於獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；以及第一確定子模組，用於根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
可選的，該第一確定子模組包括：第一確定單元，用於在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；第二確定單元，用於在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；以及第三確定單元，用於在Kmax2<KKmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
可選的，該第二確定模組包括：第三獲取子模組，用於獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；第四獲取子模組，用於獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較子模組，用於比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二 最大編碼碼率之間的大小，得到一比較結果；以及第二確定子模組，用於基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
可選的，該第二確定子模組包括：第一選擇單元，用於在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第二選擇單元，用於在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
可選的，該第二確定子模組包括：第三選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第三選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第四選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第五選擇單元，在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第六選擇單元，用於在該 目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第七選擇單元，用於在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
可選的，該第二確定子模組包括：第八選擇單元，用於在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，該裝置還包括：生成模組，用於根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
可選的，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖 的第二最大編碼碼率。
可選的，該目標編碼碼率等於該通道編碼碼率。
在第三方面，本發明進一步提供了一種低密度同位碼的基礎圖選擇裝置，包括：處理器、記憶體和匯流排介面，其中該匯流排介面用於連接該處理器和該記憶體，該記憶體用於存儲程式和資料，該處理器用於讀取在該記憶體中存儲的程式和資料以控制該裝置執行第一方面所述的方法。
本發明的上述技術方案的有益效果如下：本發明實施例的低密度同位碼的基礎圖選擇方法，首先獲取本次編譯的待編譯資料的資料資訊長度和通道編碼碼率，之後根據該資料資訊長度與基礎圖的資訊長度範圍，確定出適宜的目標基礎圖選擇策略，進而，再依據該目標基礎圖選擇策略和該通道編碼碼率，最終確定出本次編譯資料的目標基礎圖。避免了因base graph各自支援的資訊長度和編碼碼率無法覆蓋，或者覆蓋重疊一些資料資訊長度和通道編碼碼率的組合時，無法明確所需要使用的目標base graph的情況，更有效地確定出了目標base graph。
100~103、1021~1023、1031~1034‧‧‧步驟
401‧‧‧獲取模組
402‧‧‧第一確定模組
403‧‧‧第二確定模組
500‧‧‧處理器
510‧‧‧收發機
520‧‧‧記憶體
圖1為本發明實施例的低密度同位碼的基礎圖選擇方法的步驟流程圖；圖2為本發明實施例的低密度同位碼的基礎圖選擇方法的具體步驟流程圖； 圖3為本發明實施例的低密度同位碼的基礎圖選擇方法的具體步驟流程圖；圖4為本發明實施例的低密度同位碼的基礎圖選擇裝置的結構示意圖；以及圖5為本發明實施例的資料編譯設備的結構示意圖。
為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
本發明針對相關的base graph選擇方式中無法明確選擇出編譯資料所需的base graph的問題，提供了一種低密度同位碼的基礎圖選擇方法，通過基礎圖的資訊長度範圍選定出適宜的選擇策略，進而更明確的確定出本次編譯資料的目標基礎圖。
如圖1所示，本發明實施例的一種低密度同位碼的基礎圖選擇方法，包括步驟101-103：步驟101，獲取待編譯資料的資料資訊長度和通道編碼碼率；步驟102，根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；步驟103，根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
由於待選擇的base graph具有各自支援的資訊長度和編碼碼率，因此，本實施例中，設定了針對不同資訊長度範圍的目標基礎圖選擇 策略。這樣，通過上述步驟101-103，由移動終端或基地台瞭解本次編譯的待編譯資料的資料資訊長度和通道編碼碼率後，即可根據該資料資訊長度與基礎圖的資訊長度範圍，確定出適宜的目標基礎圖選擇策略，進而，再依據該目標基礎圖選擇策略和該通道編碼碼率，最終確定出本次編譯資料的目標基礎圖。避免了因base graph各自支援的資訊長度和編碼碼率無法覆蓋，或者覆蓋重疊一些資料資訊長度和通道編碼碼率的組合時，無法明確所需要使用的目標base graph的情況，更有效地確定出了目標base graph。
應該知道的是，根據3GPP會議結論，可選地，NR中使用具有兩個base graph的LDPC編碼方案。其中，第一圖base graph#1支援資訊長度【Kmin1，Kmax1】，碼率範圍【Rmin1，Rmax1】。第二圖base graph #2支援資訊長度【Kmin2，Kmax2】，碼率範圍【Rmin2，Rmax2】。其中，Kmin1表示第一圖的第一最小資訊長度，Kmax1表示第一圖的第一最大資訊長度，Rmin1表示第一圖的第一最小編碼碼率，Rmax1表示第一圖的第一最大編碼碼率；Kmin2表示第二圖的第二最小資訊長度，Kmax2表示第二圖的第二最大資訊長度，Rmin1表示第二圖的第二最小編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。由於兩個base graph要覆蓋到編譯資料的所有資訊長度和編碼碼率，因此，Kmin2<Kmin1Kmax2<Kmax1，Rmin2<Rmin1<Rmax2<Rmax1，Kmin2等於編譯資料的最小資訊長度Kmin，Kmax1等於編譯資料的最大資訊長度Kmax，Rmin2等於編譯資料的最小編碼碼率Rmin，Rmax1等於編譯資料的最大編碼碼率Rmax。
由上述可知，本發明實施例中，設定的基礎圖選擇策略是對應基礎圖的資訊長度範圍的，因此，具體的，如圖2所示，本發明的實施 例中，步驟102包括子步驟1021-1023：子步驟1021，獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；子步驟1022，獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；子步驟1023，根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
這裡，經子步驟1021-1023，移動終端或基地台分別獲取到基礎圖中第一圖和第二圖的最小資訊長度、最大資訊長度，進而依據資料資訊長度與獲取到的各個資訊長度之間的大小關係，確定出適宜的目標基礎圖選擇策略。
可選的，子步驟1023包括：在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；在Kmax2<KKmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
這裡，基於設定的基礎圖選擇策略與資料資訊長度所適合的範圍，就能夠先確定出該待編譯資料的進行最終基礎圖選擇的目標基礎圖選擇策略，來進行目標基礎圖的確定。
還應該知道的是，在本發明實施例中，目標基礎圖的確定，是依據目標基礎圖選擇策略以及通道編碼碼率來實現的，具體的，如圖3所示，步驟103包括子步驟1031-1034： 子步驟1031，獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；子步驟1032，獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；子步驟1033，比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；步驟1034，基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
按照上述步驟，首先要獲取第一圖、第二圖的最小編碼碼率、最大編碼碼率，然後比較該通道編碼碼率與各個編碼碼率之間的大小，進而依據比較結果與已確定的目標基礎圖選擇策略，來完成目標基礎圖的確定。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第一基礎圖選擇策略時，通過比較結果進一步瞭解到Rmin2RRmax2，則確定選擇第二圖，即base graph #2作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第一基礎圖選擇策略時，通過比較結果進一步瞭解到Rmax2<RRmax1，則確定選擇第一圖，即base graph #1作為目標基礎圖。
例如，Kmax1=8448，Kmax2=2000，Kmin1=512，Kmin2=100，Rmin1=1/3，Rmax1=8/9，Rmin2=1/5，Rmax2=2/3，資訊長度單位為bit，編碼碼率的單位為kbps，當獲取到待編譯資料對應的K=500，R=5/6時，通過上述方法，由Kmin2K<Kmin1，先確定目標基礎圖選擇策略為第一基礎圖選擇策略，然後，在該第一基礎圖選擇策略中，又因Rmax2<RRmax1，確定選擇base graph #2作為本次編譯資料的目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2，在通過比較結果進一步瞭解到Rmin2RRmax2，則確定選擇第二圖，即base graph #2作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2，在通過比較結果進一步瞭解到Rmax2<RRmax1，則確定選擇第一圖，即base graph #1作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第 二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，通過比較結果進一步瞭解到Rmin2R<Rmin1，則確定選擇第二圖，即base graph #2作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第二基礎圖選擇策略且Kmin1<Kmax2時，通過比較結果也進一步瞭解到Rmax2RRmax1，則確定選擇第一圖，即base graph #1作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，通過比較結果進一步瞭解到Rmin1R<Rmax2，則還需要通過將K與K0，R與R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇第一圖，即base graph #1作為目標基礎圖，在K<K0或R<R0時， 選擇第二圖，即base graph #2作為目標基礎圖。兩個base graph使用的提升規模lifting size不同，考慮到使用較大的lifting size可以減少時延，在兩個base graph獨立的情況下性能也不同，因此，可以通過設立閾值的方法進行選擇，該預設資訊長度值K0和預設編碼碼率值R0是根據目標基礎圖的誤塊性能和其提升參數影響的時延性能確定的。這樣，K0和R0的設置，會實現所選擇的目標基礎圖，能使得編解碼過程中得到更大的lifting size、更少時延、更優的誤塊性。如果第二圖為較短的碼塊做專門優化，其誤塊性能在所適用的資訊長度和碼率範圍內全面優於第一圖，則可設置K0=Kmax2，R0=Rmax2，以實現將第二圖作為目標基礎圖；如果第二圖在所適用的資訊長度和碼率範圍內lifting size值最大，其編解碼所需的硬體並行度高，時延低，因此也可設置K0=Kmax2，R0=Rmax2，使用第二圖作為目標基礎圖進行編解碼。
延續上例中第一圖和第二圖支援的資訊長度和編碼碼率的範圍，且設定K0=Kmin1=512，R0=Rmin1=1/3，那麼對於獲取到待編譯資料的K和R，Kmin1K<Kmax2且Rmin1R<Rmax2範圍內的所有組合都屬於K>K0、R>R0，可確定第一圖，即base graph #1作為目標基礎圖。
而若假設基礎圖所支持範圍中，Kmax2=2560，其他不變，設定K0=2000，R0=1/2。如果K=2100、R=0.6，則K、R在Kmin1KKmax2、Rmin1R<Rmax2範圍內，屬於base graph的重合範圍，並且K>K0、R>R0，此時，可確定第一圖，即base graph #1作為目標基礎圖。如果K=1900、R=0.4，則屬於K<K0、R<R0範圍，可確定第二圖，即base graph #2作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第 三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
這裡，在已經確定的目標基礎圖選擇策略為第三基礎圖選擇策略時，通過比較結果也進一步瞭解到Rmin2R<Rmin1，第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖。
延續上例中第一圖和第二圖支援的資訊長度和編碼碼率的範圍，假設base graph #1在滿足K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼。此時，Nmax=Kmax1/Rmin1=8448/(1/3)=25344。當K=6000、R=1/4，此時滿足K/R=24000<Nmax，則確定第一圖，即base graph #1作為目標基礎圖。
可選的，子步驟1034包括：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
這裡，在已經確定的目標基礎圖選擇策略為第三基礎圖選擇策略時，通過比較結果也進一步瞭解到Rmin1RRmax1，則確定選擇第一圖，即base graph #1作為目標基礎圖。
延續上例中第一圖和第二圖支援的資訊長度和編碼碼率的範圍，當獲取到待編譯資料對應的K=8448，R=9/10時，通過上述方法，由K=Kmax1，先確定目標基礎圖選擇策略為第三基礎圖選擇策略，然後，在該第三基礎圖選擇策略中，又因Rmin1RRmax1，確定選擇base graph #1 作為本次編譯資料的目標基礎圖。
其中，在確定目標基礎圖選擇策略為第三基礎圖選擇策略後，若Rmin2R<Rmin1，base graph #1不支援R<Rmin1的任何編碼參數，這個範圍內不能使用base graph #1和#2直接編碼，因此將按照使用base graph #2進行編碼。由於base graph #2支援的最大資訊長度是Kmax2，但是此時K>Kmax2，出現矛盾。即base graph #1不支持對Kmax2KKmax、Rmin2R<Rmin1範圍內的任意K、R組合進行直接編碼時，目標K、R將不會出現在這個範圍內。
在確定目標基礎圖後，本發明實施例的方法，還包括：根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
為實現對待編譯資料的編譯，需要生成校驗矩陣，這裡，在步驟103確定目標基礎圖後，將會基於該目標基礎圖和參數(也就是目標資訊長度和目標編碼碼率)來生產該校驗矩陣。
其中，該目標編碼碼率等於該通道編碼碼率。
而目標資訊長度為適應上述方法，以明確選擇出編解碼所需的基礎圖，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖 的第二最大編碼碼率。
這裡，將Kmin2K<Kmin1，Rmax2<RRmax1時，將該資料資訊長度增加Kmin1-K個零後得到的新資訊長度作為目標資訊長度，用於校驗矩陣的生成。其他情況下，直接使用獲得的資料資訊長度作為目標資訊長度即可。
延續上例中第一圖和第二圖支援的資訊長度和編碼碼率的範圍，當獲取到待編譯資料對應的K=500，R=5/6時，確定第一圖為目標基礎圖後，會對資料資訊長度K進行補零，補充Kmin1-K=5012-500=12個零，將零後得到的新資訊長度作為目標資訊長度，用於校驗矩陣的生成。
綜上所述，本發明實施例的方法，首先獲取本次編譯的待編譯資料的資料資訊長度和通道編碼碼率，之後根據該資料資訊長度與基礎圖的資訊長度範圍，確定出適宜的目標基礎圖選擇策略，進而，再依據該目標基礎圖選擇策略和該通道編碼碼率，最終確定出本次編譯資料的目標基礎圖。避免了因base graph各自支援的資訊長度和編碼碼率無法覆蓋，或者覆蓋重疊一些資料資訊長度和通道編碼碼率的組合時，無法明確所需要使用的目標base graph的情況，更有效地確定出了目標base graph。
如圖4所示，本發明的實施例還提供了一種低密度同位碼的基礎圖選擇裝置，包括：獲取模組401、第一確定模組402以及第二確定模組403。
獲取模組401用於獲取待編譯資料的資料資訊長度和通道編碼碼率。第一確定模組402用於根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略。第二確定模組403用於根據該目標基 礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
可選的，該第一確定模組402包括第一獲取子模組，用於獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；第二獲取子模組，用於獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；第一確定子模組，用於根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
可選的，該第一確定子模組包括：第一確定單元，用於在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；第二確定單元，用於在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；以及第三確定單元，用於在Kmax2<KKmax1，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
可選的，該第二確定模組403包括：第三獲取子模組，用於獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；第四獲取子模組，用於獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較子模組，用於比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；以及第二確定子模組，用於基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
可選的，該第二確定子模組包括：第一選擇單元，用於在該 目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第二選擇單元，用於在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
可選的，該第二確定子模組包括：第三選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第三選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第四選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第五選擇單元，在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第六選擇單元，用於在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在 K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
可選的，該第二確定子模組包括：第七選擇單元，用於在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
可選的，該第二確定子模組包括：第八選擇單元，用於在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
可選的，該裝置還包括生成模組，用於根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
可選的，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。
本發明實施例的裝置，首先獲取本次編譯的待編譯資料的資料資訊長度和通道編碼碼率，之後根據該資料資訊長度與基礎圖的資訊長度範圍，確定出適宜的目標基礎圖選擇策略，進而，再依據該目標基礎圖選擇策略和該通道編碼碼率，最終確定出本次編譯資料的目標基礎圖。避 免了因base graph各自支援的資訊長度和編碼碼率無法覆蓋，或者覆蓋重疊一些資料資訊長度和通道編碼碼率的組合時，無法明確所需要使用的目標base graph的情況，更有效地確定出了目標base graph。
需要說明的是，該裝置是應用了上述低密度同位碼的基礎圖選擇方法的裝置，上述方法實施例的實現方式適用於該裝置，也能達到相同的技術效果。
本發明的實施例還提供了一種非易失性電腦可讀存儲介質，其上存儲有電腦程式(指令)，該程式(指令)被處理器執行時實現以下步驟：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；在Kmax2<KKmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
可選地，該程式(指令)被處理器執行時還可以實現以下步驟：根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
可選地，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標 資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。
可選地，該目標編碼碼率等於該通道編碼碼率。
非易失性電腦可讀介質包括永久性和非永久性、可移動和非可移動媒體可以由任何方法或技術來實現資訊存儲。資訊可以是電腦可讀指令、資料結構、程式的模組或其他資料。電腦的存儲介質的例子包括，但不限於相變記憶體(PRAM)、靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、其他類型的隨機存取記憶體(RAM)、唯讀記憶體(ROM)、電可擦除可程式設計唯讀記憶體(EEPROM)、快閃記憶體或其他記憶體技術、唯讀光碟唯讀記憶體(CD-ROM)、數位多功能光碟(DVD)或其他光學存儲、磁盒式磁帶，磁帶磁磁片存儲或其他磁性存放裝置或任何其他非傳輸介質，可用於存儲可以被計算設備訪問的資訊。按照本文中的界定，電腦可讀介質不包括暫存電腦可讀媒體(transitory media)，如調製的資料信號和載波。
如圖5所示，本發明的實施例還提供了一種資料編譯設備(移動終端或基地台)，包括：處理器500，用於讀取記憶體520中的程式，執行下列過程：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
收發機510，用於在處理器500的控制下接收和發送資料。
其中，在圖5中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器500代表的一個或多個處理器和記憶體520代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機510可以是多個元件，即包括發送機和收發機，提供用於在傳輸介質上與各種其他裝置通信的單元。處理器500負責管理匯流排架構和通常的處理，記憶體520可以存儲處理器500在執行操作時所使用的資料。
可選地，處理器500還用於：獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1Kmax2<Kmax1。
可選地，處理器500還用於：在Kmin2K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略；在Kmin1KKmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；在Kmax2<KKmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
可選地，處理器500還用於：獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較通道編碼碼 率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<RRmax1，則選擇該第一圖為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2RRmax2，則選擇該第二圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<RRmax1，則選擇第一圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2R<Rmin1，則選擇該第二圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2RRmax1，則選擇該第一圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在K0K<Kmax2且R0R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2R<Rmin1，且該第一圖在K/RNmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
可選地，處理器500還用於：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1RRmax1，則選擇該第一圖作為該目標基礎圖。
可選地，處理器500還用於：根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
可選地，當Kmin2K<Kmin1，Rmax2<RRmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。
可選地，該目標編碼碼率等於該通道編碼碼率。
進一步需要說明的是，此說明書中所描述的移動終端包括但不限於智慧手機、平板電腦等，且所描述的許多功能部件都被稱為模組，以便更加特別地強調其實現方式的獨立性。
本發明實施例中，模組可以用軟體實現，以便由各種類型的處理器執行。舉例來說，一個標識的可執行代碼模組可以包括電腦指令的一個或多個物理或者邏輯塊，舉例來說，其可以被構建為物件、過程或函數。儘管如此，所標識模組的可執行代碼無需物理地位於一起，而是可以包括存儲在不同位元裡上的不同的指令，當這些指令邏輯上結合在一起時，其構成模組並且實現該模組的規定目的。
實際上，可執行代碼模組可以是單條指令或者是許多條指令，並且甚至可以分佈在多個不同的程式碼片段上，分佈在不同程式當中，以及跨越多個記憶體設備分佈。同樣地，運算元據可以在模組內被識別，並且可以依照任何適當的形式實現並且被組織在任何適當類型的資料結構內。該運算元據可以作為單個資料集被收集，或者可以分佈在不同位置上(包括在不同存放裝置上)，並且至少部分地可以僅作為電子信號存在於系統或網路上。
在模組可以利用軟體實現時，考慮到相關硬體工藝的水準，所以可以以軟體實現的模組，在不考慮成本的情況下，本領域技術人員都可以搭建對應的硬體電路來實現對應的功能，該硬體電路包括常規的超大規模集成(VLSI)電路或者閘陣列以及諸如邏輯晶片、電晶體之類的相關半導體或者是其它分立的元件。模組還可以用可程式設計硬體設備，諸如 現場可程式設計閘陣列、可程式設計陣列邏輯、可程式設計邏輯裝置等實現。
上述範例性實施例是參考該些附圖來描述的，許多不同的形式和實施例是可行而不偏離本發明精神及教示，因此，本發明不應被建構成為在此所提出範例性實施例的限制。更確切地說，這些範例性實施例被提供以使得本發明會是完善又完整，且會將本發明範圍傳達給那些熟知此項技術的人士。在該些圖式中，組件尺寸及相對尺寸也許基於清晰起見而被誇大。在此所使用的術語只是基於描述特定範例性實施例目的，並無意成為限制用。如在此所使用地，除非該內文清楚地另有所指，否則該單數形式「一」、「一個」和「該」是意欲將該些多個形式也納入。會進一步瞭解到該些術語「包含」及/或「包括」在使用於本說明書時，表示該特徵、整數、步驟、操作、構件及/或元件的存在，但不排除一或更多其它特徵、整數、步驟、操作、構件、組件及/或其族群的存在或增加。除非另有所示，陳述時，一值的範圍包含所述範圍的上下限及其間的任何子範圍。
以上所述是本發明的可選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護範圍。

Claims (17)

  1. 一種低密度同位碼的基礎圖選擇方法，包括：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；以及根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
  2. 如請求項1所述的低密度同位碼的基礎圖選擇方法，其中，該根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略的步驟，包括：獲取該基礎圖中第一圖的第一最小資訊長度Kmin1和第一最大資訊長度Kmax1；獲取該基礎圖中第二圖的第二最小資訊長度Kmin2和第二最大資訊長度Kmax2；以及根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略；其中，Kmin2<Kmin1 Kmax2<Kmax1。
  3. 如請求項2所述的低密度同位碼的基礎圖選擇方法，其中，該根據資料資訊長度K與該第一最小資訊長度、該第一最大資訊長度、該第二最小資訊長度和該第二最大資訊長度之間的大小關係，確定目標基礎圖選擇策略的步驟，包括：在Kmin2 K<Kmin1時，確定該目標基礎圖選擇策略為第一基礎圖選擇策略； 在Kmin1 K Kmax2時，確定該目標基礎圖選擇策略為第二基礎圖選擇策略；以及在Kmax2<K Kmax1時，確定該目標基礎圖選擇策略為第三基礎圖選擇策略。
  4. 如請求項3所述的低密度同位碼的基礎圖選擇方法，其中，該根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖的步驟，包括：獲取該基礎圖中第一圖的第一最小編碼碼率Rmin1和第一最大編碼碼率Rmax1；獲取該基礎圖中第二圖的第二最小編碼碼率Rmin2和第二最大編碼碼率Rmax2；比較通道編碼碼率R與該第一最小編碼碼率、該第一最大編碼碼率、該第二最小編碼碼率和該第二最大編碼碼率之間的大小，得到一比較結果；以及基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖；其中，Rmin2<Rmin1<Rmax2<Rmax1。
  5. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmin2 R Rmax2，則選擇該第二圖作為該目標基礎圖。
  6. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第一基礎圖選擇策略時，若Rmax2<R Rmax1，則選擇該第一圖為該目標基礎圖。
  7. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmin2 R Rmax2，則選擇該第二圖作為該目標基礎圖。
  8. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1=Kmax2時，若Rmax2<R Rmax1，則選擇第一圖作為該目標基礎圖。
  9. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin2 R<Rmin1，則選擇該第二圖作為該目標基礎圖。
  10. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmax2 R Rmax1，則選擇該第一圖作為該目標基礎圖。
  11. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第二基礎圖選擇策略，且Kmin1<Kmax2時，若Rmin1 R<Rmax2，則根據該目標基礎圖的誤塊性能和其提升參數影響的時延性能確定預設資訊長度值K0、預設編碼碼率值R0，將該資料資訊長度與預設資訊長度值K0，該通道編碼碼率與預設編碼碼率值R0分別比較，在K0 K<Kmax2且R0 R<Rmax2時，選擇該第一圖作為該目標基礎圖，在K<K0或R<R0時，選擇該第二圖作為該目標基礎圖。
  12. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin2 R<Rmin1，且該第一圖在K/R Nmax的情況下，支援使用小於Kmax1的K和小於Rmin1的R進行編碼，則選擇該第一圖作為該目標基礎圖；其中，Nmax=Kmax1/Rmin1。
  13. 如請求項4所述的低密度同位碼的基礎圖選擇方法，其中，該基於該目標基礎圖選擇策略和該比較結果，確定該目標基礎圖的步驟，包括：在該目標基礎圖選擇策略為第三基礎圖選擇策略時，若Rmin1 R<Rmax1，則選擇該第一圖作為該目標基礎圖。
  14. 如請求項1所述的低密度同位碼的基礎圖選擇方法，其中，在確定本次編譯資料的目標基礎圖的步驟之後，還包括：根據該目標基礎圖、目標資訊長度和目標編碼碼率，生成本次編譯資料的校驗矩陣。
  15. 如請求項14所述的低密度同位碼的基礎圖選擇方法，其中，當Kmin2 K<Kmin1，Rmax2<R Rmax1時，該目標資訊長度是將該資料資訊長度增加Kmin1-K個零後得到的；反之，該目標資訊長度等於該資料資訊長度；其中，K表示該資料資訊長度，Kmin1表示該基礎圖中第一圖的第一最小資訊長度，Kmin2表示該基礎圖中第二圖的第二最小資訊長度，R表示該通道編碼碼率，Rmax1表示該第一圖的第一最大編碼碼率，Rmax2表示該第二圖的第二最大編碼碼率。
  16. 如請求項14所述的低密度同位碼的基礎圖選擇方法，其中，該目標編碼碼率等於該通道編碼碼率。
  17. 一種低密度同位碼的基礎圖選擇裝置，包括：處理器、記憶體和匯流排介面，其中該匯流排介面用於連接該處理器和該記憶體，該記憶體用於存儲程式和資料，該處理器用於讀取在該記憶體中存儲的程式和資料以控制該裝置執行：獲取待編譯資料的資料資訊長度和通道編碼碼率；根據該資料資訊長度與基礎圖的資訊長度範圍，確定目標基礎圖選擇策略；以及根據該目標基礎圖選擇策略和該通道編碼碼率，確定本次編譯資料的目標基礎圖。
TW107114402A 2017-05-05 2018-04-27 低密度同位碼的基礎圖選擇方法及裝置 TWI688233B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??201710314028.6 2017-05-05
CN201710314028 2017-05-05
CN201710314028.6 2017-05-05
CN201710367204.2A CN108809509B (zh) 2017-05-05 2017-05-23 低密度奇偶校验码的基础图选择方法及装置
CN201710367204.2 2017-05-23
??201710367204.2 2017-05-23

Publications (2)

Publication Number Publication Date
TW201909581A true TW201909581A (zh) 2019-03-01
TWI688233B TWI688233B (zh) 2020-03-11

Family

ID=64094984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114402A TWI688233B (zh) 2017-05-05 2018-04-27 低密度同位碼的基礎圖選擇方法及裝置

Country Status (6)

Country Link
US (1) US11190211B2 (zh)
EP (1) EP3621223B8 (zh)
JP (1) JP7179018B2 (zh)
KR (1) KR102291480B1 (zh)
CN (1) CN108809509B (zh)
TW (1) TWI688233B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784901B2 (en) 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US11043966B2 (en) 2016-05-11 2021-06-22 Qualcomm Incorporated Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes
US10454499B2 (en) 2016-05-12 2019-10-22 Qualcomm Incorporated Enhanced puncturing and low-density parity-check (LDPC) code structure
US10469104B2 (en) 2016-06-14 2019-11-05 Qualcomm Incorporated Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes
JP7318270B2 (ja) 2019-03-29 2023-08-01 東洋インキＳｃホールディングス株式会社 水性グラビアインキを使用した印刷物製造方法
CN112865810A (zh) * 2019-11-28 2021-05-28 华为技术有限公司 编译码方法及装置
WO2021168763A1 (en) * 2020-02-28 2021-09-02 Qualcomm Incorporated Base graph selection for multi-slot shared channel

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1526647B1 (en) * 2002-07-02 2008-10-01 Mitsubishi Electric Corporation Generation of a check matrix for irregular low-density parity-check (LDPC) codes
US8132072B2 (en) 2006-01-06 2012-03-06 Qualcomm Incorporated System and method for providing H-ARQ rate compatible codes for high throughput applications
KR20070020039A (ko) 2006-11-20 2007-02-16 미쓰비시덴키 가부시키가이샤 재송 제어 방법 및 통신 장치
CN101217337B (zh) * 2007-01-01 2013-01-23 中兴通讯股份有限公司 一种支持递增冗余混合自动重传的低密度奇偶校验码编码装置和方法
US7966548B2 (en) * 2007-06-29 2011-06-21 Alcatel-Lucent Usa Inc. Method and system for encoding data using rate-compatible irregular LDPC codes based on edge growth and parity splitting
CN101141133B (zh) * 2007-10-23 2011-09-14 北京邮电大学 一种结构化低密度校验码的编码方法
CN101567697B (zh) * 2009-05-25 2012-12-12 普天信息技术研究院有限公司 一种速率兼容的低密度奇偶校验码编码方法和编码器
CN102025441B (zh) 2009-09-11 2013-07-31 北京泰美世纪科技有限公司 Ldpc码校验矩阵的构造方法、ldpc码的编码方法和编码装置
CN102412842B (zh) 2010-09-25 2016-06-15 中兴通讯股份有限公司 一种低密度奇偶校验码的编码方法及装置
CN104868925B (zh) 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
CN104158550A (zh) 2014-08-26 2014-11-19 重庆邮电大学 一种基于深空通信环境的码率兼容原模图ldpc码构造方法
CN109792254B (zh) * 2016-08-10 2023-09-15 交互数字专利控股公司 Harq及高级信道码
CN106341138B (zh) * 2016-09-05 2019-05-10 厦门大学 基于原模图ldpc码的联合信源信道编码矩阵构造方法
KR102131834B1 (ko) * 2016-09-30 2020-07-08 엘지전자 주식회사 Qc ldpc 코드의 레이트 매칭 방법 및 이를 위한 장치
RU2720950C1 (ru) * 2017-02-03 2020-05-15 Идак Холдингз, Инк. Сегментация блока кода в зависимости от выбора базовой матрицы ldpc
US10340949B2 (en) * 2017-02-06 2019-07-02 Qualcomm Incorporated Multiple low density parity check (LDPC) base graph design
US10348329B2 (en) * 2017-02-13 2019-07-09 Qualcomm Incorporated Low density parity check (LDPC) circular buffer rate matching
US10419188B2 (en) * 2017-03-24 2019-09-17 Qualcomm Incorporated Virtual time-domain multiplexing for reference signals and data with modified cyclic prefix
CN108809487B (zh) * 2017-05-04 2022-07-22 华为技术有限公司 传输数据的方法、基站和终端设备
CN114679185A (zh) * 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置

Also Published As

Publication number Publication date
EP3621223A4 (en) 2020-05-06
EP3621223A1 (en) 2020-03-11
KR102291480B1 (ko) 2021-08-18
EP3621223B1 (en) 2021-06-23
KR20200003878A (ko) 2020-01-10
US20200162109A1 (en) 2020-05-21
JP7179018B2 (ja) 2022-11-28
TWI688233B (zh) 2020-03-11
EP3621223B8 (en) 2021-08-04
JP2020520597A (ja) 2020-07-09
CN108809509A (zh) 2018-11-13
CN108809509B (zh) 2021-01-22
US11190211B2 (en) 2021-11-30

Similar Documents

Publication Publication Date Title
TWI688233B (zh) 低密度同位碼的基礎圖選擇方法及裝置
JP7434405B2 (ja) コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体
KR20170030617A (ko) 이진을 삼진으로 매핑하기 위한 그리고 그 역을 위한 장치 및 방법
WO2020228419A1 (zh) 一种信令传输的方法、用户终端、基站及存储介质
US20210075485A1 (en) Channel state information encoding method and apparatus, storage medium and processor
US20210392023A1 (en) Method for determining size of demodulation reference signal indication information, device and storage medium
CN111416626B (zh) 一种ldpc码的译码方法、装置、设备及存储介质
US11567683B2 (en) Technologies for providing edge deduplication
JP2023126982A (ja) プロトコルデータユニットセッション処理方法、装置及び電子機器
WO2018201912A1 (zh) 低密度奇偶校验码的基础图选择方法及装置
WO2022166445A1 (zh) Csi反馈方法及装置、存储介质、终端、网络设备
CN115129728A (zh) 一种文件校验的方法及装置
US11283465B2 (en) Network data prediction method, network data processing device and network data processing method
KR102506828B1 (ko) 데이터 전송 방법 및 기기
TWI811396B (zh) 與記憶體裝置通訊的資料處理裝置以及與記憶體裝置通訊的方法
US11218248B2 (en) Channel encoding method and device
TW201921261A (zh) 針對新無線電之低密度同位檢查基礎圖使用技術
WO2019090649A1 (zh) 一种接入控制的方法，设备及计算机可读介质和系统
CN112104378B (zh) 一种极化码译码处理方法、装置及设备
EP4024981A1 (en) Method, apparatus, and system for transmitting control information
WO2019000196A1 (zh) 一种咬尾卷积码编码方法、装置及系统