CN111416626B - 一种ldpc码的译码方法、装置、设备及存储介质 - Google Patents
一种ldpc码的译码方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN111416626B CN111416626B CN202010107126.4A CN202010107126A CN111416626B CN 111416626 B CN111416626 B CN 111416626B CN 202010107126 A CN202010107126 A CN 202010107126A CN 111416626 B CN111416626 B CN 111416626B
- Authority
- CN
- China
- Prior art keywords
- value
- variable node
- information
- external information
- iteration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004364 calculation method Methods 0.000 claims abstract description 29
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000006872 improvement Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
- H04L1/0063—Single parity check
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
本公开提供了一种LDPC码的译码方法、装置、设备及存储介质。包括:确定变量节点信息、变量节点外信息、校验节点外信息的初始值;基于初始值,进行迭代计算,以确定译码结果;迭代包括:计算并更新变量节点外信息及校验节点外信息的值;在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将变量节点外信息的值更新为零,第一阈值与第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;更新变量节点信息的值,并进行硬判决,以确定接收序列;在LDPC码的校验矩阵与接收序列的乘积为零时,停止迭代,并将接收序列作为译码结果。本公开通过改变阈值的大小,动态调整信息可靠性的判断,从而加快了译码算法的收敛性,提高了译码效率。
Description
技术领域
本公开涉及通信技术领域,特别涉及一种LDPC码的译码方法、装置、设备及存储介质。
背景技术
信道编码技术可以发现和纠正数据在传输过程中发生的错误,增加数字通信系统的可靠性,使其具有一定的抗干扰能力。LDPC(Low Density Parity Check,低密度奇偶校验)码是一类纠错能力很强的纠错编码,在1963年由MIT的Gallager在他的博士论文中首先提出。由于LDPC码具有描述简单、译码复杂度低、可并行实现、使用灵活、误码平台低等优点,在实际系统中得到了广泛的应用,并被5G新无线电(New Radio,NR)采纳为增强型移动宽带(Enhanced Mobile Broadband,eMBB)场景中数据信道的长码编码方案。
LDPC码最初被提出的时候并没有引起人们的重视,受限于当时的硬件条件与计算机条件,长码的译码实现起来非常困难。到了20世纪90年代,MacKay和Neal证明了,在与BP(Belief Propagation,置信传播)算法的迭代译码相结合的条件下,LDPC码具有逼近香农限的性能,LDPC码也因此逐渐成为学术界研究的热点。
但是BP算法仍存在一些缺陷,例如BP算法的计算复杂度较高,尤其是在信息量化比特较低时性能严重下降。虽然在BP算法的基础上,又陆续提出了MS以及SCMS等算法,但是性能提升非常有限。因此,亟需一种译码方法,以提高译码效率。
发明内容
本公开的目的是提供一种LDPC码的译码方法、装置、设备及存储介质,以提高译码效率。
为实现上述目的,本公开实施例提供一种LDPC码的译码方法,所述方法包括:
根据接收的信道信息确定变量节点信息与变量节点外信息的初始值,并将校验节点外信息的初始值设置为零;
基于所述初始值,进行迭代计算,以确定译码结果;
每次所述迭代计算包括:
计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;
根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列;
判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果。
本公开实施例还提供一种LDPC码的译码装置,所述装置包括:
初始值确定模块,用于确定变量节点信息、变量节点外信息、校验节点外信息的初始值;
迭代计算模块,用于基于所述初始值,进行迭代计算,以确定译码结果;
每次所述迭代计算包括:
计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;
根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列;
判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果。
本公开实施例还提供一种计算机设备,包括处理器以及用于存储处理器可执行指令的存储器,所述处理器执行所述指令时实现上述任意实施例中所述译码方法的步骤。
本公开实施例还提供一种计算机可读存储介质,其上存储有计算机指令,所述指令被执行时实现上述任意实施例中所述译码方法的步骤。
由以上本公开实施例提供的技术方案可见,本公开可以通过设置两个阈值,判断变量节点外信息的可靠性,并且阈值的大小根据上一次迭代计算得到的变量节点外信息的值确定,使得在每次迭代的过程中,通过改变阈值的大小,从而动态调整信息可靠性的判断,加快了译码算法的收敛性,提高了译码效率。
附图说明
图1是本公开实施例提供的一种LDPC码的译码方法流程图;
图2是本公开实施例提供的一种LDPC码的译码方法中的迭代计算过程的流程图;
图3是本公开实施例提供的第一阈值与第二阈值的示意图;
图4是本公开实施例提供的另一种LDPC码的译码方法流程图;
图5是本公开实施例提供的一种LDPC码的译码装置的结构示意图;
图6是本公开实施例提供的计算机设备的示意图;
图7是本公开实施例提供的计算机可读存储介质的示意图。
具体实施方式
本公开实施例提供一种LDPC码的译码方法、装置、设备及存储介质。
为了使本技术领域的人员更好地理解本公开中的技术方案,下面将结合本公开实施方式中的附图,对本公开实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式仅仅是本公开一部分实施方式,而不是全部的实施方式。基于本公开中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都应当属于本公开保护的范围。
结合附图1,本公开实施方式中提供一种LDPC码的译码方法,可以包括如下步骤:
S1:根据接收的信道信息确定变量节点信息与变量节点外信息的初始值,并将校验节点外信息的初始值设置为零。
在本实施方式中,变量节点信息,即为变量节点收到的所有信息的值。变量节点外信息,即来自该节点以外的其他节点传递来的信息。所述变量节点信息与变量节点外信息的初始值通过信道传递给变量节点的初始概率似然比信息确定。具体的,可以计算信道传递给变量节点的初始概率似然比信息L(Pi),L(Pi)即为变量节点信息的初始值,然后对每一个变量节点i和与其相邻的校验节点j∈C(i),设定变量节点传向校验节点的初始外信息L(0)(qij)=L(Pi),L(0)(qij)即为变量节点外信息的初始值。所述校验节点外信息的初始值设置为零。
S2:基于所述初始值,进行迭代计算,以确定译码结果。
参考附图2所示,S2可以包括S21至S23子步骤,具体的:
S21:计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代得到的变量节点外信息的值确定。
在本实施方式中,对所有的变量节点i和与其相邻的校验节点j∈C(i),计算第l次迭代时,变量节点传向校验节点的信息,即所述变量节点外信息的值,可以通过下面的公式确定:
L(l)(qij)=L(l-1)(qi)-L(l-1)(rji)
其中,L(l)(qij)为第l次迭代计算得到的变量节点外信息的值;L(l-1)(qi)为第l-1次迭代计算得到的变量节点信息的值;L(l-1)(rji)为第l-1次迭代计算得到的校验节点外信息的值;用于指示第l次迭代中被擦除的L(l)(qij)的位置;th1为第一阈值;th2为第二阈值;为第l次迭代后,变量节点外信息的值。
所述第一阈值与所述第二阈值可以根据上一次迭代得到的变量节点外信息的值确定,具体的:
th1=θ1·L(l-1)(qij)
th2=θ2·L(l-1)(qij)
其中,th1为第一阈值;th2为第二阈值;θ1与θ2为调节因子;L(l-1)(qij)为第l-1次迭代计算得到的变量节点外信息的值。进一步的,可以通过改变调节因子θ1与θ2的值,来动态调整对信息可靠性的判断,以适应不同的信道环境。
参考附图3所示,L(l-1)(qij)为上一次迭代中的变量节点外信息,若L(l-1)(qij)为负值,那么当L(l)(qij)落在图3(a)中的th1、th2之间时,计算得到的L(l)(qij)的值会被擦除,即将变量节点外信息的值更新为零;若L(l-1)(qij)为正值,那么当L(l)(qij)落在图(b)中的th1、th2之间,则会被擦除,即将变量节点外信息的值更新为零。
在本实施方式中,对所有的校验节点j和与其相邻的变量节点i∈R(j),第l次迭代时,计算校验节点传向变量节点的信息,即校验节点外信息的值,可以通过下面的公式计算得到,包括:
S22:根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列。
在本实施方式中,对所有变量节点计算变量节点信息的值,并进行硬判决,可以通过如下公式得到:
若L(l)(qi)>0,则ci=0;
若L(l)(qi)≤0,则ci=1;
其中,L(l)(qi)为第l次迭代计算得到的变量节点信息的值;L(Pi)为信道传递给变量节点的初始概率似然比消息;L(l)(rji)为第l次迭代计算得到的校验节点外信息的值;ci为接收序列。
S23:判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果。
在一些实施方式中,参考图4所示,若所述乘积不为零,则继续迭代,直至所述乘积为零,或迭代的次数达到预设的最大迭代次数。
参考图5所示,为本公开提供的一种LDPC码译码装置,所述装置可以包括:
初始值确定模块100,用于根据接收的信道信息确定变量节点信息与变量节点外信息的初始值,并将校验节点外信息的初始值设置为零;
迭代计算模块200,用于基于所述初始值,进行迭代计算,以确定译码结果;
每次迭代计算包括:
计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;
根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列;
判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果。
参考图6所示,本公开还提供一种计算机设备,包括处理器以及用于存储处理器可执行指令的存储器,所述处理器执行所述指令时实现上述任意实施方式中所述译码方法的步骤。
参考图7所示,本公开实施例还提供一种计算机可读存储介质,其上存储有计算机指令,所述指令被执行时实现上述任意实施方式中所述译码方法的步骤。
在20世纪90年代,对于一个技术的改进可以很明显地区分是硬件上的改进(例如,对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而,随着技术的发展,当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此,不能说一个方法流程的改进就不能用硬件实体模块来实现。例如,可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field ProgrammableGateArray,FPGA))就是这样一种集成电路,其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上,而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且,如今,取代手工地制作集成电路芯片,这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现,它与程序开发撰写时所用的软件编译器相类似,而要编译之前的原始代码也得用特定的编程语言来撰写,此称之为硬件描述语言(Hardware Description Language,HDL),而HDL也并非仅有一种,而是有许多种,如ABEL(Advanced Boolean Expression Language)、AHDL(Altera HardwareDescriptionLanguage)、Confluence、CUPL(Cornell University ProgrammingLanguage)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等,目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚,只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中,就可以很容易得到实现该逻辑方法流程的硬件电路。
本领域技术人员也知道,除了以纯计算机可读程序代码方式实现控制器以外,完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件,而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至,可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的装置、模块,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。
为了描述的方便,描述以上装置时以功能分为各种模块分别描述。当然,在实施本公开时可以把各模块的功能在同一个或多个软件和/或硬件中实现。
通过以上的实施方式的描述可知,本领域的技术人员可以清楚地了解到本公开可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解,本公开的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。该计算机软件产品可以包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本公开各个实施例或者实施例的某些部分所述的方法。该计算机软件产品可以存储在内存中,内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括短暂电脑可读媒体(transitory media),如调制的数据信号和载波。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本公开可用于众多通用或专用的计算机系统环境或配置中。例如:个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。
本公开可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本公开,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应当理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种LDPC码的译码方法,其特征在于,包括:
根据接收的信道信息确定变量节点信息与变量节点外信息的初始值,并将校验节点外信息的初始值设置为零;
基于所述初始值,进行迭代计算,以确定译码结果;
每次所述迭代计算包括:
计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;
根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列;
判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果;
其中,所述变量节点外信息的值通过下面的公式确定,包括:
L(l)(qij)=L(l-1)(qi)-L(l-1)(rji)
其中,L(l)(qij)为第l次迭代计算得到的变量节点外信息的值;L(l-1)(qi)为第l-1次迭代计算得到的变量节点信息的值;L(l-1)(rji)为第l-1次迭代计算得到的校验节点外信息的值;用于指示第l次迭代中被擦除的L(l)(qij)的位置;th1为第一阈值;th2为第二阈值;为第l次迭代后,变量节点外信息的值;
所述校验节点外信息的值通过下面的公式计算得到,包括:
所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定,包括:
th1=θ1·L(l-1)(qij)
th2=θ2·L(l-1)(qij)
其中,th1为第一阈值;th2为第二阈值;θ1与θ2为调节因子;L(l-1)(qij)为第l-1次迭代计算得到的变量节点外信息的值。
2.根据权利要求1所述的方法,其特征在于,所述迭代还包括:
若所述乘积不为零,则继续迭代,直至所述乘积为零,或迭代的次数达到预设的最大迭代次数。
3.根据权利要求1所述的方法,其特征在于,所述变量节点信息与变量节点外信息的初始值通过信道传递给变量节点的初始概率似然比信息确定。
5.一种LDPC码的译码装置,其特征在于,包括:
初始值确定模块,用于根据接收的信道信息确定变量节点信息与变量节点外信息的初始值,并将校验节点外信息的初始值设置为零;
迭代计算模块,用于基于所述初始值,进行迭代计算,以确定译码结果;
每次迭代包括:
计算并更新所述变量节点外信息以及所述校验节点外信息的值;其中,在计算得到的变量节点外信息的值位于第一阈值与第二阈值之间时,将所述变量节点外信息的值更新为零,所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定;
根据更新后的所述校验节点外信息的值,更新所述变量节点信息的值,并利用更新后的所述变量节点信息的值进行硬判决,以确定接收序列;
判断LDPC码的校验矩阵与所述接收序列的乘积是否为零,若乘积为零则停止迭代,并将所述接收序列作为所述LDPC码的译码结果;
其中,所述变量节点外信息的值通过下面的公式确定,包括:
L(l)(qij)=L(l-1)(qi)-L(l-1)(rji)
其中,L(l)(qij)为第l次迭代计算得到的变量节点外信息的值;L(l-1)(qi)为第l-1次迭代计算得到的变量节点信息的值;L(l-1)(rji)为第l-1次迭代计算得到的校验节点外信息的值;用于指示第l次迭代中被擦除的L(l)(qij)的位置;th1为第一阈值;th2为第二阈值;为第l次迭代后,变量节点外信息的值;
所述校验节点外信息的值通过下面的公式计算得到,包括:
所述第一阈值与所述第二阈值根据上一次迭代计算得到的变量节点外信息的值确定,包括:
th1=θ1·L(l-1)(qij)
th2=θ2·L(l-1)(qij)
其中,th1为第一阈值;th2为第二阈值;θ1与θ2为调节因子;L(l-1)(qij)为第l-1次迭代计算得到的变量节点外信息的值。
6.一种计算机设备,包括处理器以及用于存储处理器可执行指令的存储器,所述处理器执行所述指令时实现权利要求1-4中任意一项所述方法的步骤。
7.一种计算机可读存储介质,其上存储有计算机指令,所述指令被执行时实现权利要求1-4中任意一项所述方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010107126.4A CN111416626B (zh) | 2020-02-21 | 2020-02-21 | 一种ldpc码的译码方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010107126.4A CN111416626B (zh) | 2020-02-21 | 2020-02-21 | 一种ldpc码的译码方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111416626A CN111416626A (zh) | 2020-07-14 |
CN111416626B true CN111416626B (zh) | 2023-05-09 |
Family
ID=71492714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010107126.4A Active CN111416626B (zh) | 2020-02-21 | 2020-02-21 | 一种ldpc码的译码方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111416626B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114337913A (zh) * | 2021-11-29 | 2022-04-12 | 北京中科晶上科技股份有限公司 | 译码方法、装置和译码器 |
CN113872611B (zh) * | 2021-12-02 | 2022-04-15 | 阿里云计算有限公司 | 一种ldpc解码方法、设备、系统及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768409A (zh) * | 2018-06-06 | 2018-11-06 | 重庆邮电大学 | 一种优化的基于归一化最小值的ldpc译码方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11664824B2 (en) * | 2017-01-09 | 2023-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for fast layered decoding for low-density parity-check (LDPC) codes |
-
2020
- 2020-02-21 CN CN202010107126.4A patent/CN111416626B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768409A (zh) * | 2018-06-06 | 2018-11-06 | 重庆邮电大学 | 一种优化的基于归一化最小值的ldpc译码方法 |
Non-Patent Citations (3)
Title |
---|
一种改进的LDPC码译码算法;汪汉新等;《中南民族大学学报(自然科学版)》;20111215(第04期);全文 * |
卫星通信系统中的非正交多址技术;蒋怡婷等;《第十五届卫星通信学术年会论文集》;20190307;全文 * |
瑞利信道下基于广义阈值函数的LDPC译码算法;陈海强等;《电子学报》;20170115;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111416626A (zh) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10353622B2 (en) | Internal copy-back with read-verify | |
KR101306645B1 (ko) | 시행착오에 의한 에러 보정 디코딩 | |
US10135464B2 (en) | Reliability-assisted bit-flipping decoding algorithm | |
CN111416626B (zh) | 一种ldpc码的译码方法、装置、设备及存储介质 | |
KR101576721B1 (ko) | 비휘발성 메모리의 에러 경감 | |
TWI688233B (zh) | 低密度同位碼的基礎圖選擇方法及裝置 | |
US10790857B1 (en) | Systems and methods for using decoders of different complexity in a hybrid decoder architecture | |
US8935598B1 (en) | System and method for adaptive check node approximation in LDPC decoding | |
KR102626162B1 (ko) | 연산 복잡도를 감소시킬 수 있는 디코더의 동작 방법과 이를 포함하는 데이터 저장 장치의 동작 방법 | |
WO2013043968A2 (en) | Power-optimized decoding of linear codes | |
TW201320621A (zh) | 用以解碼之方法、設備及裝置、以及具體實現有機器可讀取指令程式之非暫時性電腦可讀取媒體 | |
US9250994B1 (en) | Non-binary low-density parity check (LDPC) decoding using trellis maximization | |
KR101631128B1 (ko) | 크기조정 상수를 사용하는 가변 노드 업데이터를 갖는 ldpc 디코더 | |
CN111294061B (zh) | 一种原始比特错误率感知的译码软判决延迟降低方法 | |
US10742355B2 (en) | Apparatus that receives non-binary polar code and decoding method thereof | |
US10707901B2 (en) | Die-wise residual bit error rate (RBER) estimation for memories | |
Huang et al. | Analysis of finite-alphabet iterative decoders under processing errors | |
US20170134048A1 (en) | Message-passing based decoding using syndrome information, and related methods | |
CN112039534A (zh) | 一种ldpc译码方法、装置、设备及存储介质 | |
US11894863B2 (en) | Method and apparatus for generating a decoding position control signal for decoding using polar codes | |
WO2018219031A1 (zh) | 一种Polar码处理方法、译码器和终端 | |
Jeong et al. | Fast multibit decision polar decoder for successive-cancellation list decoding | |
JP7550888B2 (ja) | データ処理方法及び装置、デコーダー、ネットワークデバイスと記憶媒体 | |
CN110708077B (zh) | Ldpc码大数逻辑译码方法、装置和译码器 | |
Hachem et al. | Coding with encoding uncertainty |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |