JP7434405B2 - コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体 - Google Patents

コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP7434405B2
JP7434405B2 JP2022068446A JP2022068446A JP7434405B2 JP 7434405 B2 JP7434405 B2 JP 7434405B2 JP 2022068446 A JP2022068446 A JP 2022068446A JP 2022068446 A JP2022068446 A JP 2022068446A JP 7434405 B2 JP7434405 B2 JP 7434405B2
Authority
JP
Japan
Prior art keywords
maximum length
predetermined information
information bits
code block
base station
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022068446A
Other languages
English (en)
Other versions
JP2022105046A (ja
Inventor
加慶 王
方政 鄭
韶輝 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Mobile Communications Equipment Co Ltd
Original Assignee
Datang Mobile Communications Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Mobile Communications Equipment Co Ltd filed Critical Datang Mobile Communications Equipment Co Ltd
Publication of JP2022105046A publication Critical patent/JP2022105046A/ja
Application granted granted Critical
Publication of JP7434405B2 publication Critical patent/JP7434405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

本願は、２０１７年７月１４日に中国特許庁に提出された中国特許出願２０１７１０５７６８４７．８の優先権を主張し、その全ての内容が援用によりここに取り込まれる。
本開示の実施例は、通信技術分野に係り、特にコードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体に係る。
３ＧＰＰ（登録商標）（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）において、５Ｇ（第５世代移動通信技術の略称） ＮＲ（Ｎｅｗ Ｒａｄｉｏ）のｅＭＢＢ（Ｅｎｈａｎｃｅｄ Ｍｏｂｉｌｅ Ｂｒｏａｄｂａｎｄ）応用シーンにＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ Ｃｏｄｅ）を使用する。
ＬＤＰＣは、ベースグラフ（ｂａｓｅ ｇｒａｐｈ）に対し改善スキーム（Ｉｍｐｒｏｖｅｍｅｎｔ Ｓｃｈｅｍｅ）を使用することによって、特定の情報長とコードレートがサポートされる検査行列を得て符号化／復号を行う。比較的大きい情報ブロックの長さに対し設計したベースグラフを使用することは、短い情報ブロックのＬＤＰＣの性能損失につながり、短い情報ブロックの遅延（ｌａｔｅｎｃｙ）を低くするため、特にＵＲＬＬＣ（ｕｌｔｒａ－ｒｅｌｉａｂｌｅ ａｎｄ ｌｏｗ ｌａｔｅｎｃｙ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）シーンの低遅延要件に不利である。よって、複数のベースグラフの採用が一部の会社から希望され、異なるベースグラフにサポート可能な情報長とコードレートも異なる。
性能と複雑度のトレードオフから、３ＧＰＰにおいて、ＮＲでは２つのベースグラフを有するＬＤＰＣ符号化スキームを使用可能であると決定した。２つのベースグラフのうち、大きいほうのベースグラフのサイズが４６×６８列であり、前からの２２列が情報ビットに対応し、最小コードレートが１／３であるが、小さいほうのベースグラフのサイズが４２×５２列であり、最小コードレートが１／５である。大きいほうのベースグラフとは異なり、小さいほうのベースグラフについて、復号性能の向上および復号遅延の低下のために、情報ビットＫ＞６４０の場合、ベースグラフの前からの１０列が情報ビットに対応するというのは、３ＧＰＰの現在の結論である。５６０＜Ｋ≦６４０の場合、ベースグラフの前からの９列は、情報ビットに対応する。１９２＜Ｋ≦５６０の場合、ベースグラフの前からの８列は、情報ビットに対応する。４０＜Ｋ≦１９２の場合、ベースグラフの前からの６列は、情報ビットに対応する。
ＬＴＥ（登録商標）（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）プロトコルに基づき、基地局と端末は、ＤＣＩ（Ｄｏｗｎｌｉｎｋ Ｃｏｎｔｒｏｌ Ｉｎｆｏｒｍａｔｉｏｎ）のうちのＭＣＳ（Ｍｏｄｕｌａｔｉｏｎ Ｃｏｄｉｎｇ Ｓｃｈｅｍｅ）情報を取得することによって、記憶されているＭＣＳテーブルを問い合わせてＴＢｓ（Ｔｒａｎｓｐｏｒｔ Ｂｌｏｃｋ ｓｉｚｅ）および目標Ｒの値を取得し、それからＬＴＥ－Ｔｕｒｂｏコードの情報ブロック最大長Ｋｍａｘ＝６１４４に基づいてコードブロック分割を行い、目標として各コードブロックのセグメントをなるべく大きくかつほぼ等しくすることである。具体的な思想は、以下である。ＴＢ（伝送ブロック）のサイズを特定した後に、ＴＢのサイズがＫｍａｘより小さくなると、ＴＢを１つのコードブロックにするが、ＴＢのサイズがＫｍａｘより大きくなると、ＴＢの長さＢを（Ｋｍａｘ－Ｌ）で除算してコードブロック数
Figure 0007434405000001
 を得る。ここで、ＬＴＥプロトコルにおいて、Ｌは、２４ビットのＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）である。それからコードブロック数ＣとＴＢの長さＢとＣＲＣの数Ｌに基づいて、ゼロ埋めの最も少ないＴｕｒｂｏコード（Ｔｕｒｂｏ Ｃｏｄｅ）インターレース長を選択してコードブロック分割プロセスを完成する。
しかし、ＬＤＰＣに対して言えば２つのベースグラフを有する。情報ブロックの最大長を２つ有するため、コードブロックの分割方法は、ＬＴＥにおけるコードブロック分割設計をそのまま再利用することができない。よって、新規のコードブロック分割手段は、至急必要とされる。
上記の技術問題に鑑みて、本開示の実施例は、コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体を提供し、情報ブロックの最大長が２つ有する場合のコードブロック分割の技術問題を効果的に解決する。
本開示の実施例の第１方面によれば、コードブロック分割方法を提供する。当該方法において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、基地局が特定することと、前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することと、前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することとを含む。
本開示の１つの実行可能な実施例において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを、前記基地局が特定することは、基地局が、ベースグラフの種類を特定することと、前記ベースグラフの種類として、第１ベースグラフである場合、前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む。
本開示の１つの実行可能な実施例において、前記基地局がベースグラフの種類を特定した後に、前記方法では、前記基地局が、ベースグラフの種類をシグナリングによって指示することをさらに含む。
本開示の１つの実行可能な実施例において、前記基地局がベースグラフの種類をシグナリングによって指示することは、前記基地局が、ベースグラフの種類を動的シグナリング、静的シグナリングまたは半静的シグナリングによって指示することを含む。
本開示の１つの実行可能な実施例において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、前記基地局が特定することは、前記基地局が、伝送のコードレート値を特定することと、前記コードレート値が第１所定値より大きくなると、前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、前記コードレート値が第１所定値以下になると、前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む。
本開示の１つの実行可能な実施例において、前記基地局が伝送のコードレート値を特定することは、前記基地局が、実際伝送の伝送ブロックサイズ、スケジューリングリソースサイズおよび変調符号化方式に基づいて、伝送毎のコードレート値を算出することを含む。
本開示の１つの実行可能な実施例において、前記基地局が伝送のコードレート値を特定することは、前記基地局が、伝送のコードレート値を指示情報に基づいて特定することを含む。
本開示の実施例の第２方面によれば、コードブロック分割方法をさらに提供する。当該方法において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、端末が特定することと、前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することと、前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することとを含む。
本開示の１つの実行可能な実施例において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを、前記端末が特定することは、端末が、ベースグラフの種類を特定することと、前記ベースグラフの種類として、第１ベースグラフである場合、前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む。
本開示の１つの実行可能な実施例において、前記端末がベースグラフの種類を特定することは、前記端末が、基地局からのシグナリング指示によってベースグラフの種類を特定することを含む。
本開示の１つの実行可能な実施例において、前記端末が基地局からのシグナリング指示によってベースグラフの種類を特定することは、前記端末が、基地局からの動的シグナリング、静的シグナリングまたは半静的シグナリング指示によってベースグラフの種類を特定することを含む。
本開示の１つの実行可能な実施例において、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、前記端末が特定することは、前記端末が、伝送のコードレート値を特定することと、前記コードレート値が第１所定値より大きくなると、前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、前記コードレート値が第１所定値以下になると、前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む。
本開示の１つの実行可能な実施例において、前記端末が伝送のコードレート値を特定することは、前記端末が、基地局からのシグナリング指示に基づいて伝送のコードレート値を特定することを含む。
本開示の１つの実行可能な実施例において、前記端末が伝送のコードレート値を特定することは、前記端末が、指示情報に基づいて伝送のコードレート値を特定することを含む。
本開示の実施例の第３方面によれば、基地局をさらに提供する。当該基地局は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１特定モジュールと、第１所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第１分割モジュールと、第２所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第２分割モジュールとを含む。
本開示の１つの実行可能な実施例において、前記第１特定モジュールは、ベースグラフの種類を特定するための第１特定ユニットと、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第２特定ユニットと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第３特定ユニットとを含む。
本開示の１つの実行可能な実施例において、前記第１特定ユニットは、さらに、ベースグラフの種類をシグナリングによって指示することに用いられる。
本開示の１つの実行可能な実施例において、前記第１特定ユニットは、さらに、ベースグラフの種類を動的シグナリング、静的シグナリングまたは半静的シグナリングによって指示することに用いられる。
本開示の１つの実行可能な実施例において、前記第１特定モジュールは、伝送のコードレート値を特定するための第４特定ユニットと、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第５特定ユニットと、前記コードレート値が第１所定値以下になると、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第６特定ユニットとを含む。
本開示の１つの実行可能な実施例において、前記第４特定ユニットは、さらに、実際伝送の伝送ブロックサイズ、スケジューリングリソースサイズおよび変調符号化方式に基づいて、伝送毎のコードレート値を算出することに用いられる。
本開示の１つの実行可能な実施例において、前記第４特定ユニットは、さらに、伝送のコードレート値を指示情報に基づいて特定することに用いられる。
本開示の実施例の第４方面によれば、端末をさらに提供する。当該端末は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第２特定モジュールと、第１所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュールと、第２所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュールとを含む。
本開示の１つの実行可能な実施例において、前記第２特定モジュールは、ベースグラフの種類を特定するための第７特定ユニットと、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第８特定ユニットと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第９特定ユニットとを含む。
本開示の１つの実行可能な実施例において、前記第７特定ユニットは、さらに、基地局からのシグナリング指示によってベースグラフの種類を特定することに用いられる。
本開示の１つの実行可能な実施例において、前記第７特定ユニットは、さらに、基地局からの動的シグナリング、静的シグナリングまたは半静的シグナリング指示によってベースグラフの種類を特定することに用いられる。
本開示の１つの実行可能な実施例において、前記第２特定モジュールは、伝送のコードレート値を特定するための第１０特定ユニットと、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１１特定ユニットと、前記コードレート値が第１所定値以下になると、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１２特定ユニットとを含む。
本開示の１つの実行可能な実施例において、前記第１０特定ユニットは、さらに、基地局からのシグナリング指示に基づいて伝送のコードレート値を特定することに用いられる。
本開示の１つの実行可能な実施例において、前記第１０特定ユニットは、さらに、指示情報に基づいて伝送のコードレート値を特定することに用いられる。
本開示の実施例の第５方面によれば、メモリと、プロセッサと、メモリに記憶されてプロセッサで実行可能なコンピュータプログラムを含む基地局をさらに提供する。前記プロセッサが前記プログラムを実行すると、上記のコードブロック分割方法のステップが実現される。
本開示の実施例の第６方面によれば、メモリと、プロセッサと、メモリに記憶されてプロセッサで実行可能なコンピュータプログラムを含む端末をさらに提供する。前記プロセッサが前記プログラムを実行すると、上記のコードブロック分割方法のステップが実現される。
本開示の実施例の第７方面によれば、コンピュータプログラムが記憶されているコンピュータ読み取り可能な記憶媒体をさらに提供する。当該プログラムがプロセッサによって実行されると、上記のコードブロック分割方法のステップが実現される。
基地局または端末は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割し、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することによって、情報ブロックの最大長が２つ有する場合のコードブロック分割の技術問題を効果的に解決する。
ここで、第１所定情報ビットの最大長でコードブロック分割を行うか、それとも第２所定情報ビットの最大長でコードブロック分割を行うかは、シグナリング指示またはコードレート識別の方式で特定される。たとえば、第１ベースグラフに対応する最小コードレートが１／３しかない可能性があるため、セルエッジユーザに対し、コードレートが１／３より低いのであれば、本実施例の方法を用いることによって、１／５のコードレートに対応する第２ベースグラフに対応する第２所定情報ビットの最大長でコードブロック分割を行うことができ、システム性能を効果的に向上させる。
本開示の実施例や従来技術の技術手段をより明確に説明するために、以下、実施例の記載に必要とされる図面を簡単に紹介する。明らかに、以下の記載に関する図面は、単に本開示の一部の実施例である。当業者にとって、創造性のある作業をしない前提にこれらの図面から他の図面を得ることもできる。
本開示の一実施例における基地局側のコードブロック分割方法のフローチャートである。 本開示の別の実施例における基地局側のコードブロック分割方法のフローチャートである。 本開示のまた別の実施例における基地局側のコードブロック分割方法のフローチャートである。 本開示の一実施例における端末側のコードブロック分割方法のフローチャートである。 本開示の別の実施例における端末側のコードブロック分割方法のフローチャートである。 本開示のまた別の実施例における端末側のコードブロック分割方法のフローチャートである。 本開示の一実施例における基地局の構造図である。 本開示の一実施例における端末の構造図である。 本開示の別の実施例における基地局の構造図である。 本開示の別の実施例における端末の構造図である。
以下、添付図面を参照して本開示の例示的な実施例をさらに詳細に記載する。本開示の例示的な実施例を図面に示しているが、本開示は、ここで説明した実施例に限定されることなく様々な形態で実現されうることが理解されるべきである。これらの実施例を示すことは、本開示をより徹底的に理解してもらい、本開示の範囲を当業者に全面的に伝えるためである。
以下の各具体的な実施形態において、基地局は、通信技術分野で周知されている各種類の基地局であってもよく、今後提案される他の種類の基地局であってもよいが、たとえばＮＢ、ｅＮＢ、ｇＮＢ、および、各種類のマクロ基地局やスモール基地局などを含み、本開示の各実施例においてそれらに限られない。また、端末も通信技術分野で周知されている各種類の端末であり、移動電話、ノートパソコン、データ端末機器、携帯式端末（ＰＡＤ）などを含むが、それらに限られず、本開示の各実施例においてそれらに限られない。
図１を参照する。図１には、１つの実施例における基地局側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ１０１において、基地局は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ１０２において、前記基地局は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ１０３において、前記基地局は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ここで、前記第１所定情報ビットの最大長は、前記第２所定情報ビットの最大長より大きい。
本実施例において、１つの非限定的な例として、第１ベースグラフ（ｂａｓｅ ｇｒａｐｈ＃１と称してもよい）は、第１所定情報ビットの最大長に対応し、第２ベースグラフ（ｂａｓｅ ｇｒａｐｈ＃２と称してもよい）は、第２所定情報ビットの最大長に対応する。基地局が第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記基地局は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。または、基地局が第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記基地局は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。ここで、前記第１所定情報ビットの最大長が前記第２所定情報ビットの最大長より大きいため、情報ブロックの最大長が２つ有する場合のコードブロック分割の技術問題を効果的に解決することができる。
図２を参照する。図２には、別の実施例における基地局側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ２０１において、基地局は、ベースグラフの種類を特定する。
たとえば、基地局は、ベースグラフの種類をシグナリングによって指示する。具体的に、基地局は、ベースグラフの種類を動的シグナリング、静的シグナリングまたは半静的シグナリングによって指示する。
ステップ２０２において、前記ベースグラフの種類が第１ベースグラフである場合、前記基地局は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定する。
１つの非限定的な例として、上記第１ベースグラフは、ｂａｓｅ ｇｒａｐｈ＃１と称してもよい。
ステップ２０３において、基地局は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ２０４において、前記ベースグラフの種類が第２ベースグラフである場合、前記基地局は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
１つの非限定的な例として、上記第２ベースグラフは、ｂａｓｅ ｇｒａｐｈ＃２と称してもよい。
ステップ２０５において、基地局は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。ここで、１つの非限定的な例として、前記第１ベースグラフの最小コードレートは、第２ベースグラフの最小コードレートより大きい。
たとえば、第１ベースグラフの最小コードレートは、１／３であり、第２ベースグラフの最小コードレートは、１／５であるが、もちろん、これに限られない。本開示の各実施例の開示によれば、当業者は、必要性に応じて第１ベースグラフの最小コードレートと第２ベースグラフの最小コードレートの具体値を合理的に設定してもよいが、ここでは繰り返して記載しない。
本実施例において、第１所定情報ビットの最大長でコードブロック分割を行うか、それとも第２所定情報ビットの最大長でコードブロック分割を行うかは、シグナリング指示によって特定される。たとえば、第１ベースグラフの最小コードレートが１／３しかない可能性があるため、セルエッジユーザに対し、コードレートが１／３より低いのであれば、本実施例の方法を用いることによって、１／５のコードレートに対応する第２ベースグラフに対応する第２所定情報ビットの最大長でコードブロック分割を行うことができ、システム性能を効果的に向上させる。
図３を参照する。図３には、また別の実施例における基地局側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ３０１において、基地局は、伝送のコードレート値を特定する。
前記基地局は、実際伝送の伝送ブロックサイズ、スケジューリングリソースサイズおよび変調符号化方式に基づいて、伝送毎のコードレート値を算出する。または、前記基地局は、伝送のコードレート値を指示情報に基づいて特定する。
たとえば、指示情報は、ＭＣＳ ｉｎｄｅｘ（変調符号化スキームインデックス）であり、もちろん、これに限られない。
ステップ３０２において、前記コードレート値が第１所定値より大きくなると、前記基地局は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ３０３において、基地局は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ３０４において、前記コードレート値が第１所定値以下になると、前記基地局は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ３０５において、基地局は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。ここで、１つの非限定的な例として、前記第１ベースグラフの最小コードレートは、第２ベースグラフの最小コードレートより大きい。
本実施例において、第１所定情報ビットの最大長でコードブロック分割を行うか、それとも第２所定情報ビットの最大長でコードブロック分割を行うかは、コードレート識別の方式で特定される。たとえば、第１ベースグラフの最小コードレートが１／３しかない可能性があるため、セルエッジユーザに対し、コードレートが１／３より低いのであれば、本実施例の方法を用いることによって、１／５のコードレートに対応する第２ベースグラフに対応する第２所定情報ビットの最大長でコードブロック分割を行うことができ、システム性能を効果的に向上させる。
図４を参照する。図４には、１つ実施例における端末側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ４０１において、端末は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ４０２において、前記端末は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ４０３において、前記端末は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ここで、１つの非限定的な例として、前記第１所定情報ビットの最大長は、前記第２所定情報ビットの最大長より大きい。
本実施例において、第１ベースグラフ（ｂａｓｅ ｇｒａｐｈ＃１と称してもよい）は、第１所定情報ビットの最大長に対応し、第２ベースグラフ（ｂａｓｅ ｇｒａｐｈ＃２と称してもよい）は、第２所定情報ビットの最大長に対応する。端末が第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、端末は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。端末が第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記端末は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。ここで、前記第１所定情報ビットの最大長が前記第２所定情報ビットの最大長より大きいため、情報ブロックの最大長が２つ有する場合のコードブロック分割の技術問題を効果的に解決する。
図５を参照する。図５には、別の実施例における端末側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ５０１において、端末は、ベースグラフの種類を特定する。
たとえば、端末は、基地局からのシグナリング指示によってベースグラフの種類を特定する。具体的に、端末は、基地局からの動的シグナリング、静的シグナリングまたは半静的シグナリング指示によってベースグラフの種類を特定する。
ステップ５０２において、ベースグラフの種類が第１ベースグラフである場合、端末は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ５０３において、端末は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ５０４において、ベースグラフの種類が第２ベースグラフである場合、端末は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ここで、１つの非限定的な例として、前記第１ベースグラフの最小コードレートは、第２ベースグラフの最小コードレートより大きい。
ステップ５０５において、端末は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
本実施例において、第１所定情報ビットの最大長でコードブロック分割を行うか、それとも第２所定情報ビットの最大長でコードブロック分割を行うかは、シグナリング指示によって特定される。たとえば、第１ベースグラフの最小コードレートが１／３しかない可能性があるため、セルエッジユーザに対し、コードレートが１／３より低いのであれば、本実施例の方法を用いることによって、１／５のコードレートに対応する第２ベースグラフに対応する第２所定情報ビットの最大長でコードブロック分割を行うことができ、システム性能を効果的に向上させる。
図６を参照する。図６には、また別の実施例における端末側のコードブロック分割方法のフローを示しており、具体的に以下のステップを含む。
ステップ６０１において、端末は、伝送のコードレート値を特定する。
たとえば、端末は、基地局からのシグナリング指示に基づいて伝送のコードレート値を特定する。または、端末は、指示情報に基づいて伝送のコードレート値を特定する。
たとえば、指示情報は、ＭＣＳ ｉｎｄｅｘ（変調符号化スキームインデックス）であり、もちろん、これに限られない。
ステップ６０２において、前記コードレート値が第１所定値より大きくなると、前記端末は、第１所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ６０３において、端末は、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
ステップ６０４において、前記コードレート値が第１所定値以下になると、前記端末は、第２所定情報ビットの最大長でコードブロック分割を行うことを特定する。
ステップ６０５において、端末は、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割する。
本実施例において、第１所定情報ビットの最大長でコードブロック分割を行うか、それとも第２所定情報ビットの最大長でコードブロック分割を行うかは、コードレート識別の方式で特定される。たとえば、第１ベースグラフの最小コードレートが１／３しかない可能性があるため、セルエッジユーザに対し、コードレートが１／３より低いのであれば、本実施例の方法を用いることによって、１／５のコードレートに対応する第２ベースグラフに対応する第２所定情報ビットの最大長でコードブロック分割を行うことができ、システム性能を効果的に向上させる。
以下、２種類の具体的な方法を通じて、本開示の実施例におけるコードブロック分割方法のフローを紹介する。
方法１
基地局は、ベースグラフの種類をシグナリングによって指示する。ｂａｓｅ ｇｒａｐｈ＃１の採用がシグナリングによって指示されると、基地局または端末は、第１所定情報ビットの最大長（以下、Ｋｍａｘ１と略称する）でコードブロック分割を行い、Ｋｍａｘ１を上限として伝送ブロックを１つまたは複数のほぼ等しいセグメントに分割する。ｂａｓｅ ｇｒａｐｈ＃２の採用がシグナリングによって指示されると、基地局または端末は、第２所定情報ビットの最大長（以下、Ｋｍａｘ２と略称する）でコードブロック分割を行い、Ｋｍａｘ２を上限として伝送ブロックを１つまたは複数のほぼ等しいセグメントに分割する。
具体的なシーン：
基地局は、１ビットの動的シグナリングを用いて、ＤＣＩの中でベースグラフの種類を指示する。たとえばＤＣＩの中のベースグラフ指示フィールドでは、０でｂａｓｅ ｇｒａｐｈ＃１を示し、１でｂａｓｅ ｇｒａｐｈ＃２を示す。第１所定情報ビットの最大長Ｋｍａｘ１は、８４４８ｂｉｔｓであり、第２所定情報ビットの最大長Ｋｍａｘ２は、２５６０ｂｉｔｓである。ＴＢｓｉｚｅ＝５００００ｂｉｔｓの場合、ベースグラフフィールド値が０であれば、ＴＢ全体をＫｍａｘ１＝８４４８に基づいて分割を行い、ＣＲＣ数を１６ビットにすると、ＴＢ全体は、
Figure 0007434405000002
 ＝６セグメントに分割される。各セグメントの長さをなるべく一致させ、たとえば長さの差の最大値を１ｂｉｔとする。ベースグラフフィールド値が１であれば、ＴＢ全体をＫｍａｘ２＝２５６０に基づいて分割を行い、またＣＲＣ数を１６ビットにすると、ＴＢ全体は、
Figure 0007434405000003
 ＝２０セグメントに分割される。各セグメントの長さをなるべく一致させ、たとえば長さの差の最大値を１ｂｉｔとする。
なお、上記ベースグラフは、動的シグナリングによって通知されるが、もちろん、静的や半静的シグナリング方式による通知方式であってもよい。
方法２：
まずコードレート値（端末は、ＭＣＳ、ＴＢｓｉｚｅ、割り当てられるリソースのサイズなど、基地局から指示されるシグナリング情報に基づいてコードレートを判断するが、基地局は、それを必要としない。）を判断する。コードレート値Ｒがコードレート所定値Ｒ０より大きくなると、ＴＢ全体を第１所定情報ビットの最大長（以下、Ｋｍａｘ１と略称する）でコードブロック分割を行い、Ｋｍａｘ１を上限として伝送ブロックを１つまたは複数のほぼ等しいセグメントに分割する。たとえば、分割されるコードブロック数Ｃとして、Ｃ＝ｍｉｎＣ’かつＣ’＞＝ＴＢｓｉｚｅ／（Ｋｍａｘ１－Ｌ）（Ｃ’：正整数）。ここで、Ｌは、用いられるＣＲＣビットの長さである。各情報ビットセグメントの長さを、なるべく等しくする。
コードレート値Ｒがコードレート所定値Ｒ１（Ｒ０＞Ｒ１）以下になると、ＴＢ全体を第２所定情報ビットの最大長Ｋｍａｘ２に基づいてコードブロック分割を行い、Ｋｍａｘ２を上限として伝送ブロックを１つまたは複数のほぼ等しいセグメントに分割する。
具体的なシーン：
仮に第１所定情報ビットの最大長Ｋｍａｘ１は、８４４８ｂｉｔｓであり、第２所定情報ビットの最大長Ｋｍａｘ２は、２５６０ｂｉｔｓである。ＴＢｓｉｚｅ＝３００００ｂｉｔｓとする。基地局によって特定される伝送のコードレート値がＲ０＝１／３より大きくなると、ＴＢ全体をＫｍａｘ１＝８４４８に基づいて分割を行い、ＣＲＣ数を１６ビットにすると、ＴＢ全体は、
Figure 0007434405000004
 ＝４セグメントに分割される。各セグメントの長さをなるべく一致させ、たとえば長さの差の最大値を１ｂｉｔとする。基地局によって特定される伝送のコードレート値がＲ１＝１／５より低くなると、ＴＢ全体をＫｍａｘ２＝２５６０に基づいて分割を行い、ＣＲＣ数を１６ビットにすると、ＴＢ全体は、
Figure 0007434405000005
 ＝１２セグメントに分割される。各セグメントの長さをなるべく一致させ、たとえば長さの差の最大値を１ｂｉｔとする。
なお、上記のＲ０＝１／３は、一例にすぎず、ほかの値が除外されない。上記のＲ１＝１／５は、一例にすぎず、ほかの値が除外されない。
選択可能に、コードレート値の特定方法として、実際伝送のＴＢｓｉｚｅとスケジューリングリソースサイズに基づいて、変調方式に応じて伝送毎のコードレート値を具体的に算出する。
または、指示情報（たとえばＭＣＳ Ｉｎｄｅｘ）に基づいて実際伝送のコードレートを特定する。このように、複雑の計算が避けられる。ＬＴＥのＭＣＳを例とすると、以下の表がある。
Figure 0007434405000006
上記ＭＣＳテーブルの各行は、事実上、異なるコードレートを示し、３ＧＰＰテキストＲ１－０８１６３８を参照する。しかし、ＭＣＳテーブルに暗然に示されるコードレートは、目標値であって実際伝送のコードレートとは完全同一ではないが、コードブロック分割のコードレート要件を満たすことができる。ＭＣＳテーブルに暗然に示されるコードレートで異なるコードレートを識別してコードブロック分割を実現することは、簡単で効率の高い方式である。
図７を参照する。図７には、１つの実施例の基地局７００の構造を示している。当該基地局７００は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１特定モジュール７０１と、第１所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第１分割モジュール７０２と、第２所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第２分割モジュール７０３とを含む。
選択可能に、引き続き図７を参照し、前記第１特定モジュール７０１は、ベースグラフの種類を特定するための第１特定ユニット７０１１と、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第２特定ユニット７０１２と、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第３特定ユニット７０１３とを含む。
選択可能に、前記第１特定ユニット７０１１は、さらに、ベースグラフの種類をシグナリングによって指示することに用いられる。
選択可能に、前記第１特定ユニット７０１１は、さらに、ベースグラフの種類を動的シグナリング、静的シグナリングまたは半静的シグナリングによって指示することに用いられる。
選択可能に、引き続き図７を参照し、前記第１特定モジュール７０１は、伝送のコードレート値を特定するための第４特定ユニット７０１４と、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第５特定ユニット７０１５と、前記コードレート値が第１所定値以下になると、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第６特定ユニット７０１６とを含む。
選択可能に、前記第４特定ユニット７０１４は、さらに、実際伝送の伝送ブロックサイズ、スケジューリングリソースサイズおよび変調符号化方式に基づいて、伝送毎のコードレート値を算出することに用いられる。
選択可能に、前記第４特定ユニット７０１４は、さらに、伝送のコードレート値を指示情報に基づいて特定することに用いられる。
本実施例の基地局は、上記の方法実施例を実行可能であり、その実現原理および技術効果が類似するため、本実施例でここに繰り返して記載しない。
図８を参照する。図８には、１つの実施例の端末８００の構造を示している。当該端末８００は、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第２特定モジュール８０１と、第１所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュール８０２と、第２所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュール８０３とを含む。
選択可能に、前記第２特定モジュール８０１は、ベースグラフの種類を特定するための第７特定ユニット８０１１と、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第８特定ユニット８０１２と、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第９特定ユニット８０１３とを含む。
選択可能に、前記第７特定ユニット８０１１は、さらに、基地局からのシグナリング指示によってベースグラフの種類を特定することに用いられる。
選択可能に、前記第７特定ユニット８０１１は、さらに、基地局からの動的シグナリング、静的シグナリングまたは半静的シグナリング指示によってベースグラフの種類を特定することに用いられる。
選択可能に、前記第２特定モジュール８０１は、伝送のコードレート値を特定するための第１０特定ユニット８０１４と、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１１特定ユニット８０１５と、前記コードレート値が第１所定値以下になると、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１２特定ユニット８０１６とを含む。
選択可能に、前記第１０特定ユニット８０１４は、さらに、基地局からのシグナリング指示に基づいて伝送のコードレート値を特定することに用いられる。
選択可能に、前記第１０特定ユニット８０１４は、さらに、指示情報に基づいて伝送のコードレート値を特定することに用いられる。
本実施例の端末は、上記の方法実施例を実行可能であり、その実現原理および技術効果が類似するため、本実施例でここに繰り返して記載しない。
図９を参照する。図９は、本開示の実施例に応用される基地局の構造図であり、上記の対応実施例におけるアップリンク電力制御方法の細部を実現可能であり、同一または類似する効果を達成する。図９に示すように、基地局９００は、プロセッサ９０１と、トランシーバ９０２と、メモリ９０３と、バスインタフェースを含む。本開示の実施例において、基地局９００は、メモリ９０３に記憶されてプロセッサ９０１で実行可能なコンピュータプログラムをさらに含む。コンピュータプログラムがプロセッサ９０１によって実行されると、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するステップと、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するステップと、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するステップとが実現される。
図９において、バスアーキテクチャは、任意数の相互接続するバスとブリッジを含み、具体的に、プロセッサ９０１をはじめとする１つ又は複数のプロセッサとメモリ９０３をはじめとするメモリの各種類の回路が接続したものである。バスアーキテクチャは、周辺イクイップメント、レギュレーター、電力管理回路などの各種類のほかの回路を接続したものであってもよい。これらは、いずれも本分野の公知事項であり、本文においてさらなる記載をしない。バスインタフェースにより、インタフェースが提供される。トランシーバ９０２は、複数の部品であってもよく、即ち送信機と受信機を含み、伝送媒体でほかの各種類の装置と通信するユニットとして提供される。ユーザ端末によっては、ユーザインタフェース９３０は、内部接続や外部接続する機器のインタフェースであってもよい。接続する機器は、キーパッド、ディスプレイ、スピーカ、マイクロフォン、ジョイスティックなどを含むが、それらに限られない。
プロセッサ９０１は、バスアーキテクチャと通常の処理を管理する。メモリ９０３は、プロセッサ９０１による操作実行に使用されるデータを記憶できる。
選択可能に、プロセッサ９０１は、メモリ９０３に保存されているプログラムまたは指令を呼び出すことによって、ベースグラフの種類を特定するプロセスと、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスとを実行する。
選択可能に、プロセッサ９０１は、メモリ９０３に保存されているプログラムまたは指令を呼び出すことによって、伝送のコードレート値を特定するプロセスと、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスと、前記コードレート値が第１所定値以下になると、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスとを実行する。
本実施例の基地局は、上記の方法実施例を実行可能であり、その実現原理および技術効果が類似するため、本実施例でここに繰り返して記載しない。
図１０は、本開示の別の実施例における端末の構造図である。図１０に示すように、図１０に示す端末１０００は、少なくとも１つのプロセッサ１００１と、メモリ１００２と、少なくとも１つのネットワークインタフェース１００４と、ユーザインタフェース１００３を含む。端末１０００における各構成部品は、バスシステム６０５を介して結合される。バスシステム１００５は、これらの構成部品の間の接続と通信に用いられることが理解できる。バスシステム１００５は、データバスのほかに、電源バス、制御バスおよび状態信号バスをさらに含む。ただし、明確に説明するために、図１０において、各種類のバスをすべてバスシステム１００５として標記している。
ここで、ユーザインタフェース１００３は、ディスプレイ、キーボードまたはポインティングデバイス（たとえばマウス、トラックボール（ｔｒａｃｋ ｂａｌｌ））、タッチパネルまたはタッチスクリーンなどを含む。
本開示の実施例におけるメモリ１００２は、揮発性メモリまたは非揮発性メモリであり、または、揮発性メモリと非揮発性メモリの両方を含む。非揮発性メモリは、ＲＯＭ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰ ＲＯＭ）またはフラッシュメモリである。揮発性メモリは、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、外部のキャッシュに用いられる。多くの形態のＲＡＭが使用可能であるが、その例として、例えばＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）、ＤＤＲＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ ＳＤＲＡＭ）、ＥＳＤＲＡＭ（Ｅｎｈａｎｃｅｄ ＳＤＲＡＭ）、ＳＬＤＲＡＭ（Ｓｙｎｃｈｌｉｎｋ ＤＲＡＭ）、ＤＲＲＡＭ（Ｄｉｒｅｃｔ Ｒａｍｂｕｓ ＲＡＭ）が挙げられるが、それらに限られない。本開示の実施例に記載のシステム及び方法におけるメモリ１００２は、これらに限られず、これらおよびこれら以外の任意の適合する種類のメモリを含むとする。
一部実施例において、メモリ１００２には、実行可能なモジュールまたはデータ構造、またはそれらのサブセット、または、それらの拡張セットであるオペレーションシステム１００２１とアプリケーションプログラム１００２２が記憶されている。
ここで、オペレーションシステム１００２１は、フレーム層、コアライブラリ層、駆動層など各種類のシステムプログラムを含み、各種類のベーシックサービスの実現およびハードウェアに基づくタスクの処理に用いられる。アプリケーションプログラム１００２２は、メディアプレイヤー（Ｍｅｄｉａ Ｐｌａｙｅｒ）、ブラウザ（Ｂｒｏｗｓｅｒ）など各種類のアプリケーションプログラムを含み、各種類のアプリケーションサービスの実現に用いられる。本開示の実施例における方法を実現するプログラムは、アプリケーションプログラム１００２２に含まれる。
本開示の実施例において、メモリ１００２に保存されているプログラムまたは指令を呼び出し、具体的に、アプリケーションプログラム１００２２に保存されているプログラムまたは指令を呼び出すことによって、プロセッサ１００１は、上記端末によって実行される方法を実行することができる。
上記の本開示の実施例に開示される方法は、プロセッサ１００１に応用可能であり、またはプロセッサ１００１によって実現される。プロセッサ１００１は、信号処理能力を有するＩＣチップである。実現プロセスにおいて、上記方法の各ステップは、プロセッサ１００１におけるハードウェアの集積論理回路またはソフトウェア形式の指令によって遂行される。上記プロセッサ１００１は、汎用プロセッサ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）または他のプログラマブル論理デバイス、分離ゲートまたはトランジスタ論理デバイス、分離ハードウェアコンポーネントであり、本開示の実施例に開示される各方法、ステップおよび論理ブロック図を実現しまたは実行することができる。汎用プロセッサは、マイクロプロセッサまたは任意の通常プロセッサなどである。本開示の実施例に開示される方法のステップは、直接ハードウェアの復号プロセッサによって実行されて遂行されるか、復号プロセッサにおけるハードウェアおよびソフトウェアモジュールの組み合わせによって実行されて遂行される。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＰＲＯＭまたはＥＥＰＲＯＭ、レジスタなど本分野の周知の記憶媒体に位置する。当該記憶媒体は、メモリ１００２に位置する。プロセッサ１００１は、メモリ１００２における情報を読み取って、そのハードウェアと組み合わせて上記方法のステップを遂行する。
本開示の実施例に記載のこれらの実施例は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコードまたはそれらの組み合わせによって実現される。ハードウェアによる実現について、処理ユニットは、１つまたは複数のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ）、ＤＳＰＤ（ＤＳＰ Ｄｅｖｉｃｅ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、汎用プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、それ以外の本開示に記載の機能を実行するための電子ユニットまたはそれらの組み合わせで実現される。
ソフトウェアによる実現について、本開示の実施例に記載の機能を実行するモジュール（例えばプロセス、関数など）によって本開示の実施例に記載の技術を実現することができる。ソフトウェアコードは、メモリに保存されてプロセッサによって実行される。メモリは、プロセッサの中またはプロセッサの外部で実現することができる。
具体的に、プロセッサ１００１は、メモリ１００２に保存されるプログラムまたは指令を呼び出すことによって、第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスと、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するプロセスと、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するプロセスとを実行する。
選択可能に、プロセッサ１００１は、メモリ１００２に保存されているプログラムまたは指令を呼び出すことによって、ベースグラフの種類を特定するプロセスと、前記ベースグラフの種類として、第１ベースグラフである場合、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスと、前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、第２所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスとを実行する。
選択可能に、プロセッサ１００１は、メモリ１００２に保存されているプログラムまたは指令を呼び出すことによって、伝送のコードレート値を特定するプロセスと、前記コードレート値が第１所定値より大きくなると、第１所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスと、前記コードレート値が第１所定値以下になると、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するプロセスとを実行する。
本実施例の基地局は、上記の方法実施例を実行可能であり、その実現原理および技術効果が類似するため、本実施例でここに繰り返して記載しない。
本開示の実施例において、コンピュータプログラムが記憶されているコンピュータ読み取り可能な記憶媒体をさらに提供する。当該プログラムがプロセッサによって実行されると、図１～図６に示されるコードブロック分割方法のステップが実現される。
なお、明細書の全文にわたって言及されている「１つの実施例」や「一実施例」とは、実施例に関連する特定の特徴、構造または特性が本発明の少なくとも１つの実施例に含まれることを意味する。従って、明細書の各箇所に記載されている「１つの実施例において」や「一実施例において」とは、必ずしも同一の実施例を指すとは限らない。また、これらの特定の特徴、構造または特性は、任意かつ適切な方式で１つまたは複数の実施例に組み入れられることができる。
本開示の各実施例において、上記各プロセスの番号の大きさは、実行順の前後を意味するのではなく、各プロセスの実行順は、その機能および内在的な論理によって確定されるものであり、本開示の実施例の実施プロセスに対しいっさい限定を構成しないと理解すべきである。
また、本文において、「システム」と「ネットワーク」は、常に互換して使用することができる。
本文において、「および／または」との用語は、関連対象の関連関係を表現するものに過ぎず、存在可能な３種類の関係を示す。例えば、Ａおよび／またはＢの場合、Ａのみ、ＡとＢの両方、Ｂのみの３種類の場合を示す。また、本文において、「／」の記号は、通常、前後の関連対象が「または」の関係であることを示す。
本願に提供される実施例において、「Ａに対応するＢ」とは、ＢとＡが関連付けられることを示し、Ａに基づいてＢを確定することができる。なお、Ａに基づいてＢを確定することは、Ａのみに基づいてＢを確定するという意味ではなく、Ａおよび／または他の情報に基づいてＢを確定するのもよい。
本願で提供されるいくつかの実施例において、開示された方法および装置は、他の方式で実施され得ることを理解されたい。以上記載した装置実施例は、単に例示的なものである。例えば、記載したユニットの区分は、単に論理機能の区分であり、実際に実現する際に別の区分方式がある。例えば、複数のユニットまたはコンポーネントは、組み合わせてもよく、別のシステムに一体化されてもよく、または、一部の特徴は、無視されてもよく、または実行されなくてもよい。また、示されておりまたは議論されている各構成部分の相互間の結合や直接結合や通信接続は、インタフェース、装置またはユニットを介した間接結合や通信接続であってもよく、電気的、機械的、または他の形式であってもよい。
また、本開示の各実施例における各機能的ユニットは、全て１つの処理ユニットに一体化されていてもよいし、別々に１つのユニットとしてもよいし、２つ以上のユニットが１つのユニットに一体化されてもよい。上述した一体化ユニットは、ハードウェアの形態、またはハードウェアとソフトウェア機能ユニットの形態で実施することができる。
上述したソフトウェア機能ユニットの形態で実施される一体化ユニットは、コンピュータ読み取り可能な記憶媒体に格納されてもよい。上記ソフトウェア機能ユニットは、記憶媒体に記憶され、本開示の各実施例の送受信方法のステップの一部をコンピュータ装置（パーソナルコンピュータ、サーバ、又はネットワーク装置であってもよい）に実行させるいくつかの指令を含む。前記の記憶媒体は、Ｕディスク、モバイルハードディスク、ＲＯＭ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気ディスクまたは光ディスクなど、プログラムコードを格納することができる様々な媒体を含む。
以上記載されたのは、本開示の好適な実施形態である。なお、当業者は、本開示に記載されている原理を逸脱せずに様々な改良や修飾をすることもできる。これらの改良や修飾も、本開示の保護範囲に含まれる。

Claims (11)

  1. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、基地局が特定することと、
    前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することと、
    前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することとを含み、
    前記基地局が、ベースグラフの種類をシグナリングによって指示することをさらに含み、
    前記基地局がベースグラフの種類をシグナリングによって指示することは、
    前記基地局が、ベースグラフの種類を動的シグナリングによって指示することを含む、
    コードブロック分割方法。
  2. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを、前記基地局が特定することは、
    基地局が、前記ベースグラフの種類を特定することと、
    前記ベースグラフの種類として、第１ベースグラフである場合、前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、
    前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む、請求項１に記載の方法。
  3. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、前記基地局が特定することは、
    前記基地局が、伝送のコードレート値を特定することと、
    前記コードレート値が第１所定値より大きくなると、前記基地局が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、
    前記コードレート値が第１所定値以下になると、前記基地局が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む、請求項１に記載の方法。
  4. 前記基地局が伝送のコードレート値を特定することは、
    前記基地局が、実際伝送の伝送ブロックサイズ、スケジューリングリソースサイズおよび変調符号化方式に基づいて、伝送毎のコードレート値を算出することを含む、請求項３に記載の方法。
  5. 前記基地局が伝送のコードレート値を特定することは、
    前記基地局が、伝送のコードレート値を指示情報に基づいて特定することを含む、請求項３に記載の方法。
  6. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、端末が特定することと、
    前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することと、
    前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定すると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割することとを含み、
    第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを、前記端末が特定することは、
    前記端末が、基地局からのシグナリング指示によってベースグラフの種類を特定することを含み、
    前記端末が基地局からのシグナリング指示によってベースグラフの種類を特定することは、
    前記端末が、基地局からの動的シグナリング指示によってベースグラフの種類を特定することを含む、コードブロック分割方法。
  7. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、第２所定情報ビットの最大長でコードブロック分割を行うことを、前記端末が特定することは、

    前記ベースグラフの種類として、第１ベースグラフである場合、前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、
    前記ベースグラフの種類として、最小コードレートが前記第１ベースグラフの最小コードレートより小さい第２ベースグラフである場合、前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとをさらに含む、請求項６に記載の方法。
  8. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを、前記端末が特定することは、
    前記端末が、伝送のコードレート値を特定することと、
    前記コードレート値が第１所定値より大きくなると、前記端末が、第１所定情報ビットの最大長でコードブロック分割を行うことを特定することと、
    前記コードレート値が第１所定値以下になると、前記端末が、第２所定情報ビットの最大長でコードブロック分割を行うことを特定することとを含む、請求項６に記載の方法。
  9. 前記端末が伝送のコードレート値を特定することは、
    前記端末が、基地局からのシグナリング指示に基づいて伝送のコードレート値を特定すること、または、
    前記端末が、指示情報に基づいて伝送のコードレート値を特定することを含む、請求項８に記載の方法。
  10. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第１特定モジュールと、
    第１所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第１分割モジュールと、
    第２所定情報ビットの最大長でコードブロック分割を行うことが前記第１特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第２分割モジュールとを含み、
    前記第１特定モジュールは、
    ベースグラフの種類をシグナリングによって指示することにさらに用いられ、
    前記第１特定モジュールは、
    ベースグラフの種類を動的シグナリングによって指示することにさらに用いられる、
    基地局。
  11. 第１所定情報ビットの最大長でコードブロック分割を行うこと、または、前記第１所定情報ビットの最大長より小さい第２所定情報ビットの最大長でコードブロック分割を行うことを特定するための第２特定モジュールと、
    第１所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第１所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュールと、
    第２所定情報ビットの最大長でコードブロック分割を行うことが前記第２特定モジュールによって特定されると、前記第２所定情報ビットの最大長を上限として伝送ブロックを１つまたは複数のセグメントに分割するための第３分割モジュールとを含み、
    前記第２特定モジュールは、
    基地局からのシグナリング指示によってベースグラフの種類を特定することにさらに用いられ、
    前記第２特定モジュールは、
    基地局からの動的シグナリング指示によってベースグラフの種類を特定することにさらに用いられる、端末。
JP2022068446A 2017-07-14 2022-04-18 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体 Active JP7434405B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201710576847.8 2017-07-14
CN201710576847.8A CN109257141B (zh) 2017-07-14 2017-07-14 一种码块分割方法、终端、基站及计算机可读存储介质
PCT/CN2018/093333 WO2019011130A1 (zh) 2017-07-14 2018-06-28 一种码块分割方法、终端、基站及计算机可读存储介质
JP2020501454A JP7062046B2 (ja) 2017-07-14 2018-06-28 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020501454A Division JP7062046B2 (ja) 2017-07-14 2018-06-28 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2022105046A JP2022105046A (ja) 2022-07-12
JP7434405B2 true JP7434405B2 (ja) 2024-02-20

Family

ID=65001034

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020501454A Active JP7062046B2 (ja) 2017-07-14 2018-06-28 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体
JP2022068446A Active JP7434405B2 (ja) 2017-07-14 2022-04-18 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020501454A Active JP7062046B2 (ja) 2017-07-14 2018-06-28 コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体

Country Status (7)

Country Link
US (1) US11063605B2 (ja)
EP (1) EP3654557B1 (ja)
JP (2) JP7062046B2 (ja)
KR (2) KR102514216B1 (ja)
CN (1) CN109257141B (ja)
TW (1) TWI679868B (ja)
WO (1) WO2019011130A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11973593B2 (en) * 2018-02-23 2024-04-30 Nokia Technologies Oy LDPC codes for 3GPP NR ultra-reliable low-latency communications
CN111757118B (zh) * 2020-06-29 2023-04-21 北京百度网讯科技有限公司 视频转码处理方法、装置、设备和介质
WO2022082688A1 (zh) * 2020-10-22 2022-04-28 华为技术有限公司 一种通信方法、装置及系统
CN116033487A (zh) * 2021-10-27 2023-04-28 华为技术有限公司 数据传输方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026159A1 (ja) 2015-08-11 2017-02-16 三菱電機株式会社 通信システム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2695276A1 (en) * 2007-08-01 2009-02-05 Sirius Xm Radio Inc. Method and apparatus for interleaving low density parity check (ldpc) codes over mobile satellite channels
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
CN101867440A (zh) * 2009-04-15 2010-10-20 中兴通讯股份有限公司 码块分割预处理方法
CN102594492B (zh) * 2011-01-18 2016-12-21 中兴通讯股份有限公司 一种码块分割方法及装置
CN102315911B (zh) * 2011-09-29 2017-10-27 中兴通讯股份有限公司 一种低密度奇偶校验码编码方法及装置
US9252836B2 (en) * 2012-06-29 2016-02-02 Telefonaktiebolaget L M Ericsson (Publ) Method, devices and chip block for DS-CDMA
WO2014007539A1 (ko) * 2012-07-03 2014-01-09 엘지전자 주식회사 무선 통신 시스템에서 하향링크 신호 수신 방법 및 장치
WO2014025139A1 (ko) * 2012-08-10 2014-02-13 엘지전자 주식회사 무선 통신 시스템에서 하향링크 신호 수신 방법 및 장치
KR20140123397A (ko) * 2013-04-12 2014-10-22 주식회사 케이티 코드 블록 분할 방법 및 그 기지국
CN106160937B (zh) * 2015-04-15 2019-01-04 中兴通讯股份有限公司 一种实现码块分割的方法及装置
CN106160987B (zh) 2015-04-23 2020-01-31 中兴通讯股份有限公司 控制信息的发送方法及装置
US10348466B2 (en) 2015-11-03 2019-07-09 Qualcomm Incorporated Transport block segmentation and signaling
CN106856426B (zh) * 2015-12-09 2019-07-19 电信科学技术研究院 一种dmrs指示方法、终端及基站
US11140700B2 (en) * 2016-10-20 2021-10-05 Sharp Kabushiki Kaisha Terminal apparatus, base station apparatus, and communication method
CN106788900B (zh) * 2016-12-30 2019-01-04 展讯通信（上海）有限公司 码块分割方法及装置
US10608785B2 (en) * 2017-01-19 2020-03-31 Qualcomm Incorporated Resource-based code block segmentation
CN108347782B (zh) * 2017-01-25 2019-12-20 电信科学技术研究院 一种上行控制信息发送、接收方法、终端及基站

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017026159A1 (ja) 2015-08-11 2017-02-16 三菱電機株式会社 通信システム

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Ericsson，Code Block Segmentation for LDPC Codes，3GPP TSG RAN WG1 #88 R1-1701629，2017年02月17日
Ericsson，Throughput Requirements of LDPC Decoder，3GPP TSG RAN WG1 adhoc_NR_AH_1706 R1-1710486，2017年06月30日
Intel Corporation，LDPC Coding chain，3GPP TSG RAN WG1 adhoc_NR_AH_1706 R1- 1711344，2017年06月30日

Also Published As

Publication number Publication date
JP2022105046A (ja) 2022-07-12
KR20220045248A (ko) 2022-04-12
EP3654557A1 (en) 2020-05-20
CN109257141A (zh) 2019-01-22
US11063605B2 (en) 2021-07-13
EP3654557A4 (en) 2020-08-05
KR102514216B1 (ko) 2023-03-24
KR20200022037A (ko) 2020-03-02
TW201909608A (zh) 2019-03-01
KR102386661B1 (ko) 2022-04-14
WO2019011130A1 (zh) 2019-01-17
JP7062046B2 (ja) 2022-05-02
EP3654557B1 (en) 2022-04-20
JP2020527898A (ja) 2020-09-10
US20200145024A1 (en) 2020-05-07
TWI679868B (zh) 2019-12-11
CN109257141B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
JP7434405B2 (ja) コードブロック分割方法、端末、基地局およびコンピュータ読み取り可能な記憶媒体
US10887067B2 (en) Coding scheme determining method and apparatus
CN110572245B (zh) 通信方法和装置
WO2018130148A1 (zh) 一种资源调度指示方法、网络设备及终端设备
TW201810984A (zh) 用於５ｇ通信系統的細粒度ａｃｋ／ｎａｃｋ回饋
US20230025780A1 (en) Resource determining method and device
US20180278375A1 (en) Allocation method and apparatus for code block groups in a transport block
CN107154835B (zh) 数据的发送方法及装置
US20200021396A1 (en) Communication method and apparatus using segmented bit sequences
US10862833B2 (en) Message processing method and electronic device supporting the same
CN109392102B (zh) DCI format消息的发送方法、检测方法、相关设备及系统
CN110324128B (zh) 物理上行控制信道资源确定方法和通信设备
US11558148B2 (en) Use of LDPC base graphs for NR
CN105468706A (zh) 一种页面显示方法及装置
CN108391312B (zh) 一种传输块发送方法、接收方法、发送端和接收端
WO2023077871A1 (zh) 指示方法、参考信号发送方法、通信节点及存储介质
CN108811091B (zh) 时间序号的指示方法、相关设备及系统

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240207

R150 Certificate of patent or registration of utility model

Ref document number: 7434405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150