CN110572245B - 通信方法和装置 - Google Patents

Abstract

本申请的一个实施例提供一种通信方法和装置，可以适用于采用LDPC的通信系统。该方法包括：对C_t个码块进行速率匹配得到C_t个速率匹配输出序列，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足一定条件，所述C_t个码块是包括在与传输块对应的重传序列中的码块，所述重传序列包括M个码块组，M的值小于所述传输块在分割后得到的码块组数量；输出所述C_t个速率匹配输出序列。该方法可以适用于基于码块组传输的系统，尽量充分利用资源，提升性能。

Description

通信方法和装置

技术领域

本申请涉及通信技术，尤其是一种通信方法和装置。

背景技术

随着技术的发展，在通信系统中引入了低密度奇偶校验比特(low densityparity checB code,LDPC)对信息进行编码，其校验矩阵是一种稀疏矩阵。

在可以应用LDPC进行编码的系统中，例如，新无线(new radio，NR)系统，需要实现基于码块组的传输。而现有的速率匹配算法是基于采用Turbo码编码的系统的，在采用Turbo码编码的系统中，无论是初传还是重传，都是针对一个传输块中的所有码块的，因此，现有的速率匹配算法是不能适用于基于码块组传输的系统的。

发明内容

本申请的实施例提供的通信方法和装置，用于提供一种适用于基于码块组传输的系统的方案。

第一方面，本申请提供一种速率匹配方法，该速率匹配方法包括：获取输入序列，其中，该输入序列是与传输块对应的初始传输序列或者重传序列，该输入序列包括M 个码块组，M的值小于或者等于所述传输块在分割后得到的码块组数量；

获取与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于第 j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；根据所述B_j确定用于传输的比特集合；根据所述比特集合获取输出序列。

第二方面，本申请实施例还提供一种通信装置。该通信装置可用于实现上述第一方面的通信方法。该通信装置可以是终端，基站，或者基带芯片，或者数据信号处理芯片，或者通用芯片。

上述方法和装置中，根据实际发送的码块组确定每个码块速率匹配时的软缓存大小，从而可以尽量充分利用资源，提升性能。

一种可能的实现方式中，当K_w是受到N_max和N_IR的限制时，B_j的值满足B_j＝K_w，该方式中将N_max和传输块的软缓存大小对编码后码块长度的限制统一在编码阶段完成，减少了速率匹配时的多余比特，复杂度较低。

一种可能的实现方式中，当K_w是受到N_max限制时，B_j的值满足

该方式中，在编码阶段的算法相对简单，比较容易实现。

另一种可能的实现方式中，B_j的值满足

N_max表示可用的最大编码后码块长度。该种方式中，编码器只需完成相对简单的编码操作，其余的限制都在速率匹配时完成，各个阶段的功能实现划分更明确。

第三方面，本申请还提供了一种通信方法，该方法适用于重传场景，包括：获取速率匹配的输入序列，其中，该输入序列是与传输块对应的重传序列，该重传的序列包括M个码块组，M的值小于传输块在分割后得到的码块组数量，所述M个码块组包括C_t个码块；对C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足以下条件：当j≤C_t-γ-1时，

当j＞C_t-γ-1 时，

该方法中，速率匹配的输出以重传的码块组为基础，可以更加充分的利用空口资源。

第四方面，本申请实施例还提供一种通信装置。该通信装置可用于实现上述第三方面的通信方法。该通信装置可以是终端，基站，或者基带芯片，或者数据信号处理芯片，或者通用芯片。

可选的，本申请提供的方法和装置可以用于采用LDPC的通信系统。

作为另一种可选的设计，上述第二方面或第四方面的通信装置包括处理器和存储器。存储器用于存储实现前述所描述的通信方法的指令；处理器用于运行上述指令以实现前述通信方法。

作为另一种可选的设计，上述第二方面或第四方面的通信装置包括处理器和存储器。存储器与处理器耦合；处理器用于实现相应的处理过程，包括但不限于：

获取速率匹配的输入序列，其中所述输入序列是与传输块对应的初始传输序列或者重传序列，所述输入序列包括M个码块组，M的值小于或者等于传输块在分割后得到的码块组数量；

获取与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于所述第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；根据所述B_j确定用于传输的比特集合；以及根据所述比特集合获取速率匹配的输出序列。

可选的，上述通信装置还可以进一步包括收发机。

本申请实施例还提供一种计算机程序产品，当其在计算机上运行时，使得计算机实现前述通信方法。

本申请实施例还提供一种计算机可读存储介质，其上存储有指令，当在计算机上运行时，使得计算机实现前述通信方法。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍。

图1为无线通信系统的简化示意图；

图2为一种终端的结构简化示意图示意图；

图3为一种基站的结构简化示意图；

图4为示例的一种比特序列处理过程；

图5为本申请实施例一种通信方法流程示意图；

图6为本申请实施例一种传输的比特集合示意图；

图7为本申请实施例一种通信装置结构示意图；

图8为本申请又一实施例一种通信装置结构示意图。

具体实施方式

下面将结合本申请中的附图，对本申请的实施例进行描述。

以下对本申请中的一些术语和约定做出说明。

比特序列是一种由比特“0”和/或“1”组成的序列。比特序列的长度是指比特序列包括的比特的数目。例如：比特序列00包括2个比特，其长度为2；比特序列111包括3个比特，其长度为3；比特序列“0100”包括4个比特，其长度为4。

传输块(transport blocB,TB)以及码块(code blocB,CB)都可以视为一种比特序列。码块是通过对传输块或者经过处理的传输块分割后得到的，是编码的对象。因此，本申请中，码块长度指的是该码块对应的比特序列所包括的比特的数目，码块长度也可以称为码块大小；传输块长度指的是该传输块对应的比特序列所包括的比特的数目，传输块长度也可以称为传输块大小。可以理解，随着技术的发展，传输块或者码块可能有不同的术语名称。本申请实施例中，经过处理的传输块也可以理解为传输块，该处理可以是在初始的传输块基础上添加校验比特，例如添加循环冗余校验(cyclic redundancy check，CRC)比特，本申请实施例对此不做限定。

在本申请实施例中，通信装置是一种具有通信功能的装置。例如：通信装置可以是基站、或者终端，或者芯片等，其中的芯片例如可以是基带芯片，或者通信芯片。

本申请实施例的技术方案可以用于如图1所示的无线通信系统中。如图1所示，在无线通信系统包括至少一个基站B200和终端T100(图中仅示出一个)。基站B200可以利用不同的通信资源与终端T100进行通信。例如：基站B200可以利用宽波束和/或窄波束与终端T100进行通信。该无线通信系统可以是4G通信系统，例如：LTE(长期演进， long termevolution)系统，5G通信系统，例如NR系统，多种通信技术融合的通信系统 (例如LTE技术和NR技术融合的通信系统)，以及后续演进系统等。基站B200和终端 T100均可以作为发送设备或接收设备。在上行链路，终端作为发送设备，基站作为接收设备，在下行链路，基站作为发送设备，终端作为接收设备。可以理解的是，所述无线通信系统可以包括无线接入网和核心网，所述无线接入网中包括基站B200，也可以包括其他接入设备，例如中继站，或者其他设备等。所述核心网可以包括核心网设备，如，移动管理实体，或其他控制或存储设备等。

本申请中，终端T100是一种具有无线通信功能的设备，可以是具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备等。在不同的网络中终端可以叫做不同的名称，例如：用户设备，移动台，用户单元，站台，蜂窝电话，个人数字助理，无线调制解调器，无线通信设备，手持设备，膝上型电脑，无绳电话，无线本地环路台等。需要说明的是，为便于理解和图示方便，图1，图 2中，终端T100以手机作为例子。图2给出了终端T100的结构示意图。如图2所示，终端T100包括处理器、存储器、射频电路、天线以及输入输出装置。处理器主要用于对通信协议以及通信数据进行处理，以及对终端进行控制，执行软件程序，处理软件程序的数据等。存储器主要用于存储软件程序和数据。射频电路主要用于基带信号与射频信号的转换以及对射频信号的处理。天线主要用于收发电磁波形式的射频信号。输入输出装置，例如触摸屏、显示屏，键盘等主要用于接收用户输入的数据以及对用户输出数据。需要说明的是，有些种类的终端可以不具有输入输出装置。

当需要发送数据时，处理器对待发送的数据进行基带处理后，输出基带信号至射频电路，射频电路将基带信号进行射频处理后将射频信号通过天线以电磁波的形式向外发送。当有数据发送到终端时，射频电路通过天线接收到射频信号，将射频信号转换为基带信号，并将基带信号输出至处理器，处理器将基带信号转换为数据并对该数据进行处理。

为了便于说明，图2仅示出了一个存储器和处理器。在实际的终端产品中，可以存在一个或多个处理器和一个或多个存储器。存储器也可以称为存储介质或者存储设备等。存储器可以是独立于处理器设置，也可以是与处理器集成在一起，本申请实施例对此不做限制。

作为一种可选的实现方式，处理器可以包括基带处理器和/或中央处理器，基带处理器主要用于对通信协议以及通信数据进行处理，中央处理器主要用于对整个终端进行控制，执行软件程序，处理软件程序的数据。图2中的处理器可以是集成了基带处理器和中央处理器的功能，本领域技术人员可以理解，基带处理器和中央处理器也可以是各自独立的处理器。可选的，终端可以包括多个基带处理器以适应不同的网络制式。可选的，终端可以包括多个中央处理器以增强其处理能力。可选的，可以将基带处理器和中央处理器的功能集成在一个处理器上实现。可选的，终端的各个部件可以通过各种总线连接。基带处理器也可以表述为基带处理电路或者基带处理芯片。中央处理器也可以表述为中央处理电路或者中央处理芯片。可选的，对通信协议以及通信数据进行处理的功能可以内置在处理器中，也可以以软件程序的形式存储在存储单元中，由处理器执行软件程序以实现基带处理功能。

在本申请实施例中，可以将具有收发功能的天线和射频电路视为终端的收发单元，将具有处理功能的处理器视为终端的处理单元。如图2所示，终端T100包括收发单元101和处理单元102。收发单元也可以称为收发器、收发机、收发装置等。处理单元也可以称为处理器，处理单板，处理模块、处理装置等。可选的，可以将收发单元101中用于实现接收功能的器件视为接收单元，将收发单元101中用于实现发送功能的器件视为发送单元，即收发单元101包括接收单元和发送单元。收发单元有时也可以称为收发机、收发器、或收发电路等。接收单元有时也可以称为接收机、接收器、或接收电路等。发送单元有时也可以称为发射机、发射器或者发射电路等。

基站B200，也可称为基站设备，是一种部署在无线接入网用以提供无线通信功能的设备。例如：在LTE网络中的基站称为演进的节点B(evolved NodeB，eNB或者 eNodeB)，在NR网络中的基站称为TRP(收发点，transmission reception point)或者 gNB(generationnodeB，下一代节点B)。图3给出了基站B200的一种结构示意图。图3 所示的基站B200可以是分体式基站,例如图3靠左示出了包括天线(antennas)、无线射频单元(remote radiounit,RRU)和基带单元(baseband unit，BBU)的分布式基站，图 3所示的基站也可以是一体式基站，例如图3靠右示出的小站(small cell)。可以理解，图3仅仅是给出了基站的一个实施例，基站的物理结构也可以是其他形式，本申请并不限定。一般而言，基站包括201部分以及202部分。201部分主要用于射频信号的收发以及射频信号与基带信号的转换；202部分主要用于基带处理，对基站进行控制等。201部分通常可以称为收发单元、收发机、收发电路、或者收发器等。202部分通常是基站的控制中心，通常可以称为处理单元。

作为一种可选的实施方式，201部分为收发单元，也可以称为收发机，或收发器等，其包括天线和射频单元，其中射频单元主要用于进行射频处理。可选的，可以将201部分中用于实现接收功能的器件视为接收单元，将用于实现发送功能的器件视为发送单元，即201部分包括接收单元和发送单元。接收单元也可以称为接收机、接收器、或接收电路等，发送单元可以称为发射机、发射器或者发射电路等。

作为一种可选的实施方式，202部分可以包括一个或多个单板，每个单板可以包括一个或多个处理器和一个或多个存储器，处理器用于读取和执行存储器中的程序以实现基带处理功能以及对基站的控制。若存在多个单板，各个单板之间可以互联以增加处理能力。作为一中可选的实施方式，也可以是多个单板共用一个或多个处理器，或者是多个单板共用一个或多个存储器，或者是多个单板同时共用一个或多个处理器。

可以理解是的，以上图1-图3仅为实施例，并不限于此。

需要说明的是，发送设备在将比特序列发送给接收设备之前，会对比特序列进行分割、编码、速率匹配、码块级联等处理，如图4所示。

可以理解的是，上述分割、编码、速率匹配、码块级联等处理可以通过图3或者图2中的处理器实现。

速率匹配的目的在于将码率调整到期望的输出码率。在循环缓存速率匹配(circular buffer rate matching)算法中，根据期望的输出码率，可以选择L个编码比特，作为循环缓存速率匹配的输出，调整读取编码比特的多少可得到不同的码率；循环缓存速率匹配从缓存器中某个指定的开始位置读出L个编码比特，被称为比特选择。总的来说，被选择用于传输的比特可以从缓存器中的任何位置开始读出来。如果达到缓存器的末尾，可以返回到缓存器的开始位置继续读取数据。所以，通过简单的方法便可实现基于循环缓存的速率匹配。对于混合自动重传请求(hybrid automatic repeat request，HARQ)，循环缓存又具有灵活性和颗粒度的优势。

HARQ是一种数字通信系统中极其重要的链路自适应技术。接收端对其接收的数据包进行译码，若译码正确则反馈ACK信号给发送端，通知其发送新的数据包；若译码失败则反馈NACK信号给发送端，请求发送端重新发送数据包。接收端通过对多次重传的数据包译码，可以提高其译码成功概率，实现链路传输的高可靠性要求。在HARQ方式下，在循环缓存中可以指定不同的位置作为每次传输数据读取的起点位置。通过对冗余版本 (redundancyversion，RV)的定义即确定了传输数据在循环缓存中读取的多个起点位置，冗余版本取值便确定了本次传输的数据在循环缓存中读取的具体起点位置。

假设编码码率为1/3，编码后的码块长度为96，RV的数目为4，分别为RV0， RV1,RV2,RV3，如果从RV0开始读取64个比特生成一个码块的话，则速率匹配后的码率

如果读取128个比特的话，则速率匹配后的码率

由于接收端能力等因素，可能会存在接收端的软信息缓存(也可以称为软缓存)受限的情况，在发送端进行速率匹配时，将接收端的软缓存的大小考虑进去，通过对发送数据进行限制，可以保证接收端接收到的软信息能够存储在软缓存中，不会溢出。

可以理解的是，软缓存的大小是存储的软信息的数目，比如当每个软信息是8比特数据时，软缓存的大小就是指能够存储多少个8比特数据，而接收端的一个8比特的软信息对应发端的一个比特，所以在发送端只是用到软缓存的大小，实际存储的是比特级的数据。

本申请提供了一种通信方法，可以适用于基于码块组传输的通信系统，例如采用LDPC 编码的通信系统，上述传输可以包括初传和/或重传。该通信方法由通信装置实现，可以理解的是，该通信装置在本申请实施例中实现的是位于发送端的方法。本申请中，可以将位于发送端的设备也可以称为第一设备。如图5所示，该方法可以包括：

S501，获取输入序列，其中所述输入序列包括M个码块组，M的值小于或者等于传输块在分割后得到的码块组数量。

输入序列是与传输块对应的初始传输序列或者重传序列。所述输入序列是速率匹配的输入序列，可以将编码器的输出看作是速率匹配模块的输入序列。

此处，输入序列，可是重传数据，也可以是初传数据。如图4所示，传输块或者经过处理后的传输块输入进行码块分割操作，此处的码块分割操作可以包括将传输块或者处理后的传输块分割为至少一个码块，而该至少一个码块可以分为至少一个码块组。码块组的数目可以在码块分割之前确定，也可以在码块分割之后确定。可选的，对每一个码块组可以根据系统设计需求添加码块组校验比特，本申请实施例对此不做限定。为描述方便，本申请实施例后续将传输块或者处理后的传输块在码块分割后得到的至少一个码块所包括的码块组简称为传输块包括的码块组。

本实施例中，输入序列包括M个码块组，对于输入序列是初传数据的场景，该M 个码块组即为传输块包括的。例如，假设传输块包括的码块组数量为4，根据接收端反馈的ACK，得知第1个码块组被正确接收，那么重传时可以是传输后面3个码块组，也就是说重传的码块组数量少于初传的码块组的数量。在确定重传的码块组后，可以对重传的码块组进行重新编码后进行速率匹配，也可以不重新编码，本申请实施例对此不做限定。

S502，获取与M个码块组中的第j个码块对应的软缓存大小B_j。

B_j的值可以是基于以下至少一个参数确定的：第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、所述传输块的软缓存大小N_IR以及可用的最大编码后码块长度N_max确定的。

例如，在某些实现方式中，B_j＝K_w。又例如，在某些实现方式中，

再例如，在某些实现方式中，

其中

表示向下取整，K_w表示该第j个码块的编码后长度K_w、C_t表示M个码块组包括的码块的数目、N_IR表示传输块的软缓存大小、N_max表示可用的最大编码后码块长度。

可以理解的是，上述B_j满足的公式形式仅为举例说明，还可以基于上述任意一种公式进行变型，例如向下取整改成向上取整，或者对其中的

或者N_max可以进行加权等等，本申请实施例对此不做限定。

获知了所述输入序列中包括的码块组，可以针对该M个码块组中的各个码块确定对应的软缓存大小，可选的，每个码块可以采用相同的方法确定其对应的软缓存大小。

其中，在一种实现方式中，K_w可以是编码器在编码后通知给速率匹配模块，也可以是速率匹配模块通过其他方式获知K_w，本申请实施例对此不做限定。

传输块的软缓存大小N_IR的值与接收端设备(也可以称为第二设备)的等级相关，例如可以通过如下公式(1)获知N_IR：

其中，N_soft表示与接收设备的能力等级对应的软信息比特的数目(soft channelbits)， K_C的取值由N_soft确定，M_{DL_HARQ}表示下行HARQ进程的最大数目，M_limit为一个预定义的常数，例如可以为8，K_MIMO是与传输模式对应的参数，例如在某些传输模式下K_MIMO可以为2，在某些传输模式下K_MIMO可以为1，本申请实施例对此不做限定。上述公式(1) 可以理解为将软缓存按照进程数划分，为每个进程预留资源。

一种可能的实现方式中，可以根据接收设备的能力等级，通过查表便可得到N_IR的大小，例如可以通过查表的方式获知N_soft，根据N_soft的取值决定K_C，再根据公式(1)最终得到N_IR。

其中，

是指在编码器中可用的最大编码块长度K_max对应的最小码率，其中，

的具体取值可以是协议预先规定好的,参数P可以为0，也可以是打孔信息比特的数目，本申请实施例对此不做限定。

S503，根据B_j确定用于传输的比特集合。

S502中确定的B_j限制了可以传输的比特集合，如图6所示，图6中白色区域(无斜线部分)表示循环缓存中因为软缓存大小限制而不能被传输的比特集合，而有斜线格子部分表示可以传输的比特的集合，该可以传输的比特集合中包括的比特数目是根据软缓存大小确定的。上述可以传输的比特集合也就是在循环缓存中可以读取的数据。例如S502中确定的软缓存大小为300，K_w为400，那么循环缓存大小为400，那么将编码后的比特序列中的前300个比特作为用于传输的比特集合。可选的，在传输的比特集合中也有可能包括填充比特。

S504，根据上述比特集合获取速率匹配的输出序列。

速率匹配的输出序列是在上述比特集合的基础上结合RV取值进行读取后得到的比特序列。例如，从RV0对应起始位置开始读取，读取的长度根据用于每个码块传输的比特长度确定。所读取的长度也就是速率匹配的输出序列的长度。

可选的，如果上述比特集合中包括填充比特时，在读取时可以跳过。

本申请实施例中，根据实际发送的码块组因素确定每个码块速率匹配时的软缓存大小，可以尽量充分利用软缓存资源，提升性能。

进一步的，特别是在缓存受限场景下,初传时每个码块的缓存均受限,此时每个码块的编码码率(不包含重复部分)较高，编码增益相对受限。例如，一个码块编码前信息比特长度K＝6000，按1/3码率编码可以得到编码后长度18000，若此时码块的软缓存受限，大小仅为12000，那么他只能按照1/2码率编码至12000，然后重复6000比特，这样便会损失一部分编码增益，而采用本申请实施例的方法，仅部分码块组进行重传,那么重传时对软缓存进行重新分配,每个码块便可分配到更大的软缓存,从而获取更大的编码增益。例如上述例子中，假设每个码块组仅包含一个码块，若初传包含两个码块组，仅有一个码块组需要重传，那么重传的码块组可用的缓存大小可以增加到24000，这样便可以按照1/3码率进行编码了。

下面具体举例说明几种可能的确定与第j个码块对应的软缓存大小的方式。

一种可能的实现方式中，当K_w的值是受到N_max和传输块的软缓存大小N_IR的限制时，那么第j个码块对应的软缓存大小B_j与K_w相等，即，B_j的值满足公式：B_j＝K_w。

也就是说当编码器的输出考虑了N_max和N_IR，使得编码后的码块长度不超过N_max以及

时，此时可以将B_j确定为K_w，其中

可以理解为N_IR分配到每个码块的大小。

该种实现方式中，将N_max和传输块的软缓存大小对编码后码块长度的限制统一在编码阶段完成，减少了速率匹配时的多余比特，复杂度较低。

可以理解的是，上述确定B_j的方式也可以适用于其他场景，例如不考虑编码器的实现，直接将B_j确定为K_w，本申请对此不做限定。

另一种可能的实现方式中，当K_w是受到N_max限制时，那么确定第j个码块对应的软缓存大小B_j的值满足公式：

其中

为向下取整。

也就是说，如果编码器的输出考虑了N_max，没有考虑其他因素，那么在确定码块对应的软缓存大小时，可以将其他因素，例如，N_IR考虑进去，具体可以是：

该种实现方式中，在编码阶段的算法相对简单，比较容易实现。

可以理解的是，该种方式也可以适用于编码阶段考虑了N_max和N_IR的场景，也可以适用于其他场景，例如不考虑编码器的实现，直接将B_j确定为

本申请对此不做限定。

又一种可能的实现方式中，可以将第j个码块对应的软缓存大小B_j确定为

即B_j的取值满足公式：

其中，

为向下取整。

该种实现方式，可以适用于编码器的输出不受任何因素限制，例如编码器直接采用最低码率进行编码的场景，也可以适用于编码器的输出受到例如N_max和N_IR中的一个或者多个因素限制的场景，本申请实施例对此不做限定。该种方式中，编码器只需完成相对简单的编码操作，其余的限制都在速率匹配时完成，各个阶段的功能实现划分更明确。

可选的，上述各种确定B_j的方式，可以理解为B_j的值与该第j个码块的编码后长度K_w、M个码块组包括的码块的数目C_t、传输块的软缓存大小N_IR、可用的最大编码后码块长度N_max相关。

可选的，上述实施例中，速率匹配的输出序列的长度可以满足以下条件：

当j≤C_t-γ-1时，

当j＞C_t-γ-1时，

其中，G′＝G/(N_L·Q_m)，γ＝G′modC_t，Q_m为调制阶数，N_L为数据流的数目，G 为用于所述传输块传输的可用比特数目。

可以理解的是，N_L主要出现于多天线场景中，例如发送分集模式下，每个调制符号会通过一系列运算生成两路正交信号，在两根天线同时发送，那么此时N_L＝2；而在复用模式下，N_L等于实际发送的数据流的数目。

速率匹配的输出序列的长度可以由用于每个码块传输的比特数目决定，这个长度由整个传输块的空口资源(即RB数)和码块数目决定，例如，整个空口资源可以均匀分配到各个码块。需要说明的是，上述确定速率匹配的输出序列的长度的方法，可以应用于S504；也可以独立于图5所示的实施例，即对于任何基于码块组重传的场景都可以使用，不限于以采用图5实施例中确定第j个码块对应的软缓存大小的方式为基础。

例如，本申请实施例还提供了一种通信方法，该方法可以适用于重传的场景中，包括但不限于以下步骤：

获取速率匹配的输入序列，所述输入序列是与传输块对应的重传序列，所述输入序列包括M个码块组，M的值小于传输块在分割后得到的码块组数量，所述M个码块组包括C_t个码块；对C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足以下条件：当j≤C_t-γ-1时，

当 j＞C_t-γ-1时，

该方法中，速率匹配的输出以重传的码块组为基础，可以更加充分的利用空口资源。

可以理解的是，在接收端，可以采用对应的方式进行解速率匹配以及译码，例如，每个码块按照与发送端相同的方法计算出软缓存的大小，根据软缓存的大小对接收到的软信息进行解速率匹配操作，解速率匹配模块输出长度小于等于软缓存大小的软信息序列给译码器进行译码即可。该接收端的装置可以位于第二设备中，可以包括相应的功能单元实现上述功能。例如，该接收端的装置可以包括：用于存储指令的存储器,以及用于执行该指令的处理器,用于实现上述在接收端完成的进行解速率匹配以及译码的过程。

本申请实施例还提供了一种通信装置700，该通信装置用于实现上述实施例在发送端，例如第一设备中，所执行的方法，该通信装置可以是终端，基站、基带芯片、或者数据信号处理芯片，通用芯片，或者通用芯片等。如图7所示，该装置可以包括：

输入单元701，用于获取输入序列，其中该输入序列包括M个码块组，M的值小于或者等于传输块在分割后得到的码块组数量。

获取单元702，用于获取与M个码块组中的第j个码块对应的软缓存大小，其中与第j 个码块对应的软缓存大小是基于所述第j个码块的编码后长度K_w、M个码块组包括的码块的数目C_t、传输块的软缓存大小N_IR、可用的最大编码后码块长度N_max中的至少一个确定的。

确定单元703，用于根据第j个码块对应的软缓存大小确定传输的比特集合。

输出单元704，用于根据确定单元703确定的比特集合获取速率匹配的输出序列。

可以理解的是，上述各个单元可以是独立的逻辑功能模块，也可以通过集成的功能单元实现，本申请实施例对此不做限定。进一步的，上述各个单元的具体功能和实现方式可以参考方法实施例以及附图1至6的相关描述。

本申请实施例还提供了一种通信装置，该通信装置可以是终端，基站、基带芯片、或者数据信号处理芯片，通用芯片，或者通用芯片等。

所述通信装置包括：输入单元，用于获取输入序列，该输入序列是与传输块对应的重传序列，该输入序列包括M个码块组，M的值小于传输块在分割后得到的码块组数量，所述M个码块组包括C_t个码块；

速率匹配单元，用于对C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足以下条件：当j≤C_t-γ-1时，

当 j＞C_t-γ-1时，

其中，G′＝G/(N_L·Q_m)，γ＝G′modC_t，Q_m为调制阶数，N_L为数据流的数目，G为用于所述传输块传输的可用比特数目。该实施例中的输入单元、速率匹配单元可以通过图2、图3所示的处理器、或者图4所示的速率匹配模块来实现。一些相关的描述可以参照上述实施例中的描述，在此不再赘述。

可选的，本申请实施例中还提供了一种通信装置800，如图8所示，该装置可以包括：存储器801和处理器802。在不同的应用中，存储器801和处理器802可能有不同的功能。

在一种可能的实现方式中：

存储器801与处理器802耦合，处理器802用于：获取速率匹配的输入序列，其中所述输入序列是与传输块对应的初始传输序列或者重传序列，所述输入序列包括M 个码块组，M的值小于或者等于传输块在分割后得到的码块组数量；获取与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于所述第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；根据所述B_j确定用于传输的比特集合；以及根据所述比特集合获取速率匹配的输出序列。或者，处理器802用于，获取速率匹配的输入序列，其中所述输入序列是与传输块对应的重传序列，所述输入序列包括M个码块组，M的值小于所述传输块在分割后得到的码块组数量，所述M个码块组包括C_t个码块；

对C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足以下条件：当j≤C_t-γ-1时，

当j＞C_t-γ-1时，

在另一种可能的实现方式中：

存储器801，编码器的输出序列的全部或者部分可以存储在该存储器801中。

此处，存储器中存储的输出序列可以是上述实施例中所描述的输入序列，其中，所述输入序列所包括的C_t个码块可以分别对应一个虚拟缓存。该虚拟缓存(也可以称为循环缓存)的大小可以与K_w相等。

可以理解的是，该存储器801可以是寄存器、随机读写存储器(RAM)、高速缓冲寄存器(Cache)、闪存、ROM存储器、EPROM存储器、EEPROM存储器、硬盘、移动硬盘、CD-ROM或者本领域熟知的任何其它形式的存储介质，本申请实施例对此不做限定。

处理器802，可以用于实现上述图7所示实施例中第二获取单元702，确定单元703和输出单元704的功能，具体不再赘述。或者，该处理器802也可以用于对C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足以下条件：当 j≤C_t-γ-1时，

当j＞C_t-γ-1时，

或者，在又一种可能的实现方式中，

存储器801可以用于存储实现前述各个实施例中所描述的通信方法的指令；处理器 802可以用于运行上述指令以实现前述各个实施例中所描述的通信方法。可以理解的是，上述各种情况下，存储器801和处理器802可以独立存在，也可以集成在一个芯片上实现，本申请实施例对存储器801和处理器802的存在形式不做限定。

本申请实施例中的通信装置，根据实际发送的码块组等因素确定每个码块速率匹配时的软缓存大小，从而可以满足小块长可以支持比大块长更低的码率，而不会增加软缓存的大小，可以改善速率匹配性能。

需要说明的是，上述图7和8实施例所提供的通信装置，除了附图所示的功能单元，还可能包括其他单元，本申请实施例对此不做限定，例如还可以包括实现收发功能的单元。

需要说明的是，本申请中提到的的处理器可以是中央处理器(CPU)，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)，现场可编程门阵列(FPGA) 或者其他可编程逻辑器件、晶体管逻辑器件，硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多于一个微处理器组合，DSP和微处理器的组合等等。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个单元中，也可以是各个单元单独存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

上述软件功能部分可以存储在存储单元中。所述存储单元包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的部分步骤。所述存储单元包括：一个或多个存储器，如只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)，电可擦写可编程只读存储器(EEPROM)，等等。所述存储单元可以独立存在，也可以和处理器集成在一起。

本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本领域普通技术人员可以理解：本文中涉及的第一、第二等各种数字编号仅为描述方便进行的区分，并不用来限制本申请实施例的范围。

本领域普通技术人员可以理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State DisB(SSD))等。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (18)

1.一种通信方法，其特征在于，用于采用低密度奇偶校验LDPC编码的通信系统的重传场景，包括：

对包括在与传输块对应的重传序列中的C_t个码块进行速率匹配得到C_t个速率匹配输出序列，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足：当j≤C_t-γ-1时，

当j＞C_t-γ-1时，

其中，G′＝G/(N_L·Q_m)，γ＝G′mod C_t，Q_m为调制阶数，N_L为数据流的数目，G为用于所述传输块传输的可用比特数目,所述重传序列包括M个码块组，M的值小于所述传输块在分割后得到的码块组数量，j对应所述M个码块组中的码块编号；

输出所述C_t个速率匹配输出序列；

其中，在复用模式下，N_L的值等于实际发送的数据流的数目。

2.根据权利要求1所述的方法，其特征在于，所述对C_t个码块进行速率匹配之前还包括：

获取与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于所述第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；

根据所述B_j确定用于传输的比特集合；

所述对C_t个码块进行速率匹配包括：

根据所述比特集合获取速率匹配的输出序列。

3.根据权利要求2所述的方法，其特征在于，B_j的值满足以下之一：

B_j＝K_w；或

或

其中N_max表示可用的最大编码后码块长度。

4.根据权利要求2或3所述的方法，其特征在于，所述传输块的软缓存大小N_IR满足：

其中N_soft表示与接收设备的能力等级对应的软信息比特的数目，K_C的取值由N_soft确定，M_{DL_HARQ}表示下行混合自动重传请求HARQ进程的最大数目，M_limit为一个预定义的值，K_MIMO是与传输模式相关的参数。

5.根据权利要求3或4所述的方法，其特征在于，通过查表方式获得所述传输块的软缓存大小N_IR。

6.一种通信装置，其特征在于，用于采用低密度奇偶校验LDPC编码的通信系统的重传场景，包括：

速率匹配单元，用于对包括在与传输块对应的重传序列中的C_t个码块进行速率匹配得到C_t个速率匹配输出序列，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足：当j≤C_t-γ-1时，

当j＞C_t-γ-1时，

其中，G′＝G/(N_L·Q_m)，γ＝G′mod C_t，Q_m为调制阶数，N_L为数据流的数目，G为用于传输块传输的可用比特数目，所述重传序列包括M个码块组，M的值小于所述传输块在分割后得到的码块组数量，j对应所述M个码块组中的码块编号；

输出单元，用于输出所述C_t个速率匹配输出序列；其中，在复用模式下，N_L的值等于实际发送的数据流的数目。

7.根据权利要求6所述的装置，其特征在于，还包括：

获取单元，用于获取与所述与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于所述第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；

确定单元，用于根据所述B_j确定用于传输的比特集合；以及

所述输出单元，用于根据所述比特集合获取速率匹配的输出序列。

8.根据权利要求7所述的装置，其特征在于，B_j的值满足以下之一：

B_j＝K_w；或

B_j的值满足

或

其中N_max表示可用的最大编码后码块长度。

9.根据权利要求7或8所述的装置，其特征在于，所述传输块的软缓存大小N_IR满足：

其中N_soft表示与接收设备的能力等级对应的软信息比特的数目，K_C的取值由N_soft确定，M_{DL_HARQ}表示下行混合自动重传请求HARQ进程的最大数目，M_limit为一个预定义的值，K_MIMO是与传输模式相关的参数。

10.根据权利要求7-9任一项所述的装置，其特征在于，通过查表方式获得所述传输块的软缓存大小N_IR。

11.一种通信装置，其特征在于，所述装置包括：

存储器、处理器以及存储在存储器上并可在处理器上运行的指令，当所述处理器运行所述指令时，使得所述通信装置实现如权利要求1-5任一项所述的方法。

12.一种通信装置，其特征在于，用于采用低密度奇偶校验LDPC编码的通信系统的重传场景，包括：

存储器，用于存储速率匹配的输入序列，其中所述输入序列为基于传输块对应的重传序列，所述重传序列包括M个码块组，M的值小于所述传输块在分割后得到的码块组的数量；

以及，

处理器，用于对所述重传序列中的C_t个码块进行速率匹配，其中C_t个码块中每个码块的速率匹配的输出序列的长度满足：当j≤C_t-γ-1时，

当j＞C_t-γ-1时，

其中，G′＝G/(N_L·Q_m)，γ＝G′mod C_t，Q_m为调制阶数，N_L为数据流的数目，G为用于所述传输块传输的可用比特数目,j对应所述M个码块组中的码块编号；其中，在复用模式下，N_L的值等于实际发送的数据流的数目。

13.根据权利要求12所述的装置，其特征在于，所述处理器还用于：

获取与所述与M个码块组中的第j个码块对应的软缓存大小B_j，其中，B_j的值是基于所述第j个码块编码后的长度K_w、M个码块组包括的码块的数目C_t、以及所述传输块的软缓存大小N_IR确定的；

根据所述B_j确定用于传输的比特集合；

根据所述比特集合获取速率匹配的输出序列。

14.根据权利要求13所述的装置，其特征在于，B_j的值满足以下之一：

B_j＝K_w；或

或

其中N_max表示可用的最大编码后码块长度。

15.根据权利要求13或14所述的装置，其特征在于，所述传输块的软缓存大小N_IR满足：

其中N_soft表示与接收设备的能力等级对应的软信息比特的数目，K_C的取值由N_soft确定，M_{DL_HARQ}表示下行混合自动重传请求HARQ进程的最大数目，M_limit为一个预定义的值，K_MIMO是与传输模式相关的参数。

16.根据权利要求13-15任一项所述的装置，其特征在于，通过查表方式获得所述传输块的软缓存大小N_IR。

17.一种计算机可读存储介质，其特征在于，所述介质上存储有指令，当其在计算机上运行时，使得通信装置实现如权利要求1-5任一项所述的通信方法。

18.一种通信系统，其特征在于，包括发送设备和接收设备，其中，所述发送设备包括如权利要求6-16任一项所述的通信装置，所述接收设备用于从所述发送设备接收比特序列。

Images