CN114071572B

CN114071572B - 码块分割方法、装置及计算机可读存储介质

Info

Publication number: CN114071572B
Application number: CN202111288837.7A
Authority: CN
Inventors: 郭希蕊; 张涛; 马艳君; 王东洋; 李福昌
Original assignee: China United Network Communications Group Co Ltd
Current assignee: China United Network Communications Group Co Ltd
Priority date: 2021-11-02
Filing date: 2021-11-02
Publication date: 2023-06-30
Anticipated expiration: 2041-11-02
Also published as: CN114071572A

Abstract

本申请提供一种码块分割方法、装置及计算机可读存储介质，涉及通信领域，能够在数据重传时避免物理空口资源的重复无效利用。该方法包括：确定对传输块TB进行码块分割后获得的多个码块组CBG中存在CBG包含的码块CB的数量不小于第一阈值。将多个CBG中的每个CBG分别分割为多个子码块组，其中，每个子码块组中包含的CB个数根据每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号确定。

Description

码块分割方法、装置及计算机可读存储介质

技术领域

本申请涉及通信领域，尤其涉及码块分割方法、装置及计算机可读存储介质。

背景技术

第五代(5th generation，5G)移动通信网络新空口(new radio，NR)系统引入了基于码块组(code block group，CBG)的混合自动重传请求(hybrid automatic repeatrequest，HARQ)重传机制，相比于第四代(4th generation，4G)移动通信网络长期演进(long term evolution，LTE)系统针对传输块(transport block，TB)的传输方式，HARQ重传机制能够节约空口资源。

然而，5G NR系统带宽可用的物理资源块(physical resource block，PRB)及参考信号的优化设计方案会让TB尺寸变得非常巨大。例如，在5G NR的数据信道编码方案为低密度奇偶校验(low density parity check，LDPC)码的情况下，最大码块(code block，CB)的比特数为8448比特。当某数据需要重新传输时，HARQ重传机制会传输该数据所在的码块，在需要重新传输的数据比特数较小的情况下，HARQ重传机制仍要传输比特数较大的整个码块，导致无需被重新传输的数据再次被传输，进而使得物理空口资源被重复无效利用。

发明内容

本申请提供一种码块分割方法、装置及计算机可读存储介质，能够在数据重传时避免物理空口资源的重复无效利用。

为达到上述目的，本申请采用如下技术方案：

第一方面，提供了一种码块分割方法，该方法可以由码块分割装置执行，该方法包括：码块分割装置确定对TB进行码块分割后获得的多个CBG中存在CBG包含的CB的数量不小于第一阈值；将多个CBG中的每个CBG分别分割为多个子码块组，其中，每个子码块组中包含的CB个数根据每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号确定。

基于该方案，通过将包含CB的数量不小于第一阈值的CBG进一步分割为多个子码块组，使得当需要重新传输的数据较小的情况下，无需传输该数据所在的整个CBG，只需传输该数据所在的子码块组即可。这样，通过传输比特数相对较小的子码块组，可以减少重传数据的比特数，在重传时避免了物理空口资源的重复无效利用。

结合第一方面，在第一方面的某些实施方式中，每个子码块组中包含的CB个数、每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号满足以下关系：

其中，/>

表示每个子码块组中包含的CB个数，/>

表示每个CBG中CB的个数，N_sCBG表示每个CBG包含的子码块组的个数，k表示子码块组的编号，mod表示取余数，/>

表示/>

与N_sCBG的比值向上取整，

表示/>

与N_sCBG的比值向下取整。

结合第一方面，在第一方面的某些实施方式中，将调度TB的DCI进行CRC校验，获得校验后的DCI；若子码块组中存在CB传输错误或者DCI进行CRC校验前的比特数不为0，对校验后的DCI中的CRC的比特进行加扰；加扰后的CRC的比特序列为c'₀c'₁...c'_L-1，c'₀c'₁...c'_L-1满足如下关系：c'_i＝(c_n+1+i+c(i))mod 2，其中，i＝0：L-1,L为CRC加扰前的比特数，L取正整数，n为DCI进行CRC校验前的比特数，c(i)表示子码块组的伪随机序列，c(i)的初始值为c_init，

H_ID表示TB的混合自动重传请求HARQ的进程号，

表示子码块组的位图的值。

结合第一方面，在第一方面的某些实施方式中，多个子码块组中未进行传输的子码块组内所有CB的速率匹配长度的值为0，以及多个子码块组中进行传输的子码块组内所有CB的速率匹配长度的值为1。

第二方面，提供了一种码块分割装置用于实现上述码块分割方法。该码块分割装置包括实现上述方法相应的模块、单元、或手段(means)，该模块、单元、或means可以通过硬件实现，软件实现，或者通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的模块或单元。

结合第二方面，在第二方面的某些实施方式中，码块分割装置包括：确定模块和处理模块；确定模块，用于确定对TB进行码块分割后获得的多个CBG中存在CBG包含的CB的数量不小于第一阈值；处理模块，用于将多个CBG中的每个CBG分别分割为多个子码块组，其中，每个子码块组中包含的CB个数根据每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号确定。

结合第二方面，在第二方面的某些实施方式中，每个子码块组中包含的CB个数、每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号满足以下关系：

其中，/>

表示每个子码块组中包含的CB个数，/>

表示/>

与N_sCBG的比值向上取整，

表示/>

与N_sCBG的比值向下取整。

结合第二方面，在第二方面的某些实施方式中，处理模块，还用于将调度TB的DCI进行CRC校验，获得校验后的DCI；处理模块，还用于若子码块组中存在CB传输错误或者DCI进行CRC校验前的比特数不为0，对校验后的DCI中的CRC的比特进行加扰；加扰后的CRC的比特序列为c'₀c'₁...c'_L-1，c'₀c'₁...c'_L-1满足如下关系：

c'_i＝(c_n+1+i+c(i))mod 2，其中，i＝0：L-1,L为CRC加扰前的比特数，L取正整数，n为DCI进行CRC校验前的比特数，c(i)表示子码块组的伪随机序列，c(i)的初始值为c_init，

H_ID表示TB的混合自动重传请求HARQ的进程号，/>

表示子码块组的位图的值。

结合第二方面，在第二方面的某些实施方式中，多个子码块组中未进行传输的子码块组内所有CB的速率匹配长度的值为0，以及多个子码块组中进行传输的子码块组内所有CB的速率匹配长度的值为1。

第三方面，提供了一种码块分割装置，包括：至少一个处理器；处理器用于执行计算机程序或指令，以使该码块分割装置执行上述第一方面的方法。

结合第三方面，在第三方面的某些实施方式中，该码块分割装置还包括存储器，该存储器，用于保存必要的程序指令和数据。该存储器可以与处理器耦合，或者，也可以独立于该处理器。

在一些可能的设计中，该码块分割装置可以是芯片或芯片系统。该码块分割装置是芯片系统时，可以由芯片构成，也可以包含芯片和其他分立器件。

第四方面，提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机指令，当其被计算机执行时，使得计算机可以执行上述第一方面的方法。

第五方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机可以执行上述第一方面的方法。

其中，第二方面至第五方面中任一种设计方式所带来的技术效果可参见上述第一方面中不同设计方式所带来的技术效果，在此不再赘述。

附图说明

图1为本申请提供的一种码块分割方法的流程示意图；

图2为本申请提供的另一种码块分割方法的流程示意图；

图3为本申请提供的一种码块分割装置的结构示意图；

图4为本申请提供的另一种码块分割装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

在本申请的描述中，除非另有说明，“多个”是指两个或多于两个。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b，或c中的至少一项(个)，可以表示：a，b，c，a-b，a-c，b-c，或a-b-c，其中a，b，c可以是单个，也可以是多个。

另外，为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。同时，在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念，便于理解。

可以理解，说明书通篇中提到的“实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各个实施例未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。可以理解，在本申请的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

可以理解，在本申请中，“当…时”、“若”以及“如果”均指在某种客观情况下会做出相应的处理，并非是限定时间，且也不要求实现时一定要有判断的动作，也不意味着存在其它限定。

可以理解，本申请实施例中的一些可选的特征，在某些场景下，可以不依赖于其他特征，比如其当前所基于的方案，而独立实施，解决相应的技术问题，达到相应的效果，也可以在某些场景下，依据需求与其他特征进行结合。相应的，本申请实施例中给出的装置也可以相应的实现这些特征或功能，在此不予赘述。

本申请中，除特殊说明外，各个实施例之间相同或相似的部分可以互相参考。在本申请中各个实施例、以及各实施例中的各个实现方法中，如果没有特殊说明以及逻辑冲突，不同的实施例之间、以及各实施例中的各个实现方法之间的术语和/或描述具有一致性、且可以相互引用，不同的实施例、以及各实施例中的各个实现方法中的技术特征根据其内在的逻辑关系可以组合形成新的实施例、实施方式、实施方法、或实现方法。以下的本申请实施方式并不构成对本申请保护范围的限定。

本申请实施例的技术方案可用于各种通信系统，该通信系统可以为第三代合作伙伴计划(third generation partnership project，3GPP)通信系统，例如，长期演进(longterm evolution，LTE)系统，又可以为第五代(5th generation，5G)移动通信网络、新空口(new radio，NR)系统或者新空口车联网(vehicle to everything，NR V2X)系统，还可以应用于LTE和5G混合组网的系统中，或者设备到设备(device-to-device，D2D)通信系统、机器到机器(machine to machine，M2M)通信系统、物联网(Internet of Things，IoT)，以及其他下一代通信系统，也可以为非3GPP通信系统，不予限制。上述适用本申请的通信系统仅是举例说明，适用本申请的通信系统不限于此，在此统一说明，以下不再赘述。

本申请实施例的技术方案可以应用于各种通信场景，例如可以应用于以下通信场景中的一种或多种：增强移动宽带(enhanced mobile broadband，eMBB)、超可靠低时延通信(ultra reliable low latency communication，URLLC)、机器类型通信(machine typecommunication，MTC)、大规模机器类型通信(massive machine type communications，mMTC)、SA、D2D、V2X、和IoT等通信场景。

其中，上述适用本申请的通信系统和通信场景仅是举例说明，适用本申请的通信系统和通信场景不限于此，在此统一说明，以下不再赘述。

下面将结合附图，对本申请实施例提供的码块分割方法进行展开说明。

可以理解的，本申请实施例中，执行主体可以执行本申请实施例中的部分或全部步骤，这些步骤或操作仅是示例，本申请实施例还可以执行其它操作或者各种操作的变形。此外，各个步骤可以按照本申请实施例呈现的不同的顺序来执行，并且有可能并非要执行本申请实施例中的全部操作。

如图1所示，为本申请实施例提供的一种码块分割方法，该码块分割方法包括如下步骤：

S101、码块分割装置确定对TB进行码块分割后获得的多个CBG中存在CBG包含的CB的数量不小于第一阈值。

作为一种可能的实现，第一阈值可以为4，当然第一阈值也可以为其他数值，本申请对此不作限制。

本申请实施例中，当码块分割装置确定存在CBG包含的CB的数量不小于4个时，启动基于子码块组的HARQ重传机制，执行下述步骤S102。当然，本申请实施例中，当存在CBG包含的CB的数量小于4个时，不需要启动基于subCBG的HARQ重传机制，即码块分割装置不会将CBG分割为子码块组。

S102、码块分割装置将多个CBG中的每个CBG分别分割为多个子码块组。

其中，每个子码块组中包含的CB个数根据每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号确定。

作为一种可能的实现，每个子码块组中包含的CB个数、每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号满足以下公式(1)的关系：

其中，

表示每个子码块组中包含的CB个数，/>

表示每个CBG中CB的个数，N_sCBG表示每个CBG包含的子码块组的个数，k表示子码块组的编号，mod表示取余数，

表示/>

与N_sCBG的比值向上取整，/>

表示/>

与N_sCBG的比值向下取整。

作为一种可能的实现，N_sCBG∈{4,8}，其中，N_sCBG＝4为推荐默认选项，N_sCBG＝8为可选项。当然，每个CBG中包含子码块组的个数也可以为其他数值，本申请对此不作限制。

示例性的，以某CBG中CB的个数

该CBG包含的子码块组的个数N_sCBG＝4为例，根据上述公式(1)可得/>

由此可知，当k∈{0,1,2}时，编号为0、1、2的子码块组中CB的个数为23/4向上取整的值，即6，当k＝3时，编号为3的子码块组中CB的个数为23/4向下取整的值，即5。因此，在某CBG中包含23个CB时，通过本申请提供的码块分割方法，分割后的该CBG中包含4个子码块组，编号为0、1、2的子码块组中分别包含6个CB，编号为3的子码块组中包含5个CB。

基于上述公式(1)的方式确定每个子码块组中包含的CB个数，能够使得CBG中每个子码块组中CB的数量相当，避免了传输不同子码块组占用的物理空口资源差距较大，导致某些重新传输的子码块组的比特数较大从而占用的物理空口资源依然较多的问题，保证了物理空口资源的有效利用。

综上，基于本申请实施例提供的码块分割方法，通过将包含CB的数量不小于第一阈值的CBG进一步分割为多个子码块组，使得当需要重新传输的数据较小的情况下，无需传输该数据所在的整个CBG，只需传输该数据所在的子码块组即可。这样，通过传输比特数相对较小的子码块组，可以减少重传数据的比特数，在重传时避免了物理空口资源的重复无效利用，保证了物理空口资源的有效利用。

以上是对本申请提供的码块分割方法作了总体上说明，下面将对本申请提供的码块分割方法作进一步说明。

作为一种可能的实现，如图2所示，本申请提供的码块分割方法还可以包括如下步骤：

S201、码块分割装置将调度TB的下行控制信息(downlink control information，DCI)进行循环冗余校验码(cyclic redundancy check code，CRC)校验，获得校验后的DCI。

示例性的，假设DCI的原始比特为b₀b₁...b_n，CRC的比特长度为L，则校验后的DCI比特可以为c₀c₁...c_nc_n+1...c_n+L，其中，b₀b₁...b_n等于c₀c₁...c_n。也就是说，码块分割装置将调度TB的DCI进行CRC校验可以是将CRC的比特加到DCI的原始比特之后。

例如，以DCI的原始比特为110100，CRC的比特为10110，L为5为例，则校验后的DCI比特可以为11010010110。

S202、若子码块组中存在CB传输错误或者DCI进行CRC校验前的比特数不为0，码块分割装置对校验后的DCI中的CRC的比特进行加扰。

示例性的，加扰后的CRC的比特序列为c'₀c'₁...c'_L-1，c'₀c'₁...c'_L-1满足如下公式(2)的关系：

c'_i＝(c_n+1+i+c(i))mod 2；公式(2)

其中，i＝0：L-1，L为CRC加扰前的比特数，L取正整数，n为DCI进行CRC校验前的比特数，c(i)表示子码块组的伪随机序列，c(i)的初始值为c_init，

H_ID表示TB的HARQ的进程号，/>

表示子码块组的位图的值。

作为一种可能的实现，本申请提供的码块分割方法还可以包括，多个子码块组中未进行传输的子码块组内所有CB的速率匹配长度的值为0，以及多个子码块组中进行传输的子码块组内所有CB的速率匹配长度的值为1。通过对子码块组内所有CB的速率匹配长度的值进行定义，码块分割装置能够判断某个子码块组是否需要进行传输，当子码块组内所有CB的速率匹配长度的值为0时，码块分割装置判断该子码块组中的CB不需要进行传输，当子码块组内所有CB的速率匹配长度的值为1时，码块分割装置判断该子码块组中的CB需要进行传输。

上述主要从码块分割装置执行码块分割方法的角度对本申请实施例提供的方案进行了介绍。为了实现上述功能，码块分割装置包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请实施例能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

本申请实施例可以根据上述方法示例对码块分割装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。可选的，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。此外，这里的“模块”可以指特定专用集成电路(application-specific integrated circuit，ASIC)，电路，执行一个或多个软件或固件程序的处理器和存储器，集成逻辑电路，和/或其他可以提供上述功能的器件。

在采用功能模块划分的情况下，图3示出了一种码块分割装置30的结构示意图。如图3所示，该码块分割装置包括确定模块301和处理模块302。

在一些实施例中，该码块分割装置30还可以包括存储模块(图3中未示出)，用于存储程序指令和数据。

其中，确定模块301，用于确定对TB进行码块分割后获得的多个CBG中存在CBG包含的CB的数量不小于第一阈值；处理模块302，用于将多个CBG中的每个CBG分别分割为多个子码块组，其中，每个子码块组中包含的CB个数根据每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号确定。

作为一种可能的实现，每个子码块组中包含的CB个数、每个CBG中CB的个数、每个CBG包含的子码块组的个数以及子码块组的编号满足以下关系：

其中，/>

表示每个子码块组中包含的CB个数，/>

表示/>

与N_sCBG的比值向上取整，

表示/>

与N_sCBG的比值向下取整。

作为一种可能的实现，处理模块302，还用于将调度TB的DCI进行CRC校验，获得校验后的DCI；处理模块302，还用于若子码块组中存在CB传输错误或者DCI进行CRC校验前的比特数不为0，对校验后的DCI中的CRC的比特进行加扰；加扰后的CRC的比特序列为c'₀c'₁...c'_L-1，c'₀c'₁...c'_L-1满足如下关系：

c'_i＝(c_n+1+i+c(i))mod2，其中，i＝0：L-1,L为CRC加扰前的比特数，L取正整数，n为DCI进行CRC校验前的比特数，c(i)表示子码块组的伪随机序列，c(i)的初始值为c_init，

H_ID表示TB的混合自动重传请求HARQ的进程号，/>

表示子码块组的位图的值。

作为一种可能的实现，多个子码块组中未进行传输的子码块组内所有CB的速率匹配长度的值为0，以及多个子码块组中进行传输的子码块组内所有CB的速率匹配长度的值为1。

上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。

在采用硬件的形式实现上述功能模块的功能的情况下，图4示出了另一种码块分割装置40的结构示意图。如图4所示，该码块分割装置包括处理器401，存储器402以及总线403。处理器401与存储器402之间可以通过总线403连接。

处理器401是码块分割装置40的控制中心，可以是一个处理器，也可以是多个处理元件的统称。例如，处理器401可以是一个通用中央处理单元(central processing unit，CPU)，也可以是其他通用处理器等。其中，通用处理器可以是微处理器或者是任何常规的处理器等。

作为一种实施例，处理器401可以包括一个或多个CPU，例如图4中所示的CPU 0和CPU 1。

存储器402可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electricallyerasable programmable read-only memory，EEPROM)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。

作为一种可能的实现方式，存储器402可以独立于处理器401存在，存储器402可以通过总线403与处理器401相连接，用于存储指令或者程序代码。处理器401调用并执行存储器402中存储的指令或程序代码时，能够实现本发明实施例提供的一次性身份标识使用方法。

另一种可能的实现方式中，存储器402也可以和处理器401集成在一起。

总线403，可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外围设备互连(Peripheral Component Interconnect，PCI)总线或扩展工业标准体系结构(Extended Industry Standard Architecture，EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

需要指出的是，图4示出的结构并不构成对该码块分割装置40的限定。除图4所示部件之外，该码块分割装置40可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

作为一个示例，结合图3，码块分割装置30中的确定模块301和处理模块302实现的功能与图4中的处理器401的功能相同。

可选的，如图4所示，本申请实施例提供的码块分割装置40还可以包括通信接口404。

通信接口404，用于与其他设备通过通信网络连接。该通信网络可以是以太网，无线接入网，无线局域网(wireless local area networks，WLAN)等。通信接口404可以包括用于接收数据的接收单元，以及用于发送数据的发送单元。

在一种可能的实现方式中，本申请实施例提供的码块分割装置40中，通信接口404还可以集成在处理器401中，本申请实施例对此不做具体限定。

作为一种可能的产品形态，本申请实施例的码块分割装置，还可以使用下述来实现：一个或多个现场可编程门阵列(field programmable gate array，FPGA)、可编程逻辑器件(programmable logic device，PLD)、控制器、状态机、门逻辑、分立硬件部件、任何其它适合的电路、或者能够执行本申请通篇所描述的各种功能的电路的任意组合。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能单元的划分进行举例说明。在实际应用中，可以根据需要而将上述功能分配由不同的功能单元完成，即将装置的内部结构划分成不同的功能单元，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当计算机执行该指令时，该计算机执行上述方法实施例所示的方法流程中的各个步骤。

本发明的实施例提供一种包含指令的计算机程序产品，当指令在计算机上运行时，使得计算机执行上述方法实施例所示的方法流程中的各个步骤。

其中，计算机可读存储介质，例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘。随机存取存储器(Random Access Memory，RAM)、只读存储器(Read-Only Memory，ROM)、可擦式可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)、寄存器、硬盘、光纤、便携式紧凑磁盘只读存储器(Compact Disc Read-Only Memory，CD-ROM)、光存储器件、磁存储器件、或者上述的人以合适的组合、或者本领域数值的任何其他形式的计算机可读存储介质。一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于特定用途ASIC中。在本申请实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

由于本实施例提供的码块分割装置、计算机可读存储介质、计算机程序产品可以应用于上述由于本实施例提供的码块分割方法，因此，其所能获得的技术效果也可参考上述方法实施例，本发明实施例在此不再赘述。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。