KR102386661B1

KR102386661B1 - 코드 블록 분할 방법, 단말기, 기지국 및 컴퓨터 판독 가능 저장 매체

Info

Publication number: KR102386661B1
Application number: KR1020207004183A
Authority: KR
Inventors: 지아칭 왕; 팡첸 쳉; 샤오후이 쑨
Original assignee: 다탕 모바일 커뮤니케이션즈 이큅먼트 코포레이션 리미티드
Priority date: 2017-07-14
Filing date: 2018-06-28
Publication date: 2022-04-14
Also published as: JP7062046B2; JP7434405B2; TW201909608A; KR20200022037A; WO2019011130A1; US20200145024A1; JP2020527898A; EP3654557A1; CN109257141A; JP2022105046A; EP3654557B1; US11063605B2; KR102514216B1; TWI679868B; KR20220045248A; EP3654557A4; CN109257141B

Abstract

본 공개서류의 실시예는 코드 블록 분할 방법, 단말기, 기지국 및 컴퓨터 판독 가능 저장 매체를 제공한다. 당해 코드 블록 분할 방법은 기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계; 만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계; 만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계를 포함하며, 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다. 본 공개서류의 실시예에 따르면, 2개의 최대 정보 블록 길이가 존재하는 경우의 코드 블록 분할의 기술적 문제점을 효과적으로 해결할 수 있다.

Description

코드 블록 분할 방법, 단말기, 기지국 및 컴퓨터 판독 가능 저장 매체

[관련출원의 교차 참고]

본 출원은 2017년 7월 14일 중국에 제출한 특허출원 No. 201710576847.8에 대한 우선권을 주장하며 그 전체 내용을 본 출원에 원용한다.

[기술분야]

본 공개서류의 실시예는 통신 기술 분야에 관한 것으로서, 특히는 코드 블록 분할 방법, 단말기, 기지국 및 컴퓨터 판독 가능 저장 매체에 관한 것이다.

3GPP(3rd Generation Partnership Project)에서는 LDPC(Low Density Parity Check Code)를 5G (5세대 이동통신 기술의 약칭) NR(New Radio)의 eMBB(Enhanced Mobile Broadband) 시나리오에 이용한다.

LDPC는 기본 그래프(base graph)에 대해 향상 방법을 사용하여, 특정 정보 길이와 코드 레이트를 지원하는 검사 매트릭스를 획득함으로써, 코딩 및 디코딩을 수행한다. 하나의 비교적 큰 정보 블록 길이에 대해 설계된 base graph를 사용하면, 짧은 정보 블록 LDPC의 성능이 손실되고, 짧은 정보 블록의 latency (지연)을 저하시킬 수도 있으며, 이는 특히 URLLC 시나리오의 저지연 요구에 불리하다. 이로 인해, 일부 회사에서 다수의 base graph를 사용할 것을 기대했으며, 서로 다른 base graph가 지원할 수 있는 정보 길이와 코드 레이트도 서로 다르다.

성능과 복잡도를 절충하기 위해, 3GPP는 NR에서 2개의 base graph를 구비한 LDPC 코딩 방안을 사용할 수 있도록 결정하였다. 2개의 base graph에서, 큰 base graph의 크기는 46×68열이고, 그중 상위 22열은 정보 비트에 대응되며, 최저 코드 레이트는 1/3이다. 작은 base graph의 크기는 42×52열이고, 최저 코드 레이트는 1/5이다. 큰 base graph와 달리, 작은 base graph는 디코딩 성능을 향상시키기 위하여, 디코딩 지연을 저감시킨다. 3GPP의 현재의 결론은, 정보 비트가 K>640일 경우, base graph의 상위 10열이 정보 비트에 대응된다. 정보 비트가 560<K≤640일 경우, base graph의 상위 9열이 정보 비트에 대응된다. 정보 비트가 192<K≤560일 경우, base graph의 상위 8열이 정보 비트에 대응된다. 정보 비트가 40<K≤192일 경우, base graph의 상위 6열이 정보 비트에 대응된다.

LTE(Long Term Evolution) 프로토콜을 토대로, 기지국과 단말기는 하향 링크 제어 정보(DCI, Downlink Control Information) 중의 변조 코딩 방안(MCS, Modulation Coding Scheme) 정보를 획득함으로써, 저장된 MCS 테이블을 조회하여 전송 블록 크기(TBs, Transport Block size)와 목표 R의 값을 획득하고, 이어서 LTE-Turbo 코드의 최대 정보 블록 길이 Kmax=6144를 토대로 코드 블록을 분할하며, 목표는 각 코드 블록의 세그먼트가 가능한 크고 거의 같아지도록 하는 것이다. 구체적인 사상은 아래와 같다. TB(전송 블록)의 크기를 확정한 후, 만약 TB의 크기가 Kmax보다 작다면, TB를 하나의 코드 블록으로 하고; 만약 TB의 크기가 Kmax보다 크다면, TB의 길이 B를 (Kmax－L)로 나누어, 코드 블록의 수량

을 획득하되, LTE 프로토콜에서 L은 24비트 CRC(Cyclic Redundancy Check)이다. 이어서 코드 블록의 수량 C, TB의 길이 B 및 CRC의 수량 L을 토대로, 제로 패딩을 가장 적게 하는 Turbo 코드(Turbo Code)의 인터리빙 길이를 선택하여, 코드 블록의 분할 프로세스를 완성한다.

다만 LDPC는 2개의 base graph가 있다. 2개의 최대 정보 블록 길이가 존재하므로, 코드 블록의 분할 방법은 LTE에서의 코드 블록 분할 설계를 완전히 재사용 할 수 없다. 따라서 새로운 코드 블록 분할 방안이 시급히 요구된다.

상술한 기술적 과제를 고려하여, 본 공개서류의 실시예는 코드 블록 분할 방법, 단말기, 기지국 및 컴퓨터 판독 가능 저장 매체를 제공함으로써, 2개의 최대 정보 블록 길이가 존재할 때의 코드 블록 분할의 기술적 과제를 효과적으로 해결한다.

본 공개서류의 실시예에 따른 제1 측면은 코드 블록 분할 방법을 제공한다. 상기 방법은,

기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하여 하나 또는 다수의 세그먼트로 분할하는 단계;

만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하여 하나 또는 다수의 세그먼트로 분할하는 단계를 포함하며,

그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

본 공개서류의 실행 가능한 일실시예에서, 상기 기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,

기지국이 기본 그래프의 유형을 확정하는 단계;

만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,

그중, 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

본 공개서류의 실행 가능한 일실시예에서, 상기 기지국이 기본 그래프의 유형을 확정하는 단계 이후, 상기 방법은,

상기 기지국이 시그널을 통해 기본 그래프의 유형을 지시하는 단계를 더 포함한다.

본 공개서류의 실행 가능한 일실시예에서, 상기 기지국이 시그널을 통해 기본 그래프의 유형을 지시하는 단계는,

상기 기지국이 동적 시그널링, 정적 시그널링 또는 반정적 시그널링을 통해 기본 그래프의 유형을 지시하는 단계를 포함한다.

상기 기지국이 전송의 코드 레이트 값을 확정하는 단계;

만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,

본 공개서류의 실행 가능한 일실시예에서, 상기 기지국이 전송의 코드 레이트 값을 확정하는 단계는,

상기 기지국이 실제 전송된 전송 블록의 크기, 스케줄링된 자원의 크기 및 변조 코딩 방식을 토대로, 매 번 전송의 코드 레이트 값을 연산하는 단계를 포함한다.

상기 기지국이 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함한다.

본 공개서류의 실시예에 따른 제2 측면은 코드 블록 분할 방법을 더 제공한다. 상기 방법은,

단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계;

만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계를 포함하며,

본 공개서류의 실행 가능한 일실시예에서, 상기 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,

단말기가 기본 그래프의 유형을 확정하는 단계;

만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,

본 공개서류의 실행 가능한 일실시예에서, 상기 단말기가 기본 그래프의 유형을 확정하는 단계는,

상기 단말기가 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하는 단계를 포함한다.

본 공개서류의 실행 가능한 일실시예에서, 상기 단말기가 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하는 단계는,

상기 단말기가 기지국으로부터의 동적 시그널링, 정적 시그널링 또는 반정적 시그널링의 지시를 통해 기본 그래프의 유형을 확정하는 단계를 포함한다.

상기 단말기가 전송의 코드 레이트 값을 확정하는 단계;

만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;

만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,

본 공개서류의 실행 가능한 일실시예에서, 상기 단말기가 전송의 코드 레이트 값을 확정하는 단계는,

상기 단말기가 기지국으로부터의 시그널링 지시를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함한다.

상기 단말기가 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함한다.

본 공개서류 실시예의 제3 측면은 기지국을 더 제공한다. 상기 기지국은 제1 확정 모듈, 제1 분할 모듈 및 제2 분할 모듈을 포함하며,

상기 제1 확정 모듈은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이고;

상기 제1 분할 모듈은 만약 상기 제1 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

상기 제2 분할 모듈은 만약 상기 제1 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제1 확정 모듈은 제1 확정 유닛, 제2 확정 유닛 및 제3 확정 유닛을 포함하며,

상기 제1 확정 유닛은 기본 그래프의 유형을 확정하기 위한 것이고;

상기 제2 확정 유닛은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제3 확정 유닛은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제1 확정 유닛은 또한 시그널링 지시를 통해 기본 그래프의 유형을 확정하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제1 확정 유닛은 또한 동적 시그널링, 정적 시그널링 또는 반정적 시그널링을 통해 기본 그래프의 유형을 지시하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제1 확정 모듈은 제4 확정 유닛, 제5 확정 유닛 및 제6 확정 유닛을 포함하며,

상기 제4 확정 유닛은 전송의 코드 레이트 값을 확정하기 위한 것이고;

상기 제5 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제6 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제4 확정 유닛은 또한 실제 전송된 전송 블록의 크기, 스케줄링된 자원의 크기 및 변조 코딩 방식을 토대로, 매 번 전송의 코드 레이트 값을 연산하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제4 확정 유닛은 또한 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

본 공개서류 실시예의 제4 측면은 단말기를 더 제공한다. 상기 단말기는 제2 확정 모듈, 제3 분할 모듈 및 제3 분할 모듈을 포함하며,

상기 제2 확정 모듈은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이고;

상기 제3 분할 모듈은 만약 상기 제2 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

상기 제3 분할 모듈은 만약 상기 제2 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제2 확정 모듈은 제7 확정 유닛, 제8 확정 유닛 및 제9 확정 유닛을 포함하며,

상기 제7 확정 유닛은 기본 그래프의 유형을 확정하기 위한 것이고;

상기 제8 확정 유닛은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제9 확정 유닛은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제7 확정 유닛은 또한 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제7 확정 유닛은 또한 기지국으로부터의 동적 시그널링, 정적 시그널링 또는 반정적 시그널링 지시를 통해 기본 그래프의 유형을 확정하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제2 확정 모듈은 제10 확정 유닛, 제11 확정 유닛 및 제12 확정 유닛을 포함하며,

상기 제10 확정 유닛은 전송의 코드 레이트 값을 확정하기 위한 것이고;

상기 제11 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제12 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

본 공개서류의 실행 가능한 일실시예에서, 상기 제10 확정 유닛은 또한 기지국으로부터의 시그널링 지시를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

본 공개서류의 실행 가능한 일실시예에서, 상기 제10 확정 유닛은 또한 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

본 공개서류 실시예의 제5 측면은 기지국을 더 제공한다. 상기 기지국은 메모리, 프로세서 및 메모리에 저장되고 프로세서에서 작동 가능한 컴퓨터 프로그램을 포함하며, 상기 프로세서가 상기 프로그램을 수행할 경우 상술한 코드 블록 분할 방법의 단계를 구현한다.

본 공개서류 실시예의 제6 측면은 단말기를 더 제공한다. 상기 단말기는 메모리, 프로세서 및 메모리에 저장되고 프로세서에서 작동 가능한 컴퓨터 프로그램을 포함하며, 상기 프로세서가 상기 프로그램을 수행할 경우 상술한 코드 블록 분할 방법의 단계를 구현한다.

본 공개서류 실시예의 제7 측면은 컴퓨터 판독 가능 저장 매체를 더 제공한다. 상기 컴퓨터 판독 가능 저장 매체에는 컴퓨터 프로그램이 저장되고, 당해 프로그램이 프로세서에 의해 수행될 경우 상술한 코드 블록 분할 방법의 단계를 구현한다.

상술한 기술적 수단 중의 하나의 기술적 수단은 아래의 장점 또는 유익한 효과가 있다. 만약 기지국 또는 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국 또는 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하고; 만약 기지국 또는 단말기가 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국 또는 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하며; 그중, 상기 제1 기설정 정보 비트 최대 길이가 상기 제2 기설정 정보 비트 최대 길이보다 크다. 이로써, 2개의 최대 정보 블록의 길이가 존재하는 경우의 코드 블록 분할의 기술적 문제점을 효과적으로 해결한다.

그중, 시그널링 지시 또는 코드 레이트 식별 방식으로, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지 아니면 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지를 확정할 수 있다. 예를 들어, 제1 기본 그래프에 대응하는 최저 코드 레이트가 1/3에 불과할 수 있으므로, 셀 가장자리의 사용자에 대하여, 만약 코드 레이트가 1/3보다 작으면, 본 실시예의 방법을 사용하여, 코드 레이트 1/5에 대응하는 제2 기본 그래프가 제2 기설정 정보 비트 최대 길이에 대응되는 것을 충분히 이용하여 코드 블록 분할을 수행함으로써 시스템의 성능을 효과적으로 향상시킬 수 있다.

본 공개서류의 실시예 또는 관련 기술에서의 기술적 수단을 더 명료하게 설명하기 위해, 이하, 실시예의 설명에 사용하게 될 도면을 간략하게 소개한다. 분명한 바, 아래 설명에서의 도면은 본 공개서류의 일부 실시예에 불과하며 본 분야의 통상의 기술자는 창조적 노동을 하지 않고도 이들 도면을 토대로 다른 도면을 얻을 수 있다.
도 1은 본 공개서류의 실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도이다.
도 2는 본 공개서류의 다른 실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도이다.
도 3은 본 공개서류의 또 다른 실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도이다.
도 4는 본 공개서류의 실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도이다.
도 5는 본 공개서류의 다른 실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도이다.
도 6은 본 공개서류의 또 다른 실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도이다.
도 7 은 본 공개서류의 실시예에 따른 기지국의 구조도이다.
도 8 은 본 공개서류의 실시예에 따른 단말기의 구조도이다.
도 9는 본 공개서류의 다른 실시예에 따른 기지국의 구조도이다.
도 10 은 본 공개서류의 다른 실시예에 따른 단말기의 구조도이다.

이하, 도면을 참고하여 본 공개서류의 예시적 실시예를 더 상세히 설명한다. 비록 도면에서 본 공개서류의 예시적 실시예를 나타냈으나, 다양한 형태로 본 공개서류의 각 예시적 실시예를 구현할 수 있으며, 여기에서 설명하는 실시예들에 한정되지 않음을 이해해야 한다. 반대로, 이러한 실시예를 제공하는 것은 본 공개서류의 기술적 내용을 더 철저하게 이해할 수 있도록 하고, 본 공개서류의 범위를 본 분야의 통상의 기술자에게 완전하게 전달될 수 있도록 하기 위한 것이다.

아래의 각 구체적인 실시형태에서, 기지국은 통신 기술 분야에서 널리 알려진 다양한 유형의 기지국일 수 있고, 향후 출시되는 다른 유형의 기지국 예를 들어 NB, eNB, gNB, 각종 대형 기지국 또는 소형 기지국 등을 포함한 기지국일 수도 있으며, 본 공개의 각 실시예는 이에 한정되지 않는다. 그리고, 단말기도 통신 기술 분야에서 널리 알려진 다양한 유형의 단말기일 수 있으며, 휴대폰, 노트북 컴퓨터, 데이터 단말 기기 및 휴대용 단말기(PAD) 등을 포함하나 이에 한정되지 않으며, 본 공개의 각 실시예는 이에 한정되지 않는다.

도 1을 참고하면, 도면은 일실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 101: 기지국은, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 102: 만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 103: 만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

본 실시예에서 비한정적인 예시로서, 제1 기본 그래프(base graph#1이라고 할 수 있다)는 제1 기설정 정보 비트 최대 길이에 대응되고, 제2 기본 그래프(base graph#2라고 할 수 있다)는 제2 기설정 정보 비트 최대 길이에 대응된다. 만약 기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다. 그리고 만약 기지국이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다. 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다. 따라서, 2개의 최대 정보 블록 길이가 존재하는 경우의 코드 블록 분할의 기술적 문제점을 효과적으로 해결할 수 있다.

도 2를 참고하면, 도면은 다른 일실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 201: 기지국이 기본 그래프의 유형을 확정한다.

예를 들어, 기지국은 시그널링을 통해 기본 그래프의 유형을 지시하며, 구체적으로 기지국은 동적 시그널링, 정적 시그널링 또는 반정적 시그널링을 통해 기본 그래프의 유형을 지시한다.

단계 202: 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

하나의 비한정적 예시로서, 상술한 제1 기본 그래프를 base graph #1이라고 할 수 있다.

단계 203: 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 204: 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

하나의 비한정적 예시로서, 상술한 제2 기본 그래프를 base graph #2라고 할 수 있다.

단계 205: 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다. 그중, 하나의 비한정적 예시로서 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

예를 들어, 제1 기본 그래프의 최저 코드 레이트는 1/3이고, 제2 기본 그래프의 최저 코드 레이트는 1/5이며, 물론 이에 한정되지 않는다. 본 공개서류의 각 실시예의 시사를 토대로, 본 분야의 통상의 기술자는 수요에 따라 제1 기본 그래프의 최저 코드 레이트와 제2 기본 그래프의 최저 코드 레이트의 구체적인 수치를 합리적으로 설정할 수도 있으며, 여기서 더 이상 설명하지 않는다.

본 실시예에서는 시그널링 지시를 통해, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지, 아니면 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지를 확정할 수 있다. 예를 들어, 제1 기본 그래프의 최저 코드 레이트는 1/3에 불과할 수 있으므로, 셀 가장자리 사용자에 대하여, 만약 코드 레이트가 1/3보다 작다면, 본 실시예의 방법을 사용하여, 코드 레이트 1/5에 대응하는 제2 기본 그래프가 제2 기설정 정보 비트 최대 길이에 대응되는 것을 충분히 이용하여, 코드 블록 분할을 수행할 수 있으므로, 시스템 성능을 효과적으로 향상시킨다.

도 3을 참고하면, 도면은 또 다른 실시예에 따른 기지국측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 301: 기지국이 전송의 코드 레이트 값을 확정한다.

상기 기지국은 실제 전송된 전송 블록의 크기, 스케줄링된 자원의 크기 및 변조 코딩 방식을 토대로, 매 번 전송의 코드 레이트 값을 연산한다. 또는 상기 기지국이 지시 정보를 토대로, 전송의 코드 레이트 값을 확정한다.

예를 들어, 지시 정보는 MCS Index(변조 코딩 방안 색인)일 수 있으며, 물론 이에 한정되지 않는다.

단계 302: 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 303: 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 304: 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 305: 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하며, 그중, 하나의 비한정적 예시로서 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

본 실시예에서는 코드 레이트 식별 방식으로, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지, 아니면 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지를 확정할 수 있다. 예를 들어, 제1 기본 그래프의 최저 코드 레이트는 1/3에 불과할 수 있으므로, 셀 가장자리 사용자에 대하여, 만약 코드 레이트가 1/3보다 작다면, 본 실시예의 방법을 사용하여, 코드 레이트 1/5에 대응하는 제2 기본 그래프가 제2 기설정 정보 비트 최대 길이에 대응되는 것을 충분히 이용하여 코드 블록 분할을 수행함으로써 시스템 성능을 효과적으로 향상시킬 수 있다.

도 4를 참고하면, 도면은 일실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 401: 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 402: 만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 403: 만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

그중, 하나의 비한정적 예시로서, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

본 실시예에서, 제1 기본 그래프(base graph#1이라고 할 수 있다)는 제1 기설정 정보 비트 최대 길이에 대응되고, 제2 기본 그래프(base graph#2라고 할 수 있다)는 제2 기설정 정보 비트 최대 길이에 대응된다. 만약 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하고; 만약 단말기가 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다. 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다. 이로써, 2개의 최대 정보 블록의 길이가 존재하는 경우의 코드 블록 분할의 기술적 문제점을 효과적으로 해결한다.

도 5를 참고하면, 도면은 다른 실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 501: 단말기가 기본 그래프의 유형을 확정한다.

예를 들어, 단말기는 기지국으로부터의 시그널링 지시를 통해, 기본 그래프의 유형을 확정한다. 구체적으로, 단말기는 기지국으로부터의 동적 시그널링, 정적 시그널링 또는 반정적 시그널링 지시를 통해, 기본 그래프의 유형을 확정한다.

단계 502: 만약 기본 그래프의 유형이 제1 기본 그래프이면, 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 503: 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 504: 만약 기본 그래프의 유형이 제2 기본 그래프이면, 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

그중, 하나의 비한정적 예시로서, 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

단계 505: 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

본 실시예에서, 시그널링 지시를 통해, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지, 아니면 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는지를 확정할 수 있다. 예를 들어, 제1 기본 그래프의 최저 코드 레이트는 1/3에 불과할 수 있으므로, 셀 가장자리 사용자에 대하여, 만약 코드 레이트가 1/3보다 작다면, 본 실시예의 방법을 사용하여, 코드 레이트 1/5에 대응하는 제2 기본 그래프가 제2 기설정 정보 비트 최대 길이에 대응되는 것을 충분히 이용하여 코드 블록 분할을 수행함으로써 시스템 성능을 효과적으로 향상시킬 수 있다.

도 6을 참고하면, 도면은 또 다른 실시예에 따른 단말기측의 코드 블록 분할 방법의 흐름도를 나타내며, 구체적인 단계는 아래와 같다.

단계 601: 단말기가 전송의 코드 레이트 값을 확정한다.

예를 들어, 단말기는 기지국으로부터의 시그널링 지시를 토대로, 전송의 코드 레이트 값을 확정한다. 또는 단말기는 지시 정보를 토대로, 전송의 코드 레이트 값을 확정한다.

단계 602: 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 603: 단말기가 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

단계 604: 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정한다.

단계 605: 단말기가 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할한다.

이하, 2가지 구체적인 방법을 결합하여, 본 공개서류의 실시예에 따른 코드 블록 분할 방법의 흐름을 설명한다.

방법 1:

기지국이 시그널링을 통해, base graph의 유형을 지시한다. 만약 시그널링이 base graph#1을 사용할 것을 지시하면, 기지국 또는 단말기는 제1 기설정 정보 비트 최대 길이(이하, Kmax1로 약칭)를 사용하여 코드 블록 분할을 수행하되, 전송 블록을 Kmax1을 상한으로 하나 또는 다수의 거의 같은 세그먼트로 분할한다. 만약 시그널링이 base graph#2를 사용할 것을 지시하면, 기지국 또는 단말기는 제2 기설정 정보 비트 최대 길이(이하, Kmax2로 약칭)를 사용하여 코드 블록 분할을 수행하되, 전송 블록을 Kmax2를 상한으로 하나 또는 다수의 거의 같은 세그먼트로 분할한다.

구체적인 시나리오: 기지국이 1비트의 동적 시그널링을 사용하여, DCI에서 base graph의 유형을 지시한다. 예를 들어, DCI에서 base graph 지시 필드에서 0으로 base graph #1을 지시하고, 1로 base graph#2를 지시한다. 제1 기설정 정보 비트 최대 길이는 Kmx1=8448bits이고, 제2 기설정 정보 비트 최대 길이는 Kmax2=2560bits이다. 예를 들어 TBsize=50000bits의 경우, 만약 base graph 필드 값이 0이면, 전체 TB에 대해 Kmax1=8448을 토대로 분단하며, CRC의 수량을 16비트로 가정하면, 전체 TB는

=6개의 세그먼트로 나뉠 수 있으며, 각 세그먼트의 길이는 가능한 한 일치하며, 예를 들어 최대 길이 차이는 1bit이다.

만약 base graph 필드 값이 1이면, 전체 TB에 대해 Kmax2=2560을 토대로 분단하며, 여전히 CRC의 수량이 16비트인 것으로 가정하면, 전체 TB는

=20개의 세그먼트로 나뉠 수 있으며, 각 세그먼트의 길이는 가능한 한 일치하며, 예를 들어 최대 길이 차이는 1bit이다.

설명해야 하는 바로는, 상술한 base graph는 동적 시그널링을 통해 통지할 수 있으며, 물론 정적 또는 반정적 시그널링 통지 방식을 이용할 수도 있다.

방법 2:

먼저, 코드 레이트 값(단말기는 기지국이 지시한 시그널링 정보 예를 들어 MCS, TBsize 및 할당된 자원의 크기를 토대로 코드 레이트를 판단하지만, 기지국은 이를 필요로 하지 않는다)을 판단한다. 만약 코드 레이트 값 R가 코드 레이트의 기설정 값 R0보다 크다면, 전체 TB에 대해 제1 기설정 정보 비트 최대 길이(이하, Kmax1로 약칭)를 토대로 코드 블록 분할을 수행하되, 전송 블록을 Kmax1을 상한으로 다수의 거의 같은 세그먼트로 분할한다. 예를 들어, 분할된 코드 블록의 수량은 C=min C’이고, C’는 양의 정수이며, C’>=TBsize/(Kmax1－L)이며, 그중 L은 사용한 CRC 비트의 길이이고, 각 정보 비트 세그먼트의 길이는 가능한 한 같다.

만약 코드 레이트 값 R가 코드 레이트 기설정 값 R1보다 작거나 그와 같다면, 전체 TB에 대해 제2 기설정 정보 비트 최대 길이 Kmax2를 토대로 코드 블록 분할을 수행하되, 전송 블록을 Kmax2를 상한으로 하나 또는 다수의 거의 같은 세그먼트로 분할하며, 그중 R0은 R1보다 크다.

구체적인 시나리오: 제1 기설정 정보 비트 최대 길이가 Kmax1=8448 bits이고, 제2 기설정 정보 비트 최대 길이가 Kmax2=2560bits인 것으로 가정한다. TBsize=30000bits인 것으로 가정한다. 만약 기지국이 확정한 전송의 코드 레이트 값이 R0=1/3보다 크다면, 전체 TB에 대해 Kmax1=8448을 토대로 분단하며, CRC의 수량이 16비트인 것으로 가정하면, 전체 TB는

=4개의 세그먼트로 나뉠 수 있으며, 각 세그먼트의 길이는 가능한 한 일치하며, 예를 들어 길이의 차이는 최대 1bit이다. 만약 기지국이 확정한 전송의 코드 레이트 값이 R1=1/5보다 작다면, 전체 TB에 대해 Kmax1=2560을 토대로 분단하며, CRC의 수량이 16비트인 것으로 가정하면, 전체 TB는

=12개 세그먼트로 나뉠 수 있으며, 각 세그먼트의 길이는 가능한 한 일치하며, 예를 들어 길이의 차이는 최대 1bit이다.

설명해야 하는 바로는, 상술한 R0 = 1/3은 하나의 예일 뿐이지, 다른 값을 배제하지 않으며, 상술한 R1 = 1/5은 하나의 예일 뿐이지, 다른 값을 배제하지 않는다.

선택적으로, 코드 레이트 값을 확정하는 방법은 실제 전송된 TBsize와 스케줄링된 자원의 크기를 토대로 변조 방식에 따라, 매 번 전송의 코드 레이트 값을 구체적으로 연산하는 것일 수 있다.

또는, 지시 정보(예를 들어, 당해 지시 정보는 MCS Index일 수 있다)를 토대로, 실제 전송된 코드 레이트를 확정함으로써, 복잡한 연산을 피할 수 있다. LTE의 MCS를 예로 들면 아래와 같다.

표: Modulation and TBS index table(변조 및 전송 블록 색인의 대응 관계 테이블, 이하 MSC 테이블로 약칭)

3GPP 문서 R1-081638을 참고하면, 상술한 MCS 테이블의 각 행은 사실상 하나의 서로 다른 코드 레이트를 대표한다. 다만, MCS 테이블에 내포된 코드 레이트는 목표 값과 실제 전송된 코드 레이트가 완전히는 동일하지 않으나, 코드 레이트에 대한 코드 블록 분할의 요구는 만족시킬 수 있다. 따라서 MCS 테이블에 내포된 코드 레이트를 이용하여 서로 다른 코드 레이트를 식별함으로써 코드 블록 분할을 구현하는 것은 간단하고 효율적인 방식이다.

도 7을 참고하면, 도면은 일실시예에 따른 기지국(700)의 구조를 나타낸다. 당해 기지국(700)은 제1 확정 모듈(701), 제1 분할 모듈(702) 및 제2 분할 모듈(703)을 포함하며,

상기 제1 확정 모듈(701)은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이고;

상기 제1 분할 모듈(702)은 만약 상기 제1 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

상기 제2 분할 모듈(703)은 만약 상기 제1 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

선택적으로, 계속 도 7을 참고하면, 상기 제1 확정 모듈(701)은 제1 확정 유닛(7011), 제2 확정 유닛(7012) 및 제3 확정 유닛(7013)을 포함하며,

상기 제1 확정 유닛(7011)은 기본 그래프의 유형을 확정하기 위한 것이고;

상기 제2 확정 유닛(7012)은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제3 확정 유닛(7013)은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

선택적으로, 상기 제1 확정 유닛(7011)은 또한 시그널링을 통해, 기본 그래프의 유형을 지시하기 위한 것이다.

선택적으로, 상기 제1 확정 유닛(7011)은 또한 동적 시그널링, 정적 시그널링 또는 반정적 시그널링을 통해 기본 그래프의 유형을 지시하기 위한 것이다.

선택적으로, 계속 도 7을 참고하면, 상기 제1 확정 모듈(701)은 제4 확정 유닛(7014), 제5 확정 유닛(7015) 및 제6 확정 유닛(7016)을 포함하며,

상기 제4 확정 유닛(7014)은 전송의 코드 레이트 값을 확정하기 위한 것이고;

상기 제5 확정 유닛(7015)은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제6 확정 유닛(7016)은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이다.

선택적으로, 상기 제4 확정 유닛(7014)은 또한 실제 전송된 전송 블록의 크기, 스케줄링된 자원의 크기 및 변조 코딩 방식을 토대로, 매 번 전송의 코드 레이트 값을 연산하기 위한 것이다.

선택적으로, 상기 제4 확정 유닛(7014)은 또한 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

본 실시예에 따른 기지국은 상술한 방법 실시예를 수행할 수 있으며, 그 구현 원리와 기술 효과는 방법 실시예와 유사하므로, 본 실시예에서 더 이상 설명하지 않는다.

도 8을 참고하면, 도면은 일실시예에 따른 단말기(800)의 구조를 나타낸다. 당해 단말기(800)는 제2 확정 모듈(801), 제3 분할 모듈(802) 및 제4 분할 모듈(803)을 포함하며,

상기 제2 확정 모듈(801)은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이고;

상기 제3 분할 모듈(802)은 만약 상기 제2 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

상기 제4 분할 모듈(803)은 만약 상기 제2 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;

선택적으로, 상기 제2 확정 모듈(801)은 제7 확정 유닛(8011), 제8 확정 유닛(8012) 및 제9 확정 유닛(8013)을 포함하며,

상기 제7 확정 유닛(8011)은 기본 그래프의 유형을 확정하기 위한 것이고;

상기 제8 확정 유닛(8012)은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제9 확정 유닛(8013)은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

선택적으로, 상기 제7 확정 유닛(8011)은 또한 기지국으로부터의 시그널링 지시를 통해, 기본 그래프의 유형을 확정하기 위한 것이다.

선택적으로, 상기 제7 확정 유닛(8011)은 또한 기지국으로부터의 동적 시그널링, 정적 시그널링 또는 반정적 시그널링 지시를 통해, 기본 그래프의 유형을 확정하기 위한 것이다.

선택적으로, 상기 제2 확정 모듈(801)은 제10 확정 유닛(8014), 제11 확정 유닛(8015) 및 제12 확정 유닛(8016)을 포함하며,

상기 제10 확정 유닛(8014)은 전송의 코드 레이트 값을 확정하기 위한 것이고;

상기 제11 확정 유닛(8015)은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;

상기 제12 확정 유닛(8016)은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이다.

선택적으로, 상기 제10 확정 유닛(8014)은 또한 기지국으로부터의 시그널링 지시를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

선택적으로, 상기 제10 확정 유닛(8014)은 또한 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하기 위한 것이다.

본 실시예에 따른 단말기는 상술한 방법 실시예를 수행할 수 있으며, 그 구현 원리와 기술 효과는 방법 실시예와 유사하므로, 본 실시예에서 더 이상 설명하지 않는다.

도 9를 참고하면, 본 공개서류의 실시예가 적용되는 기지국의 구조도이며, 상기 대응 실시예에서의 상향링크 파워 제어 방법의 세부 사항을 구현하고, 동일하거나 유사한 효과를 구현할 수 있다. 도 9에서와 같이, 기지국(900)은 프로세서(901), 송수신기(902), 메모리(903) 및 버스 인터페이스를 포함하며, 그중, 본 공개서류의 실시예에서 기지국(900)은, 메모리(903)에 저장되고 프로세서(901)에서 작동 가능한 컴퓨터 프로그램을 더 포함하며, 컴퓨터 프로그램이 프로세서(901)에 의해 수행되는 경우, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계; 만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계; 만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계를 수행하며; 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

도 9에서, 버스 아키텍처는 서로 연결된 임의의 수량의 버스와 브릿지를 포함할 수 있다. 구체적으로, 프로세서(901)에 의해 대표되는 하나 또는 다수의 프로세서와 메모리(903)에 의해 대표되는 메모리의 각종 회로는 서로 연결되어 있다. 버스 아키텍처는 또한 주변 장치, 전압안정기 및 파워관리회로 등 각종 기타 회로를 하나로 연결할 수 있으며, 이들은 모두 본 분야에서 공지된 것이므로 본 명세서에서 이들을 더 설명하지 않는다. 버스 인터페이스는 인터페이스를 제공한다. 송수신기(902)는 다수의 부재일 수 있으며, 다시 말해 송신기와 수신기를 포함할 수 있으며, 전송 매체에서 기타 각종 장치와 통신하는 유닛을 제공할 수 있다. 서로 다른 사용자 기기에 대해, 사용자 인터페이스는 또한 내부 연결에 필요한 기기를 외접할 수 있는 인터페이스일 수 있으며, 연결되는 기기는 키패드, 디스플레이, 스피커, 마이크, 제어레버 등을 포함하나 이에 한정되지 않는다.

프로세서901)는 버스 아키텍처와 통상의 처리를 관리하며, 메모리(903)는 프로세서(901)의 동작 수행 시 사용되는 데이터를 저장할 수 있다.

선택적으로, 프로세서(901)는 메모리(903)에 저장된 프로그램 또는 명령을 호출하여, 기본 그래프의 유형을 확정하는 프로세스; 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스; 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스를 수행할 수 있으며; 그중, 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

선택적으로, 프로세서(901)는 메모리(903)에 저장된 프로그램 또는 명령을 호출하여, 전송의 코드 레이트 값을 확정하는 프로세스; 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스; 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스를 수행할 수 있으며; 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

도 10은 본 공개서류의 다른 실시예에 따른 단말기의 구조 개략도이다. 도 10에서와 같이, 도 10에 따른 단말기(1000)는 적어도 하나의 프로세서(1001), 메모리(1002), 적어도 하나의 네트워크 인터페이스(1004) 및 사용자 인터페이스(1003)를 포함한다. 단말기(1000) 중 각 어셈블리는 버스 시스템(605)을 통해 커플링되어 있다. 이해할 수 있듯이, 버스 시스템(1005)은 이들 어셈블리 간의 연결 통신을 구현하기 위한 것이다. 버스 시스템(1005)은 데이터 버스 외에 전원 버스, 제어 버스 및 상태 신호 버스를 더 포함한다. 그러나, 명확하게 설명하기 위하여, 도 10에서 각 버스를 모두 버스 시스템(1005)으로 지시하였다.

그중, 사용자 인터페이스(1003)는 디스플레이, 키보드 또는 클릭 기기(예를 들어, 마우스, 트랙볼(trackball), 터치 패널 또는 터치 스크린 등)을 포함할 수 있다.

본 공개서류의 실시예에서의 메모리(1002)는 휘발성 메모리 또는 비휘발성 메모리일 수 있거나, 또는 휘발성과 비휘발성 메모리 이들 모두를 포함할 수 있음을 이해할 수 있다. 그중, 비휘발성 메모리는 롬(Read-OnlyMemory, ROM), 피롬(ProgrammableROM, PROM), 이피롬(ErasablePROM, EPROM), 이이피롬(ElectricallyEPROM, EEPROM) 또는 플래시 메모리일 수 있다. 휘발성 메모리는 램(RandomAccessMemory, RAM)일 수 있으며, 이는 외부 고속 캐시로 사용된다. 제한적이 아니고 예시적으로 설명하나 많은 형태의 RAM을 이용할 수 있다. 이러한RAM의 예시로는 정적 램(StaticRAM, SRAM), 동적 램(DynamicRAM, DRAM), 동기화 동적 램(SynchronousDRAM, SDRAM), 2배의 데이터 속도 동기화 동적 램(DoubleDataRate SDRAM, DDRSDRAM), 향상된 동기화 동적 램(Enhanced SDRAM, ESDRAM), 동기화 연결 동적 램(SynchlinkDRAM, SLDRAM) 및 직접 램 버스 램(DirectRambusRAM, DRRAM)을 들 수 있다. 본 공개서류의 실시예에서 설명한 시스템과 방법 중의 메모리(1002)는 이들과 임의의 다른 적절한 유형의 메모리를 포함하나 이에 한정되지 않는다.

일부 실시형태에서, 메모리(1002)는 실행 가능한 모듈 또는 데이터 구조 또는 이들의 서브 집합 또는 이들의 확장 집합; 운영 시스템(10021)과 응용 프로그램(10022) 등의 요소를 저장한다.

그중, 운영 시스템(10021)은 예를 들어 프레임층, 핵심 라이브러리층 및 구동층 등과 같이 여러가지 기본 업무를 구현하고 하드웨어를 기반으로 하는 임무를 처리하기 위한 여러가지 시스템 프로그램을 포함한다. 응용 프로그램(10022)은 예를 들어 미디어 플레이어(MediaPlayer), 웹 브라우저(Browser) 등과 같이 여러가지 응용 업무를 구현하기 위한 여러가지 응용 프로그램을 포함한다. 본 공개서류의 실시예에 따른 방법을 구현하는 프로그램은 응용 프로그램 (10022)에 포함될 수 있다.

본 공개서류의 실시예에서, 메모리(1002)에 저장된 프로그램 또는 명령을 호출함으로써, 프로세서(1001)가 상술한 단말기가 수행하는 방법을 수행할 수 있다. 여기서 상술한 프로그램 또는 명령은 구체적으로 응용 프로그램(10022)에 저장된 프로그램 또는 명령일 수 있다.

상술한 본 공개서류의 실시예에 따른 방법은 프로세서(1001)에 적용되거나 또는 프로세서(1001)에 의해 구현될 수 있다. 프로세서(1001)는 신호 처리 능력을 가진 집적 회로 칩일 수있다. 구현 시, 상술한 방법의 각 단계는 프로세서(1001) 중의 하드웨어의 집적 로직 회로 또는 소프트웨어 형태의 명령어를 통해 완성할 수 있다. 상술한 프로세서(1001)는 범용 프로세서, 디지털 신호 프로세서(DigitalSignalProcessor, DSP), 전용 집적 회로(ApplicationSpecific IntegratedCircuit, ASIC), 필드 프로그래머블 게이트 어레이(Field ProgrammableGateArray, FPGA) 또는 그밖의 다른 프로그래머블 로직　디바이스, 개별 게이트 또는 트랜지스터 로직 디바이스, 개별 하드웨어 어셈블리일 수 있다. 본 공개서류의 실시예에 따른 각 방법, 단계 및 로직 블록도를 구현 또는 수행할 수 있다. 범용 프로세서는 마이크로 프로세서일 수 있으며, 임의의 통상의 프로세서 등일 수도 있다. 본 공개서류의 실시예를 결합하여 개시한 방법의 단계는 하드웨어 디코딩 프로세서가 수행 및 완성하거나 또는 디코딩 프로세서 중의 하드웨어 및 소프트웨어 모듈의 조합으로 수행 및 완성하는 것으로 직접 구현될 수 있다. 소프트웨어 모듈은 램, 플래시 메모리, 롬, 프로그래머블 롬 또는 이이피롬 및 레지스터 등 본 분야에서 성숙된 저장 매체에 위치할 수 있다. 당해 저장 매체는 메모리(1002)에 저장되고, 프로세서(1001)는 메모리(1002) 내의 정보를 판독하고, 그 하드웨어와 결합하여 상술한 방법의 단계를 구현한다.

이해할 수 있듯이 본 공개서류의 실시예에서 설명한 상술한 실시예들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로 코드 또는 이들의 조합으로 구현할 수 있다. 하드웨어의 구현에 대하여, 처리 유닛은 하나 또는 다수의 전용 집적 회로(ApplicationSpecificIntegratedCircuits, ASIC), 디지털 신호 프로세서(DigitalSignalProcessing, DSP), 디지털 신호 처리 기기(DSPDevice, DSPD), 프로그래머블 로직 기기(ProgrammableLogicDevice, PLD), 필드 프로그래머블 게이트 어레이(Field-ProgrammableGateArray, FPGA), 범용 프로세서, 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서, 본 공개서류에서 설명한 기능을 수행하는 그밖의 다른 전자 유닛 또는 이들의 조합에서 구현될 수 있다.

소프트웨어의 구현에 대하여, 본 공개서류의 실시예에서 설명한 기능을 수행하는 모듈(예를 들어 프로세스. 함수 등)을 통해 본 공개서류의 실시예에서 설명한 기술을 구현할 수 있다. 소프트웨어 코드는 메모리에 저장되고 프로세서를 통해 수행될 수 있다. 메모리는 프로세서 또는 프로세서의 외부에서 구현될 수 있다.

구체적으로, 프로세서(1001)는 메모리(1002)에 저장된 프로그램 또는 명령을 호출하여, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스; 만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 프로세스; 만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 프로세스를 수행할 수 있으며; 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

선택적으로, 프로세서(1001)는 메모리(1002)에 저장된 프로그램 또는 명령을 호출하여, 기본 그래프의 유형을 확정하는 프로세스; 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스; 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스를 수행할 수 있으며; 그중, 상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크다.

선택적으로, 프로세서(1001)는 메모리(1002)에 저장된 프로그램 또는 명령을 호출하여, 전송의 코드 레이트 값을 확정하는 프로세스; 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스; 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 프로세스를 수행할 수 있으며; 그중, 상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크다.

본 공개서류의 실시예는 컴퓨터 판독 가능 저장 매체를 더 제공하며, 상기 컴퓨터 판독 가능 저장 매체에는 컴퓨터 프로그램이 저장되고, 당해 프로그램이 프로세서에 의해 수행되는 경우 도 1 내지 도 6에 따른 코드 블록 분할 방법의 단계를 구현한다.

이해해야 할 것은, 명세서 전반에서 언급된 ‘하나의 실시예’ 또는 ‘일 실시예’는 실시예와 관련된 특정 특징, 구조 또는 특성이 본 공개서류의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서 전체 명세서의 각 부분에 기재된 ‘하나의 실시예에서’ 또는 ‘일 실시예에서’는 반드시 서로 같은 실시예를 가리키는 것은 아니다. 또한, 이들 특정 특징, 구조 또는 특성은 임의의 적합한 방식으로 하나 또는 다수의 실시예에 결합될 수 있다.

본 공개서류의 각종 실시예에서, 상기 각 프로세스의 번호의 크기는 수행 순서의 선후를 의미하지 않음을 이해해야 한다. 각 프로세스의 수행 순서는 그 기능과 내재적 로직에 따라 정해지며, 본 공개서류의 실시예의 실시 프로세스에 대해 그 어떤 한정도 해서는 안된다.

또한, 본 명세서에서 용어 ‘시스템’과 ‘네트워크’는 본 명세서에서 호환하여 이용될 수 있다.

이해해야 할 것은, 본 명세서에서 용어 ‘및/또는’은 관련 대상의 관련 관계를 설명하기 위한 것일 뿐이며, 3가지 관계가 존재할 수 있음을 나타낸다. 예를 들면, A 및/또는 B는, A가 단독으로 존재; A와 B가 동시에 존재; B가 단독으로 존재하는 세 가지 경우를 나타낼 수 있다. 또한, 본 명세서에서 부호 ‘/’는 일반적으로 선후 관련 대상이 ‘또는’의 관계를 가짐을 나타낸다.

본 출원에 따른 실시예에서, ‘A와 상응한 B’는 B가 A와 관련되고, A에 의해 B를 확정할 수 있음을 나타냄을 이해해야 한다. 그러나, A를 토대로 B를 확정한다는 것은 A에 의해서만 B를 확정한다는 것이 아니고, A 및/또는 다른 정보에 의해 B를 확정할 수도 있음을 나타낸다는 것도 이해해야 한다.

본 출원에서 제공된 몇몇 실시예에서, 개시된 방법과 장치가 그밖의 다른 형태로 구현될 수 있음을 이해해야 한다. 예를 들면, 상기에서 설명된 장치 실시예는 예시적인 것일 뿐이다. 예를 들면, 상기 유닛의 구분은 로직 기능 상의 구분일 뿐이며, 실제 구현 시 다른 구분 방식이 있을 수 있다. 예를 들면 다수의 유닛 또는 모듈은 결합되거나 또는 다른 하나의 시스템에 집적될 수 있다. 또는, 일부 특징은 무시하거나 수행하지 않아도 된다. 한편, 지시 또는 검토된 상호 간의 커플링 또는 직접 커플링 또는 통신 연결은 일부 인터페이스, 장치 또는 유닛을 통한 간접적인 커플링 또는 통신 연결일 수 있으며, 전기적, 기계적 또는 그밖의 다른 형태일 수 있다.

또한, 본 공개서류의 각 실시예 중의 각 기능 유닛은 하나의 처리 유닛에 집적될 수 있으며, 각 유닛을 단독으로 물리적으로 포함할 수도 있다. 또한, 2개 또는 2개 이상의 유닛이 하나의 유닛에 집적될 수도 있다. 상기 집적된 유닛은 하드웨어의 형태를 이용하여 구현할 수 있으며, 하드웨어와 소프트웨어 기능 유닛의 결합 형태를 이용하여 구현할 수도 있다.

소프트웨어 기능 유닛의 형태로 구현되는 상기 집적 유닛은 하나의 컴퓨터 판독 저장 매체에 저장될 수 있다. 상기 소프트웨어 기능 유닛은 하나의 저장 매체에 저장되고, 다수의 명령을 포함하여 하나의 컴퓨터 기기(PC 컴퓨터, 서버, 또는 네트워크 기기 등일 수 있다)로 하여금 본 공개서류의 각 실시예에 따른 송수신 방법의 일부 단계를 수행하도록 한다. 그리고, 전술한 저장 매체는 USB, 이동하드디스크, 롬(Read-Only Memory, ROM으로 약칭), 램(Random Access Memory, RAM으로 약칭), 디스켓 또는 광디스크 등의, 프로그램 코드를 저장할 수 있는 다양한 매체를 포함한다.

이상은 본 공개서류의 바람직한 실시형태이다. 본 분야의 통상의 기술자는 본 공개서류에서 설명한 원리를 벗어나지 않으면서 일부 개량과 윤색을 진행할 수도 있음을 이해할 수 있으며, 이러한 개량과 윤색도 본 공개서류의 보호 범위에 속한다.

Claims

기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계;
만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 기지국은 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계를 포함하며,
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,
상기 기지국이 전송의 코드 레이트 값(code rate value)을 확정하는 단계;
만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 기지국이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,
기지국이 기본 그래프의 유형을 확정하는 단계;
만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,
상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크고;
상기 기지국이 기본 그래프의 유형을 확정하는 단계 이후, 상기 기지국이 시그널을 통해 기본 그래프의 유형을 지시하는 단계를 더 포함하는 코드 블록 분할 방법.
제1항에 있어서,
상기 기지국이 시그널을 통해 기본 그래프의 유형을 지시하는 단계는,
상기 기지국이 동적 시그널링, 정적 시그널링 또는 반정적 시그널링을 통해 기본 그래프의 유형을 지시하는 단계를 포함하는 코드 블록 분할 방법.
제1항에 있어서,
상기 기지국이 전송의 코드 레이트 값을 확정하는 단계는,
상기 기지국이 실제 전송된 전송 블록의 크기, 스케줄링된 자원의 크기 및 변조 코딩 방식을 토대로, 매번 전송의 코드 레이트 값을 연산하는 단계를 포함하는 코드 블록 분할 방법.
제1항에 있어서,
상기 기지국이 전송의 코드 레이트 값을 확정하는 단계는,
상기 기지국이 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함하는 코드 블록 분할 방법.
단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계;
만약 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 상기 단말기는 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하는 단계를 포함하며,
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,
상기 단말기가 전송의 코드 레이트 값을 확정하는 단계;
만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계를 포함하며,
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 단말기가 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계는,
단말기가 기본 그래프의 유형을 확정하는 단계;
만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하는 단계;
만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 단계를 포함하며,
상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크고;
상기 단말기가 기본 그래프의 유형을 확정하는 단계는,
상기 단말기가 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하는 단계를 포함하는 코드 블록 분할 방법.
제5항에 있어서,
상기 단말기가 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하는 단계는,
상기 단말기가 기지국으로부터의 동적 시그널링, 정적 시그널링 또는 반정적 시그널링의 지시를 통해 기본 그래프의 유형을 확정하는 단계를 포함하는 코드 블록 분할 방법.
제5항에 있어서,
상기 단말기가 전송의 코드 레이트 값을 확정하는 단계는,
상기 단말기가 기지국으로부터의 시그널링 지시를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함하거나, 또는
상기 단말기가 지시 정보를 토대로, 전송의 코드 레이트 값을 확정하는 단계를 포함하는 코드 블록 분할 방법.
제1 확정 모듈, 제1 분할 모듈 및 제2 분할 모듈을 포함하며,
상기 제1 확정 모듈은, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제1 분할 모듈은, 만약 상기 제1 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;
상기 제2 분할 모듈은, 만약 상기 제1 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 제1 확정 모듈은 제1 확정 유닛, 제2 확정 유닛, 제3확정 유닛, 제4 확정 유닛, 제5 확정 유닛 및 제6 확정 유닛을 포함하며,
상기 제4 확정 유닛은 전송의 코드 레이트 값을 확정하기 위한 것이고;
상기 제5 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제6 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 제1 확정 유닛은 기지국이 기본 그래프의 유형을 확정하기 위한 것이며;
상기 제2 확정 유닛은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 기지국은 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제3 확정 유닛은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 기지국은 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며,
상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크고;
상기 제1 확정 유닛은 또한,
상기 기지국이 시그널을 통해 기본 그래프의 유형을 지시하기 위한 것인 기지국.
제2 확정 모듈, 제3 분할 모듈 및 제4 분할 모듈을 포함하며,
상기 제2 확정 모듈은, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하거나, 또는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이고;
상기 제3 분할 모듈은, 만약 상기 제2 확정 모듈이 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제1 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;
상기 제4 분할 모듈은, 만약 상기 제2 확정 모듈이 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하면, 전송 블록을 상기 제2 기설정 정보 비트 최대 길이를 상한으로 하나 또는 다수의 세그먼트로 분할하기 위한 것이며;
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 제2 확정 모듈은 제7 확정 유닛, 제8 확정 유닛, 제9 확정 유닛, 제10 확정 유닛, 제11 확정 유닛 및 제12 확정 유닛을 포함하며,
상기 제10 확정 유닛은 전송의 코드 레이트 값을 확정하기 위한 것이고;
상기 제11 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 크다면, 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제12 확정 유닛은 만약 상기 코드 레이트 값이 제1 기설정 값보다 작거나 그와 같다면, 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제1 기설정 정보 비트 최대 길이는 상기 제2 기설정 정보 비트 최대 길이보다 크고;
상기 제7 확정 유닛은 단말기가 기본 그래프의 유형을 확정하기 위한 것이며;
상기 제8 확정 유닛은 만약 상기 기본 그래프의 유형이 제1 기본 그래프이면, 상기 단말기는 제1 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하는 것으로 확정하기 위한 것이며;
상기 제9 확정 유닛은 만약 상기 기본 그래프의 유형이 제2 기본 그래프이면, 상기 단말기는 제2 기설정 정보 비트 최대 길이를 사용하여 코드 블록 분할을 수행하기 위한 것이며,
상기 제1 기본 그래프의 최저 코드 레이트는 제2 기본 그래프의 최저 코드 레이트보다 크고;
상기 제7 확정 유닛은 또한,
상기 단말기가 기지국으로부터의 시그널링 지시를 통해 기본 그래프의 유형을 확정하기 위한 것인 단말기.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제