TW201904207A - 使用類循環低密度同位元檢測碼編碼簿的無線通訊方法 - Google Patents

使用類循環低密度同位元檢測碼編碼簿的無線通訊方法 Download PDF

Info

Publication number
TW201904207A
TW201904207A TW107118939A TW107118939A TW201904207A TW 201904207 A TW201904207 A TW 201904207A TW 107118939 A TW107118939 A TW 107118939A TW 107118939 A TW107118939 A TW 107118939A TW 201904207 A TW201904207 A TW 201904207A
Authority
TW
Taiwan
Prior art keywords
codebook
column
codebooks
matrix
block size
Prior art date
Application number
TW107118939A
Other languages
English (en)
Other versions
TWI706636B (zh
Inventor
邱茂清
李重佑
傑費斯 提摩西 培林 費雪
徐誠羿
張晏碩
陳威任
陳儒雅
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201904207A publication Critical patent/TW201904207A/zh
Application granted granted Critical
Publication of TWI706636B publication Critical patent/TWI706636B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Abstract

設備的處理器從類循環低密度同位元檢測碼中嵌入的複數個編碼簿中選擇一編碼簿。處理器將所選的編碼簿儲存在與所述處理器相關聯的記憶體中。處理器也使用所選的編碼簿編碼資料，來產生所述資料的複數個調變符號。處理器還控制所述設備的傳送器通過所述設備的一個或複數個天線來多工、轉換、濾波、放大和發射所述調變符號為電磁波。在從類循環低密度同位元檢測碼中嵌入的複數個編碼簿中選擇編碼簿時，處理器根據一個或複數個規則選擇所述編碼簿，以便選擇需要較短編碼處理延遲的小編碼簿用於所述編碼，除非對應於更長編碼處理延遲的更大編碼簿對於所述編碼來說是必要的。

Description

具有較短處理延遲和較佳編碼器吞吐量效率之使用類循環低密度同位元檢測碼編碼簿的無線通訊
本發明係相關於資訊編碼和解碼，尤指具有較短處理延遲和較佳解碼器吞吐量（throughput）效率之使用類循環低密度同位元檢測（Quasi-Cyclic-Low-Density Parity-Check，QC-LDPC）碼編碼簿（codebook）的無線通訊。
除非另有說明，否則本部分描述的方法並非申請專利範圍的現有技術，且不因包含在本部分中而被承認是現有技術。
第三代合作夥伴計劃（3rd Generation Partnership Project，3GPP）已經同意加快開發第五代（5th-Generation，5G）新無線電（New Radio，NR）規範的計劃，因此基於標準的5G NR無線通訊服務有望在不遠的將來得以啟動。3GPP也已經同意將在5G NR資料通道中使用QC-LDPC。不過，關於如何實施基於QC-LDPC的編解碼（比如編碼和解碼）的細節尚未定義。
下述發明內容僅僅是說明性的，並不旨在以任何方式對本發明進行限制。也就是說，提供本發明內容是用來介紹本發明所描述的新穎且非顯而易見的技術的概念、亮點、益處和優點。優選的實施方式將會在實施方式部分做進一步描述。因此，以下發明內容不旨在標識所要求保護主題的本質特徵，也不旨在確定所要求保護主題的範圍。
一方面，一種無線通訊方法可以包含設備的處理器從QC-LDPC碼中嵌入（embed）的複數個編碼簿中選擇編碼簿。所述方法也可以包含所述處理器將所選的編碼簿儲存在與所述處理器相關聯的記憶體中。所述方法還可以包含所述處理器使用所選的編碼簿編碼資料，來產生所述資料的複數個調變符號。所述方法還可以另外包含所述處理器控制所述設備的傳送器通過所述設備的一個或複數個天線來多工、轉換（convert）、濾波、放大和發射（radiate）所述調變符號為電磁波。在從所述QC-LDPC碼中嵌入的所述複數個編碼簿中選擇所述編碼簿時，所述方法可以包含所述處理器根據一個或複數個規則選擇所述編碼簿，以便選擇需要較短編碼處理延遲的小編碼簿用於所述編碼，除非對應於更長編碼處理延遲的更大編碼簿對於所述編碼來說是必要的。
一方面，一種無線通訊方法可以包含設備的處理器經由所述設備的收發器建立與另一設備的無線通訊鏈路。所述方法也可以包含所述處理器從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿。所述方法還可以包含所述處理器使用所選的編碼簿編碼資料，來產生所述資料的複數個調變符號。所述方法還可以另外包含所述處理器控制所述收發器的傳送器通過所述設備的一個或複數個天線來多工、轉換、濾波、放大和發射所述調變符號為電磁波。
值得注意的是，雖然下面對本發明提出的方案和各種示範例的描述是在5G NR無線通訊的上下文中提供的，但是本發明提出的概念、方案及其任意變形形式或衍生形式可以在根據其他協定、標準和規範的適合實施的通訊中實施。因此，本發明提出的方案的範圍不限於本發明所提供的描述。
本發明公開了所要求保護主題的詳細實施例和實施方式。然而應該理解，本發明公開的實施例和實施方式僅僅是對要求保護的主題的說明，要求保護的主題可以以各種形式實施。本發明可以以許多不同的形式來實施，並且不應該被解釋為限於本發明所描述的示範性實施例和實施方式。相反，提供這些示範性實施例和實施方式，使得對本發明的描述是徹底的和完整的，並且可以把本發明的範圍充分傳達給本領域的技術人員。在下面的描述中，公知的特徵和技術細節可能會省略，以避免不必要地模糊本發明的實施例和實施方式。 概述
本發明提出的概念和方案整體上有關於以下領域：多編碼簿嵌入的LDPC碼設計、混合正交LDPC層設計、支援極低CR的QC-LDPC、核心矩陣設計和移位係數設計。混合正交LDPC層設計領域包含準列正交層設計和混合正交層設計的新穎概念和方案。下面將參照第1圖-第9圖對本發明提出的概念和方案進行描述。
第1圖例示了根據本發明一實施方式的示範性多編碼簿嵌入的LDPC碼設計。參考第1圖，根據本發明的QC-LDPC碼的基礎同位元檢測矩陣（base parity check matrix）（也可以替代地稱為「基礎矩陣」）100可以嵌入有複數個編碼簿。
如第1圖所示，基礎矩陣100可以包含複數個同位元檢測位元（parity bit）的同位元檢測矩陣（parity matrix）和複數個資訊位元的資訊矩陣（information matrix）。換句話說，基礎矩陣100可以由同位元檢測矩陣和資訊矩陣來定義，其中同位元檢測矩陣具有相對較少的非零（non-zero）/非空（non-null）位元（在第1圖中各由「1」來代表）和大部分零/空（null）位元（在第1圖中各由「0」來代表）。同位元檢測矩陣也可以對碼位元（code bit）定義一組線性約束（linear constraint）。相應地，在基礎矩陣100的QC-LDPC碼中嵌入的複數個編碼簿中的各編碼簿可以包含同位元檢測矩陣和對應尺寸的資訊矩陣的各部分，以便複數個編碼簿的尺寸可彼此不同。因此，無論尺寸如何，各編碼簿可以構成基礎矩陣的至少一部分。在第1圖所示的示例中，編碼簿可以表示為： 編碼簿 =（I1或I2或I3）+ P
其中符號「I1」代表資訊矩陣的第一部分，符號「I2」代表資訊矩陣的第二部分，符號「I3」代表資訊矩陣的第三部分，符號「P」代表同位元檢測矩陣。其中I1的尺寸（比如就位元的數量和/或存儲容量而言）大於I2的尺寸，I2的尺寸大於I3的尺寸。
因此，根據用來和同位元檢測矩陣組合成編碼簿的資訊矩陣部分的尺寸，產生的編碼簿的尺寸可以變化。請注意，雖然第1圖所示的示例描述了不同尺寸的三個編碼簿（由於I1 + P、I2 + P和I3 + P的組合），但是在根據本發明的各種實施方式中，不同尺寸的編碼簿的數量可以不限於三個（可以少於或多於三個）。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於複數個混合式自動重送請求（Hybrid Automatic Repeat Request，HARQ）執行緒（thread）中的各HARQ執行緒，其中各HARQ執行緒彼此不同。舉例來講，第一編碼簿可以對應於第一HARQ執行緒，其中第一編碼簿具有0.33~0.89範圍內的值。第二編碼簿可以對應於第二HARQ執行緒，其中第二編碼簿具有0.2~0.66範圍內的值。第三編碼簿可以對應於第三HARQ執行緒，其中第三HARQ執行緒具有小於400的小碼塊尺寸（code block size）。因此，在兩通訊裝置之間基於HARQ的通訊中，複數個HARQ執行緒中的各HARQ執行緒可以與複數個編碼簿中的各編碼簿互相聯繫（correlate）或互相關聯。然後，可以識別出當前在基於HARQ的通訊中採用的HARQ執行緒。相應地，可以選擇與所識別的HARQ執行緒相對應的一個編碼簿來編碼用於傳送的資料。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於用於存儲編碼簿的一個或複數個暫存器（register）、一個或複數個緩衝器（buffer）、一個或複數個快取記憶體（cache）和/或一個或複數個儲存單元的各自的存儲容量（Kb）。舉例來講，第一編碼簿可以對應於第一存儲容量Kb = 16，第二編碼簿可以對應於第二存儲容量Kb = 12，第三編碼簿可以對應於第三存儲容量Kb = 5。在根據本發明提出的方案下，除非對應於更大存儲容量的更大編碼簿對於編碼來說是必要的（比如由於將要編碼的資料的碼塊尺寸相對較大，或者由於初始CR相對較高），則可以選擇對應於小存儲容量的小編碼簿用於編碼。因此，可以避免使用大於必要容量的存儲空間（由於選擇了大於必要編碼簿的編碼簿），進而可以縮短用於編碼的處理延遲。
在一些實施方式中，所有的編碼簿可以共用具有不同補零（zero-padding）尺寸的一基礎矩陣。在一些實施方式中，不同的編碼簿可以對應於不同的移位係數設計或共用一移位係數設計。
在一些實施方式中，選擇使用複數個編碼簿中的哪個編碼簿可以基於資料傳送的初始CR、資料的碼塊尺寸或者基於上述兩者。在一些實施方式中，為了縮短通訊裝置中用於編碼的處理延遲，可以選擇編碼簿，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更長編碼處理延遲的更大編碼簿對於編碼來說是必要的。
第2圖例示了根據本發明一實施方式的與多編碼簿嵌入的LDPC碼設計有關的示範性邏輯流程200。邏輯流程200可以在編碼器或處理器中實施或者由編碼器或處理器實施，來影響本發明提出的概念和方案的各種特徵和/或方面。更具體地，邏輯流程200可以包含一個或複數個規則，其中規則用於從QC-LDPC的基礎矩陣中嵌入的若干編碼簿中選擇編碼簿，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更長編碼處理延遲的更大編碼簿對於編碼來說是必要的。邏輯流程200可以包含如方框210、220、230、240和250中的一個或複數個所代表的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據需要的實施方式，邏輯流程200的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。邏輯流程200可以由下述第一設備1005和第二設備1050的每一個來實施。下面在第二設備1050的上下文中對邏輯流程200進行描述，這僅用於例示性的目的，並非用於限制範圍。邏輯流程200可以從210開始。
在210，邏輯流程200可以包含第二設備1050確定將要編碼的資料的碼塊尺寸是否小於閾值碼塊尺寸。在資料的碼塊尺寸確定為小於閾值碼塊尺寸之事件（event）中，邏輯流程200可以從210進行到220。在資料的碼塊尺寸確定為不小於閾值碼塊尺寸之事件中，邏輯流程200可以從210進行到230。
在220，邏輯流程可以包含第二設備1050選擇複數個編碼簿中的第一編碼簿。
在230，邏輯流程可以包含第二設備1050確定資料傳送的初始CR是否大於閾值CR。在初始CR確定為不大於閾值CR之事件中，邏輯流程200可以從230進行到240。在初始CR確定為大於閾值CR之事件中，邏輯流程200可以從230進行到250。
在240，邏輯流程200可以包含第二設備1050選擇複數個編碼簿中的第二編碼簿。
在250，邏輯流程200可以包含第二設備1050選擇複數個編碼簿中的第三編碼簿。
其中第三編碼簿的尺寸可以大於第二編碼簿的尺寸。另外，第二編碼簿的尺寸可以大於第一編碼簿的尺寸。因此，除非對應於更大存儲容量的更大編碼簿對於編碼來說是必要的（比如碼塊尺寸大於閾值碼塊尺寸或初始CR大於閾值CR），邏輯流程200將會選擇對應於小存儲容量的小編碼簿，因此可以將用來存儲所選編碼簿的記憶體的數量或容量減到最小。也就是說，邏輯流程200可以協助縮短用於編碼的處理延遲。
第3圖例示了根據本發明一實施方式的示範性準列正交層設計300。正交性（orthogonality）對於LDPC解碼器吞吐量效率是有益的。在LDPC碼中，若干列可以組合在一起形成層，並且該層內的各行（column）可以是1度（degree）或0度（比如正交）。在這種情況下，該層可以稱為純列（pure-row）正交層。
參考第3圖，在準列正交層設計300中，若干列可以組合在一起形成準列正交層，諸如第3圖所示的層1、層2、層3和層4。在該示例中，除了一個或複數個打孔行（punctured column）以外，層1、層2、層3和層4中各層內的各行可以是1度或0度（比如正交）。在第3圖中（A）部分所示的示例中，最左側的兩行為打孔行。層1、層2、層3和層4中各層中的其他各行是1度或0度（比如由「1」代表的一個或零個非零/非空位元以及由「0」代表的其他位元是零/空位元）。有利的是，準列正交層設計300可以提供正交性，其中正交性可以協助提高解碼器吞吐量的效率。
而且，在準列正交層設計300中，準列正交層中的打孔行內不存在循環（cycle）。在第3圖中（B）部分所示的示例中，由於兩個打孔行內存在循環，則根據本發明，對應的層不視為準列正交層。
第4圖例示了根據本發明一實施方式的示範性混合正交層設計400。在混合正交層設計400中，QC-LDPC碼可以包含不同度的正交性的複數個部分。在第4圖所示的示例中，深色的方框代表位元1，淺色的方框代表位元0。舉例來講，複數個部分中的第一部分可以是低度的正交性，而且可以對應於高CR。類似地，複數個部分中的第二部分可以是中度的正交性，而且可以對應於中等CR。類似地，複數個部分中的第三部分可以是高度的正交性，而且可以對應於低CR。
在第4圖所示的示例中，不同度的正交性的複數個部分可以包含：（1）非列正交部分（non-row orthogonal portion），包含可以形成至少一個非列正交層的複數列和複數行，其中非列正交層可以對應於相對較高的CR；（2）準列正交部分（quasi-row orthogonal portion），包含可以形成至少一個準列正交層的複數列和複數行，其中準列正交層可以對應於中等CR；以及（3）純列正交部分（pure-row orthogonal portion），包含可以形成至少一個純列正交層的複數列和複數行，其中純列正交層可以對應於相對較低的CR。其中非列正交部分複數行中的各行可為2度或更高度的行。另外，準列正交部分複數行中的一行或複數行可以包含2度或更高度的打孔行，而且準列正交部分複數行中的其餘行可以包含1度或0度的非打孔行（non-punctured column）。此外，純列正交部分複數行中的各行可以包含1度或0度的行。
第5圖例示了根據本發明一實施方式的支援極低CR的示範性QC-LDPC碼500。參考第5圖，QC-LDPC碼500可以包含複數個同位元檢測位元的同位元檢測矩陣和複數個資訊位元的資訊矩陣。資訊矩陣可以包含一列或複數列位元，其中各列位元為2度。而且，一列或複數列2度位元的每一2度位元可以是先前使用的同位元檢測位元或先前傳送的資訊位元。此外，對於極低的CR來說，可以重複先前的一次或複數次傳送。因此，拓展列可以具有權重（weight）2。可以為具有大權重的列檢查節點分離（node split）。
第6圖例示了根據本發明一實施方式的示範性核心矩陣設計600。參考第6圖，在核心矩陣設計600中，QC-LDPC碼可以包含基礎矩陣，其中基礎矩陣的一部分形成核心矩陣，其中核心矩陣可以對應於至少為閾值的CR。舉例來講，在第6圖所示的示例中，核心矩陣支援0.89的CR。
第7圖例示了根據本發明一實施方式的核心基礎矩陣的示範性概念700。參考第7圖，核心矩陣可以包含複數列和複數行位元，其中複數行中的兩行或更多行是具有特定模式位元（比如一個或複數個位元0）的打孔行。在一些實施方式中，打孔行中的特定模式位元可以包含等腰直角三角形（isosceles right triangle）的位元0，其中三角形的右角對應於打孔行的左上角處的位元0。
核心矩陣可以包含複數列和複數行位元的同位元檢測矩陣。核心矩陣也可以包含複數列和複數行位元的資訊矩陣。同位元檢測矩陣可以包含具有無線保真（Wireless-Fidelity，Wi-Fi）模式的矩陣（比如類Wi-Fi同位元檢測矩陣）。而且，資訊矩陣中多於一列的位元可以包含高密度位元1的列（沒有位元0或有一個位元0）。複數列中的底列（bottom row）位元可以包含第一數量的位元1，其中第一數量可以等於打孔行的數量或者比打孔行的數量大1。
在第7圖中（A）部分所示的示例中，第一若干列（比如3列）可以構成類Wi-Fi同位元檢測矩陣，而且資訊矩陣具有非常高密度的位元1。具體地，資訊矩陣中的各列可以包含大部分（如果並非全部）的位元1，包含0個或1個位元0。打孔行可以在任意數量的行打孔和/或列打孔（比如至少一個行打孔、至少一個列打孔或上述兩者的任意組合）之後包含特定模式的一個或複數個位元0。底列可以具有三個或四個邊緣塊（edge block）。一個邊緣塊可以對應於同位元可變節點（Variable Node，VN）塊。兩個邊緣塊可以對應於兩個打孔行（比如VN0和VN1）。在有四個邊緣塊的情況中，可以添加第四個邊緣塊來增大最小距離。
在第7圖中的（B）部分所示的示例中，示出了打孔行的示範性模式。如果基礎矩陣的尺寸是m ×n （m 列乘n 行）並假設數量為p 的行是打孔行，則可以用等腰直角三角形的位元0來構造m ×p 矩陣，其中三角形的右角對應於打孔行的左上角處的位元0。打孔行中的其他位元可以隨機地選擇為0或1。由於可以執行列打孔和/或行打孔，所以特定模式的實際位置可以不同於打孔行的左上角。
第8圖例示了根據本發明另一實施方式的核心基礎矩陣的示範性概念800。在概念800中，核心矩陣可以包含Wi-Fi模式（或類Wi-Fi同位元檢測矩陣）、打孔行和資訊矩陣的其餘部分。資訊矩陣的其餘部分可以用若干個度分佈（degree distribution）中的一個來設計。舉例來講，核心矩陣可以包含5列位元和20行位元，其中20行位元的VN度可以包含下列之一：[2, 2, 2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，[2, 2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，[2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]和[2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，5列位元的校驗節點（Check Node，CN）度可以包含下列之一：[13, 10, 14, 17, 2]，[13, 10, 13, 17, 2]，[13, 10, 13, 18, 3]，[13, 11, 13, 18, 2]，[13, 10, 14, 18, 2]，[13, 10, 13, 19, 2]，[14, 10, 13, 18, 1]，[13, 11, 13, 18, 1]，[13, 10, 14, 18, 1]，[13, 11, 13, 19, 1]，[13, 10, 13, 18, 2]和[13, 10, 13, 18, 1]。
第9圖例示了根據本發明一實施方式的示範性移位係數設計900。對於各提升因子（lifting factor）來說，可以存在對應移位值的表格。不同提升因子間的表格可以是嵌套設計（nested design）。在移位係數設計900中，可以定義提升因子有效（valid）組以用於LDPC編碼。在第9圖所示的示例中，提升因子有效組可以包含下列不同數值的提升因子：Z = 16, Z = 24, Z = 32, Z = 48, Z = 64, Z = 96, Z = 128, Z = 192, Z = 256和Z = 384。在移位係數設計900中，可以對提升因子有效組進行優化，來獲得提升因子優化組。優化組中提升因子的數量可以小於有效組中提升因子的數量。可以使用為優化組內最接近且較小的或相等的提升因子設計的移位值表格。舉例來講，為提升因子Z = 32設計的移位值表格可以由提升因子Z = 48共用。類似地，為提升因子Z = 128設計的移位值表格可以由提升因子Z = 192共用。
在根據本發明的LDPC編碼簿中，提升因子優化組（Z）可以定義為4個集合ZҲ = {a x 2 j } a {9, 11, 13, 15},j {0, 1, 2, 3, 4, 5}，這僅用於例示性的目的，並非用於限制範圍。提升因子有效組也可以定義為8個集合Zφ = {a x 2 j } a {9, 10, 11, 12, 13, 14, 15, 16},j {0, 1, 2, 3, 4, 5}。對應的移位值可以由4個移位係數表格來代表，其中4個移位係數表格可以對應於移位係數{288, 352, 416, 480}。對於有效組φ內的任意提升因子Z =a x 2 j 來說，對應的移位係數可以通過pz m,n = (pm,n mod Ẑ) + f(Z)來獲得，其中pm,n 是â x 25 的移位係數表格中第(m,n )個元素的移位係數，其中â是{9, 11, 13, 15}內小於或等於a 的最大值，其中Ẑ = â x 2 j 。此外，f(Z)是擾動（perturbation），其是Z的函數，並且可以用表格來代表。
提升因子的使用允許各種尺寸的封包（packet）可以使用相對較小的基礎矩陣組和相對較小的提升因子組進行編碼。舉例來講，可以採用尺寸為m × n的基礎矩陣來編碼高達k =n –m 個資訊位元的封包，以獲得n 個碼位元的已編碼封包或碼字（codeword）。利用提升因子Z，可以提升基礎矩陣來產生維度（dimension）為Z·m x Z·n 的已提升的同位元檢測矩陣。然後，已提升的同位元檢測矩陣可以用來編碼高達Z·k 個資訊位元的封包，以獲得Z·n 個碼位元的碼字。此外，提升因子的使用也允許高效的並行（parallel）編碼和解碼，從而可以提高性能並且降低大尺寸LDPC碼的描述複雜性。
第15圖例示了根據本發明一實施方式的示範性基礎矩陣1500。第16圖例示了根據本發明一實施方式的從基礎矩陣1500匯出編碼簿的示範性場景1600。參考第15圖，基礎矩陣1500可以包含核心矩陣1550作為基礎矩陣1500的一部分（比如左上角）。基礎矩陣1500中複數行中的一行或複數行可以包含至少一個2度或更高度的打孔行。舉例來講，基礎矩陣1500最左側的兩行可以是打孔行。
在一些實施方式中，基礎矩陣1500可以包含在列和行中排列的同位元檢測位元和資訊位元，其中一些是非零/非空位元，一些是零/空位元。在第15圖所示的示例中，基礎矩陣1500可以包含在22列和32行（尺寸為22×32）中排列的同位元檢測位元和資訊位元，或者22個位元串（bit string），其中各位元串具有32個位元，模式如下： 第1列： 11110010011100000000000000000000 第2列： 10011111110110000000000000000000 第3列： 11011000101011000000000000000000 第4列： 01101111111001000000000000000000 第5列： 11000000000100100000000000000000 第6列： 11000101000100010000000000000000 第7列： 10000101010100001000000000000000 第8列： 01000101000101000100000000000000 第9列： 11000000000010000010000000000000 第10列： 01000000101100000001000000000000 第11列： 11000011000000000000100000000000 第12列： 10000001010001000000010000000000 第13列： 01010000000100000000001000000000 第14列： 11000000100001000000000100000000 第15列： 01000010000101000000000010000000 第16列： 10000000001100000000000001000000 第17列： 01000000010110000000000000100000 第18列： 01000100000110000000000000010000 第19列： 10000011000000000000000000001000 第20列： 11000000001000000000000000000100 第21列： 01001000000100000000000000000010 第22列： 10000000100001000000000000000001
在第15圖所示的示例中，核心矩陣1550可以包含在4列和14行（尺寸為4×14）中排列的資訊位元，或者4個位元串，其中各位元串具有14個位元，模式如下： 第1列： 11110010011100 第2列： 10011111110110 第3列： 11011000101011 第4列： 01101111111001
參考第15圖和第16圖，核心矩陣1550的各行可以是2度或更高度。也就是說，核心矩陣1550中的各行可以包含2個或更多個位元1，其餘位元為0。
在根據本發明提出的方案下，基礎矩陣1500可以形成QC-LDPC碼，並且可以用來產生或者提供各種尺寸的複數個編碼簿。在一些實施方式中，核心矩陣1550（作為基礎矩陣1500的一部分）可以構成從基礎矩陣1500產生或者匯出的每一個編碼簿的核心和必要部分。也就是說，核心矩陣1550可以構成從基礎矩陣1500產生或者匯出的各種尺寸編碼簿中的最小尺寸。換句話說，不同尺寸的各種編碼簿可以從基礎矩陣1500的一部分或者整體中產生或者匯出，其中核心矩陣1550嵌入在各編碼簿中。
在提出的方案下，利用與核心矩陣1550相對應的最小尺寸的編碼簿，尺寸相對較大的任意其他編碼簿可以包含核心矩陣1550加上從核心矩陣1550以相等維度逐列逐行拓展的附加位元。舉例來講，參考第16圖，從基礎矩陣1500各種可能的編碼簿中匯出的最小編碼簿（第16圖中標記為「編碼簿A」）可以對應於或者等於核心矩陣1550。稍大的編碼簿（第16圖中標記為「編碼簿B」）可以對應於基礎矩陣1500的一部分，其中包含核心矩陣1550加上從核心矩陣1550逐列拓展的一列和從核心矩陣1550逐行拓展的一行。下一個稍大的編碼簿（第16圖中標記為「編碼簿C」）可以對應於基礎矩陣1500的一部分，其中包含核心矩陣1550加上從核心矩陣1550逐列拓展的兩列和從核心矩陣1550逐行拓展的兩行。下一個稍大的編碼簿（第16圖中標記為「編碼簿D」）可以對應於基礎矩陣1500的一部分，其中包含核心矩陣1550加上從核心矩陣1550逐列拓展的三列和從核心矩陣1550逐行拓展的三行。再一更大的編碼簿（第16圖中標記為「編碼簿E」）可以對應於基礎矩陣1500的一部分，其中包含核心矩陣1550加上從核心矩陣1550逐列拓展的八列和從核心矩陣1550逐行拓展的八行。再一更大的編碼簿（第16圖中標記為「編碼簿F」）可以對應於基礎矩陣1500的一部分，其中包含核心矩陣1550加上從核心矩陣1550逐列拓展的十八列和從核心矩陣1550逐行拓展的十八行。在該示例中，編碼簿F可以對應於或者等於基礎矩陣1500。在提出的方案下，也可以通過從基礎矩陣1500等列等行地拓展（比如通過相等數量的列和行）來產生或者匯出更大尺寸的編碼簿，來獲得大於基礎矩陣1500的編碼簿（比如比基礎矩陣1500具有更多的列和行）。
在從基礎矩陣1500產生或者匯出的各種編碼簿中選擇一個編碼簿時，可以將上述邏輯流程200的一個或複數個規則用於編碼簿選擇，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更長編碼處理延遲的更大編碼簿對於編碼來說是必要的。舉例來講，根據用於資料（比如封包）傳送的初始CR和資料的碼塊尺寸中的任一項或兩者，可以選擇從基礎矩陣1500產生或者匯出的不同尺寸的各種編碼簿中的一個，以對應於初始CR和/或碼塊尺寸。 例示性實施方式
第10圖例示了根據本發明一實施方式的示範性通訊系統1000。通訊系統可以包含第一設備1005和第二設備1050，其中第一設備1005和第二設備1050可以經由通訊鏈路1040互相進行通訊。在一些實施方式中，通訊鏈路1040可以是無線鏈路。或者，在一些其他實施方式中，通訊鏈路1040可以是有線鏈路。在5G NR通訊的上下文中，通訊鏈路1040是無線通訊鏈路，諸如多使用者多入多出（Multi-User Multiple-Input-and-Multiple-Output，MU-MIMO）通訊鏈路。各第一設備1005和第二設備1050可以作為通訊設備執行各種功能，來實施本發明描述的與QC-LDPC編解碼有關的概念、方案、技術、處理和方法，包含與第1圖-第9圖的一些或全部有關的描述以及下述處理1100、1200和1300。更具體地，各第一設備1005和第二設備1050可以實施本發明提出的與多編碼簿嵌入的LDPC碼設計、混合正交LDPC層設計、支援極低CR的QC-LDPC、基礎矩陣設計、核心矩陣設計和移位係數設計有關的概念和方案的各種方面。
各第一設備1005和第二設備1050可以是電子設備的一部分，其中電子設備可以是通訊裝置、計算設備、可擕式或行動設備或可穿戴設備。舉例來講，第一設備1005可以在Wi-Fi存取點、智慧手機、智慧手錶、智慧手鐲、智慧項鍊、個人數位助理或計算裝置（諸如平板電腦、膝上型電腦、筆記型電腦、臺式電腦或伺服器）中實施。類似地，第二設備1050可以在Wi-Fi行動使用者端（mobile client）或行動站、智慧手機、智慧手錶、智慧手鐲、智慧項鍊、個人數位助理或計算裝置（諸如平板電腦、膝上型電腦、筆記型電腦、臺式電腦或伺服器）中實施。或者，各第一設備1005和第二設備1050可以以一個或複數個積體電路（Integrated-Circuit，IC）晶片的形式實施，諸如例如但不限於一個或複數個單核處理器、一個或複數個多核處理器或一個或複數個複雜指令集計算（Complex-Instruction-Set-Computing，CISC）處理器。
各第一設備1005和第二設備1050可以分別包含第10圖所示組件中的至少一些。舉例來講，第一設備1005可以至少包含處理器1010，第二設備1050可以至少包含處理器1060。另外，第一設備1005可以包含記憶體1020、收發器1030以及一個或複數個天線（由天線1036代表），其中收發器1030可用於無線傳送和接收資料（比如依照一個或複數個3GPP標準、協定、規範和/或任何可應用的無線協定和標準，諸如5G NR）。各記憶體1020和收發器1030可以可通訊地且可操作地耦接到處理器1010。類似地，第二設備1050也可以包含記憶體1070、收發器1080以及一個或複數個天線（由天線1086代表），其中收發器1080可用於無線傳送和接收資料（比如依照一個或複數個3GPP標準、協定、規範和/或任何可應用的無線協定和標準，諸如5G NR）。各記憶體1070和收發器1080可以可通訊地且可操作地耦接到處理器1060。各第一設備1005和第二設備1050還可以包含與本發明提出的方案無關的其他組件（比如電源系統、顯示裝置和使用者介面裝置），因此為了簡潔，此類組件既不在第10圖中示出，也不在本發明中進行描述。
收發器1030可以用於在單頻帶或複數個頻帶中進行無線通訊。收發器1030可以包含能夠無線傳送資料的傳送器1032和能夠無線接收資料的接收器1034。在一些實施方式中，收發器1030可以傳送/調變（經由傳送器1032）以及接收/解調變（經由接收器1034）資料符號（data symbol），作為通過天線1036發射的正交分頻多工（Orthogonal Frequency-Division Multiplexed，OFDM）符號。類似地，收發器1080可以用於在單頻帶或複數個頻帶中進行無線通訊。收發器1080可以包含能夠無線傳送資料的傳送器1082和能夠無線接收資料的接收器1084。在一些實施方式中，收發器1080可以傳送/調變（經由傳送器1082）以及接收/解調變（經由接收器1084）資料符號，作為通過天線1086發射的OFDM符號。
各記憶體1020和記憶體1070可以是用於儲存一組或複數組代碼、程式和/或指令和/或資料的儲存裝置。在第10圖所示的示例中，記憶體1020可以儲存一組或複數組處理器可執行的指令1022和資料1024，記憶體1070可以儲存一組或複數組處理器可執行的指令1072和資料1074。各記憶體1020和記憶體1070可以由任何合適的技術實施，並且可以包含揮發性記憶體（volatile memory）和/或非揮發性記憶體（non-volatile memory）。例如，各記憶體1020和記憶體1070可以包含一種隨機存取記憶體（Random Access Memory，RAM），諸如動態隨機存取記憶體（Dynamic RAM，DRAM）、靜態隨機存取記憶體（Static RAM，SRAM）、閘流體隨機存取記憶體（Thyristor RAM，T-RAM）和/或零電容隨機存取記憶體（Zero-Capacitor RAM，Z-RAM）。可選地或額外地，記憶體520可以包含一種唯讀記憶體（Read-Only Memory，ROM），諸如遮罩唯讀記憶體（mask ROM）、可程式化唯讀記憶體（Programmable ROM，PROM）、可抹除可程式化唯讀記憶體（Erasable Programmable ROM，EPROM）和/或電子抹除式可複寫唯讀記憶體（Electrically Erasable Programmable ROM，EEPROM）。可選地或額外地，各記憶體1020和記憶體1070可以包含一種非揮發性隨機存取記憶體（Non-Volatile RAM，NVRAM），諸如快閃記憶體、固態記憶體、鐵電隨機存取記憶體（Ferroelectric RAM，FeRAM）、磁阻式隨機存取記憶體（Magnetoresistive RAM，MRAM）和/或相變記憶體（phase-change memory）。
一方面，各處理器1010和處理器1060可以以一個或複數個單核處理器、一個或複數個多核處理器或一個或複數個CISC處理器的形式實施。也就是說，雖然本發明使用單數術語「處理器」來表示各處理器1010和處理器1060，但是根據本發明，各處理器1010和處理器1060可以在一些實施方式中包含複數個處理器，在其他實施方式中包含單個處理器。另一方面，各處理器1010和處理器1060可以以具有電子組件的硬體（和固件，可選）的形式實施，其中電子組件包含例如但不限於一個或複數個電晶體、一個或複數個二極體、一個或複數個電容、一個或複數個電阻、一個或複數個電感、一個或複數個憶阻器和/或一個或複數個變容二極體，上述電子組件可以經過配置和佈置來實現根據本發明的特定目的。換句話講，在至少一些實施方式中，各處理器1010和處理器1060可以是專門設計、佈置和配置來執行特定任務的專用機器，其中特定任務包含根據本發明各種實施方式的QC-LDPC編解碼。
處理器1010作為專用機器，可以包含非通用（non-generic）和專門設計的硬體電路，上述電路經過設計、佈置和配置來執行根據本發明各種實施方式的有關QC-LDPC編解碼的特定任務。一方面，處理器1010可以執行儲存在記憶體1020中的一組或複數組代碼、程式和/或指令1022，來執行根據本發明各種實施方式的各種操作以實現QC-LDPC編解碼。另一方面，處理器1010可以包含編碼器1012和解碼器1014，其中編碼器1012和解碼器1014共同執行根據本發明各種實施方式的特定任務和功能以實現QC-LDPC編解碼。舉例來講，根據本發明各種概念和方案，編碼器1012可以用於編碼資料。類似地，根據本發明各種概念和方案，解碼器1014可以用於解碼資料。
在一些實施方式中，處理器1010也可以包含記憶體1016，其中記憶體1016可以包含一個或複數個暫存器（register）、一個或複數個緩衝器（buffer）和/或一個或複數個快取記憶體（cache）。在一些實施方式中，記憶體1016可以由處理器1016使用以儲存QC-LDPC碼的基礎矩陣（比如基礎矩陣1500）、所選的編碼簿、提升因子和/或移位係數矩陣。舉例來講，處理器1010可以產生基礎矩陣1500，並將基礎矩陣1500儲存在記憶體1020中，當從基礎矩陣1500中嵌入的複數個編碼簿中選擇編碼簿時，處理器1010可以將所選的編碼簿儲存在記憶體1016中。因此，通過根據邏輯流程200的一個或複數個規則從基礎矩陣1500中嵌入的複數個編碼簿中選擇編碼簿，可以縮短用於編碼的處理延遲。因此，通過實施根據本發明的各種方案（比如通過從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿，編碼資料以用於傳送），不僅可以增強處理器1010的功能（比如較短的處理延遲），也可以改進資料編碼的基礎技術（比如較短的處理延遲和較佳的解碼器吞吐量效率）。
處理器1060作為專用機器，可以包含非通用和專門設計的硬體電路，上述電路經過設計、佈置和配置來執行根據本發明各種實施方式的有關QC-LDPC編解碼的特定任務。一方面，處理器1060可以執行儲存在記憶體1070中的一組或複數組代碼、程式和/或指令1072，來執行根據本發明各種實施方式的有關QC-LDPC編解碼的各種操作。另一方面，處理器1060可以包含編碼器1062和解碼器1064，其中編碼器1062和解碼器1064可以執行根據本發明各種實施方式的特定任務和功能以實現QC-LDPC編解碼。舉例來講，根據本發明各種概念和方案，編碼器1062可以用於編碼資料。類似地，根據本發明各種概念和方案，解碼器1064可以用於解碼資料。
在一些實施方式中，處理器1060也可以包含記憶體1066，其中記憶體1066可以包含一個或複數個暫存器、一個或複數個緩衝器和/或一個或複數個快取記憶體。在一些實施方式中，記憶體1066可以由處理器1066用來儲存QC-LDPC碼的基礎矩陣（比如基礎矩陣1500）、所選的編碼簿、提升因子和/或移位係數矩陣。舉例來講，處理器1060可以產生基礎矩陣1500，並將基礎矩陣1500儲存在記憶體1070中，當從基礎矩陣1500中嵌入的複數個編碼簿中選擇編碼簿時，處理器1060可以將所選的編碼簿儲存在記憶體1066中。因此，通過根據邏輯流程200的一個或複數個規則從基礎矩陣1500中嵌入的複數個編碼簿中選擇編碼簿，可以縮短用於編碼的處理延遲。
各編碼器1012和編碼器1062可以配置有電子組件，其中電子組件作為編碼鏈（encoding chain）來執行與編碼有關的若干操作。舉例來講，各編碼器1012和編碼器1062中的編碼鏈可以執行下列：位元重新排序（bit reordering）、音調交織（tone interleaving）、混合冗餘版本（Redundancy Version，RV）設計、自適應HARQ緩衝和碼塊分組。各解碼器1014和解碼器1064可以用於支援編碼簿的各種CR。由各解碼器1014和解碼器1064支援的編碼簿的最低CR可以取決於對應提升因子的尺寸。在提出的方案下，可以設置對數似然比（Log-Likelihood Ratio，LLR）記憶體容量的上限。由於提升因子可以儲存在LLR記憶體中，所以LLR記憶體的容量可以定義或者限制提升因子的尺寸大小。因此，通過設置LLR記憶體容量的上限，可以設置從基礎矩陣產生的已提升的同位元檢測矩陣的最大尺寸，從而可以設置需要儲存已提升的同位元檢測矩陣的記憶體容量的上限。在第一設備1005中，可以通過採用一個或複數個暫存器、一個或複數個緩衝器、一個或複數個快取記憶體和/或一個或複數個儲存單元在處理器1010（比如記憶體1016）或記憶體1020中實施LLR記憶體。在第二設備1050中，可以通過採用一個或複數個暫存器、一個或複數個緩衝器、一個或複數個快取記憶體和/或一個或複數個儲存單元在處理器1060（比如記憶體1066）或記憶體1070中實施LLR記憶體。
在實作中，對於傳送端的前向鏈路（forward link）來說，編碼器1012可以從資料來源接收資料封包，通過對資料執行編碼、交織和符號映射（symbol mapping）來處理資料，以及提供已編碼資料的調變符號（modulation symbol）。傳送器1032可以將調變符號與領航符號（pilot symbol）進行多工，執行空間處理（spatial processing）以及提供一個或複數個輸出符號流（output symbol stream）。傳送器1032（其可以包含一個或複數個傳送器）也可以通過執行數位類比轉換（digital-to-analog conversion）、濾波、放大和上轉換（up-conversion）來調節（condition）一個或複數個輸出符號流，以產生一個或複數個前向鏈路訊號，其中前向鏈路訊號可以通過天線1036的一個或複數個天線發射為電磁波。在接收端，接收器1084（其可以包含一個或複數個接收器）可以經由天線1086的一個或複數個天線接收一個或複數個前向鏈路訊號為電磁波。接收器1084可以通過執行濾波、放大、下轉換（down-conversion）和類比數位轉換（analog-to-digital conversion）來處理接收到的訊號，以獲得樣本（sample）。接收器1084也可以處理樣本來獲得已接收的符號，對已接收的符號執行多入多出（Multiple-Input-and-Multiple-Output，MIMO）偵測來提供已偵測的符號。解碼器1064可以通過執行符號解映射（de-mapping）、解交織（deinterleaving）和解碼來處理已偵測的符號，以向資料沉沒提供已解碼的資料。
類似地，在反向鏈路（reverse link），解碼器1062可以從資料來源接收資料封包，以及通過執行編碼、交織和符號映射來處理資料，以提供已編碼資料的調變符號。傳送器1082可以將調變符號與領航符號進行多工，執行空間處理以及提供一個或複數個輸出符號流。傳送器1082（其可以包含一個或複數個傳送器）也可以通過執行數位類比轉換、濾波、放大和上轉換來調節一個或複數個輸出符號流，以產生一個或複數個反向鏈路訊號，其中反向鏈路訊號可以通過天線1086的一個或複數個天線發射為電磁波。在接收端，接收器1034（其可以包含一個或複數個接收器）可以經由天線1036的一個或複數個天線接收一個或複數個反向鏈路訊號為電磁波。接收器1034可以通過執行濾波、放大、下轉換和類比數位轉換來處理接收到的訊號，以獲得樣本（sample）。接收器1034也可以處理樣本來獲得已接收的符號，對已接收的符號執行MIMO偵測來提供已偵測的符號。解碼器1014可以通過執行符號解映射、解交織和解碼來處理已偵測的符號，以恢復由第二設備1050傳送的資料。
處理器1010可以用於控制或者指導（direct）第一設備1005的操作。處理器1060可以用於控制或者指導第一設備1050的操作。根據本發明的方案和概念，處理器1010可以確定將要傳送和/或接收的封包尺寸，並且相應地分別由編碼器1012控制編碼，由解碼器1014控制解碼。類似地，根據本發明的方案和概念，處理器1060可以確定將要傳送和/或接收的封包尺寸，並且相應地分別由編碼器1062控制編碼，由解碼器1064控制解碼。舉例來講，各處理器1010和處理器1060可以用於從QC-LDPC碼的基礎矩陣中嵌入的複數個編碼簿中選擇用於編碼的編碼簿，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更长編碼處理延遲的更大編碼簿對於編碼來說是必要的。
各第一設備1005和第二設備1050可以用於實施下述各處理1100、1200、1300、1700和1800。因此，為了避免冗餘以及為了簡潔，下面在處理1100、1200、1300、1700和1800的上下文中對第一設備1005和第二設備1050以及處理器1010和處理器1060的操作進行描述。請注意，雖然下面的描述是在第一設備1005的上下文中提供的，但是下面的描述也適用於第二設備1050。 例示性處理
第11圖例示了根據本發明一實施方式的處理示例1100。處理1100可以代表實施所提出的概念和方案的一方面，諸如與第1圖-第10圖中的一些或全部有關的描述。更具體地，處理1100可以代表所提出的與QC-LDPC編解碼有關的概念和方案的一方面。處理1100可以包含如方框1110、1120、1130和1140中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1100的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1100的方框/子框可以按照第11圖所示的順序執行，或者也可以按照不同的順序執行。處理1100可以由通訊系統1000及其任意變形來實施。舉例來講，處理1100可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1100進行描述，這僅僅是例示性的，並非用於限制範圍。處理1100可以從方框1110開始。
在1110，處理1100可以包含第一設備1005的處理器1010產生具有複數個編碼簿嵌入的QC-LDPC碼。處理1100可以從1110進行到1120。
在1120，處理1100可以包含處理器1010從複數個編碼簿中選擇編碼簿。處理1100可以從1120進行到1130。
在1130，處理1100可以包含處理器1010使用所選的編碼簿編碼資料。處理1100可以從1130進行到1140。
在1140，處理1100可以包含處理器1010經由收發器1030傳送已編碼的資料（比如向第二設備1050傳送）。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於複數個HARQ執行緒中的各HARQ執行緒，其中各HARQ執行緒彼此不同。舉例來講，處理1100可以包含處理器1010使用HARQ與第二設備1050的處理器1060進行通訊。在從複數個編碼簿中選擇編碼簿時，處理1100可以包含處理器1010執行以下操作：（1）將複數個HARQ執行緒中的各HARQ執行緒與複數個編碼簿中的各編碼簿互相聯繫或互相關聯；（2）識別出當前與第二設備1050的通訊中採用的HARQ執行緒；以及（3）選擇與所識別的HARQ執行緒相對應的一個編碼簿。所選的編碼簿可以用於編碼將要向第二設備1050傳送的資料。
在一些實施方式中，在產生具有複數個編碼簿嵌入的QC-LDPC碼時，處理1100可以包含處理器1010產生包含基礎矩陣和移位係數矩陣的QC-LDPC碼。基礎矩陣可以包含複數個同位元檢測位元的同位元檢測矩陣和複數個資訊位元的資訊矩陣。複數個編碼簿中的各編碼簿可以包含同位元檢測矩陣和對應尺寸的資訊矩陣的各部分，以便複數個編碼簿的尺寸可彼此不同。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於移位係數矩陣的複數個設計中的各設計。
在一些實施方式中，在產生具有複數個編碼簿嵌入的QC-LDPC碼時，處理1100可以包含處理器1010為第一組提升因子中的各提升因子產生各移位值表格。而且，處理1100可以包含處理器1010對第一組提升因子進行優化，來生成（produce）第二組提升因子。第一組提升因子的數量可以大於第二組提升因子的數量。存在於第一組卻不存在於第二組的第一提升因子可以共用同時存在於第一組和第二組的第二提升因子的各移位值表格。第二提升因子可以在數值上小於第一提升因子，並且與第一組中的其他提升因子相比，最接近第一提升因子。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1100可以包含處理器1010基於資料傳送的初始CR、資料的碼塊尺寸或基於上述兩者，從複數個編碼簿中選擇編碼簿。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1100可以包含處理器1010執行若干操作（比如與邏輯流程200中包含的操作類似）。舉例來講，處理1100可以包含處理器1010確定資料的碼塊尺寸是否小於閾值碼塊尺寸。如果資料的碼塊尺寸小於閾值碼塊尺寸，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第三編碼簿。如果資料的碼塊尺寸不小於閾值碼塊尺寸，作為回應，處理1100可以包含處理器1010確定資料傳送的初始CR是否大於閾值CR。如果初始CR不大於閾值CR，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第二編碼簿。如果初始CR大於閾值CR，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第一編碼簿。第一編碼簿的尺寸可以大於第二編碼簿的尺寸，第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
可選地或額外地，在從複數個編碼簿中選擇編碼簿時，處理1100可以包含處理器1010執行若干其他操作。舉例來講，處理1100可以包含處理器1010確定資料的碼塊尺寸。基於確定的結果，如果碼塊尺寸確定為大於第一閾值碼塊尺寸，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第一編碼簿。另外，如果碼塊尺寸確定為大於第二閾值碼塊尺寸，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第二編碼簿。而且，如果碼塊尺寸確定為大於第三閾值碼塊尺寸，作為回應，處理1100可以包含處理器1010選擇複數個編碼簿中的第三編碼簿。第一閾值碼塊尺寸可以大於第二閾值碼塊尺寸，第二閾值碼塊尺寸可以大於第三閾值碼塊尺寸。第一編碼簿的尺寸可以大於第二編碼簿的尺寸，第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
第12圖例示了根據本發明一實施方式的處理示例1200。處理1200可以代表實施所提出的概念和方案的一方面，諸如與第1圖-第10圖中的一些或全部有關的描述。更具體地，處理1200可以代表所提出的與混合正交LDPC層設計和支援極低CR的QC-LDPC有關的概念和方案的一方面。處理1200可以包含如方框1210、1220和1230中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1200的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1200的方框/子框可以按照第12圖所示的順序執行，或者也可以按照不同的順序執行。處理1200可以由通訊系統1000及其任意變形來實施。舉例來講，處理1200可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1200進行描述，這僅僅是例示性的，並非用於限制範圍。處理1200可以從方框1210開始。
在1210，處理1200可以包含第一設備1005的處理器1010產生QC-LDPC碼，其中QC-LDPC碼包括至少一個準列正交層。處理1200可以從1210進行到1220。
在1220，處理1200可以包含處理器1010使用QC-LDPC碼編碼資料。處理1200可以從1220進行到1230。
在1230，處理1200可以包含處理器1010經由收發器1030傳送已編碼的資料（比如向第二設備1050傳送）。
在一些實施方式中，上述至少一個準列正交層可以包含複數列和複數行位元。上述至少一個準列正交層的複數行中的一行或複數行可以包含至少一個2度或更高度的打孔行。上述至少一個準列正交層的複數行中的其餘行可以包含1度或0度的非打孔行。
在一些實施方式中，打孔行內可以不存在循環。
在一些實施方式中，QC-LDPC碼可以包含混合正交設計，其中混合正交設計具有不同度的正交性的複數個部分。複數個部分中的低度正交性的第一部分可以對應於高CR，複數個部分中的高度正交性的第二部分可以對應於低CR。
在一些實施方式中，不同度的正交性的複數個部分可以包含下列中的一些或全部：（1）非列正交部分，包括可以形成至少一個非列正交層的複數列和複數行；（2）準列正交部分，包括可以形成至少一個準列正交層的複數列和複數行；以及（3）純列正交部分，包括可以形成至少一個純列正交層的複數列和複數行。非列正交部分的複數行可以包含至少一個2度或更高度的打孔行以及1度或0度的非打孔行。準列正交部分複數行中的一行或複數行可以包含至少一個2度或更高度的打孔行，準列正交部分複數行中的其餘行可以包含1度或0度的非打孔行。純列正交部分複數行中的各行可以包含1度或0度的行。
在一些實施方式中，QC-LDPC碼可以包含複數個同位元檢測位元的同位元檢測矩陣和複數個資訊位元的資訊矩陣。通過資訊矩陣和同位元檢測矩陣的一列或複數列位元可以包含一列或複數列2度的位元。
在一些實施方式中，一列或複數列2度位元的各位元可以包含先前使用的同位元檢測位元或先前傳送的資訊位元。
第13圖例示了根據本發明一實施方式的處理示例1300。處理1300可以代表實施所提出的概念和方案的一方面，諸如與第1圖-第10圖中的一些或全部有關的描述。更具體地，處理1300可以代表所提出的與核心矩陣設計有關的概念和方案的一方面。處理1300可以包含如方框1310、1320和1330中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1300的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1300的方框/子框可以按照第13圖所示的順序執行，或者也可以按照不同的順序執行。處理1300可以由通訊系統1000及其任意變形來實施。舉例來講，處理1300可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1300進行描述，這僅僅是例示性的，並非用於限制範圍。處理1300可以從方框1310開始。
在1310，處理1300可以包含第一設備1005的處理器1010產生包含基礎矩陣的QC-LDPC碼，其中基礎矩陣的一部分形成核心矩陣，其中核心矩陣對應於至少為閾值的CR。處理1300可以從1310進行到1320。
在1320，處理1300可以包含處理器1010使用QC-LDPC碼編碼資料。處理1300可以從1320進行到1330。
在1330，處理1300可以包含處理器1010經由收發器1030傳送已編碼的資料（比如向第二設備1050傳送）。
在一些實施方式中，CR可以是0.89。
在一些實施方式中，核心矩陣可以包含複數列和複數行位元。兩行或更多行可以包含具有特定模式位元的打孔行。
在一些實施方式中，打孔行中的特定模式位元可以在打孔行內在任意數量的行打孔和/或列打孔（比如至少一個行打孔、至少一個列打孔或上述兩者的任意組合）之後包含一個或複數個位元0。在行打孔和/或列打孔之後包含一個或複數個位元0的兩示範性特定模式如第7圖中的（A）部分所示。在一些實施方式中，打孔行中的特定模式位元可以包含等腰直角三角形的位元0，其中三角形的右角對應於打孔行的左上角處的位元0。示範性的這種等腰直角三角形的位元0如第7圖中的（B）部分所示。
在一些實施方式中，核心矩陣可以包含複數列和複數行位元的同位元檢測矩陣。核心矩陣也可以包含複數列和複數行位元的資訊矩陣。同位元檢測矩陣可以包含具有Wi-Fi模式的矩陣。除了核心矩陣的打孔行以外，資訊矩陣中多於一列的位元可以包含高密度位元1的列（沒有位元0或有一個位元0）。高密度位元的列可以對應於Wi-Fi模式的列。
在一些實施方式中，複數列中的底列位元可以包含第一數量的位元1。第一數量可以等於打孔行的數量或者比打孔行的數量大0、1、2或3（比如大一點（a few））。在一些實施方式中，底列中第一數量的位元1的一部分可以對應於打孔行和核心矩陣的最右行，其中核心矩陣的最右行緊接（border）Wi-Fi模式的右側。
在一些實施方式中，核心矩陣可以包含5列位元和20行位元，其中20行位元的VN度可以包含下列之一：[2, 2, 2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，[2, 2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，[2, 2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]和[2, 2, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3, 3]，5列位元的CN度可以包含下列之一：[13, 10, 14, 17, 2]，[13, 10, 13, 17, 2]，[13, 10, 13, 18, 3]，[13, 11, 13, 18, 2]，[13, 10, 14, 18, 2]，[13, 10, 13, 19, 2]，[14, 10, 13, 18, 1]，[13, 11, 13, 18, 1]，[13, 10, 14, 18, 1]，[13, 11, 13, 19, 1]，[13, 10, 13, 18, 2]和[13, 10, 13, 18, 1]。
第14圖例示了根據本發明一實施方式的處理示例1400。處理1400可以代表實施所提出的概念和方案的一方面，諸如與第9圖有關的描述。更具體地，處理1300可以代表所提出的與移位係數設計有關的概念和方案的一方面。處理1400可以包含如方框1410、1420和1430以及子框1412和1414中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1400的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1400的方框/子框可以按照第14圖所示的順序執行，或者也可以按照不同的順序執行。處理1400可以由通訊系統1000及其任意變形來實施。舉例來講，處理1400可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1400進行描述，這僅僅是例示性的，並非用於限制範圍。處理1400可以從方框1410開始。
在1410，處理1400可以包含第一設備1005的處理器1010產生QC-LDPC碼。處理1400可以從1410進行到1420。
在1420，處理1400可以包含處理器1010使用QC-LDPC碼編碼資料。處理1400可以從1420進行到1430。
在1430，處理1400可以包含處理器1010經由收發器1030傳送已編碼的資料（比如向第二設備1050傳送）。
在產生QC-LDPC碼時，處理1400可以包含處理器1010執行由子框1412和1414所代表的若干操作。
在1412，處理1400可以包含處理器1010為第一組提升因子中的各提升因子產生各移位值表格。處理1400可以從1412進行到1414。
在1414，處理1400可以包含處理器1010對第一組提升因子進行優化，來生成第二組提升因子。
第一組提升因子的數量可以大於第二組提升因子的數量。存在於第一組卻不存在於第二組的第一提升因子可以共用同時存在於第一組和第二組的第二提升因子的各移位值表格。第二提升因子可以在數值上小於第一提升因子，並且與第一組中的其他提升因子相比，最接近第一提升因子。
第17圖例示了根據本發明一實施方式的無線通訊的處理示例1700。處理1700可以代表實施所提出的概念和方案的一方面，諸如與第1圖-第10圖、第15圖和第16圖中的一些或全部有關的描述。更具體地，處理1700可以代表所提出的與用於QC-LDPC編解碼的QC-LDPC碼的基礎矩陣有關的概念和方案的一方面。處理1700可以包含如方框1710、1720、1730和1740中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1700的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1700的方框/子框可以按照第17圖所示的順序執行，或者也可以按照不同的順序執行。處理1700可以由通訊系統1000及其任意變形來實施。舉例來講，處理1700可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1700進行描述，儘管相同的描述也適用於設備1050，這僅僅是例示性的，並非用於限制範圍。處理1700可以從方框1710開始。
在1710，處理1700可以包含設備1005的處理器1010從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿。處理1700可以從1710進行到1720。
在1720，處理1700可以包含處理器1010將所選的編碼簿儲存在與處理器1010相關聯的記憶體（比如記憶體1016或記憶體1020）中。處理1700可以從1720進行到1730。
在1730，處理1700可以包含處理器1010的編碼器1012使用所選的編碼簿編碼資料（比如輸出的（outgoing）資料封包），來產生資料的複數個調變符號（modulation symbol）。處理1700可以從1730進行到1740。
在1740，處理1700可以包含處理器1010控制設備1005的收發器1030的傳送器1032通過設備1005的天線1036的一個或複數個天線多工、轉換、濾波、放大和發射調變符號為電磁波。
在一些實施方式中，在從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿時，處理1700可以包含處理器1010根據一個或複數個規則來選擇編碼簿，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更長編碼處理延遲的更大編碼簿對於編碼來說是必要的。
在一些實施方式中，QC-LDPC碼可以包含核心矩陣（比如核心矩陣1550）。核心矩陣可以由在4列和14行中排列的空位元和非空位元形成，模式如下： 第1列： 11110010011100 第2列： 10011111110110 第3列： 11011000101011 第4列： 01101111111001
在一些實施方式中，複數個編碼簿中的各編碼簿可以包含核心矩陣加上附加的Q列和Q行，其中Q可以是0或者大於0的正整數。
在一些實施方式中，QC-LDPC碼可以包含基礎矩陣（比如基礎矩陣1500），其中核心矩陣（比如核心矩陣1550）可以是基礎矩陣的一部分。而且，基礎矩陣可以由在22列和32行中排列的空位元和非空位元形成，模式如下： 第1列： 11110010011100000000000000000000 第2列： 10011111110110000000000000000000 第3列： 11011000101011000000000000000000 第4列： 01101111111001000000000000000000 第5列： 11000000000100100000000000000000 第6列： 11000101000100010000000000000000 第7列： 10000101010100001000000000000000 第8列： 01000101000101000100000000000000 第9列： 11000000000010000010000000000000 第10列： 01000000101100000001000000000000 第11列： 11000011000000000000100000000000 第12列： 10000001010001000000010000000000 第13列： 01010000000100000000001000000000 第14列： 11000000100001000000000100000000 第15列： 01000010000101000000000010000000 第16列： 10000000001100000000000001000000 第17列： 01000000010110000000000000100000 第18列： 01000100000110000000000000010000 第19列： 10000011000000000000000000001000 第20列： 11000000001000000000000000000100 第21列： 01001000000100000000000000000010 第22列： 10000000100001000000000000000001
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於複數個HARQ執行緒中的各HARQ執行緒，其中各HARQ執行緒彼此不同。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1700可以包含處理器1010基於資料傳送的初始CR、資料的碼塊尺寸或基於上述兩者，從複數個編碼簿中選擇編碼簿。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1700可以包含處理器1010執行若干操作。舉例來講，處理1700可以包含處理器1010（比如根據邏輯流程200）執行以下操作：（1）確定資料的碼塊尺寸是否小於閾值碼塊尺寸；（2）如果資料的碼塊尺寸小於閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第三編碼簿；（3）如果資料的碼塊尺寸不小於閾值碼塊尺寸，作為回應，確定資料傳送的初始CR是否大於閾值CR；（4）如果初始CR不大於閾值CR，作為回應，選擇複數個編碼簿中的第二編碼簿；以及（5）如果初始CR大於閾值CR，作為回應，選擇複數個編碼簿中的第一編碼簿。在一些實施方式中，第一編碼簿的尺寸可以大於第二編碼簿的尺寸，而且第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1700可以包含處理器1010執行若干操作。舉例來講，處理1700可以包含處理器1010確定資料的碼塊尺寸。另外，處理1700可以包含處理器1010通過執行以下操作來選擇編碼簿：（1）如果碼塊尺寸確定為大於第一閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第一編碼簿；（2）如果碼塊尺寸確定為大於第二閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第二編碼簿；以及（3）如果碼塊尺寸確定為大於第三閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第三編碼簿。在一些實施方式中，第一閾值碼塊尺寸可以大於第二閾值碼塊尺寸。在一些實施方式中，第二閾值碼塊尺寸可以大於第三閾值碼塊尺寸。在一些實施方式中，第一編碼簿的尺寸可以大於第二編碼簿的尺寸。在一些實施方式中，第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
在一些實施方式中，處理1700還可以包含處理器1010產生包括基礎矩陣和移位係數矩陣的QC-LDPC碼。在一些實施方式中，基礎矩陣可以包含複數個同位元檢測位元的同位元檢測矩陣和複數個資訊位元的資訊矩陣。在一些實施方式中，複數個編碼簿中的各編碼簿可以包含同位元檢測矩陣和對應尺寸的資訊矩陣的各部分，以便複數個編碼簿的尺寸可彼此不同。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於移位係數矩陣的複數個設計中的各設計。
第18圖例示了根據本發明一實施方式的無線通訊的處理示例1800。處理1800可以代表實施所提出的概念和方案的一方面，諸如與第1圖-第10圖、第15圖和第16圖中的一些或全部有關的描述。更具體地，處理1800可以代表所提出的與用於QC-LDPC編解碼的QC-LDPC碼的基礎矩陣有關的概念和方案的一方面。處理1800可以包含如方框1810、1820、1830和1840中的一個或複數個所示的一個或複數個操作、動作或功能。雖然例示為分離方框，但是根據所需的實施方式，處理1800的各種方框可以劃分成附加的方框、組合成更少的方框或者消除。而且，處理1800的方框/子框可以按照第18圖所示的順序執行，或者也可以按照不同的順序執行。處理1800可以由通訊系統1000及其任意變形來實施。舉例來講，處理1800可以在第一設備1005和/或第二設備1050中實施，或者由第一設備1005和/或第二設備1050來實施。下面在第一設備1005的上下文中對處理1800進行描述，儘管相同的描述也適用於設備1050，這僅僅是例示性的，並非用於限制範圍。處理1800可以從方框1810開始。
在1810，處理1800可以包含設備1005的處理器1010經由設備1005的收發器1030建立與設備1050的無線通訊鏈路。處理1800可以從1810進行到1820。
在1820，處理1800可以包含處理器1010從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿。處理1800可以從1820進行到1830。
在1830，處理器1800可以包含處理器1010的編碼器1012使用所選的編碼簿編碼資料，來產生資料的複數個調變符號。處理1800可以從1830進行到1840。
在1840，處理1800可以包含處理器1010控制收發器1030的傳送器1032通過設備1005的天線1036的一個或複數個天線多工、轉換、濾波、放大和發射調變符號為電磁波。
在一些實施方式中，QC-LDPC碼可以包含核心矩陣（比如核心矩陣1550）。核心矩陣可以由在4列和14行中排列的空位元和非空位元形成，模式如下： 第1列： 11110010011100 第2列： 10011111110110 第3列： 11011000101011 第4列： 01101111111001
在一些實施方式中，複數個編碼簿中的各編碼簿可以包含核心矩陣加上附加的Q列和Q行，其中Q可以是0或者大於0的正整數。
在一些實施方式中，QC-LDPC碼可以包含基礎矩陣（比如基礎矩陣1500），其中核心矩陣（比如核心矩陣1550）可以是基礎矩陣的一部分。而且，基礎矩陣可以由在22列和32行中排列的空位元和非空位元形成，模式如下： 第1列： 11110010011100000000000000000000 第2列： 10011111110110000000000000000000 第3列： 11011000101011000000000000000000 第4列： 01101111111001000000000000000000 第5列： 11000000000100100000000000000000 第6列： 11000101000100010000000000000000 第7列： 10000101010100001000000000000000 第8列： 01000101000101000100000000000000 第9列： 11000000000010000010000000000000 第10列： 01000000101100000001000000000000 第11列： 11000011000000000000100000000000 第12列： 10000001010001000000010000000000 第13列： 01010000000100000000001000000000 第14列： 11000000100001000000000100000000 第15列： 01000010000101000000000010000000 第16列： 10000000001100000000000001000000 第17列： 01000000010110000000000000100000 第18列： 01000100000110000000000000010000 第19列： 10000011000000000000000000001000 第20列： 11000000001000000000000000000100 第21列： 01001000000100000000000000000010 第22列： 10000000100001000000000000000001
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於複數個HARQ執行緒中的各HARQ執行緒，其中各HARQ執行緒彼此不同。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1800可以包含處理器1010基於資料傳送的初始CR、資料的碼塊尺寸或基於上述兩者，從複數個編碼簿中選擇編碼簿。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1800可以包含處理器1010執行若干操作。舉例來講，處理1800可以包含處理器1010（比如根據邏輯流程200）執行以下操作：（1）確定資料的碼塊尺寸是否小於閾值碼塊尺寸；（2）如果資料的碼塊尺寸小於閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第三編碼簿；（3）如果資料的碼塊尺寸不小於閾值碼塊尺寸，作為回應，確定資料傳送的初始CR是否大於閾值CR；（4）如果初始CR不大於閾值CR，作為回應，選擇複數個編碼簿中的第二編碼簿；以及（5）如果初始CR大於閾值CR，作為回應，選擇複數個編碼簿中的第一編碼簿。在一些實施方式中，第一編碼簿的尺寸可以大於第二編碼簿的尺寸，而且第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
在一些實施方式中，在從複數個編碼簿中選擇編碼簿時，處理1800可以包含處理器1010執行若干操作。舉例來講，處理1800可以包含處理器1010確定資料的碼塊尺寸。另外，處理1800可以包含處理器1010通過執行以下操作來選擇編碼簿：（1）如果碼塊尺寸確定為大於第一閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第一編碼簿；（2）如果碼塊尺寸確定為大於第二閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第二編碼簿；以及（3）如果碼塊尺寸確定為大於第三閾值碼塊尺寸，作為回應，選擇複數個編碼簿中的第三編碼簿。在一些實施方式中，第一閾值碼塊尺寸可以大於第二閾值碼塊尺寸。在一些實施方式中，第二閾值碼塊尺寸可以大於第三閾值碼塊尺寸。在一些實施方式中，第一編碼簿的尺寸可以大於第二編碼簿的尺寸。在一些實施方式中，第二編碼簿的尺寸可以大於第三編碼簿的尺寸。
在一些實施方式中，處理1800還可以包含處理器1010產生包括基礎矩陣和移位係數矩陣的QC-LDPC碼。在一些實施方式中，基礎矩陣可以包含複數個同位元檢測位元的同位元檢測矩陣和複數個資訊位元的資訊矩陣。在一些實施方式中，複數個編碼簿中的各編碼簿可以包含同位元檢測矩陣和對應尺寸的資訊矩陣的各部分，以便複數個編碼簿的尺寸可彼此不同。
在一些實施方式中，複數個編碼簿中的各編碼簿可以對應於移位係數矩陣的複數個設計中的各設計。
在一些實施方式中，處理1800還可以包含處理器1010將所選的編碼簿儲存在與處理器1010相關聯的記憶體（比如記憶體1016或記憶體1020）中。在一些實施方式中，在從QC-LDPC碼中嵌入的複數個編碼簿中選擇編碼簿時，處理1800可以包含處理器1010根據一個或複數個規則來選擇編碼簿，以便可以選擇需要較短編碼處理延遲的小編碼簿用於編碼，除非對應於更長編碼處理延遲的更大編碼簿對於編碼來說是必要的。 附加說明
本發明描述的主題有時例示了不同的組件包含於或連接至不同的其他組件。需要理解的是，這樣描述的架構僅僅是示範性的，實際上也可以實施能夠實現相同功能的許多其它架構。從概念上講，實現相同功能的任何組件的佈置被有效地「關聯」起來，以實現期望的功能。因此，無論架構或中間組件如何，任何兩個在此被組合以實現特定功能的組件可以視為彼此「關聯」，以實現期望的功能。同樣，任何兩個如此關聯的組件也可以被視為彼此「可操作地連接」或「可操作地耦接」以實現期望的功能，並且任何兩個能夠如此關聯的組件也可以被視為彼此「可操作可耦接地」以實現期望的功能。可操作可耦接的具體示例包括但不限於物理上可匹配的和/或物理上交互的組件和/或無線可交互的和/或無線交互的組件和/或邏輯交互的和/或邏輯可交互的組件。
而且，關於本發明中基本上任何複數和/或單數術語的使用，所屬領域具有通常知識者可以根據上下文和/或應用，適當地將複數變換為單數和/或將單數變換為複數。為了清楚起見，本發明可明確地闡述各種單數/複數的置換。
此外，所屬領域具有通常知識者應該理解，一般來說，本發明所使用的術語，尤其是申請專利範圍（比如申請專利範圍的主體）中所使用的術語，通常旨在作為「開放式」術語，比如術語「包含」應當解釋為「包含但不限於」，術語「具有」應當解釋為「至少具有」，術語「包括」應當解釋為「包括但不限於」等。所屬領域具有通常知識者還應該理解，如果意圖引用具體數量的申請專利範圍陳述，則該意圖將明確地記述在申請專利範圍中，並且在不存在這種陳述的情況下，則不存在這樣的意圖。例如，為輔助理解，申請專利範圍可能包含了引導性短語「至少一個」和「一個或複數個」的使用以引入申請專利範圍陳述。然而，這種短語的使用不應解釋為暗指通過不定冠詞「一」或「一個」引入申請專利範圍陳述將包含該所引入的申請專利範圍陳述的任何特定申請專利範圍局限於僅包含一個該陳述的實施方式，即使當同一申請專利範圍包括了引入性短語「一個或複數個」或「至少一個」以及不定冠詞諸如「一」或「一個」時（比如「一」和/或「一個」應當解釋為表示「至少一個」或「一個或複數個」）；這同樣適用於引導申請專利範圍記述項的定冠詞的使用。另外，即使明確地記述了被引入的申請專利範圍陳述的具體數量，所屬領域具有通常知識者應該認識到這些陳述應當解釋為至少表示所陳述的數量（比如沒有其它修飾語的陳述「兩個陳述物」表示至少兩個陳述物或兩個或複數個的陳述物）。此外，在使用類似於「A、B和C等中的至少一個」的習慣用法的實例中，通常這樣的構造旨在表達所屬領域具有通常知識者理解的該習慣用法的含義，比如「具有A、B和C中的至少一個的系統」將包括但不限於僅具有A、僅具有B、僅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系統。在使用類似於「A、B或C等中的至少一個」的習慣用法的實例中，通常這樣的構造旨在表達所屬領域具有通常知識者理解的該習慣用法的含義，比如「具有A、B或C中的至少一個的系統」將包括但不限於僅具有A、僅具有B、僅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系統。所屬領域具有通常知識者還應理解，無論是在說明書、申請專利範圍或附圖中，呈現兩個或複數個可選項的幾乎任何轉折詞和/或短語都應當理解為包括一項、任一項或兩項的可能性。例如，術語「A或B」應當理解為包括「A」或「B」或「A和B」的可能性。
通過前面的論述應當理解，本發明為了例示的目的描述了本發明的各種實施方式，並且可以在不偏離本發明的範圍和實質的情況下進行各種修改。因此，本發明所公開的各種實施方式不旨在限制，真正的保護範圍和實質由申請專利範圍指示。
100、1500、1550‧‧‧矩陣
200‧‧‧邏輯流程
210-250、1110-1140、1210-1230、1310-1330、1410-1430、1710-1740、1810-1840‧‧‧方框
300、400、600‧‧‧設計
500‧‧‧QC-LDPC碼
700、800、900‧‧‧概念
1000‧‧‧系統
1005、1050‧‧‧設備
1010、1060‧‧‧處理器
1012、1062‧‧‧編碼器
1014、1064‧‧‧解碼器
1016、1066、1020、1070‧‧‧記憶體
1022、1072‧‧‧指令
1024、1074‧‧‧資料
1030、1080‧‧‧收發器
1032、1082‧‧‧傳送器
1034、1084‧‧‧接收器
1036、1086‧‧‧天線
1040‧‧‧鏈路
1100、1200、1300、1400、1700‧‧‧處理
1412、1414‧‧‧子框
1600‧‧‧場景
包含的附圖用來提供對本發明的進一步理解，附圖併入且構成本發明的一部分。附圖例示了本發明的實施方式，且和說明書一起用來解釋本發明的原理。值得注意的是，附圖不一定是成比例的，因為為了清楚地例示本發明的概念，一些組件顯示的尺寸可能會與實際實施中的尺寸不成比例。 第1圖是根據本發明一實施方式的示範性多編碼簿嵌入的（multi-codebook-embedded）LDPC碼設計的示意圖。 第2圖是根據本發明一實施方式的與多編碼簿嵌入的LDPC碼設計有關的示範性邏輯流程圖。 第3圖是根據本發明一實施方式的示範性準列（quasi-row）正交層設計示意圖。 第4圖是根據本發明一實施方式的示範性混合正交層設計示意圖。 第5圖是根據本發明一實施方式的支援極低碼率（Code Rate，CR）的示範性QC-LDPC碼示意圖。 第6圖是根據本發明一實施方式的示範性核心矩陣（kernel matrix）設計示意圖。 第7圖是根據本發明一實施方式的核心基礎矩陣（kernel base matrix）的示範性概念示意圖。 第8圖是根據本發明另一實施方式的核心基礎矩陣的示範性概念示意圖。 第9圖是根據本發明一實施方式的示範性移位係數（shift-coefficient）設計示意圖。 第10圖是根據本發明一實施方式的示範性通訊系統的框圖。 第11圖是根據本發明一實施方式的處理示例的流程圖。 第12圖是根據本發明另一實施方式的處理示例的流程圖。 第13圖是根據本發明另一實施方式的處理示例的流程圖。 第14圖是根據本發明另一實施方式的處理示例的流程圖。 第15圖是根據本發明一實施方式的示範性基礎矩陣（base matrix）的示意圖。 第16圖是根據本發明一實施方式的從第15圖的基礎矩陣匯出（derive）各種編碼簿的示範性場景示意圖。 第17圖是根據本發明另一實施方式的處理示例的流程圖。 第18圖是根據本發明另一實施方式的處理示例的流程圖。

Claims (20)

  1. 一種無線通訊方法，包括： 由一設備的一處理器，從一類循環低密度同位元檢測碼中嵌入的複數個編碼簿中選擇一編碼簿； 由所述處理器，將一所選的編碼簿儲存在與所述處理器相關聯的一記憶體中； 由所述處理器，使用所述所選的編碼簿編碼資料，來產生所述資料的複數個調變符號；以及 由所述處理器控制所述設備的一傳送器，通過所述設備的一個或複數個天線，來多工、轉換、濾波、放大和發射所述調變符號為電磁波， 其中所述從所述類循環低密度同位元檢測碼中嵌入的所述複數個編碼簿中選擇所述編碼簿包括根據一個或複數個規則選擇所述編碼簿，以便選擇需要一較短編碼處理延遲的一小編碼簿用於所述編碼，除非對應於一更長編碼處理延遲的一更大編碼簿對於所述編碼來說是必要的。
  2. 如申請專利範圍第1項所述之方法，其中，所述類循環低密度同位元檢測碼包括一核心矩陣，其中所述核心矩陣由在4列和14行中排列的空位元和非空位元形成，一模式如下： 第1列： 11110010011100 第2列： 10011111110110 第3列： 11011000101011 第4列： 01101111111001
  3. 如申請專利範圍第2項所述之方法，其中，所述複數個編碼簿中的各編碼簿包括所述核心矩陣加上一附加的Q列和Q行，其中所述Q是0或者大於0的一正整數。
  4. 如申請專利範圍第2項所述之方法，其中，所述類循環低密度同位元檢測碼包括一基礎矩陣，其中所述核心矩陣是所述基礎矩陣的一部分，其中所述基礎矩陣由在22列和32行中排列的空位元和非空位元形成，一模式如下： 第1列： 11110010011100000000000000000000 第2列： 10011111110110000000000000000000 第3列： 11011000101011000000000000000000 第4列： 01101111111001000000000000000000 第5列： 11000000000100100000000000000000 第6列： 11000101000100010000000000000000 第7列： 10000101010100001000000000000000 第8列： 01000101000101000100000000000000 第9列： 11000000000010000010000000000000 第10列： 01000000101100000001000000000000 第11列： 11000011000000000000100000000000 第12列： 10000001010001000000010000000000 第13列： 01010000000100000000001000000000 第14列： 11000000100001000000000100000000 第15列： 01000010000101000000000010000000 第16列： 10000000001100000000000001000000 第17列： 01000000010110000000000000100000 第18列： 01000100000110000000000000010000 第19列： 10000011000000000000000000001000 第20列： 11000000001000000000000000000100 第21列： 01001000000100000000000000000010 第22列： 10000000100001000000000000000001
  5. 如申請專利範圍第1項所述之方法，其中，所述複數個編碼簿中的各編碼簿對應於複數個混合式自動重送請求執行緒中的各混合式自動重送請求執行緒，其中所述各混合式自動重送請求執行緒彼此不同。
  6. 如申請專利範圍第1項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括基於所述資料傳送的一初始碼率、所述資料的一碼塊尺寸或基於兩者，從所述複數個編碼簿中選擇所述編碼簿。
  7. 如申請專利範圍第1項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括： 確定所述資料的一碼塊尺寸是否小於一閾值碼塊尺寸； 如果所述資料的所述碼塊尺寸小於所述閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第三編碼簿； 如果所述資料的所述碼塊尺寸不小於所述閾值碼塊尺寸，作為回應，確定所述資料傳送的一初始碼率是否大於一閾值碼率； 如果所述初始碼率不大於所述閾值碼率，作為回應，選擇所述複數個編碼簿中的一第二編碼簿；以及 如果所述初始碼率大於所述閾值碼率，作為回應，選擇所述複數個編碼簿中的一第一編碼簿， 其中所述第一編碼簿的一尺寸大於所述第二編碼簿的一尺寸，以及 其中所述第二編碼簿的所述尺寸大於所述第三編碼簿的一尺寸。
  8. 如申請專利範圍第1項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括： 確定所述資料的一碼塊尺寸；以及 通過以下選擇所述編碼簿： 如果所述碼塊尺寸確定為大於一第一閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第一編碼簿； 如果所述碼塊尺寸確定為大於一第二閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第二編碼簿；以及 如果所述碼塊尺寸確定為大於一第三閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第三編碼簿， 其中所述第一閾值碼塊尺寸大於所述第二閾值碼塊尺寸， 其中所述第二閾值碼塊尺寸大於所述第三閾值碼塊尺寸， 其中所述第一編碼簿的一尺寸大於所述第二編碼簿的一尺寸，以及 其中所述第二編碼簿的所述尺寸大於所述第三編碼簿的一尺寸。
  9. 如申請專利範圍第1項所述之方法，其中，還包括： 由所述處理器，產生包括一基礎矩陣和一移位係數矩陣的所述類循環低密度同位元檢測碼， 其中所述基礎矩陣包括複數個同位元檢測位元的一同位元檢測矩陣和複數個資訊位元的一資訊矩陣，以及 其中所述複數個編碼簿中的各編碼簿包括所述同位元檢測矩陣和對應尺寸的所述資訊矩陣的各部分，以便所述複數個編碼簿的尺寸彼此不同。
  10. 如申請專利範圍第9項所述之方法，其中，所述複數個編碼簿中的各編碼簿對應於所述移位係數矩陣的複數個設計中的各設計。
  11. 一種無線通訊方法，包括： 由一設備的一處理器，經由所述設備的一收發器建立與一另一設備的一無線通訊鏈路； 由所述處理器，從一類循環低密度同位元檢測碼中嵌入的複數個編碼簿中選擇一編碼簿； 由所述處理器，使用一所選的編碼簿編碼資料，來產生所述資料的複數個調變符號；以及 由所述處理器控制所述收發器的一傳送器，通過所述設備的一個或複數個天線，來多工、轉換、濾波、放大和發射所述調變符號為電磁波。
  12. 如申請專利範圍第11項所述之方法，其中，所述類循環低密度同位元檢測碼包括一核心矩陣，其中所述核心矩陣由在4列和14行中排列的空位元和非空位元形成，一模式如下： 第1列： 11110010011100 第2列： 10011111110110 第3列： 11011000101011 第4列： 01101111111001
  13. 如申請專利範圍第12項所述之方法，其中，所述複數個編碼簿中的各編碼簿包括所述核心矩陣加上一附加的Q列和Q行，其中所述Q是0或者大於0的一正整數。
  14. 如申請專利範圍第12項所述之方法，其中，所述類循環低密度同位元檢測碼包括一基礎矩陣，其中所述核心矩陣是所述基礎矩陣的一部分，其中所述基礎矩陣由在22列和32行中排列的空位元和非空位元形成，一模式如下： 第1列： 11110010011100000000000000000000 第2列： 10011111110110000000000000000000 第3列： 11011000101011000000000000000000 第4列： 01101111111001000000000000000000 第5列： 11000000000100100000000000000000 第6列： 11000101000100010000000000000000 第7列： 10000101010100001000000000000000 第8列： 01000101000101000100000000000000 第9列： 11000000000010000010000000000000 第10列： 01000000101100000001000000000000 第11列： 11000011000000000000100000000000 第12列： 10000001010001000000010000000000 第13列： 01010000000100000000001000000000 第14列： 11000000100001000000000100000000 第15列： 01000010000101000000000010000000 第16列： 10000000001100000000000001000000 第17列： 01000000010110000000000000100000 第18列： 01000100000110000000000000010000 第19列： 10000011000000000000000000001000 第20列： 11000000001000000000000000000100 第21列： 01001000000100000000000000000010 第22列： 10000000100001000000000000000001
  15. 如申請專利範圍第11項所述之方法，其中，所述複數個編碼簿中的各編碼簿對應於複數個混合式自動重送請求執行緒中的各混合式自動重送請求執行緒，其中所述各混合式自動重送請求執行緒彼此不同。
  16. 如申請專利範圍第11項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括基於所述資料傳送的一初始碼率、所述資料的一碼塊尺寸或基於兩者，從所述複數個編碼簿中選擇所述編碼簿。
  17. 如申請專利範圍第11項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括： 確定所述資料的一碼塊尺寸是否小於一閾值碼塊尺寸； 如果所述資料的所述碼塊尺寸小於所述閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第三編碼簿； 如果所述資料的所述碼塊尺寸不小於所述閾值碼塊尺寸，作為回應，確定所述資料傳送的一初始碼率是否大於一閾值碼率； 如果所述初始碼率不大於所述閾值碼率，作為回應，選擇所述複數個編碼簿中的一第二編碼簿；以及 如果所述初始碼率大於所述閾值碼率，作為回應，選擇所述複數個編碼簿中的一第一編碼簿， 其中所述第一編碼簿的一尺寸大於所述第二編碼簿的一尺寸，以及 其中所述第二編碼簿的所述尺寸大於所述第三編碼簿的一尺寸。
  18. 如申請專利範圍第11項所述之方法，其中，所述從所述複數個編碼簿中選擇所述編碼簿包括： 確定所述資料的一碼塊尺寸；以及 通過以下選擇所述編碼簿： 如果所述碼塊尺寸確定為大於一第一閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第一編碼簿； 如果所述碼塊尺寸確定為大於一第二閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第二編碼簿；以及 如果所述碼塊尺寸確定為大於一第三閾值碼塊尺寸，作為回應，選擇所述複數個編碼簿中的一第三編碼簿， 其中所述第一閾值碼塊尺寸大於所述第二閾值碼塊尺寸， 其中所述第二閾值碼塊尺寸大於所述第三閾值碼塊尺寸， 其中所述第一編碼簿的一尺寸大於所述第二編碼簿的一尺寸，以及 其中所述第二編碼簿的所述尺寸大於所述第三編碼簿的一尺寸。
  19. 如申請專利範圍第11項所述之方法，其中，還包括： 由所述處理器，將所述所選的編碼簿儲存在與所述處理器相關聯的一記憶體中， 其中所述從所述類循環低密度同位元檢測碼中嵌入的所述複數個編碼簿中選擇所述編碼簿包括根據一個或複數個規則選擇所述編碼簿，以便選擇需要一較短編碼處理延遲的一小編碼簿用於所述編碼，除非對應於一更長編碼處理延遲的一更大編碼簿對於所述編碼來說是必要的。
  20. 如申請專利範圍第11項所述之方法，其中，還包括： 由所述處理器，產生包括一基礎矩陣和一移位係數矩陣的所述類循環低密度同位元檢測碼， 其中所述基礎矩陣包括複數個同位元檢測位元的一同位元檢測矩陣和複數個資訊位元的一資訊矩陣， 其中所述複數個編碼簿中的各編碼簿包括所述同位元檢測矩陣和對應尺寸的所述資訊矩陣的各部分，以便所述複數個編碼簿的尺寸彼此不同，以及 其中所述複數個編碼簿中的各編碼簿對應於所述移位係數矩陣的複數個設計中的各設計。
TW107118939A 2017-06-01 2018-06-01 使用類循環低密度同位元檢測碼編碼簿的無線通訊方法 TWI706636B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762513502P 2017-06-01 2017-06-01
US62/513,502 2017-06-01
US201762514031P 2017-06-02 2017-06-02
US62/514,031 2017-06-02
US201762517219P 2017-06-09 2017-06-09
US62/517,219 2017-06-09
US15/995,093 US10567116B2 (en) 2017-05-12 2018-05-31 Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
US15/995,093 2018-05-31

Publications (2)

Publication Number Publication Date
TW201904207A true TW201904207A (zh) 2019-01-16
TWI706636B TWI706636B (zh) 2020-10-01

Family

ID=64097457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118939A TWI706636B (zh) 2017-06-01 2018-06-01 使用類循環低密度同位元檢測碼編碼簿的無線通訊方法

Country Status (5)

Country Link
US (1) US10567116B2 (zh)
EP (1) EP3625913A4 (zh)
CN (1) CN109328443B (zh)
TW (1) TWI706636B (zh)
WO (1) WO2018219350A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581457B2 (en) * 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
TWI702800B (zh) * 2017-05-05 2020-08-21 聯發科技股份有限公司 Ｑｃ－ｌｄｐｃ編碼方法、裝置及非暫時性電腦可讀介質
US10949303B2 (en) 2017-12-11 2021-03-16 Fungible, Inc. Durable block storage in data center access nodes with inline erasure coding
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置
US10761931B2 (en) 2018-10-24 2020-09-01 Fungible, Inc. Inline reliability coding for storage on a network
US10990478B2 (en) * 2019-02-01 2021-04-27 Fungible, Inc. Flexible reliability coding for storage on a network
US11630729B2 (en) 2020-04-27 2023-04-18 Fungible, Inc. Reliability coding with reduced network traffic

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296490A3 (en) 2001-08-14 2004-04-14 Hewlett-Packard Company Message broker
US7339885B2 (en) 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
ATE509432T1 (de) * 2004-02-11 2011-05-15 Aware Inc Kommunikationskanal-kapazitätsschätzung
WO2006001015A2 (en) 2004-06-25 2006-01-05 Runcom Technologies Ltd. Multi-rate ldpc code system and method
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
WO2007106366A2 (en) 2006-03-10 2007-09-20 Interdigital Technology Corporation Method and apparatus for scaling soft bits for decoding
US9025641B2 (en) * 2006-06-21 2015-05-05 Alcatel Lucent Distributed transmission involving cooperation between a transmitter and a relay
CN101119178B (zh) 2006-08-01 2010-08-25 华为技术有限公司 信号发送、接收方法及信号发送、接收装置
US8566676B2 (en) 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
KR101339120B1 (ko) 2007-01-24 2013-12-09 퀄컴 인코포레이티드 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩
KR101455978B1 (ko) 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US7890834B2 (en) 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
CN101388743B (zh) 2007-09-13 2012-05-23 中兴通讯股份有限公司 一种正交频分复用系统的物理信道映射装置及其映射方法
CN101741527B (zh) 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
US8510358B2 (en) 2008-12-29 2013-08-13 Intel Corporation Partially random permutation sequence generator
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8331168B2 (en) * 2009-04-30 2012-12-11 International Business Machines Corporation Increased capacity heterogeneous storage elements
EP2461511A4 (en) 2010-01-04 2014-01-22 Zte Corp SERIAL PROCESSING METHOD, BIT RATE MATCHING PARALLEL PROCESSING METHOD, AND DEVICE THEREOF
CN101841390B (zh) 2010-03-01 2014-03-05 联芯科技有限公司 传输信道编码及复用方法和比特级处理器
CN102237978B (zh) 2010-04-27 2013-12-04 华为技术有限公司 一种协作链路的建立和维护方法及相关设备
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US8595585B2 (en) 2010-08-20 2013-11-26 Nec Laboratories America, Inc. Reverse concatenated encoding and decoding
CN101951264B (zh) 2010-08-31 2014-03-12 宁波大学 一种多码率准循环低密度奇偶校验码解码器
JP5091996B2 (ja) 2010-09-09 2012-12-05 株式会社東芝 誤り訂正復号器、メモリコントローラ及び受信機
CN101984570B (zh) * 2010-10-25 2013-09-18 北京邮电大学 一种应用于mimo-ofdm系统下克服弱散射的码本选择调制方法
US8750358B2 (en) 2011-04-06 2014-06-10 Nec Laboratories America, Inc. Method for improving multiuser MIMO downlink transmissions
US9094841B2 (en) * 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
US9654316B2 (en) 2012-07-27 2017-05-16 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
US9240853B2 (en) * 2012-11-16 2016-01-19 Huawei Technologies Co., Ltd. Systems and methods for sparse code multiple access
CN103873186B (zh) 2012-12-11 2018-07-13 中兴通讯股份有限公司 Td-scdma上行传输信道处理方法
JP6345949B2 (ja) 2014-03-04 2018-06-20 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局、無線通信方法及び無線通信システム
CN106663050B (zh) * 2014-07-28 2018-04-13 三菱电机株式会社 差分数据生成系统、数据更新系统以及差分数据生成方法
CN105471547B (zh) 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法
CN104917588A (zh) 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法
US9853771B2 (en) 2015-05-19 2017-12-26 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10784901B2 (en) * 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10725860B2 (en) * 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
EP3902142A1 (en) * 2016-05-12 2021-10-27 MediaTek Inc. Qc-ldpc coding methods and apparatus
US10959233B2 (en) * 2016-11-13 2021-03-23 Qualcomm Incorporated Method to enable iterative processing and perform closer to constrained capacity
US10778366B2 (en) 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications

Also Published As

Publication number Publication date
TWI706636B (zh) 2020-10-01
CN109328443B (zh) 2021-06-18
EP3625913A1 (en) 2020-03-25
US20180331784A1 (en) 2018-11-15
US10567116B2 (en) 2020-02-18
CN109328443A (zh) 2019-02-12
EP3625913A4 (en) 2020-08-12
WO2018219350A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
TWI706636B (zh) 使用類循環低密度同位元檢測碼編碼簿的無線通訊方法
US10790853B2 (en) QC-LDPC coding methods and apparatus
US10484011B2 (en) Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
CN110535474B (zh) 信息处理的方法、通信装置
US10440659B2 (en) Method and device for encoding in wireless communication system
JP2019518385A5 (zh)
CN108934186A (zh) 用于通信中的纠错编码的方法和装置
CN108988869A (zh) 一种确定校验矩阵的方法及装置、计算机存储介质
US10484013B2 (en) Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
US20180198466A1 (en) Shift Coefficient And Lifting Factor Design For NR LDPC Code
TWI653839B (zh) 用於以向量為基礎之ldpc基礎矩陣之使用與生成的方法及裝置
US10784895B2 (en) Inter-block modifications to generate sub-matrix of rate compatible parity check matrix
TWI690169B (zh) 在移動通信中用於大碼塊尺寸的qc-ldpc碼的移位係數表設計方法
TWI690166B (zh) 在移動通信中用於小碼塊尺寸的qc-ldpc碼的移位係數表設計方法
WO2018218692A1 (zh) 信息处理的方法和通信装置
WO2018218471A1 (zh) 信息处理的方法和通信装置
US20240078040A1 (en) Tensor memory access based implementation for massive and ultra-massive mimo systems
TW201830875A (zh) 具有交錯功能之新無線低密度奇偶檢查碼之方法和設備
WO2018201547A1 (zh) 信息处理的方法、通信装置
WO2018201553A1 (zh) 信息处理的方法、通信装置
WO2018201609A1 (zh) 信息处理的方法和通信装置
TW201815076A (zh) 編碼方法