CN109328443B - 使用qc-ldpc码码本的无线通信方法及设备 - Google Patents

使用qc-ldpc码码本的无线通信方法及设备 Download PDF

Info

Publication number
CN109328443B
CN109328443B CN201880001782.7A CN201880001782A CN109328443B CN 109328443 B CN109328443 B CN 109328443B CN 201880001782 A CN201880001782 A CN 201880001782A CN 109328443 B CN109328443 B CN 109328443B
Authority
CN
China
Prior art keywords
codebook
line
codebooks
block size
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880001782.7A
Other languages
English (en)
Other versions
CN109328443A (zh
Inventor
邱茂清
李重佑
提摩西·培林·费雪-杰费斯
徐诚羿
张晏硕
陈威任
陈儒雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN109328443A publication Critical patent/CN109328443A/zh
Application granted granted Critical
Publication of CN109328443B publication Critical patent/CN109328443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H04B7/0456—Selection of precoding matrices or codebooks, e.g. using matrices antenna weighting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

设备的处理器从准循环低密度奇偶校验码中嵌入的多个码本中选择码本。处理器将所选的码本储存在与所述处理器相关联的存储器中。处理器也使用所选的码本编码数据，来产生所述数据的多个调制符号。处理器还控制所述设备的传送器通过所述设备的一个或多个天线来复用、转换、滤波、放大和发射所述调制符号为电磁波。在从所述准循环低密度奇偶校验码中嵌入的多个码本中选择码本时，处理器根据一个或多个规则选择所述码本，以便选择需要较短编码处理延迟的小码本用于所述编码，除非对应于更长编码处理延迟的更大码本对于所述编码来说是必要的。通过利用本发明，可以更好地进行使用QC‑LDPC码码本的无线通信。

Description

使用QC-LDPC码码本的无线通信方法及设备
交叉引用
本申请要求2017年6月1日递交的美国临时申请案No.62/513,502、2017年6月2日递交的美国临时申请案No.62/514,031以及2017年6月9日递交的美国临时申请案No.62/517,219的优先权，并且是2018年5月31日递交的美国申请案No.15/995,093的部分延续案。上述美国专利申请的全文内容以引用方式并入本文中。
技术领域
本发明有关于信息编码和解码，且尤其有关于具有较短处理延迟和较佳解码器吞吐量(throughput)效率的使用准循环低密度奇偶校验(Quasi-Cyclic-Low-DensityParity-Check，QC-LDPC)码码本(codebook)的无线通信。
背景技术
除非另有说明，否则本部分描述的方法并非权利要求的现有技术，且不因包含在本部分中而被承认是现有技术。
第三代合作伙伴计划(3rd Generation Partnership Project，3GPP)已经同意加快开发第五代(5th-Generation，5G)新无线电(New Radio，NR)规范的计划，因此基于标准的5G NR无线通信服务有望在不远的将来得以启动。3GPP也已经同意将在5G NR数据信道中使用QC-LDPC。不过，关于如何实施基于QC-LDPC的编解码(比如编码和解码)的细节尚未定义。
发明内容
下述发明内容仅仅是说明性的，并不旨在以任何方式对本发明进行限制。也就是说，提供本发明内容是用来介绍本发明所描述的新颖且非显而易见的技术的概念、亮点、益处和优点。优选的实施方式将会在具体实施方式部分做进一步描述。因此，以下发明内容不旨在标识所要求保护主题的本质特征，也不旨在确定所要求保护主题的范围。
一方面，一种无线通信方法可以包含设备的处理器从QC-LDPC码中嵌入(embed)的多个码本中选择码本。所述方法也可以包含所述处理器将所选的码本储存在与所述处理器相关联的存储器中。所述方法还可以包含所述处理器使用所选的码本编码数据，来产生所述数据的多个调制符号。所述方法还可以另外包含所述处理器控制所述设备的传送器通过所述设备的一个或多个天线来复用、转换(convert)、滤波、放大和发射(radiate)所述调制符号为电磁波。在从所述QC-LDPC码中嵌入的所述多个码本中选择所述码本时，所述方法可以包含所述处理器根据一个或多个规则选择所述码本，以便选择需要较短编码处理延迟的小码本用于所述编码，除非对应于更长编码处理延迟的更大码本对于所述编码来说是必要的。
一方面，一种无线通信方法可以包含设备的处理器经由所述设备的收发器建立与另一设备的无线通信链路。所述方法也可以包含所述处理器从QC-LDPC码中嵌入的多个码本中选择码本。所述方法还可以包含所述处理器使用所选的码本编码数据，来产生所述数据的多个调制符号。所述方法还可以另外包含所述处理器控制所述收发器的传送器通过所述设备的一个或多个天线来复用、转换、滤波、放大和发射所述调制符号为电磁波。
值得注意的是，虽然下面对本发明提出的方案和各种示范例的描述是在5G NR无线通信的上下文中提供的，但是本发明提出的概念、方案及其任意变形形式或衍生形式可以在根据其他协议、标准和规范的适合实施的通信中实施。因此，本发明提出的方案的范围不限于本发明所提供的描述。
通过利用本发明，可以更好地进行使用QC-LDPC码码本的无线通信。
附图说明
包含的附图用来提供对本发明的进一步理解，附图并入且构成本发明的一部分。附图例示了本发明的实施方式，且和说明书一起用来解释本发明的原理。值得注意的是，附图不一定是成比例的，因为为了清楚地例示本发明的概念，一些组件显示的尺寸可能会与实际实施中的尺寸不成比例。
图1是根据本发明一实施方式的示范性多码本嵌入的(multi-codebook-embedded)LDPC码设计的示意图。
图2是根据本发明一实施方式的与多码本嵌入的LDPC码设计有关的示范性逻辑流程图。
图3是根据本发明一实施方式的示范性准行(quasi-row)正交层设计示意图。
图4是根据本发明一实施方式的示范性混合正交层设计示意图。
图5是根据本发明一实施方式的支持极低码率(Code Rate，CR)的示范性QC-LDPC码示意图。
图6是根据本发明一实施方式的示范性核心矩阵(kernel matrix)设计示意图。
图7是根据本发明一实施方式的核心基础矩阵(kernel base matrix)的示范性概念示意图。
图8是根据本发明另一实施方式的核心基础矩阵的示范性概念示意图。
图9是根据本发明一实施方式的示范性移位系数(shift-coefficient)设计示意图。
图10是根据本发明一实施方式的示范性通信系统的框图。
图11是根据本发明一实施方式的处理示例的流程图。
图12是根据本发明另一实施方式的处理示例的流程图。
图13是根据本发明另一实施方式的处理示例的流程图。
图14是根据本发明另一实施方式的处理示例的流程图。
图15是根据本发明一实施方式的示范性基础矩阵(base matrix)的示意图。
图16是根据本发明一实施方式的从图15的基础矩阵导出(derive)各种码本的示范性场景示意图。
图17是根据本发明另一实施方式的处理示例的流程图。
图18是根据本发明另一实施方式的处理示例的流程图。
具体实施方式
本发明公开了所要求保护主题的详细实施例和实施方式。然而应该理解，本发明公开的实施例和实施方式仅仅是对要求保护的主题的说明，要求保护的主题可以以各种形式实施。本发明可以以许多不同的形式来实施，并且不应该被解释为限于本发明所描述的示范性实施例和实施方式。相反，提供这些示范性实施例和实施方式，使得对本发明的描述是彻底的和完整的，并且可以把本发明的范围充分传达给本领域的技术人员。在下面的描述中，公知的特征和技术细节可能会省略，以避免不必要地模糊本发明的实施例和实施方式。
概述
本发明提出的概念和方案整体上有关于以下领域：多码本嵌入的LDPC码设计、混合正交LDPC层设计、支持极低CR的QC-LDPC、核心矩阵设计和移位系数设计。混合正交LDPC层设计领域包含准行正交层设计和混合正交层设计的新颖概念和方案。下面将参照图1-图9对本发明提出的概念和方案进行描述。
图1例示了根据本发明一实施方式的示范性多码本嵌入的LDPC码设计。参考图1，根据本发明的QC-LDPC码的基础奇偶校验矩阵(base parity check matrix)(也可以替代地称为“基础矩阵”)100可以嵌入有多个码本。
如图1所示，基础矩阵100可以包含多个奇偶校验比特(parity bit)的奇偶校验矩阵(parity matrix)和多个信息比特的信息矩阵(information matrix)。换句话说，基础矩阵100可以由奇偶校验矩阵和信息矩阵来定义，其中奇偶校验矩阵具有相对较少的非零(non-zero)/非空(non-null)比特(在图1中各由“1”来代表)和大部分零/空(null)比特(在图1中各由“0”来代表)。奇偶校验矩阵也可以对码比特(code bit)定义一组线性约束(linear constraint)。相应地，在基础矩阵100的QC-LDPC码中嵌入的多个码本中的各码本可以包含奇偶校验矩阵和对应尺寸的信息矩阵的各部分，以便多个码本的尺寸可彼此不同。因此，无论尺寸如何，各码本可以构成基础矩阵的至少一部分。在图1所示的示例中，码本可以表示为：
码本＝(I1或I2或I3)+P
其中符号“I1”代表信息矩阵的第一部分，符号“I2”代表信息矩阵的第二部分，符号“I3”代表信息矩阵的第三部分，符号“P”代表奇偶校验矩阵。其中I1的尺寸(比如就比特的数量和/或存储容量而言)大于I2的尺寸，I2的尺寸大于I3的尺寸。
因此，根据用来和奇偶校验矩阵组合成码本的信息矩阵部分的尺寸，产生的码本的尺寸可以变化。请注意，虽然图1所示的示例描述了不同尺寸的三个码本(由于I1+P、I2+P和I3+P的组合)，但是在根据本发明的各种实施方式中，不同尺寸的码本的数量可以不限于三个(可以少于或多于三个)。
在一些实施方式中，多个码本中的各码本可以对应于多个混合自动重传请求(Hybrid Automatic Repeat Request，HARQ)线程(thread)中的各HARQ线程，其中各HARQ线程彼此不同。举例来讲，第一码本可以对应于第一HARQ线程，其中第一码本具有0.33～0.89范围内的值。第二码本可以对应于第二HARQ线程，其中第二码本具有0.2～0.66范围内的值。第三码本可以对应于第三HARQ线程，其中第三HARQ线程具有小于400的小码块尺寸(code block size)。因此，在两通信装置之间基于HARQ的通信中，多个HARQ线程中的各HARQ线程可以与多个码本中的各码本互相联系(correlate)或互相关联。然后，可以识别出当前在基于HARQ的通信中采用的HARQ线程。相应地，可以选择与所识别的HARQ线程相对应的一个码本来编码用于传送的数据。
在一些实施方式中，多个码本中的各码本可以对应于用于存储码本的一个或多个寄存器(register)、一个或多个缓冲器(buffer)、一个或多个高速缓存(cache)和/或一个或多个储存单元的各自的存储容量(Kb)。举例来讲，第一码本可以对应于第一存储容量Kb＝16，第二码本可以对应于第二存储容量Kb＝12，第三码本可以对应于第三存储容量Kb＝5。在根据本发明提出的方案下，除非对应于更大存储容量的更大码本对于编码来说是必要的(比如由于将要编码的数据的码块尺寸相对较大，或者由于初始CR相对较高)，则可以选择对应于小存储容量的小码本用于编码。因此，可以避免使用大于必要容量的存储空间(由于选择了大于必要码本的码本)，进而可以缩短用于编码的处理延迟。
在一些实施方式中，所有的码本可以共享具有不同补零(zero-padding)尺寸的基础矩阵。在一些实施方式中，不同的码本可以对应于不同的移位系数设计或共享移位系数设计。
在一些实施方式中，选择使用多个码本中的哪个码本可以基于数据传送的初始CR、数据的码块尺寸或者基于上述两者。在一些实施方式中，为了缩短通信装置中用于编码的处理延迟，可以选择码本，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。
图2例示了根据本发明一实施方式的与多码本嵌入的LDPC码设计有关的示范性逻辑流程200。逻辑流程200可以在编码器或处理器中实施或者由编码器或处理器实施，来影响本发明提出的概念和方案的各种特征和/或方面。更具体地，逻辑流程200可以包含一个或多个规则，其中规则用于从QC-LDPC的基础矩阵中嵌入的若干码本中选择码本，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。逻辑流程200可以包含如方框210、220、230、240和250中的一个或多个所代表的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据需要的实施方式，逻辑流程200的各种方框可以划分成附加的方框、组合成更少的方框或者消除。逻辑流程200可以由下述第一设备1005和第二设备1050的每一个来实施。下面在第二设备1050的上下文中对逻辑流程200进行描述，这仅用于例示性的目的，并非用于限制范围。逻辑流程200可以从210开始。
在210，逻辑流程200可以包含第二设备1050确定将要编码的数据的码块尺寸是否小于阈值码块尺寸。在数据的码块尺寸确定为小于阈值码块尺寸的事件(event)中，逻辑流程200可以从210进行到220。在数据的码块尺寸确定为不小于阈值码块尺寸的事件中，逻辑流程200可以从210进行到230。
在220，逻辑流程可以包含第二设备1050选择多个码本中的第一码本。在一实施例中，使用小尺寸的信息矩阵+奇偶校验矩阵作为基础矩阵。
在230，逻辑流程可以包含第二设备1050确定数据传送的初始CR是否大于阈值CR。在初始CR确定为不大于阈值CR的事件中，逻辑流程200可以从230进行到240。在初始CR确定为大于阈值CR的事件中，逻辑流程200可以从230进行到250。
在240，逻辑流程200可以包含第二设备1050选择多个码本中的第二码本。在一实施例中，使用中等尺寸的信息矩阵+奇偶校验矩阵作为基础矩阵。
在250，逻辑流程200可以包含第二设备1050选择多个码本中的第三码本。在一实施例中，使用大尺寸的信息矩阵+奇偶校验矩阵作为基础矩阵。
其中第三码本的尺寸可以大于第二码本的尺寸。另外，第二码本的尺寸可以大于第一码本的尺寸。因此，除非对应于更大存储容量的更大码本对于编码来说是必要的(比如码块尺寸大于阈值码块尺寸或初始CR大于阈值CR)，逻辑流程200将会选择对应于小存储容量的小码本，因此可以将用来存储所选码本的存储器的数量或容量减到最小。也就是说，逻辑流程200可以帮助缩短用于编码的处理延迟。
图3例示了根据本发明一实施方式的示范性准行正交层设计300。正交性(orthogonality)对于LDPC解码器吞吐量效率是有益的。在LDPC码中，若干行可以组合在一起形成层，并且该层内的各列(column)可以是1度(degree)或0度(比如正交)。在这种情况下，该层可以称为纯行(pure-row)正交层。
参考图3，在准行正交层设计300中，若干行可以组合在一起形成准行正交层，诸如图3所示的层1、层2、层3和层4。在该示例中，除了一个或多个打孔列(punctured column)以外，层1、层2、层3和层4中各层内的各列可以是1度或0度(比如正交)。在图3中(A)部分所示的示例中，最左侧的两列为打孔列。层1、层2、层3和层4中各层中的其他各列是1度或0度(比如由“1”代表的一个或零个非零/非空比特以及由“0”代表的其他比特是零/空比特)。有利的是，准行正交层设计300可以提供正交性，其中正交性可以帮助提高解码器吞吐量的效率。
而且，在准行正交层设计300中，准行正交层中的打孔列内不存在循环(cycle)。在图3中(B)部分所示的示例中，由于两个打孔列内存在循环，则根据本发明，对应的层不视为准行正交层。
图4例示了根据本发明一实施方式的示范性混合正交层设计400。在混合正交层设计400中，QC-LDPC码可以包含不同度的正交性的多个部分。在图4所示的示例中，深色的方框代表比特1，浅色的方框代表比特0。举例来讲，多个部分中的第一部分可以是低度的正交性，而且可以对应于高CR。类似地，多个部分中的第二部分可以是中度的正交性，而且可以对应于中等CR。类似地，多个部分中的第三部分可以是高度的正交性，而且可以对应于低CR。
在图4所示的示例中，不同度的正交性的多个部分可以包含：(1)非行正交部分(non-row orthogonal portion)，包含可以形成至少一个非行正交层的多行和多列，其中非行正交层可以对应于相对较高的CR；(2)准行正交部分(quasi-row orthogonalportion)，包含可以形成至少一个准行正交层的多行和多列，其中准行正交层可以对应于中等CR；以及(3)纯行正交部分(pure-row orthogonal portion)，包含可以形成至少一个纯行正交层的多行和多列，其中纯行正交层可以对应于相对较低的CR。其中非行正交部分多列中的各列可为2度或更高度的列。另外，准行正交部分多列中的一列或多列可以包含2度或更高度的打孔列，而且准行正交部分多列中的其余列可以包含1度或0度的非打孔列(non-punctured column)。此外，纯行正交部分多列中的各列可以包含1度或0度的列。
图5例示了根据本发明一实施方式的支持极低CR的示范性QC-LDPC码500。参考图5，QC-LDPC码500可以包含多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵。信息矩阵可以包含一行或多行比特，其中各行比特为2度。而且，一行或多行2度比特的每一2度比特可以是先前使用的奇偶校验比特或先前传送的信息比特。此外，对于极低的CR来说，可以重复先前的一次或多次传送。因此，拓展行可以具有权重(weight)2。可以为具有大权重的行检查节点分离(node split)。
图6例示了根据本发明一实施方式的示范性核心矩阵设计600。参考图6，在核心矩阵设计600中，QC-LDPC码可以包含基础矩阵，其中基础矩阵的一部分形成核心矩阵，其中核心矩阵可以对应于至少为阈值的CR。举例来讲，在图6所示的示例中，核心矩阵支持0.89的CR。
图7例示了根据本发明一实施方式的核心基础矩阵的示范性概念700。参考图7，核心矩阵可以包含多行和多列比特，其中多列中的两列或更多列是具有特定模式比特(比如一个或多个比特0)的打孔列。在一些实施方式中，打孔列中的特定模式比特可以包含等腰直角三角形(isosceles right triangle)的比特0，其中三角形的右角对应于打孔列的左上角处的比特0。
核心矩阵可以包含多行和多列比特的奇偶校验矩阵。核心矩阵也可以包含多行和多列比特的信息矩阵。奇偶校验矩阵可以包含具有无线保真(Wireless-Fidelity，Wi-Fi)模式的矩阵(比如类Wi-Fi奇偶校验矩阵)。而且，信息矩阵中多于一行的比特可以包含高密度比特1的行(没有比特0或有一个比特0)。多行中的底行(bottom row)比特可以包含第一数量的比特1，其中第一数量可以等于打孔列的数量或者比打孔列的数量大1。
在图7中(A)部分所示的示例中，第一若干行(比如3行)可以构成类Wi-Fi奇偶校验矩阵，而且信息矩阵具有非常高密度的比特1。具体地，信息矩阵中的各行可以包含大部分(如果并非全部)的比特1，包含0个或1个比特0。打孔列可以在任意数量的列打孔和/或行打孔(比如至少一个列打孔、至少一个行打孔或上述两者的任意组合)之后包含特定模式的一个或多个比特0。底行可以具有三个或四个边缘块(edge block)。一个边缘块可以对应于奇偶可变节点(Variable Node，VN)块。两个边缘块可以对应于两个打孔列(比如VN0和VN1)。在有四个边缘块的情况中，可以添加第四个边缘块来增大最小距离。
在图7中的(B)部分所示的示例中，示出了打孔列的示范性模式。如果基础矩阵的尺寸是m×n(m行乘n列)并假设数量为p的列是打孔列，则可以用等腰直角三角形的比特0来构造m×p矩阵，其中三角形的右角对应于打孔列的左上角处的比特0。打孔列中的其他比特可以随机地选择为0或1。由于可以执行行打孔和/或列打孔，所以特定模式的实际位置可以不同于打孔列的左上角。
图8例示了根据本发明另一实施方式的核心基础矩阵的示范性概念800。在概念800中，核心矩阵可以包含Wi-Fi模式(或类Wi-Fi奇偶校验矩阵)、打孔列和信息矩阵的其余部分。信息矩阵的其余部分可以用若干个度分布(degree distribution)中的一个来设计。举例来讲，核心矩阵可以包含5行比特和20列比特，其中20列比特的VN度可以包含下列之一：[2,2,2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，[2,2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，[2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]和[2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，5行比特的校验节点(Check Node，CN)度可以包含下列之一：[13,10,14,17,2]，[13,10,13,17,2]，[13,10,13,18,3]，[13,11,13,18,2]，[13,10,14,18,2]，[13,10,13,19,2]，[14,10,13,18,1]，[13,11,13,18,1]，[13,10,14,18,1]，[13,11,13,19,1]，[13,10,13,18,2]和[13,10,13,18,1]。
图9例示了根据本发明一实施方式的示范性移位系数设计900。对于各提升因子(lifting factor)来说，可以存在对应移位值的表格。不同提升因子间的表格可以是嵌套设计(nested design)。在移位系数设计900中，可以定义提升因子有效(valid)组以用于LDPC编码。在图9所示的示例中，提升因子有效组可以包含下列不同值的提升因子：Z＝16,Z＝24,Z＝32,Z＝48,Z＝64,Z＝96,Z＝128,Z＝192,Z＝256和Z＝384。在移位系数设计900中，可以对提升因子有效组进行优化，来获得提升因子优化组。优化组中提升因子的数量可以小于有效组中提升因子的数量。可以使用为优化组内最接近且较小的或相等的提升因子设计的移位值表格。举例来讲，为提升因子Z＝32设计的移位值表格可以由提升因子Z＝48共享。类似地，为提升因子Z＝128设计的移位值表格可以由提升因子Z＝192共享。
在根据本发明的LDPC码本中，提升因子优化组(Z)可以定义为4个集合
Figure GDA0002966031230000101
j∈{0,1,2,3,4,5}，这仅用于例示性的目的，并非用于限制范围。提升因子有效组也可以定义为8个集合
Figure GDA0002966031230000102
Figure GDA0002966031230000103
j∈{0,1,2,3,4,5}。对应的移位值可以由4个移位系数表格来代表，其中4个移位系数表格可以对应于移位系数{288,352,416,480}。对于有效组
Figure GDA0002966031230000104
内的任意提升因子Z＝a x 2j来说，对应的移位系数可以通过
Figure GDA0002966031230000105
来获得，其中pm,n是
Figure GDA0002966031230000106
的移位系数表格中第(m,n)个元素的移位系数，其中
Figure GDA0002966031230000107
是{9,11,13,15}内小于或等于a的最大值，其中
Figure GDA0002966031230000108
Figure GDA0002966031230000109
此外，f(Z)是扰动(perturbation)，其是Z的函数，并且可以用表格来代表。
提升因子的使用允许各种尺寸的封包(packet)可以使用相对较小的基础矩阵组和相对较小的提升因子组进行编码。举例来讲，可以采用尺寸为m×n的基础矩阵来编码高达k＝n–m个信息比特的封包，以获得n个码比特的已编码封包或码字(codeword)。利用提升因子Z，可以提升基础矩阵来产生维度(dimension)为Z·m x Z·n的已提升的奇偶校验矩阵。然后，已提升的奇偶校验矩阵可以用来编码高达Z·k个信息比特的封包，以获得Z·n个码比特的码字。此外，提升因子的使用也允许高效的并行(parallel)编码和解码，从而可以提高性能并且降低大尺寸LDPC码的描述复杂性。
图15例示了根据本发明一实施方式的示范性基础矩阵1500。图16例示了根据本发明一实施方式的从基础矩阵1500导出码本的示范性场景1600。参考图15，基础矩阵1500可以包含核心矩阵1550作为基础矩阵1500的一部分(比如左上角)。基础矩阵1500中多列中的一列或多列可以包含至少一个2度或更高度的打孔列。举例来讲，基础矩阵1500最左侧的两列可以是打孔列。
在一些实施方式中，基础矩阵1500可以包含在行和列中排列的奇偶校验比特和信息比特，其中一些是非零/非空比特，一些是零/空比特。在图15所示的示例中，基础矩阵1500可以包含在22行和32列(尺寸为22×32)中排列的奇偶校验比特和信息比特，或者22个比特串(bit string)，其中各比特串具有32个比特，模式如下：
第1行:11110010011100000000000000000000
第2行:10011111110110000000000000000000
第3行:11011000101011000000000000000000
第4行:01101111111001000000000000000000
第5行:11000000000100100000000000000000
第6行:11000101000100010000000000000000
第7行:10000101010100001000000000000000
第8行:01000101000101000100000000000000
第9行:11000000000010000010000000000000
第10行:01000000101100000001000000000000
第11行:11000011000000000000100000000000
第12行:10000001010001000000010000000000
第13行:01010000000100000000001000000000
第14行:11000000100001000000000100000000
第15行:01000010000101000000000010000000
第16行:10000000001100000000000001000000
第17行:01000000010110000000000000100000
第18行:01000100000110000000000000010000
第19行:10000011000000000000000000001000
第20行:11000000001000000000000000000100
第21行:01001000000100000000000000000010
第22行:10000000100001000000000000000001
在图15所示的示例中，核心矩阵1550可以包含在4行和14列(尺寸为4×14)中排列的信息比特，或者4个比特串，其中各比特串具有14个比特，模式如下：
第1行:11110010011100
第2行:10011111110110
第3行:11011000101011
第4行:01101111111001
参考图15和图16，核心矩阵1550的各列可以是2度或更高度。也就是说，核心矩阵1550中的各列可以包含2个或更多个比特1，其余比特为0。
在根据本发明提出的方案下，基础矩阵1500可以形成QC-LDPC码，并且可以用来产生或者提供各种尺寸的多个码本。在一些实施方式中，核心矩阵1550(作为基础矩阵1500的一部分)可以构成从基础矩阵1500产生或者导出的每一个码本的核心和必要部分。也就是说，核心矩阵1550可以构成从基础矩阵1500产生或者导出的各种尺寸码本中的最小尺寸。换句话说，不同尺寸的各种码本可以从基础矩阵1500的一部分或者整体中产生或者导出，其中核心矩阵1550嵌入在各码本中。
在提出的方案下，利用与核心矩阵1550相对应的最小尺寸的码本，尺寸相对较大的任意其他码本可以包含核心矩阵1550加上从核心矩阵1550以相等维度逐行逐列拓展的附加比特。举例来讲，参考图16，从基础矩阵1500各种可能的码本中导出的最小码本(图16中标记为“码本A”)可以对应于或者等于核心矩阵1550。稍大的码本(图16中标记为“码本B”)可以对应于基础矩阵1500的一部分，其中包含核心矩阵1550加上从核心矩阵1550逐行拓展的一行和从核心矩阵1550逐列拓展的一列。下一个稍大的码本(图16中标记为“码本C”)可以对应于基础矩阵1500的一部分，其中包含核心矩阵1550加上从核心矩阵1550逐行拓展的两行和从核心矩阵1550逐列拓展的两列。下一个稍大的码本(图16中标记为“码本D”)可以对应于基础矩阵1500的一部分，其中包含核心矩阵1550加上从核心矩阵1550逐行拓展的三行和从核心矩阵1550逐列拓展的三列。再一更大的码本(图16中标记为“码本E”)可以对应于基础矩阵1500的一部分，其中包含核心矩阵1550加上从核心矩阵1550逐行拓展的八行和从核心矩阵1550逐列拓展的八列。再一更大的码本(图16中标记为“码本F”)可以对应于基础矩阵1500的一部分，其中包含核心矩阵1550加上从核心矩阵1550逐行拓展的十八行和从核心矩阵1550逐列拓展的十八列。在该示例中，码本F可以对应于或者等于基础矩阵1500。在提出的方案下，也可以通过从基础矩阵1500等行等列地拓展(比如通过相等数量的行和列)来产生或者导出更大尺寸的码本，来获得大于基础矩阵1500的码本(比如比基础矩阵1500具有更多的行和列)。
在从基础矩阵1500产生或者导出的各种码本中选择一个码本时，可以将上述逻辑流程200的一个或多个规则用于码本选择，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。举例来讲，根据用于数据(比如封包)传送的初始CR和数据的码块尺寸中的任一项或两者，可以选择从基础矩阵1500产生或者导出的不同尺寸的各种码本中的一个，以对应于初始CR和/或码块尺寸。
例示性实施方式
图10例示了根据本发明一实施方式的示范性通信系统1000。通信系统可以包含第一设备1005和第二设备1050，其中第一设备1005和第二设备1050可以经由通信链路1040互相进行通信。在一些实施方式中，通信链路1040可以是无线链路。或者，在一些其他实施方式中，通信链路1040可以是有线链路。在5G NR通信的上下文中，通信链路1040是无线通信链路，诸如多用户多入多出(Multi-User Multiple-Input-and-Multiple-Output，MU-MIMO)通信链路。各第一设备1005和第二设备1050可以作为通信设备执行各种功能，来实施本发明描述的与QC-LDPC编解码有关的概念、方案、技术、处理和方法，包含与图1-图9的一些或全部有关的描述以及下述处理1100、1200和1300。更具体地，各第一设备1005和第二设备1050可以实施本发明提出的与多码本嵌入的LDPC码设计、混合正交LDPC层设计、支持极低CR的QC-LDPC、基础矩阵设计、核心矩阵设计和移位系数设计有关的概念和方案的各种方面。
各第一设备1005和第二设备1050可以是电子设备的一部分，其中电子设备可以是通信装置、计算设备、便携式或移动设备或可穿戴设备。举例来讲，第一设备1005可以在Wi-Fi接入点、智能手机、智能手表、智能手镯、智能项链、个人数字助理或计算装置(诸如平板电脑、手提电脑、笔记本电脑、台式电脑或服务器)中实施。类似地，第二设备1050可以在Wi-Fi移动客户端(mobile client)或移动站、智能手机、智能手表、智能手镯、智能项链、个人数字助理或计算装置(诸如平板电脑、手提电脑、笔记本电脑、台式电脑或服务器)中实施。或者，各第一设备1005和第二设备1050可以以一个或多个集成电路(Integrated-Circuit，IC)芯片的形式实施，诸如例如但不限于一个或多个单核处理器、一个或多个多核处理器或一个或多个复杂指令集计算(Complex-Instruction-Set-Computing，CISC)处理器。
各第一设备1005和第二设备1050可以分别包含图10所示组件中的至少一些。举例来讲，第一设备1005可以至少包含处理器1010，第二设备1050可以至少包含处理器1060。另外，第一设备1005可以包含存储器1020、收发器1030以及一个或多个天线(由天线1036代表)，其中收发器1030可用于无线传送和接收数据(比如依照一个或多个3GPP标准、协议、规范和/或任何可应用的无线协议和标准，诸如5G NR)。各存储器1020和收发器1030可以可通信地且可操作地耦接到处理器1010。类似地，第二设备1050也可以包含存储器1070、收发器1080以及一个或多个天线(由天线1086代表)，其中收发器1080可用于无线传送和接收数据(比如依照一个或多个3GPP标准、协议、规范和/或任何可应用的无线协议和标准，诸如5GNR)。各存储器1070和收发器1080可以可通信地且可操作地耦接到处理器1060。各第一设备1005和第二设备1050还可以包含与本发明提出的方案无关的其他组件(比如电源系统、显示装置和用户界面装置)，因此为了简洁，此类组件既不在图10中示出，也不在本发明中进行描述。
收发器1030可以用于在单频带或多个频带中进行无线通信。收发器1030可以包含能够无线传送数据的传送器1032和能够无线接收数据的接收器1034。在一些实施方式中，收发器1030可以传送/调制(经由传送器1032)以及接收/解调(经由接收器1034)数据符号(data symbol)，作为通过天线1036发射的正交频分复用(Orthogonal Frequency-Division Multiplexed，OFDM)符号。类似地，收发器1080可以用于在单频带或多个频带中进行无线通信。收发器1080可以包含能够无线传送数据的传送器1082和能够无线接收数据的接收器1084。在一些实施方式中，收发器1080可以传送/调制(经由传送器1082)以及接收/解调(经由接收器1084)数据符号，作为通过天线1086发射的OFDM符号。
各存储器1020和存储器1070可以是用于储存一组或多组代码、程序和/或指令和/或数据的储存装置。在图10所示的示例中，存储器1020可以储存一组或多组处理器可执行的指令1022和数据1024，存储器1070可以储存一组或多组处理器可执行的指令1072和数据1074。各存储器1020和存储器1070可以由任何合适的技术实施，并且可以包含易失性存储器(volatile memory)和/或非易失性存储器(non-volatile memory)。例如，各存储器1020和存储器1070可以包含一种随机存取存储器(Random Access Memory，RAM)，诸如动态随机存取存储器(Dynamic RAM，DRAM)、静态随机存取存储器(Static RAM，SRAM)、晶闸管随机存取存储器(Thyristor RAM，T-RAM)和/或零电容随机存取存储器(Zero-Capacitor RAM，Z-RAM)。可选地或额外地，存储器1020和存储器1070可以包含一种只读存储器(Read-OnlyMemory，ROM)，诸如掩膜只读存储器(mask ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable Programmable ROM，EPROM)和/或电可擦除可编程只读存储器(Electrically Erasable Programmable ROM，EEPROM)。可选地或额外地，各存储器1020和存储器1070可以包含一种非易失性随机存取存储器(Non-Volatile RAM，NVRAM)，诸如闪存、固态存储器、铁电随机存取存储器(Ferroelectric RAM，FeRAM)、磁阻随机存取存储器(Magnetoresistive RAM，MRAM)和/或相变存储器(phase-change memory)。
一方面，各处理器1010和处理器1060可以以一个或多个单核处理器、一个或多个多核处理器或一个或多个CISC处理器的形式实施。也就是说，虽然本发明使用单数术语“处理器”来表示各处理器1010和处理器1060，但是根据本发明，各处理器1010和处理器1060可以在一些实施方式中包含多个处理器，在其他实施方式中包含单个处理器。另一方面，各处理器1010和处理器1060可以以具有电子组件的硬件(和固件，可选)的形式实施，其中电子组件包含但例如不限于一个或多个晶体管、一个或多个二极管、一个或多个电容、一个或多个电阻、一个或多个电感、一个或多个忆阻器和/或一个或多个变容二极管，上述电子组件可以经过配置和布置来实现根据本发明的特定目的。换句话讲，在至少一些实施方式中，各处理器1010和处理器1060可以是专门设计、布置和配置来执行特定任务的专用机器，其中特定任务包含根据本发明各种实施方式的QC-LDPC编解码。
处理器1010作为专用机器，可以包含非通用(non-generic)和专门设计的硬件电路，上述电路经过设计、布置和配置来执行根据本发明各种实施方式的有关QC-LDPC编解码的特定任务。一方面，处理器1010可以执行储存在存储器1020中的一组或多组代码、程序和/或指令1022，来执行根据本发明各种实施方式的各种操作以实现QC-LDPC编解码。另一方面，处理器1010可以包含编码器1012和解码器1014，其中编码器1012和解码器1014共同执行根据本发明各种实施方式的特定任务和功能以实现QC-LDPC编解码。举例来讲，根据本发明各种概念和方案，编码器1012可以用于编码数据。类似地，根据本发明各种概念和方案，解码器1014可以用于解码数据。
在一些实施方式中，处理器1010也可以包含存储器1016，其中存储器1016可以包含一个或多个寄存器(register)、一个或多个缓冲器(buffer)和/或一个或多个高速缓存(cache)。在一些实施方式中，存储器1016可以由处理器1010使用以储存QC-LDPC码的基础矩阵(比如基础矩阵1500)、所选的码本、提升因子和/或移位系数矩阵。举例来讲，处理器1010可以产生基础矩阵1500，并将基础矩阵1500储存在存储器1020中，当从基础矩阵1500中嵌入的多个码本中选择码本时，处理器1010可以将所选的码本储存在存储器1016中。因此，通过根据逻辑流程200的一个或多个规则从基础矩阵1500中嵌入的多个码本中选择码本，可以缩短用于编码的处理延迟。因此，通过实施根据本发明的各种方案(比如通过从QC-LDPC码中嵌入的多个码本中选择码本，编码数据以用于传送)，不仅可以增强处理器1010的功能(比如较短的处理延迟)，也可以改进数据编码的基础技术(比如较短的处理延迟和较佳的解码器吞吐量效率)。
处理器1060作为专用机器，可以包含非通用和专门设计的硬件电路，上述电路经过设计、布置和配置来执行根据本发明各种实施方式的有关QC-LDPC编解码的特定任务。一方面，处理器1060可以执行储存在存储器1070中的一组或多组代码、程序和/或指令1072，来执行根据本发明各种实施方式的有关QC-LDPC编解码的各种操作。另一方面，处理器1060可以包含编码器1062和解码器1064，其中编码器1062和解码器1064可以执行根据本发明各种实施方式的特定任务和功能以实现QC-LDPC编解码。举例来讲，根据本发明各种概念和方案，编码器1062可以用于编码数据。类似地，根据本发明各种概念和方案，解码器1064可以用于解码数据。
在一些实施方式中，处理器1060也可以包含存储器1066，其中存储器1066可以包含一个或多个寄存器、一个或多个缓冲器和/或一个或多个高速缓存。在一些实施方式中，存储器1066可以由处理器1060使用以储存QC-LDPC码的基础矩阵(比如基础矩阵1500)、所选的码本、提升因子和/或移位系数矩阵。举例来讲，处理器1060可以产生基础矩阵1500，并将基础矩阵1500储存在存储器1070中，当从基础矩阵1500中嵌入的多个码本中选择码本时，处理器1060可以将所选的码本储存在存储器1066中。因此，通过根据逻辑流程200的一个或多个规则从基础矩阵1500中嵌入的多个码本中选择码本，可以缩短用于编码的处理延迟。
各编码器1012和编码器1062可以配置有电子组件，其中电子组件作为编码链(encodingchain)来执行与编码有关的若干操作。举例来讲，各编码器1012和编码器1062中的编码链可以执行下列：比特重新排序(bit reordering)、音调交织(toneinterleaving)、混合冗余版本(Redundancy Version，RV)设计、自适应HARQ缓冲和码块分组。各解码器1014和解码器1064可以用于支持码本的各种CR。由各解码器1014和解码器1064支持的码本的最低CR可以取决于对应提升因子的尺寸。在提出的方案下，可以设置对数似然比(Log-Likelihood Ratio，LLR)存储器容量的上限。由于提升因子可以储存在LLR存储器中，所以LLR存储器的容量可以定义或者限制提升因子的尺寸大小。因此，通过设置LLR存储器容量的上限，可以设置从基础矩阵产生的已提升的奇偶校验矩阵的最大尺寸，从而可以设置需要储存已提升的奇偶校验矩阵的存储器容量的上限。在第一设备1005中，可以通过采用一个或多个寄存器、一个或多个缓冲器、一个或多个高速缓存和/或一个或多个储存单元在处理器1010(比如存储器1016)或存储器1020中实施LLR存储器。在第二设备1050中，可以通过采用一个或多个寄存器、一个或多个缓冲器、一个或多个高速缓存和/或一个或多个储存单元在处理器1060(比如存储器1066)或存储器1070中实施LLR存储器。
在实作中，对于传送端的前向链路(forward link)来说，编码器1012可以从数据源接收数据封包，通过对数据执行编码、交织和符号映射(symbol mapping)来处理数据，以及提供已编码数据的调制符号(modulation symbol)。传送器1032可以将调制符号与导频符号(pilot symbol)进行复用，执行空间处理(spatial processing)以及提供一个或多个输出符号流(output symbol stream)。传送器1032(其可以包含一个或多个传送器)也可以通过执行数模转换(digital-to-analog conversion)、滤波、放大和上转换(up-conversion)来调节(condition)一个或多个输出符号流，以产生一个或多个前向链路信号，其中前向链路信号可以通过天线1036的一个或多个天线发射为电磁波。在接收端，接收器1084(其可以包含一个或多个接收器)可以经由天线1086的一个或多个天线接收一个或多个前向链路信号为电磁波。接收器1084可以通过执行滤波、放大、下转换(down-conversion)和模数转换(analog-to-digital conversion)来处理接收到的信号，以获得样本(sample)。接收器1084也可以处理样本来获得已接收的符号，对已接收的符号执行多入多出(Multiple-Input-and-Multiple-Output，MIMO)探测来提供已探测的符号。解码器1064可以通过执行符号解映射(de-mapping)、解交织(deinterleaving)和解码来处理已探测的符号，以向数据链路提供已解码的数据。
类似地，在反向链路(reverse link)，编码器1062可以从数据源接收数据封包，以及通过执行编码、交织和符号映射来处理数据，以提供已编码数据的调制符号。传送器1082可以将调制符号与导频符号进行复用，执行空间处理以及提供一个或多个输出符号流。传送器1082(其可以包含一个或多个传送器)也可以通过执行数模转换、滤波、放大和上转换来调节一个或多个输出符号流，以产生一个或多个反向链路信号，其中反向链路信号可以通过天线1086的一个或多个天线发射为电磁波。在接收端，接收器1034(其可以包含一个或多个接收器)可以经由天线1036的一个或多个天线接收一个或多个反向链路信号为电磁波。接收器1034可以通过执行滤波、放大、下转换和模数转换来处理接收到的信号，以获得样本(sample)。接收器1034也可以处理样本来获得已接收的符号，对已接收的符号执行MIMO探测来提供已探测的符号。解码器1014可以通过执行符号解映射、解交织和解码来处理已探测的符号，以恢复由第二设备1050传送的数据。
处理器1010可以用于控制或者指导(direct)第一设备1005的操作。处理器1060可以用于控制或者指导第二设备1050的操作。根据本发明的方案和概念，处理器1010可以确定将要传送和/或接收的封包尺寸，并且相应地分别由编码器1012控制编码，由解码器1014控制解码。类似地，根据本发明的方案和概念，处理器1060可以确定将要传送和/或接收的封包尺寸，并且相应地分别由编码器1062控制编码，由解码器1064控制解码。举例来讲，各处理器1010和处理器1060可以用于从QC-LDPC码的基础矩阵中嵌入的多个码本中选择用于编码的码本，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。
各第一设备1005和第二设备1050可以用于实施下述各处理1100、1200、1300、1700和1800。因此，为了避免冗余以及为了简洁，下面在处理1100、1200、1300、1700和1800的上下文中对第一设备1005和第二设备1050以及处理器1010和处理器1060的操作进行描述。请注意，虽然下面的描述是在第一设备1005的上下文中提供的，但是下面的描述也适用于第二设备1050。
例示性处理
图11例示了根据本发明一实施方式的处理示例1100。处理1100可以代表实施所提出的概念和方案的一方面，诸如与图1-图10中的一些或全部有关的描述。更具体地，处理1100可以代表所提出的与QC-LDPC编解码有关的概念和方案的一方面。处理1100可以包含如方框1110、1120、1130和1140中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1100的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1100的方框/子框可以按照图11所示的顺序执行，或者也可以按照不同的顺序执行。处理1100可以由通信系统1000及其任意变形来实施。举例来讲，处理1100可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1100进行描述，这仅仅是例示性的，并非用于限制范围。处理1100可以从方框1110开始。
在1110，处理1100可以包含第一设备1005的处理器1010产生具有多个码本嵌入的QC-LDPC码。处理1100可以从1110进行到1120。
在1120，处理1100可以包含处理器1010从多个码本中选择码本。处理1100可以从1120进行到1130。
在1130，处理1100可以包含处理器1010使用所选的码本编码数据。处理1100可以从1130进行到1140。
在1140，处理1100可以包含处理器1010经由收发器1030传送已编码的数据(比如向第二设备1050传送)。
在一些实施方式中，多个码本中的各码本可以对应于多个HARQ线程中的各HARQ线程，其中各HARQ线程彼此不同。举例来讲，处理1100可以包含处理器1010使用HARQ与第二设备1050的处理器1060进行通信。在从多个码本中选择码本时，处理1100可以包含处理器1010执行以下操作：(1)将多个HARQ线程中的各HARQ线程与多个码本中的各码本互相联系或互相关联(；2)识别出当前与第二设备1050的通信中采用的HARQ线程；以及(3)选择与所识别的HARQ线程相对应的一个码本。所选的码本可以用于编码将要向第二设备1050传送的数据。
在一些实施方式中，在产生具有多个码本嵌入的QC-LDPC码时，处理1100可以包含处理器1010产生包含基础矩阵和移位系数矩阵的QC-LDPC码。基础矩阵可以包含多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵。多个码本中的各码本可以包含奇偶校验矩阵和对应尺寸的信息矩阵的各部分，以便多个码本的尺寸可彼此不同。
在一些实施方式中，多个码本中的各码本可以对应于移位系数矩阵的多个设计中的各设计。
在一些实施方式中，在产生具有多个码本嵌入的QC-LDPC码时，处理1100可以包含处理器1010为第一组提升因子中的各提升因子产生各移位值表格。而且，处理1100可以包含处理器1010对第一组提升因子进行优化，来生成(produce)第二组提升因子。第一组提升因子的数量可以大于第二组提升因子的数量。存在于第一组却不存在于第二组的第一提升因子可以共享同时存在于第一组和第二组的第二提升因子的各移位值表格。第二提升因子可以在数值上小于第一提升因子，并且与第一组中的其他提升因子相比，最接近第一提升因子。
在一些实施方式中，在从多个码本中选择码本时，处理1100可以包含处理器1010基于数据传送的初始CR、数据的码块尺寸或基于上述两者，从多个码本中选择码本。
在一些实施方式中，在从多个码本中选择码本时，处理1100可以包含处理器1010执行若干操作(比如与逻辑流程200中包含的操作类似)。举例来讲，处理1100可以包含处理器1010确定数据的码块尺寸是否小于阈值码块尺寸。如果数据的码块尺寸小于阈值码块尺寸，作为响应，处理1100可以包含处理器1010选择多个码本中的第三码本。如果数据的码块尺寸不小于阈值码块尺寸，作为响应，处理1100可以包含处理器1010确定数据传送的初始CR是否大于阈值CR。如果初始CR不大于阈值CR，作为响应，处理1100可以包含处理器1010选择多个码本中的第二码本。如果初始CR大于阈值CR，作为响应，处理1100可以包含处理器1010选择多个码本中的第一码本。第一码本的尺寸可以大于第二码本的尺寸，第二码本的尺寸可以大于第三码本的尺寸。
可选地或额外地，在从多个码本中选择码本时，处理1100可以包含处理器1010执行若干其他操作。举例来讲，处理1100可以包含处理器1010确定数据的码块尺寸。基于确定的结果，如果码块尺寸确定为大于第一阈值码块尺寸，作为响应，处理1100可以包含处理器1010选择多个码本中的第一码本。另外，如果码块尺寸确定为大于第二阈值码块尺寸，作为响应，处理1100可以包含处理器1010选择多个码本中的第二码本。而且，如果码块尺寸确定为大于第三阈值码块尺寸，作为响应，处理1100可以包含处理器1010选择多个码本中的第三码本。第一阈值码块尺寸可以大于第二阈值码块尺寸，第二阈值码块尺寸可以大于第三阈值码块尺寸。第一码本的尺寸可以大于第二码本的尺寸，第二码本的尺寸可以大于第三码本的尺寸。
图12例示了根据本发明一实施方式的处理示例1200。处理1200可以代表实施所提出的概念和方案的一方面，诸如与图1-图10中的一些或全部有关的描述。更具体地，处理1200可以代表所提出的与混合正交LDPC层设计和支持极低CR的QC-LDPC有关的概念和方案的一方面。处理1200可以包含如方框1210、1220和1230中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1200的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1200的方框/子框可以按照图12所示的顺序执行，或者也可以按照不同的顺序执行。处理1200可以由通信系统1000及其任意变形来实施。举例来讲，处理1200可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1200进行描述，这仅仅是例示性的，并非用于限制范围。处理1200可以从方框1210开始。
在1210，处理1200可以包含第一设备1005的处理器1010产生QC-LDPC码，其中QC-LDPC码包括至少一个准行正交层。处理1200可以从1210进行到1220。
在1220，处理1200可以包含处理器1010使用QC-LDPC码编码数据。处理1200可以从1220进行到1230。
在1230，处理1200可以包含处理器1010经由收发器1030传送已编码的数据(比如向第二设备1050传送)。
在一些实施方式中，上述至少一个准行正交层可以包含多行和多列比特。上述至少一个准行正交层的多列中的一列或多列可以包含至少一个2度或更高度的打孔列。上述至少一个准行正交层的多列中的其余列可以包含1度或0度的非打孔列。
在一些实施方式中，打孔列内可以不存在循环。
在一些实施方式中，QC-LDPC码可以包含混合正交设计，其中混合正交设计具有不同度的正交性的多个部分。多个部分中的低度正交性的第一部分可以对应于高CR，多个部分中的高度正交性的第二部分可以对应于低CR。
在一些实施方式中，不同度的正交性的多个部分可以包含下列中的一些或全部：(1)非行正交部分，包括可以形成至少一个非行正交层的多行和多列；(2)准行正交部分，包括可以形成至少一个准行正交层的多行和多列；以及(3)纯行正交部分，包括可以形成至少一个纯行正交层的多行和多列。非行正交部分的多列可以包含至少一个2度或更高度的打孔列以及1度或0度的非打孔列。准行正交部分多列中的一列或多列可以包含至少一个2度或更高度的打孔列，准行正交部分多列中的其余列可以包含1度或0度的非打孔列。纯行正交部分多列中的各列可以包含1度或0度的列。
在一些实施方式中，QC-LDPC码可以包含多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵。通过信息矩阵和奇偶校验矩阵的一行或多行比特可以包含一行或多行2度的比特。
在一些实施方式中，一行或多行2度比特的各比特可以包含先前使用的奇偶校验比特或先前传送的信息比特。
图13例示了根据本发明一实施方式的处理示例1300。处理1300可以代表实施所提出的概念和方案的一方面，诸如与图1-图10中的一些或全部有关的描述。更具体地，处理1300可以代表所提出的与核心矩阵设计有关的概念和方案的一方面。处理1300可以包含如方框1310、1320和1330中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1300的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1300的方框/子框可以按照图13所示的顺序执行，或者也可以按照不同的顺序执行。处理1300可以由通信系统1000及其任意变形来实施。举例来讲，处理1300可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1300进行描述，这仅仅是例示性的，并非用于限制范围。处理1300可以从方框1310开始。
在1310，处理1300可以包含第一设备1005的处理器1010产生包含基础矩阵的QC-LDPC码，其中基础矩阵的一部分形成核心矩阵，其中核心矩阵对应于至少为阈值的CR。处理1300可以从1310进行到1320。
在1320，处理1300可以包含处理器1010使用QC-LDPC码编码数据。处理1300可以从1320进行到1330。
在1330，处理1300可以包含处理器1010经由收发器1030传送已编码的数据(比如向第二设备1050传送)。
在一些实施方式中，CR可以是0.89。
在一些实施方式中，核心矩阵可以包含多行和多列比特。两列或更多列可以包含具有特定模式比特的打孔列。
在一些实施方式中，打孔列中的特定模式比特可以在打孔列内在任意数量的列打孔和/或行打孔(比如至少一个列打孔、至少一个行打孔或上述两者的任意组合)之后包含一个或多个比特0。在列打孔和/或行打孔之后包含一个或多个比特0的两示范性特定模式如图7中的(A)部分所示。在一些实施方式中，打孔列中的特定模式比特可以包含等腰直角三角形的比特0，其中三角形的右角对应于打孔列的左上角处的比特0。示范性的这种等腰直角三角形的比特0如图7中的(B)部分所示。
在一些实施方式中，核心矩阵可以包含多行和多列比特的奇偶校验矩阵。核心矩阵也可以包含多行和多列比特的信息矩阵。奇偶校验矩阵可以包含具有Wi-Fi模式的矩阵。除了核心矩阵的打孔列以外，信息矩阵中多于一行的比特可以包含高密度比特1的行(没有比特0或有一个比特0)。高密度比特的行可以对应于Wi-Fi模式的行。
在一些实施方式中，多行中的底行比特可以包含第一数量的比特1。第一数量可以等于打孔列的数量或者比打孔列的数量大0、1、2或3(比如大一点(afew))。在一些实施方式中，底行中第一数量的比特1的一部分可以对应于打孔列和核心矩阵的最右列，其中核心矩阵的最右列紧接(border)Wi-Fi模式的右侧。
在一些实施方式中，核心矩阵可以包含5行比特和20列比特，其中20列比特的VN度可以包含下列之一：[2,2,2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，[2,2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，[2,2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]和[2,2,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3,3]，5行比特的CN度可以包含下列之一：[13,10,14,17,2]，[13,10,13,17,2]，[13,10,13,18,3]，[13,11,13,18,2]，[13,10,14,18,2]，[13,10,13,19,2]，[14,10,13,18,1]，[13,11,13,18,1]，[13,10,14,18,1]，[13,11,13,19,1]，[13,10,13,18,2]和[13,10,13,18,1]。
图14例示了根据本发明一实施方式的处理示例1400。处理1400可以代表实施所提出的概念和方案的一方面，诸如与图9有关的描述。更具体地，处理1400可以代表所提出的与移位系数设计有关的概念和方案的一方面。处理1400可以包含如方框1410、1420和1430以及子框1412和1414中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1400的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1400的方框/子框可以按照图14所示的顺序执行，或者也可以按照不同的顺序执行。处理1400可以由通信系统1000及其任意变形来实施。举例来讲，处理1400可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1400进行描述，这仅仅是例示性的，并非用于限制范围。处理1400可以从方框1410开始。
在1410，处理1400可以包含第一设备1005的处理器1010产生QC-LDPC码。处理1400可以从1410进行到1420。
在1420，处理1400可以包含处理器1010使用QC-LDPC码编码数据。处理1400可以从1420进行到1430。
在1430，处理1400可以包含处理器1010经由收发器1030传送已编码的数据(比如向第二设备1050传送)。
在产生QC-LDPC码时，处理1400可以包含处理器1010执行由子框1412和1414所代表的若干操作。
在1412，处理1400可以包含处理器1010为第一组提升因子中的各提升因子产生各移位值表格。处理1400可以从1412进行到1414。
在1414，处理1400可以包含处理器1010对第一组提升因子进行优化，来生成第二组提升因子。
第一组提升因子的数量可以大于第二组提升因子的数量。存在于第一组却不存在于第二组的第一提升因子可以共享同时存在于第一组和第二组的第二提升因子的各移位值表格。第二提升因子可以在数值上小于第一提升因子，并且与第一组中的其他提升因子相比，最接近第一提升因子。
图17例示了根据本发明一实施方式的无线通信的处理示例1700。处理1700可以代表实施所提出的概念和方案的一方面，诸如与图1-图10、图15和图16中的一些或全部有关的描述。更具体地，处理1700可以代表所提出的与用于QC-LDPC编解码的QC-LDPC码的基础矩阵有关的概念和方案的一方面。处理1700可以包含如方框1710、1720、1730和1740中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1700的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1700的方框/子框可以按照图17所示的顺序执行，或者也可以按照不同的顺序执行。处理1700可以由通信系统1000及其任意变形来实施。举例来讲，处理1700可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1700进行描述，尽管相同的描述也适用于设备1050，这仅仅是例示性的，并非用于限制范围。处理1700可以从方框1710开始。
在1710，处理1700可以包含设备1005的处理器1010从QC-LDPC码中嵌入的多个码本中选择码本。处理1700可以从1710进行到1720。
在1720，处理1700可以包含处理器1010将所选的码本储存在与处理器1010相关联的存储器(比如存储器1016或存储器1020)中。处理1700可以从1720进行到1730。
在1730，处理1700可以包含处理器1010的编码器1012使用所选的码本编码数据(比如输出的(outgoing)数据封包)，来产生数据的多个调制符号(modulation symbol)。处理1700可以从1730进行到1740。
在1740，处理1700可以包含处理器1010控制设备1005的收发器1030的传送器1032通过设备1005的天线1036的一个或多个天线复用、转换、滤波、放大和发射调制符号为电磁波。
在一些实施方式中，在从QC-LDPC码中嵌入的多个码本中选择码本时，处理1700可以包含处理器1010根据一个或多个规则来选择码本，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。
在一些实施方式中，QC-LDPC码可以包含核心矩阵(比如核心矩阵1550)。核心矩阵可以由在4行和14列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100
第2行:10011111110110
第3行:11011000101011
第4行:01101111111001
在一些实施方式中，多个码本中的各码本可以包含核心矩阵加上附加的Q行和Q列，其中Q可以是0或者大于0的正整数。
在一些实施方式中，QC-LDPC码可以包含基础矩阵(比如基础矩阵1500)，其中核心矩阵(比如核心矩阵1550)可以是基础矩阵的一部分。而且，基础矩阵可以由在22行和32列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100000000000000000000
第2行:10011111110110000000000000000000
第3行:11011000101011000000000000000000
第4行:01101111111001000000000000000000
第5行:11000000000100100000000000000000
第6行:11000101000100010000000000000000
第7行:10000101010100001000000000000000
第8行:01000101000101000100000000000000
第9行:11000000000010000010000000000000
第10行:01000000101100000001000000000000
第11行:11000011000000000000100000000000
第12行:10000001010001000000010000000000
第13行:01010000000100000000001000000000
第14行:11000000100001000000000100000000
第15行:01000010000101000000000010000000
第16行:10000000001100000000000001000000
第17行:01000000010110000000000000100000
第18行:01000100000110000000000000010000
第19行:10000011000000000000000000001000
第20行:11000000001000000000000000000100
第21行:01001000000100000000000000000010
第22行:10000000100001000000000000000001
在一些实施方式中，多个码本中的各码本可以对应于多个HARQ线程中的各HARQ线程，其中各HARQ线程彼此不同。
在一些实施方式中，在从多个码本中选择码本时，处理1700可以包含处理器1010基于数据传送的初始CR、数据的码块尺寸或基于上述两者，从多个码本中选择码本。
在一些实施方式中，在从多个码本中选择码本时，处理1700可以包含处理器1010执行若干操作。举例来讲，处理1700可以包含处理器1010(比如根据逻辑流程200)执行以下操作：(1)确定数据的码块尺寸是否小于阈值码块尺寸；(2)如果数据的码块尺寸小于阈值码块尺寸，作为响应，选择多个码本中的第三码本；(3)如果数据的码块尺寸不小于阈值码块尺寸，作为响应，确定数据传送的初始CR是否大于阈值CR；(4)如果初始CR不大于阈值CR，作为响应，选择多个码本中的第二码本；以及(5)如果初始CR大于阈值CR，作为响应，选择多个码本中的第一码本。在一些实施方式中，第一码本的尺寸可以大于第二码本的尺寸，而且第二码本的尺寸可以大于第三码本的尺寸。
在一些实施方式中，在从多个码本中选择码本时，处理1700可以包含处理器1010执行若干操作。举例来讲，处理1700可以包含处理器1010确定数据的码块尺寸。另外，处理1700可以包含处理器1010通过执行以下操作来选择码本：(1)如果码块尺寸确定为大于第一阈值码块尺寸，作为响应，选择多个码本中的第一码本；(2)如果码块尺寸确定为大于第二阈值码块尺寸，作为响应，选择多个码本中的第二码本；以及(3)如果码块尺寸确定为大于第三阈值码块尺寸，作为响应，选择多个码本中的第三码本。在一些实施方式中，第一阈值码块尺寸可以大于第二阈值码块尺寸。在一些实施方式中，第二阈值码块尺寸可以大于第三阈值码块尺寸。在一些实施方式中，第一码本的尺寸可以大于第二码本的尺寸。在一些实施方式中，第二码本的尺寸可以大于第三码本的尺寸。
在一些实施方式中，处理1700还可以包含处理器1010产生包括基础矩阵和移位系数矩阵的QC-LDPC码。在一些实施方式中，基础矩阵可以包含多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵。在一些实施方式中，多个码本中的各码本可以包含奇偶校验矩阵和对应尺寸的信息矩阵的各部分，以便多个码本的尺寸可彼此不同。
在一些实施方式中，多个码本中的各码本可以对应于移位系数矩阵的多个设计中的各设计。
图18例示了根据本发明一实施方式的无线通信的处理示例1800。处理1800可以代表实施所提出的概念和方案的一方面，诸如与图1-图10、图15和图16中的一些或全部有关的描述。更具体地，处理1800可以代表所提出的与用于QC-LDPC编解码的QC-LDPC码的基础矩阵有关的概念和方案的一方面。处理1800可以包含如方框1810、1820、1830和1840中的一个或多个所示的一个或多个操作、动作或功能。虽然例示为分离方框，但是根据所需的实施方式，处理1800的各种方框可以划分成附加的方框、组合成更少的方框或者消除。而且，处理1800的方框/子框可以按照图18所示的顺序执行，或者也可以按照不同的顺序执行。处理1800可以由通信系统1000及其任意变形来实施。举例来讲，处理1800可以在第一设备1005和/或第二设备1050中实施，或者由第一设备1005和/或第二设备1050来实施。下面在第一设备1005的上下文中对处理1800进行描述，尽管相同的描述也适用于设备1050，这仅仅是例示性的，并非用于限制范围。处理1800可以从方框1810开始。
在1810，处理1800可以包含设备1005的处理器1010经由设备1005的收发器1030建立与设备1050的无线通信链路。处理1800可以从1810进行到1820。
在1820，处理1800可以包含处理器1010从QC-LDPC码中嵌入的多个码本中选择码本。处理1800可以从1820进行到1830。
在1830，处理器1800可以包含处理器1010的编码器1012使用所选的码本编码数据，来产生数据的多个调制符号。处理1800可以从1830进行到1840。
在1840，处理1800可以包含处理器1010控制收发器1030的传送器1032通过设备1005的天线1036的一个或多个天线复用、转换、滤波、放大和发射调制符号为电磁波。
在一些实施方式中，QC-LDPC码可以包含核心矩阵(比如核心矩阵1550)。核心矩阵可以由在4行和14列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100
第2行:10011111110110
第3行:11011000101011
第4行:01101111111001
在一些实施方式中，多个码本中的各码本可以包含核心矩阵加上附加的Q行和Q列，其中Q可以是0或者大于0的正整数。
在一些实施方式中，QC-LDPC码可以包含基础矩阵(比如基础矩阵1500)，其中核心矩阵(比如核心矩阵1550)可以是基础矩阵的一部分。而且，基础矩阵可以由在22行和32列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100000000000000000000
第2行:10011111110110000000000000000000
第3行:11011000101011000000000000000000
第4行:01101111111001000000000000000000
第5行:11000000000100100000000000000000
第6行:11000101000100010000000000000000
第7行:10000101010100001000000000000000
第8行:01000101000101000100000000000000
第9行:11000000000010000010000000000000
第10行:01000000101100000001000000000000
第11行:11000011000000000000100000000000
第12行:10000001010001000000010000000000
第13行:01010000000100000000001000000000
第14行:11000000100001000000000100000000
第15行:01000010000101000000000010000000
第16行:10000000001100000000000001000000
第17行:01000000010110000000000000100000
第18行:01000100000110000000000000010000
第19行:10000011000000000000000000001000
第20行:11000000001000000000000000000100
第21行:01001000000100000000000000000010
第22行:10000000100001000000000000000001
在一些实施方式中，多个码本中的各码本可以对应于多个HARQ线程中的各HARQ线程，其中各HARQ线程彼此不同。
在一些实施方式中，在从多个码本中选择码本时，处理1800可以包含处理器1010基于数据传送的初始CR、数据的码块尺寸或基于上述两者，从多个码本中选择码本。
在一些实施方式中，在从多个码本中选择码本时，处理1800可以包含处理器1010执行若干操作。举例来讲，处理1800可以包含处理器1010(比如根据逻辑流程200)执行以下操作：(1)确定数据的码块尺寸是否小于阈值码块尺寸；(2)如果数据的码块尺寸小于阈值码块尺寸，作为响应，选择多个码本中的第三码本；(3)如果数据的码块尺寸不小于阈值码块尺寸，作为响应，确定数据传送的初始CR是否大于阈值CR；(4)如果初始CR不大于阈值CR，作为响应，选择多个码本中的第二码本；以及(5)如果初始CR大于阈值CR，作为响应，选择多个码本中的第一码本。在一些实施方式中，第一码本的尺寸可以大于第二码本的尺寸，而且第二码本的尺寸可以大于第三码本的尺寸。
在一些实施方式中，在从多个码本中选择码本时，处理1800可以包含处理器1010执行若干操作。举例来讲，处理1800可以包含处理器1010确定数据的码块尺寸。另外，处理1800可以包含处理器1010通过执行以下操作来选择码本：(1)如果码块尺寸确定为大于第一阈值码块尺寸，作为响应，选择多个码本中的第一码本；(2)如果码块尺寸确定为大于第二阈值码块尺寸，作为响应，选择多个码本中的第二码本；以及(3)如果码块尺寸确定为大于第三阈值码块尺寸，作为响应，选择多个码本中的第三码本。在一些实施方式中，第一阈值码块尺寸可以大于第二阈值码块尺寸。在一些实施方式中，第二阈值码块尺寸可以大于第三阈值码块尺寸。在一些实施方式中，第一码本的尺寸可以大于第二码本的尺寸。在一些实施方式中，第二码本的尺寸可以大于第三码本的尺寸。
在一些实施方式中，处理1800还可以包含处理器1010产生包括基础矩阵和移位系数矩阵的QC-LDPC码。在一些实施方式中，基础矩阵可以包含多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵。在一些实施方式中，多个码本中的各码本可以包含奇偶校验矩阵和对应尺寸的信息矩阵的各部分，以便多个码本的尺寸可彼此不同。
在一些实施方式中，多个码本中的各码本可以对应于移位系数矩阵的多个设计中的各设计。
在一些实施方式中，处理1800还可以包含处理器1010将所选的码本储存在与处理器1010相关联的存储器(比如存储器1016或存储器1020)中。在一些实施方式中，在从QC-LDPC码中嵌入的多个码本中选择码本时，处理1800可以包含处理器1010根据一个或多个规则来选择码本，以便可以选择需要较短编码处理延迟的小码本用于编码，除非对应于更长编码处理延迟的更大码本对于编码来说是必要的。
附加说明
本发明描述的主题有时例示了不同的组件包含于或连接至不同的其他组件。需要理解的是，这样描述的架构仅仅是示范性的，实际上也可以实施能够实现相同功能的其它架构。从概念上讲，实现相同功能的任何组件的布置被有效地“关联”起来，以实现期望的功能。因此，无论架构或中间组件如何，任何两个在此被组合以实现特定功能的组件可以视为彼此“关联”，以实现期望的功能。同样，任何两个如此关联的组件也可以被视为彼此“可操作地连接”或“可操作地耦接”以实现期望的功能，并且任何两个能够如此关联的组件也可以被视为彼此“可操作可耦接地”以实现期望的功能。可操作可耦接的具体示例包括但不限于物理上可匹配的和/或物理上交互的组件和/或无线可交互的和/或无线交互的组件和/或逻辑交互的和/或逻辑可交互的组件。
而且，关于本发明中基本上任何复数和/或单数术语的使用，本领域技术人员可以根据上下文和/或应用，适当地将复数变换为单数和/或将单数变换为复数。为了清楚起见，本发明可明确地阐述各种单数/复数的置换。
此外，本领域技术人员应该理解，一般来说，本发明所使用的术语，尤其是权利要求(比如权利要求的主体)中所使用的术语，通常旨在作为“开放式”术语，比如术语“包含”应当解释为“包含但不限于”，术语“具有”应当解释为“至少具有”，术语“包括”应当解释为“包括但不限于”等。本领域技术人员还应该理解，如果意图引用具体数量的权利要求陈述，则该意图将明确地记述在权利要求中，并且在不存在这种陈述的情况下，则不存在这样的意图。例如，为辅助理解，权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引入权利要求陈述。然而，这种短语的使用不应解释为暗指通过不定冠词“一”或“一个”引入权利要求陈述将包含该所引入的权利要求陈述的任何特定权利要求局限于仅包含一个该陈述的实施方式，即使当同一权利要求包括了引入性短语“一个或多个”或“至少一个”以及诸如不定冠词“一”或“一个”时(比如“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个”)；这同样适用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引入的权利要求陈述的具体数量，本领域技术人员应该认识到这些陈述应当解释为至少表示所陈述的数量(比如没有其它修饰语的陈述“两个陈述物”表示至少两个陈述物或两个或多个的陈述物)。此外，在使用类似于“A、B和C等中的至少一个”的习惯用法的实例中，通常这样的构造旨在表达本领域技术人员理解的该习惯用法的含义，比如“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统。在使用类似于“A、B或C等中的至少一个”的习惯用法的实例中，通常这样的构造旨在表达本领域技术人员理解的该习惯用法的含义，比如“具有A、B或C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统。本领域技术人员还应理解，无论是在说明书、权利要求或附图中，呈现两个或多个可选项的几乎任何转折词和/或短语都应当理解为包括一项、任一项或两项的可能性。例如，术语“A或B”应当理解为包括“A”或“B”或“A和B”的可能性。
通过前面的论述应当理解，本发明为了例示的目的描述了本发明的各种实施方式，并且可以在不偏离本发明的范围和实质的情况下进行各种改进。因此，本发明所公开的各种实施方式不旨在限制，真正的保护范围和实质由权利要求指示。

Claims (19)

1.一种使用准循环低密度奇偶校验码码本的无线通信方法，包括：
由设备的处理器，从准循环低密度奇偶校验码中嵌入的多个码本中选择码本；
由所述处理器，将所选的码本储存在与所述处理器相关联的存储器中；
由所述处理器，使用所述所选的码本编码数据，来产生所述数据的多个调制符号；以及
由所述处理器控制所述设备的传送器，通过所述设备的一个或多个天线，来复用、转换、滤波、放大和发射所述调制符号为电磁波，
其中所述从所述准循环低密度奇偶校验码中嵌入的所述多个码本中选择所述码本包括根据一个或多个规则选择所述码本，以便选择需要较短编码处理延迟的小码本用于所述编码，除非对应于更长编码处理延迟的更大码本对于所述编码来说是必要的，
其中所述准循环低密度奇偶校验码包括核心矩阵，其中所述核心矩阵由在4行和14列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100
第2行:10011111110110
第3行:11011000101011
第4行:01101111111001。
2.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述多个码本中的各码本包括所述核心矩阵加上附加的Q行和Q列，其中所述Q是0或者大于0的正整数。
3.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述准循环低密度奇偶校验码包括基础矩阵，其中所述核心矩阵是所述基础矩阵的一部分，其中所述基础矩阵由在22行和32列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100000000000000000000
第2行:10011111110110000000000000000000
第3行:11011000101011000000000000000000
第4行:01101111111001000000000000000000
第5行:11000000000100100000000000000000
第6行:11000101000100010000000000000000
第7行:10000101010100001000000000000000
第8行:01000101000101000100000000000000
第9行:11000000000010000010000000000000
第10行:01000000101100000001000000000000
第11行:11000011000000000000100000000000
第12行:10000001010001000000010000000000
第13行:01010000000100000000001000000000
第14行:11000000100001000000000100000000
第15行:01000010000101000000000010000000
第16行:10000000001100000000000001000000
第17行:01000000010110000000000000100000
第18行:01000100000110000000000000010000
第19行:10000011000000000000000000001000
第20行:11000000001000000000000000000100
第21行:01001000000100000000000000000010
第22行:10000000100001000000000000000001。
4.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述多个码本中的各码本对应于多个混合自动重传请求线程中的各混合自动重传请求线程，其中所述各混合自动重传请求线程彼此不同。
5.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括基于所述数据传送的初始码率、所述数据的码块尺寸或基于两者，从所述多个码本中选择所述码本。
6.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括：
确定所述数据的码块尺寸是否小于阈值码块尺寸；
如果所述数据的所述码块尺寸小于所述阈值码块尺寸，作为响应，选择所述多个码本中的第三码本；
如果所述数据的所述码块尺寸不小于所述阈值码块尺寸，作为响应，确定所述数据传送的初始码率是否大于阈值码率；
如果所述初始码率不大于所述阈值码率，作为响应，选择所述多个码本中的第二码本；以及
如果所述初始码率大于所述阈值码率，作为响应，选择所述多个码本中的第一码本，
其中所述第一码本的尺寸大于所述第二码本的尺寸，以及
其中所述第二码本的所述尺寸大于所述第三码本的尺寸。
7.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括：
确定所述数据的码块尺寸；以及
通过以下选择所述码本：
如果所述码块尺寸确定为大于第一阈值码块尺寸，作为响应，选择所述多个码本中的第一码本；
如果所述码块尺寸确定为大于第二阈值码块尺寸，作为响应，选择所述多个码本中的第二码本；以及
如果所述码块尺寸确定为大于第三阈值码块尺寸，作为响应，选择所述多个码本中的第三码本，
其中所述第一阈值码块尺寸大于所述第二阈值码块尺寸，
其中所述第二阈值码块尺寸大于所述第三阈值码块尺寸，
其中所述第一码本的尺寸大于所述第二码本的尺寸，以及
其中所述第二码本的所述尺寸大于所述第三码本的尺寸。
8.如权利要求1所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，还包括：
由所述处理器，产生包括基础矩阵和移位系数矩阵的所述准循环低密度奇偶校验码，
其中所述基础矩阵包括多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵，以及
其中所述多个码本中的各码本包括所述奇偶校验矩阵和对应尺寸的所述信息矩阵的各部分，以便所述多个码本的尺寸彼此不同。
9.如权利要求8所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述多个码本中的各码本对应于所述移位系数矩阵的多个设计中的各设计。
10.一种使用准循环低密度奇偶校验码码本的无线通信方法，包括：
由设备的处理器，经由所述设备的收发器建立与另一设备的无线通信链路；
由所述处理器，从准循环低密度奇偶校验码中嵌入的多个码本中选择码本；
由所述处理器，使用所选的码本编码数据，来产生所述数据的多个调制符号；以及
由所述处理器控制所述收发器的传送器，通过所述设备的一个或多个天线，来复用、转换、滤波、放大和发射所述调制符号为电磁波，
其中所述准循环低密度奇偶校验码包括核心矩阵，其中所述核心矩阵由在4行和14列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100
第2行:10011111110110
第3行:11011000101011
第4行:01101111111001。
11.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述多个码本中的各码本包括所述核心矩阵加上附加的Q行和Q列，其中所述Q是0或者大于0的正整数。
12.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述准循环低密度奇偶校验码包括基础矩阵，其中所述核心矩阵是所述基础矩阵的一部分，其中所述基础矩阵由在22行和32列中排列的空比特和非空比特形成，模式如下：
第1行:11110010011100000000000000000000
第2行:10011111110110000000000000000000
第3行:11011000101011000000000000000000
第4行:01101111111001000000000000000000
第5行:11000000000100100000000000000000
第6行:11000101000100010000000000000000
第7行:10000101010100001000000000000000
第8行:01000101000101000100000000000000
第9行:11000000000010000010000000000000
第10行:01000000101100000001000000000000
第11行:11000011000000000000100000000000
第12行:10000001010001000000010000000000
第13行:01010000000100000000001000000000
第14行:11000000100001000000000100000000
第15行:01000010000101000000000010000000
第16行:10000000001100000000000001000000
第17行:01000000010110000000000000100000
第18行:01000100000110000000000000010000
第19行:10000011000000000000000000001000
第20行:11000000001000000000000000000100
第21行:01001000000100000000000000000010
第22行:10000000100001000000000000000001。
13.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述多个码本中的各码本对应于多个混合自动重传请求线程中的各混合自动重传请求线程，其中所述各混合自动重传请求线程彼此不同。
14.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括基于所述数据传送的初始码率、所述数据的码块尺寸或基于两者，从所述多个码本中选择所述码本。
15.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括：
确定所述数据的码块尺寸是否小于阈值码块尺寸；
如果所述数据的所述码块尺寸小于所述阈值码块尺寸，作为响应，选择所述多个码本中的第三码本；
如果所述数据的所述码块尺寸不小于所述阈值码块尺寸，作为响应，确定所述数据传送的初始码率是否大于阈值码率；
如果所述初始码率不大于所述阈值码率，作为响应，选择所述多个码本中的第二码本；以及
如果所述初始码率大于所述阈值码率，作为响应，选择所述多个码本中的第一码本，
其中所述第一码本的尺寸大于所述第二码本的尺寸，以及
其中所述第二码本的所述尺寸大于所述第三码本的尺寸。
16.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，所述从所述多个码本中选择所述码本包括：
确定所述数据的码块尺寸；以及
通过以下选择所述码本：
如果所述码块尺寸确定为大于第一阈值码块尺寸，作为响应，选择所述多个码本中的第一码本；
如果所述码块尺寸确定为大于第二阈值码块尺寸，作为响应，选择所述多个码本中的第二码本；以及
如果所述码块尺寸确定为大于第三阈值码块尺寸，作为响应，选择所述多个码本中的第三码本，
其中所述第一阈值码块尺寸大于所述第二阈值码块尺寸，
其中所述第二阈值码块尺寸大于所述第三阈值码块尺寸，
其中所述第一码本的尺寸大于所述第二码本的尺寸，以及
其中所述第二码本的所述尺寸大于所述第三码本的尺寸。
17.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，还包括：
由所述处理器，将所述所选的码本储存在与所述处理器相关联的存储器中，
其中所述从所述准循环低密度奇偶校验码中嵌入的所述多个码本中选择所述码本包括根据一个或多个规则选择所述码本，以便选择需要较短编码处理延迟的小码本用于所述编码，除非对应于更长编码处理延迟的更大码本对于所述编码来说是必要的。
18.如权利要求10所述的使用准循环低密度奇偶校验码码本的无线通信方法，其特征在于，还包括：
由所述处理器，产生包括基础矩阵和移位系数矩阵的所述准循环低密度奇偶校验码，
其中所述基础矩阵包括多个奇偶校验比特的奇偶校验矩阵和多个信息比特的信息矩阵，
其中所述多个码本中的各码本包括所述奇偶校验矩阵和对应尺寸的所述信息矩阵的各部分，以便所述多个码本的尺寸彼此不同，以及
其中所述多个码本中的各码本对应于所述移位系数矩阵的多个设计中的各设计。
19.一种使用准循环低密度奇偶校验码码本的设备，包括处理器，所述处理器用来执行如权利要求1-18中任一项所述的使用准循环低密度奇偶校验码码本的无线通信方法。
CN201880001782.7A 2017-06-01 2018-06-01 使用qc-ldpc码码本的无线通信方法及设备 Active CN109328443B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201762513502P 2017-06-01 2017-06-01
US62/513,502 2017-06-01
US201762514031P 2017-06-02 2017-06-02
US62/514,031 2017-06-02
US201762517219P 2017-06-09 2017-06-09
US62/517,219 2017-06-09
US15/995,093 2018-05-31
US15/995,093 US10567116B2 (en) 2017-05-12 2018-05-31 Wireless communication using codebooks from a QC-LDPC code for shorter processing latency and improved decoder throughput efficiency
PCT/CN2018/089624 WO2018219350A1 (en) 2017-06-01 2018-06-01 Wireless communication using codebooks from a qc-ldpc code for shorter processing latency and improved decoder throughput efficiency

Publications (2)

Publication Number Publication Date
CN109328443A CN109328443A (zh) 2019-02-12
CN109328443B true CN109328443B (zh) 2021-06-18

Family

ID=64097457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880001782.7A Active CN109328443B (zh) 2017-06-01 2018-06-01 使用qc-ldpc码码本的无线通信方法及设备

Country Status (5)

Country Link
US (1) US10567116B2 (zh)
EP (1) EP3625913A4 (zh)
CN (1) CN109328443B (zh)
TW (1) TWI706636B (zh)
WO (1) WO2018219350A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10581457B2 (en) * 2017-01-09 2020-03-03 Mediatek Inc. Shift coefficient and lifting factor design for NR LDPC code
CN109314527B (zh) * 2017-05-05 2021-10-26 联发科技股份有限公司 Qc-ldpc编码方法、装置及非暂时性计算机可读介质
WO2019118356A1 (en) 2017-12-11 2019-06-20 Fungible, Inc. Durable block storage in data center access nodes with inline erasure coding
CN111064475A (zh) * 2018-10-16 2020-04-24 华为技术有限公司 基于低密度奇偶校验码的译码方法及装置
US10761931B2 (en) 2018-10-24 2020-09-01 Fungible, Inc. Inline reliability coding for storage on a network
US10990478B2 (en) * 2019-02-01 2021-04-27 Fungible, Inc. Flexible reliability coding for storage on a network
US11630729B2 (en) 2020-04-27 2023-04-18 Fungible, Inc. Reliability coding with reduced network traffic

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951264A (zh) * 2010-08-31 2011-01-19 宁波大学 一种多码率准循环低密度奇偶校验码解码器
CN101984570A (zh) * 2010-10-25 2011-03-09 北京邮电大学 一种应用于mimo-ofdm系统下克服弱散射的码本选择调制方法
US9094841B2 (en) * 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
CN104917588A (zh) * 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1296490A3 (en) 2001-08-14 2004-04-14 Hewlett-Packard Company Message broker
US7339885B2 (en) 2003-06-05 2008-03-04 International Business Machines Corporation Method and apparatus for customizable surveillance of network interfaces
ATE509432T1 (de) * 2004-02-11 2011-05-15 Aware Inc Kommunikationskanal-kapazitätsschätzung
US8225173B2 (en) 2004-06-25 2012-07-17 Runcom Technologies Ltd Multi-rate LDPC code system and method
KR20060097503A (ko) 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7631246B2 (en) 2006-01-09 2009-12-08 Broadcom Corporation LDPC (low density parity check) code size adjustment by shortening and puncturing
WO2007106366A2 (en) 2006-03-10 2007-09-20 Interdigital Technology Corporation Method and apparatus for scaling soft bits for decoding
US9025641B2 (en) * 2006-06-21 2015-05-05 Alcatel Lucent Distributed transmission involving cooperation between a transmitter and a relay
CN101119178B (zh) 2006-08-01 2010-08-25 华为技术有限公司 信号发送、接收方法及信号发送、接收装置
US8566676B2 (en) 2007-01-05 2013-10-22 Qualcomm Incorporated FEC code and code rate selection based on packet size
TW201334425A (zh) 2007-01-24 2013-08-16 Qualcomm Inc 可變大小之封包的低密度同位檢查編碼與解碼
KR101455978B1 (ko) 2007-03-27 2014-11-04 엘지전자 주식회사 Ｌｄｐｃ 부호를 이용한 부호화 방법
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US7890834B2 (en) 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
CN101388743B (zh) 2007-09-13 2012-05-23 中兴通讯股份有限公司 一种正交频分复用系统的物理信道映射装置及其映射方法
CN101741527B (zh) 2008-11-27 2013-03-27 中兴通讯股份有限公司 速率匹配方法和装置
US8510358B2 (en) 2008-12-29 2013-08-13 Intel Corporation Partially random permutation sequence generator
US8433972B2 (en) 2009-04-06 2013-04-30 Nec Laboratories America, Inc. Systems and methods for constructing the base matrix of quasi-cyclic low-density parity-check codes
US8331168B2 (en) * 2009-04-30 2012-12-11 International Business Machines Corporation Increased capacity heterogeneous storage elements
EP2461511A4 (en) 2010-01-04 2014-01-22 Zte Corp SERIAL PROCESSING METHOD, BIT RATE MATCHING PARALLEL PROCESSING METHOD, AND DEVICE THEREOF
CN101841390B (zh) 2010-03-01 2014-03-05 联芯科技有限公司 传输信道编码及复用方法和比特级处理器
CN102237978B (zh) 2010-04-27 2013-12-04 华为技术有限公司 一种协作链路的建立和维护方法及相关设备
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
US8595585B2 (en) 2010-08-20 2013-11-26 Nec Laboratories America, Inc. Reverse concatenated encoding and decoding
JP5091996B2 (ja) 2010-09-09 2012-12-05 株式会社東芝 誤り訂正復号器、メモリコントローラ及び受信機
US8750358B2 (en) 2011-04-06 2014-06-10 Nec Laboratories America, Inc. Method for improving multiuser MIMO downlink transmissions
US9654316B2 (en) 2012-07-27 2017-05-16 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
US9240853B2 (en) * 2012-11-16 2016-01-19 Huawei Technologies Co., Ltd. Systems and methods for sparse code multiple access
CN103873186B (zh) 2012-12-11 2018-07-13 中兴通讯股份有限公司 Td-scdma上行传输信道处理方法
JP6345949B2 (ja) 2014-03-04 2018-06-20 株式会社Ｎｔｔドコモ ユーザ端末、無線基地局、無線通信方法及び無線通信システム
DE112014006841B4 (de) * 2014-07-28 2021-06-10 Mitsubishi Electric Corporation Datenaktualisierungssystem für eine mobile Navigationsvorrichtung zum Erzeugen von Differentialdaten und Speichervorrichtung hierfür
CN105471547B (zh) 2014-09-30 2019-06-07 安华高科技股份有限公司 通信设备及通过其执行的方法
US9853771B2 (en) 2015-05-19 2017-12-26 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US10784901B2 (en) * 2015-11-12 2020-09-22 Qualcomm Incorporated Puncturing for structured low density parity check (LDPC) codes
US10725860B2 (en) * 2016-03-04 2020-07-28 Sandisk Technologies Llc Storage system and method for handling a burst of errors
EP3902142A1 (en) * 2016-05-12 2021-10-27 MediaTek Inc. Qc-ldpc coding methods and apparatus
US10959233B2 (en) * 2016-11-13 2021-03-23 Qualcomm Incorporated Method to enable iterative processing and perform closer to constrained capacity
US10778366B2 (en) 2017-03-31 2020-09-15 Qualcomm Incorporated Techniques for rate matching and interleaving in wireless communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951264A (zh) * 2010-08-31 2011-01-19 宁波大学 一种多码率准循环低密度奇偶校验码解码器
CN101984570A (zh) * 2010-10-25 2011-03-09 北京邮电大学 一种应用于mimo-ofdm系统下克服弱散射的码本选择调制方法
US9094841B2 (en) * 2012-04-04 2015-07-28 Samsung Electronics Co., Ltd. Determination of channel quality information in advanced antenna systems
CN104917588A (zh) * 2015-04-13 2015-09-16 李焱 提高非视距毫米波室内通信系统传输可靠性信道编码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Multi-codebook embedded compact QC-LDPC designs";Mediatek Inc;《3GPP TSG-RAN WG1 NR R1-1706175》;20170407;1-13 *
"On design and performance of NR eMBB LDPC Code";Mediatek Inc;《3GPP TSG-RAN WG1 Meeting #89 R1-1707850》;20170519;1-15 *

Also Published As

Publication number Publication date
US10567116B2 (en) 2020-02-18
WO2018219350A1 (en) 2018-12-06
CN109328443A (zh) 2019-02-12
TWI706636B (zh) 2020-10-01
TW201904207A (zh) 2019-01-16
EP3625913A4 (en) 2020-08-12
EP3625913A1 (en) 2020-03-25
US20180331784A1 (en) 2018-11-15

Similar Documents

Publication Publication Date Title
CN109328443B (zh) 使用qc-ldpc码码本的无线通信方法及设备
US10790853B2 (en) QC-LDPC coding methods and apparatus
US10484011B2 (en) Shift-coefficient table design of QC-LDPC code for larger code block sizes in mobile communications
CN109120276B (zh) 信息处理的方法、通信装置
US20170181104A1 (en) Method and device for encoding in wireless communication system
EP3800814B1 (en) Joint encoding schemes with interleaver and tone mapper for multi-ru operation
WO2018127196A1 (en) Shift coefficient and lifting factor design for nr ldpc code
US10581457B2 (en) Shift coefficient and lifting factor design for NR LDPC code
US10484013B2 (en) Shift-coefficient table design of QC-LDPC code for smaller code block sizes in mobile communications
CN110291721B (zh) 在移动通信中用于小码块尺寸的qc-ldpc码的移位系数表设计方法
CN110741554B (zh) 无线通信的方法
CN109067407B (zh) 信息处理的方法、装置和通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant