TW201901853A - 積體電路的製造方法 - Google Patents

積體電路的製造方法 Download PDF

Info

Publication number
TW201901853A
TW201901853A TW106140093A TW106140093A TW201901853A TW 201901853 A TW201901853 A TW 201901853A TW 106140093 A TW106140093 A TW 106140093A TW 106140093 A TW106140093 A TW 106140093A TW 201901853 A TW201901853 A TW 201901853A
Authority
TW
Taiwan
Prior art keywords
acid
layer
substrate
sensitive material
material layer
Prior art date
Application number
TW106140093A
Other languages
English (en)
Other versions
TWI738924B (zh
Inventor
翁明暉
吳承翰
張慶裕
林進祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201901853A publication Critical patent/TW201901853A/zh
Application granted granted Critical
Publication of TWI738924B publication Critical patent/TWI738924B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392—Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

本發明實施例提供積體電路的製造方法。此方法包含提供基底，其具有頂面和從頂面凹陷的溝槽，將敏感材料層塗佈於基底的頂面上，其中敏感材料層填入溝槽中，對敏感材料層執行活化處理，使得部分的敏感材料層化學性地改變，以及對敏感材料層執行溼式化學製程，使得敏感材料層位於溝槽之上的頂部部分被移除，其中敏感材料層的剩餘部分的頂面與基底的頂面大致上共平面。

Description

積體電路的製造方法
本發明實施例係有關於半導體裝置的製造方法，特別係有關於平坦化的方法。
半導體積體電路(integrated circuit，IC)產業已經歷指數型成長。積體電路材料和設計的科技發展已生產好幾代的積體電路，且每一代都具有比前一代更小和更複雜的電路。在積體電路發展的過程中，幾何尺寸(亦即是，可用製造製程產生的最小元件或線路)縮小的同時，對平坦化的要求通常也會增加。這是由各種因素所導致，這些因素包含景深(depth of focus，DOF)和微影圖案化(lithography patterning)的解析度。隨著部件(feature)尺寸縮小，藉由微影投影系統(lithography projection system)形成的圖案對焦點誤差(focus error)更為敏感。景深與焦點誤差的範圍有關，焦點誤差的範圍是製程可以容許的可接受解析度。換句話說，當部件尺寸變小時，微影影像的解析度必須增加，且景深也減小。這需要晶圓的頂面平坦化，以符合對景深的需求。目前已經使用、測試或提出各種方法來改善晶圓表面的平坦化，以在製程過程中維持對景深和解析度的要求。
然而，當製造更小的部件尺寸時，現有的方法仍 不令人滿意。再者，現有的方法對於橫跨晶圓具有不均勻的圖案負載(pattern loading)而言更加複雜。需要的是一種方法和此方法所使用的材料，其可以在此領域獲得改善和解決上述問題。
根據本發明的一些實施例，提供積體電路的製造方法。此方法包含提供基底，其具有頂面和從頂面凹陷的溝槽，將敏感材料層塗佈於基底的頂面上，其中敏感材料層大致上填入溝槽中，對敏感材料層執行活化處理，使得部分的敏感材料層化學性地改變，以及對敏感材料層執行溼式化學製程，使得敏感材料層位於溝槽上的頂部部分被移除，其中敏感材料層的剩餘部分的頂面與基底的頂面大致上共平面。
根據本發明的另一些實施例，提供積體電路的製造方法。此方法包含提供具有凹陷溝槽的基底，將感光材料層塗佈於基底的頂面和凹陷溝槽上，對感光材料層執行毯覆式曝光製程，使得只有感光材料層的頂部部分以高於曝光臨界值的劑量曝光，以及對感光材料層執行顯影製程，藉此移除感光材料層的頂部部分。
根據本發明的又一些實施例，提供積體電路的製造方法。此方法包含提供具有凹陷溝槽的基底，形成順應於基底的酸層，將酸敏感材料層塗佈於基底的頂面上，其中酸敏感材料層直接接觸酸層，對酸敏感材料層執行處理，使得酸敏感材料層中靠近酸層的部分化學性地改變，以及對酸敏感材料層執行清洗製程，使得酸敏感材料層中未改變的部分被移除。
100、300‧‧‧方法
102、104、106、108、110、112、114、302、304、306‧‧‧操作
200、400‧‧‧半導體結構
202‧‧‧基底
204‧‧‧圖案層
206‧‧‧溝槽
210‧‧‧酸溶液
212‧‧‧酸層
220‧‧‧材料層
222、224‧‧‧區域
230‧‧‧交聯的高分子層
232、430‧‧‧頂面
410‧‧‧感光材料層
420‧‧‧曝光部分
502、504、602、604、1002‧‧‧化學結構
702‧‧‧聚丙烯酸
704‧‧‧聚(4-苯乙烯磺酸)
802‧‧‧聚羥苯乙烯
804‧‧‧聚乙烯醇
902‧‧‧四羥甲基甘脲
904‧‧‧環氧化物
T1、T2、D‧‧‧厚度
為了讓本發明實施例的各個觀點能更明顯易懂，以下配合所附圖式作詳細說明。應該注意，根據產業的標準範例，各個部件(features)未必按比例繪製且僅用於圖示說明之目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。
第1圖係根據一些實施例，說明微影圖案化方法的流程圖。
第2A、2B、2C、2D、2E和2F圖係根據一些實施例，繪示在各個製造階段的半導體結構的剖面圖。
第3圖係根據一些實施例，說明微影圖案化方法的流程圖。
第4A、4B、4C和4D圖係根據一些實施例，繪示在各個製造階段的半導體結構的剖面圖。
第5A和5B圖係根據一些實施例，繪示光酸產生劑的化學結構。
第6A和6B圖係根據一些實施例，繪示熱酸產生劑的化學結構。
第7A和7B圖係根據一些實施例，繪示酸高分子的化學結構。
第8A和8B圖係根據一些實施例，繪示高分子的化學結構。
第9A和9B圖係根據一些實施例，繪示交聯劑的化學結構。
第10圖係根據一些實施例，繪示高分子的化學結構。
以下揭露內容提供了許多不同實施例或範例，用於實現所提供之標的之不同部件。以下描述各部件及其排列方 式的具體範例以簡化本發明實施例。當然，這些僅僅是範例，而非意圖限制本發明實施例。例如，在以下描述中，在第二部件上方或其上形成第一部件，可以包含第一部件和第二部件以直接接觸的方式形成的實施例，並且也可以包含在第一部件和第二部件之間形成額外的部件，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明實施例可在各個範例中重複參考標號及/或字母。此重複是為了簡單和清楚的目的，其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
再者，為了容易描述，在此可以使用例如“在...底下”、“在...下方”、“下”、“在...上方”、“上”等空間相關用語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件之間的關係。除了圖中所示的方位外，空間相關用語可涵蓋裝置在使用或操作中的不同方位。裝置可以採用其他方式定向(旋轉90度或在其他方位上)，並且在此使用的空間相關描述可以同樣地作出相應的解釋。
本發明實施例大致上是有關於半導體裝置的製造方法，且特別是有關於在包含微影圖案化的各種製造中的平坦化方法。在微影圖案化中，將光阻膜曝光於輻射能，例如紫外光(ultraviolet，UV)、深紫外光(deep UV，DUV)或極紫外光(extreme ultraviolet，EUV)輻射能，在顯影劑(化學溶液)中顯影，以形成圖案化的光阻層用於各種圖案化製程，例如在蝕刻中作為蝕刻遮罩，或在離子佈值中作為佈值遮罩。當主圖案(例如電路圖案)在曝光製程期間成像在感光膜上時，影像解析度 由景深(depth of focus，DOF)決定。較佳的影像解析度需要薄且平坦的感光膜，這更需要下方材料層為平坦化的。然而，下方材料層通常為具有電路圖案界定於其上的圖案化材料層，其頂面在各個區域有不同深度而凹凸不平。因為各種因素，現有的方法無法滿足將頂面平坦化的要求，這些因素包含不均勻的圖案密度和部件尺寸，因為圖案負載效應(pattern loading effect)降低了平坦化效果。平坦化也在其他製造步驟中執行，例如形成淺溝槽隔離(shallow trench isolation)和沉積層間介電層。本發明實施例提供由下而上(bottom-up)的材料形成方法，其在各種實施例中具有改善的平坦化。此方法可用於前文所述的各種製造步驟中，但不限於那些。為了說明之目的，此方法在後文中以示例性結構描述。
第1圖為根據本發明一些實施例的各個觀點，將基底(例如半導體晶圓)圖案化的方法100的流程圖。可在方法100之前、期間、和之後提供額外的操作，且在此所述的一些操作可被取代、消除或移動，以用於此方法的額外實施例。
第2A到2E圖為根據一些實施例所繪示的半導體結構200在不同製造階段的剖面圖。方法100在下文配合第1圖和第2A到2E圖進行說明，其中半導體結構200藉由使用方法100的實施例製造。半導體結構200可為積體電路製程期間所製造的中間工件或其一部分，其可包含邏輯電路(logic circuit)、記憶體結構、被動元件(例如電阻器、電容器和電感器)和主動元件，例如二極體(diode)、場效電晶體(field-effect transistor，FET)、金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistor，MOSFET)、互補式金屬氧化物半導體電晶體(complementary metal-oxide semiconductor transistor，CMOS transistor)、雙極電晶體(bipolar transistor)、高壓電晶體(high voltage transistor)、高頻電晶體(high frequency transistor)、鰭式場效電晶體(fin-like FET，FinFET)、其它三維(three dimensional，3D)場效電晶體、其他記憶胞或前述之組合。
現在參閱第1圖並搭配第2A圖，方法100從操作(方塊)102開始並搭配半導體結構200。參閱第2A圖，半導體結構200包含基底202。在一些實施例中，基底202為半導體基底(例如晶圓)。舉例而言，基底202包含結晶結構的矽。在另一些實施例中，基底202包含其它元素半導體，例如鍺；或化合物半導體，例如碳化矽、砷化鎵、砷化銦和磷化銦。基底202包含一或更多層的材料或組成物(composition)。基底202可包含絕緣體上的矽(silicon on insulator，SOI)基底；基底202可受到應變/應力以增強效能；基底202可包含磊晶區；基底202可包含隔離區；基底202可包含摻雜區；基底202可包含一或更多半導體裝置或其一部分；基底202可包含導電和/或非導電層；及/或可包含其它合適的部件和層。
圖案層204設置於基底202上。圖案層204包含各種部件被各種溝槽206或凹陷區隔開。那些部件可具有不同的形狀、尺寸、高度和/或密度。在一些示範例中，圖案層204可為半導體材料，其界定出鰭主動區，其中各種鰭式場效電晶體形成於其上。在這情況中，鰭主動區從半導體基底突出。在一些 示範例中，圖案層204為導電材料，其界定出用於鰭式場效電晶體的閘極電極或用於互連的金屬線。圖案層204和基底202也可被統稱為基底。
現在參閱第1圖並搭配第2B圖，方法100進行至操作104，對圖案層204執行酸處理。在操作104中，藉由適當的技術，例如旋轉塗佈(spin-on coating)，將酸溶液210(含有酸的溶液或能產酸的溶液)、酸液或其它合適的酸材料施加在圖案層204上。酸溶液210設置於圖案層204上且填入溝槽206。在酸溶液210和圖案層204之間形成酸層212，且順應於圖案層204的起伏(topology)。特別是，酸層212直接形成於圖案層204的頂面上，包含溝槽206的各種表面。在此實施例中，在後續清洗之後，酸層212為酸溶液的薄的部分，其附著且留在頂面上。在一些實施例中，酸層212可為不同的層，其藉由酸溶液210和圖案層204之間的交互作用或其它機制形成。
在一些實施例中，酸溶液210為包含光酸產生劑(photo-acid generator，PAG)混合於溶劑中的溶液，溶劑例如為有機溶劑或水性溶劑。光酸產生劑回應輻射例如紫外光能夠釋放酸。在一些實施例中，光酸產生劑包含苯環。在一特定的示範例中，光酸產生劑包含鋶陽離子(sulfonium cation)，例如三苯基鋶(triphenylsulfonium，TPS)基；和陰離子，例如三氟甲磺酸酯(triflate)陰離子。在一些示範例中，陰離子包含硫醯基氫氧化物(sulfonyl hydroxide)或氟烷基硫醯基氫氧化物(fluoroalky sulfonyl hydroxide)。第5A和5B圖分別提供光酸產生劑的示範性化學結構502和示範性化學結構504。在光酸產生 劑的進一步實施例中，酸處理更包含對酸溶液執行光學曝光(optical exposing)製程，以產生酸。在此情況中，光學曝光製程為沒有圖案化(例如沒有使用光罩)的毯覆式曝光(blanket exposing)製程。在光學曝光製程中所使用的光學輻射可為紫外光、深紫外光或其它合適的輻射，例如I線燈(I-line light)、深紫外光燈(DUV light)(例如由KrF(krypton fluoride)準分子雷射(excimer laser)產生的248nm輻射或由ArF(argon fluoride)準分子雷射產生的193nm輻射)。在一示範例中，可在微影投影系統(lithography projection system)中不使用光罩執行光學曝光製程。因此，低解析度的微影投影系統能為此目的執行光學曝光製程。
在一些實施例中，酸溶液為包含熱酸產生劑(thermal-acid generator，TAG)混合於溶劑中的溶液，溶劑例如為有機溶劑或水性溶劑。熱酸產生劑回應熱能例如烘烤能夠釋放酸。在一些實施例中，熱酸產生劑包含離子熱酸產生劑，例如磺酸鹽(sulfonate salt)(例：氟化磺酸鹽(fluorinated sulfonate salt)或銨鹽(ammonium salt))、氯乙酸(chloroacetic acid)、丙二酸(malonic acid)、二氯乙酸(dichloroacetic acid)、丁烯二酸(fumaric acid)、草酸(oxalic acid)、肉桂酸(cinnamic acid)、酒石酸(tartaric acid)、乙醇酸(glycolic acid)、氰乙酸(cyanoacetic acid)。第6A和6B圖分別提供熱酸產生劑的示範性化學結構602和示範性化學結構604。在第6B圖的化學結構604中，官能基R可為有氫鍵結的烷基或有直鏈、分支或環狀結構的碳氫。烷基也可含有雜原子(hetero atom)，例如氮或氧。另外，羧酸可被 磺酸或其它酸官能基取代。在熱酸產生劑的進一步實施例中，酸處理更包含對酸溶液執行熱製程，例如烘烤，以產生酸。在那些化學結構604和606中，胺類(amine)會減弱酸官能基的酸性。當胺類在烘烤製程中汽化時，酸就產生了。在一些實施例中，酸材料包含高分子、寡聚合物或酸解離常數pKa小於4的分子，其溶於合適的溶劑中，例如丙二醇甲醚醋酸酯(Propylene glycol monomethyl ether acetate，PGMEA)或丙二醇單甲醚(propylene glycol monomethyl ether，PGME)。第7A和7B圖分別提供示範性酸高分子：聚丙烯酸(poly acrylic acid)702和聚(4-苯乙烯磺酸)(poly(4-styrenesulfonic acid))704。在酸高分子：聚丙烯酸702和聚(4-苯乙烯磺酸)704中，下標n為整數且與對應的酸高分子的聚合程度有關。在一些示範例中，烘烤製程的烘烤溫度範圍在80℃和250℃之間，且烘烤時間範圍在30秒和180秒之間。
再參閱第1圖並搭配第2C圖，方法100進行至操作106，對酸溶液210執行第一清洗(rinse)，藉此移除酸溶液210，留下酸層212在圖案層204的頂面上，包含在溝槽206的表面上。第一清洗使用溶劑，根據一些示範例，溶劑包含以下官能基中的至少一者：直鏈或環狀的烯(alkene)、炔(alkyne)、羥基(hydroxyl)、酮(ketone)、醛(aldehyde)、碳酸鹽(carbonate)、羧酸(carboxylic acid)、酯(ester)、醚(ether)、醯胺(amide)、胺(amine)、亞胺(imine)、亞醯胺(imide)、疊氮(azide)、硝酸鹽(nitrate)、腈類(nitrile)、亞硝酸鹽(nitrite)和硫醇(thiol)。在一些示範例中，清洗溶液使用有機溶劑，例如二甲基亞碸 (Dimethyl sulfoxide，DMSO)、四氫呋喃(Tetrahydrofuran，THF)、丙二醇單甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇(ethylene glycol)、γ丁內酯(gamma butylactone)、N-甲基-2-吡咯烷酮(N-Methyl-2-2pyrrolidone、NMP)、正丁酯(n-Butylacetate，nBA)、異丙醇(isopropyl alcohol，IPA)或前述之混合物。在一些示範例中，第一清洗製程的清洗時間在30秒和180秒之間。在另一些實施例中，清洗製程更包含清洗後烘烤(post rinse baking)製程。在一些示範例中，清洗後烘烤製程的烘烤溫度在80℃和150℃之間，且烘烤時間範圍在30秒和180秒之間。
再參閱第1圖並搭配第2D圖，方法100進行至操作108，藉由適當的技術，例如旋轉塗佈，將酸敏感材料層(或簡單稱為材料層)220塗抹於酸層212上。材料層220對酸敏感，且與來自酸層212的酸反應，導致材料層220產生交聯反應。材料層220設置於圖案層204的頂面上，且填入溝槽206中。由於負載效應(loading effect)，材料層220的頂部輪廓為不平坦的。例如，材料層220在區域222中的部分具有較大部件尺寸，其在溝槽206上方具有厚度T1；材料層220在區域224中的部分具有較小特徵尺寸，其具有的厚度T2小於厚度T1。藉由本發明實施例的方法解決且最後消除了凹凸不平的輪廓。在此實施例中，材料層220為高分子溶液，其中高分子在這個階段尚未交聯。
在一些實施例中，材料層220包含高分子，例如：第8A圖說明的聚羥苯乙烯(polyhydroxystyrene，PHS)802或第8B圖說明的聚乙烯醇(polyvinyl alcohol，PVA)804。高分子更 包含酸不安定基(acid-labile group，ALG)鍵結於其上，其中酸不安定基對酸敏感，且對高分子具有去保護作用(de-protection)，以在有酸存在的情況下啟動交聯反應。在以下處理中，材料層220可包含可交聯的官能，其可與其它可交聯的官能進行交聯。在一些示範例中，官能包含以下所述中的至少一者：環氧丙基醚(glycidyl ether)、烷基氧化物(alkyl oxide)、烯(alkene)、炔(alkyne)、三氮烯(triazene)、環氧化物(epoxide)。材料層220更包含交聯劑，例如：第9A圖說明的四羥甲基甘脲(tetramethylolglycoluril，TMGU)902或第9B圖說明的環氧化物904。高分子和交聯劑混合於溶劑中，在塗佈於基底上之前，被稱為交聯前(pre-cross-linking)溶液。材料層220可額外包含其它化學添加物，以增強交聯反應。
參閱第1圖並搭配第2E圖，方法100包含操作110，對材料層220執行處理。處理引發高分子和來自酸層212的酸之間的反應，使得在部分材料層220中的高分子產生交聯，形成交聯的高分子層230，如第2E圖所示。在一些實施例中，操作110的處理為熱處理，例如烘烤製程。在一些示範例中，烘烤製程的烘烤溫度範圍在80℃和350℃之間，且烘烤時間範圍在30秒和180秒之間。在一些示範例中，操作110的處理包含電磁波處理，其可包含無線電波(radio wave)、微波(microwave)、紅外光(infrared)、可見光和紫外光中的至少一者。在此情況下，處理時間範圍在1秒和100秒之間，較佳在5秒和30秒之間的範圍。由於酸層212只存在圖案層204的表面上，包含溝槽206的表面，來自酸層212的酸在烘烤製程期間擴散至材料層220中 的某個距離。此距離由擴散長度決定。在烘烤製程期間如果擴散距離大致上等於或大於溝槽206的一半寬度，高分子在溝槽206中的部分會發生交聯。在溝槽206上方的一片材料層220中的高分子也會發生交聯。交聯的一片材料層220具有厚度D，其由擴散距離決定。因為固有的擴散特性，厚度D為恆定的。因此，交聯的高分子層230具有平坦化的頂面232。在交聯的高分子層230的頂面232之上，材料層220維持未交聯，如第2E圖所示。
在另一些實施例中，來自酸層212的酸直接擴散且與高分子反應，以形成交聯的高分子層而沒有後續的處理。在此情況下，可跳過操作110的處理。
在其他實施例中，材料層220可使用利用化學增幅(chemical amplification)的光阻材料，因此稱為化學增幅光阻(chemically amplified resist，CAR)。然而，通常與高分子混合的光酸產生劑可被排除，因為酸存在於酸層中，而不是藉由光學曝光製程經由光酸產生劑產生。在進一步的實施例中，高分子包含與其鍵結的酸不安定基(ALG)。酸不安定基在有酸存在的情況下從高分子斷開，且讓高分子去保護化(de-protect)，使得高分子藉由交聯劑產生交聯。在此可使用各種負型化學增幅光阻材料，其有或沒有光酸產生器混合於其中。
參閱第1圖並搭配第2F圖，方法100進行至操作112，對材料層220執行第二清洗，藉此移除未交聯的部分，留下交聯的高分子層230在圖案層204上。如先前所述，交聯的高分子層230具有平坦化的頂面232。在一些實施例中，第二清洗 類似於操作106的第一清洗。例如，根據一些實施例，第二清洗使用的溶劑包含以下官能基中至少一者：直鏈或環狀的烯、炔、羥基、酮、醛、碳酸鹽、羧酸、酯、醚、醯胺、胺、亞胺、亞醯胺、疊氮、硝酸鹽、腈類、亞硝酸鹽和硫醇。在一些示範例中，清洗溶液使用有機溶劑，例如二甲基亞碸(DMSO)、四氫呋喃(THF)、丙二醇單甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇、γ丁內酯、N-甲基-2-吡咯烷酮(NMP)、正丁酯(nBA)、異丙醇(IPA)或前述之混合。在一些示範例中，第二清洗製程的清洗時間範圍在30秒和180秒之間。在另一些實施例中，第二清洗製程更包含清洗後烘烤製程。在一些示範例中，清洗後烘烤製程的烘烤溫度範圍在80℃和150℃之間，且烘烤時間範圍在30秒和180秒之間。
參閱第1圖，方法100更可用其它操作進行。例如，方法100包含操作114，對使用平坦化的頂面的半導體結構200執行製造製程。在一些示範例中，執行光微影製程。藉由旋轉塗佈，將光阻材料塗佈於平坦化的頂面232上。光微影步驟包含光學曝光、曝光後烘烤和顯影，接著形成圖案化的光阻層，圖案化的光阻層將作為用於蝕刻的蝕刻遮罩或用於離子佈植的佈植遮罩。可執行雙層或三層方案的光阻。在這情況下，交聯的高分子層230可作為雙層或三層中的一者。
在一些其它示範例中，圖案層204為將被平坦化的凹凸不平的材料層(例如：沉積後具有凹凸不平表面的層間介電層，或在鑲嵌製程中具有凹凸不平頂面的金屬層)。在這情況下，應用回蝕製程或化學機械研磨大致上蝕刻交聯的高分子 層230和圖案層204兩者，以產生凹陷直到交聯的高分子層230被完全移除，使圖案層204產生平坦化的頂面。在另一些示範例中，此方法可用於形成鰭主動區或淺溝槽隔離部件。
第3圖為根據本發明一些實施例的各個觀點，將基底(例如半導體晶圓)圖案化的方法300的流程圖。可在方法300之前、期間、和之後提供額外的操作，且在此所述的一些操作可被取代、移除或移動，以用於此方法的額外實施例。
第4A到4D圖為根據一些實施例所繪示的半導體結構400在各個製造階段的剖面圖。方法300在下文配合第3圖和第4A到4D圖進行說明，其中半導體結構400藉由使用方法300的實施例製造。半導體結構400可為積體電路製程期間所製造的中間工件或其一部分，其可包含邏輯電路、記憶體結構、被動元件和主動元件，例如二極體、場效電晶體、金屬氧化物半導體場效電晶體、互補式金屬氧化物半導體電晶體、雙極電晶體、高壓電晶體、高頻電晶體、鰭式場效電晶體、其它三維場效電晶體或前述之組合。
現在參閱第3圖並搭配第4A圖，方法300搭配半導體結構400，從操作(方塊)102開始。參閱第4A圖，半導體結構400包含基底202。在一些實施例中，基底202為半導體基底(例如晶圓)。例如，基底202包含結晶結構的矽；或可包含其它元素半導體。基底202包含一或更多層的材料或組成物。基底202可包含磊晶區；基底202可包含隔離區；基底202可包含摻雜區；基底202可包含一或更多半導體裝置或前述之一些部分，包含導電和/或不導電層，和/或包含其它合適的部件和層。
圖案層204設置於基底202上。圖案層204包含各種部件被各種溝槽206或凹陷區隔開。那些部件可具有不同的形狀、尺寸、高度和/或密度。在一些示範例中，圖案層204可為半導體材料、導電材料或介電材料。
參閱第3圖並搭配第4B圖，方法300進行至操作302，藉由適當的技術，例如旋轉塗佈，將感光材料層410塗佈於圖案層204上。在操作302中，感光材料層410設置於圖案層204上且填入溝槽206中。在此實施例中，感光材料層410可稱為光阻(photoresist或resist)。光阻可對光輻射敏感，例如紫外光、深紫外光或極紫外光輻射(或是其它輻射，例如電子束)。在一些示範例中，光阻採用化學增幅機制(chemical amplification mechanism)，稱為化學增幅光阻(chemically amplified resist，CAR)。當被塗佈時，光阻410包含混合於溶液中的各種化學成分。化學增幅光阻的各種化學物質在下文說明。
光阻410包含高分子材料(簡單高分子)，其在半導體製造期間抵抗蝕刻。在各種實施例中，高分子包含聚降冰片烯-共-馬來酸酐(poly(norbornene)-co-malaic anhydride，COMA)高分子、聚羥苯乙烯(polyhydroxystyrene，PHS)高分子或以丙烯酸酯為主(acrylate-based)的高分子。例如，以丙烯酸酯為主的高分子包含聚甲基丙烯酸甲酯(poly(methyl methacrylate)，PMMA)高分子。第10圖提供高分子的示範性化學結構1002，其中下標x、y和z為整數，與高分子的聚合程度有關。
光阻410包含產生酸化合物，例如光酸產生劑 (PAG)。光酸產生劑吸收輻射能並產生酸。在一些實施例中，光酸產生劑可包含化學結構，例如在第5A和5B圖中所示的化學結構502和化學結構504。在一些示範例中，光酸產生劑包含鋶陽離子，例如三苯基鋶基(TPS)；以及陰離子，例如三氟甲磺酸酯陰離子。在一些示範例中，陰離子包含硫醯基氫氧化物或氟烷基硫醯基氫氧化物。
光阻410更包含酸不安定基(ALG)或溶解抑制劑，其鍵結至高分子的骨架。酸不安定基回應酸而化學性地改變。例如，在有酸存在的情況下斷開酸不安定基，使得光阻的極性增加或是降低。因此，在光阻的曝光區中，酸不安定基被光酸產生劑去保護化。曝光的光阻改變其極性和溶解度。舉例而言，曝光的光阻材料在顯影劑中溶解度增加(對正型光阻而言)，或在顯影劑中溶解度降低(對負型光阻而言)。當微影曝光製程的曝光劑量達到劑量臨界值(dose threshold)時，曝光的光阻材料將不會溶於顯影劑中，或是曝光的光阻材料將會溶於顯影劑中。在一些示範例中，酸不安定基包含叔丁氧羰基(t-butoxycarbonyl，tBOC)。
光阻410可更包含其它化學物質，例如抑制劑(quencher)、敏化劑(sensitizer)或這兩者。當要塗佈時，將各種化學成分混合於溶劑中形成光阻溶液。溶劑可為水性溶劑或有機溶劑。在將光阻410塗佈於基底202上之後，可執行軟烤以減少在塗佈的光阻中的溶劑。
參閱第3和4C圖，方法300進行至操作304，對光阻410執行毯覆式曝光製程(blanket exposing process)。毯覆式曝 光製程為不產生圖案化的光學曝光製程(例如不使用光罩)。因此，可消除對準或其它相應的步驟。再者，可利用低成本且低解析度的微影投影系統來執行毯覆式曝光製程。毯覆式光學曝光製程所使用的光學輻射可包含紫外光、深紫外光或其它合適的輻射，例如I線燈(I-line light)、深紫外光燈(DUV light)(例如由KrF準分子雷射產生的248nm輻射，或由ArF準分子雷射產生的193nm輻射)。在一些實施例中，輻射為極紫外光輻射(例如13.5nm)。在毯覆式曝光製程的過程中，光阻410中的光酸產生劑釋放酸。酸對與酸不安定基鍵結的高分子引發去保護化反應，產生羧酸並達成極性轉換(polar switch)，使得高分子可溶於鹼性溶液中。
方法300可更包含曝光後烘烤(post-exposure baking，PEB)，以放大酸反應。在曝光後烘烤製程期間，在曝光的光阻材料中的酸不安定基被斷開，光阻410的曝光部分化學性地改變(例如更親水或更疏水)。在一些特定的實施例中，可在熱腔室中於溫度範圍在約80℃和約160℃之間執行曝光後烘烤製程。
在毯覆式曝光製程期間，因為曝光劑量高於曝光臨界值，光阻410位於溝槽206之上的頂部部分化學性地改變，稱為曝光部分420。當溝槽206具有小於臨界尺寸的寬度時，光阻410位於溝槽206內的部分無法接收或無法接收足夠的光學輻射。在一些示範例中，毯覆式曝光製程只聚焦於光阻410的頂部部分，使得只有感光材料層的頂部部分曝光於高於曝光臨界值的劑量。因此，光阻410位於溝槽206內的部分不會溶於鹼 性溶液中。
參閱第3和4D圖，方法300進行至操作306，使用顯影劑執行顯影製程。在一些實施例中，顯影劑為鹼性溶液。在一些示範例中，顯影劑為氫氧化四甲胺(tetramethyl ammonium hydroxide，TMAH)溶液。如同前文所述，在顯影製程中藉由顯影劑移除曝光部分420，產生平坦化的頂面430，其由圖案層204和光阻410的未曝光部分一起界定。在顯影製程後，在溝槽206中剩餘的光阻材料作為插塞材料改進隔離-密集(iso-dense)平坦化效能。在此，「隔離-密集」指的是圖案的隔離圖案區和密集圖案區具有不均勻圖案密度。
參閱第3圖，方法300可更包含其它操作。舉例而言，方法300包含操作114，對使用平坦化頂面的半導體結構400執行製造製程。在一些示範例中，執行光微影製程。藉由旋轉塗佈將光阻材料塗佈於平坦化的頂面430上。微影步驟包含光學曝光、曝光後烘烤和顯影，接著形成圖案化的光阻層，此圖案化的光阻層將作為用於蝕刻的蝕刻遮罩或用於離子佈植的佈植遮罩。可執行雙層或三層方案的光阻。
雖然未繪示於第3圖中，方法300可包含其它操作在上述的操作之前、期間或之後，例如操作114。在一些實施例中，基底202為半導體基底，且方法300進行至形成鰭式場效電晶體。在此實施例中，方法300包含在半導體基底202中形成複數個主動鰭。前文所述的先進微影製程、方法和材料可用於許多應用中，包含鰭式場效電晶體。舉例而言，可將鰭圖案化，以在部件之間產生相對靠近的間距，前文所述的發明實施例非 常適合此應用。此外，用於形成鰭式場效電晶體的鰭的間隔物，也稱為心軸(mandrel)，可根據前文的發明實施例進行處理。
本發明實施例提供改善平坦化效能的方法，其會增強且改善後續的製造，例如微影圖案化、化學機械研磨或鰭式主動區的形成。特別是，本方法透過活化處理，例如酸處理或毯覆式曝光製程，並結合相對應的材料層，例如酸敏感材料或感光材料層，提供了平坦化的頂面。
因此，根據一些實施例，本發明實施例提供平坦化的方法。此方法包含提供基底，其具有頂面和從頂面凹陷的溝槽，將敏感材料層塗佈於基底的頂面上，其中敏感材料層填入溝槽中，對敏感材料層執行活化處理，使得部分的敏感材料層化學性地改變，以及對敏感材料層執行溼式化學製程，使得敏感材料層位於溝槽之上的頂部部分被移除，產生平坦化的表面。
在一些實施例中，於塗佈敏感材料層之前，此方法更包含對基底的頂面和溝槽執行酸處理，以及對基底的頂面和溝槽執行第一清洗製程，藉此在基底和溝槽上產生酸層，其中酸層順應於基底的頂面和溝槽。
在一些實施例中，其中塗佈敏感材料層包含直接將酸敏感材料層塗佈於酸層上。
在一些實施例中，其中酸敏感材料層包含高分子材料，且活化處理的執行包含藉由酸引發高分子材料的交聯反應之處理。
在一些實施例中，其中活化處理包含熱烘烤製程。
在一些實施例中，其中活化處理包含電磁輻射處理。
在一些實施例中，其中溼式化學製程為第二清洗製程，其中第一清洗製程和第二清洗製程中的至少一者使用化學溶液，此化學溶液選自二甲基亞碸(Dimethyl sulfoxide，DMSO)、四氫呋喃(Tetrahydrofuran，THF)、丙二醇單甲醚(propylene glycol monomethyl ether，PGME)、丙二醇甲醚醋酸酯(Propylene glycol monomethyl ether acetate，PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇(ethylene glycol)、γ丁內酯(gamma butyrolactone)、N-甲基-2-吡咯烷酮(N-Methyl-2-2pyrrolidone、NMP)、正丁酯(n-Butylacetate，nBA)、異丙醇(isopropyl alcohol，IPA)以及前述之混合物。
在一些實施例中，其中敏感材料層包含具有酸不安定基鍵結於其上的高分子材料和交聯劑。
在一些實施例中，其中高分子材料包含聚羥苯乙烯(polyhydroxystyrene，PHS)和聚乙烯醇(polyvinyl alcohol，PVA)中的一者。
在一些實施例中，其中交聯劑包含四羥甲基甘脲(tetramethylolglycoluril，TMGU)和環氧化物(epoxide)中的一者。
在一些實施例中，其中敏感材料層為感光材料層，活化處理包含使用光學輻射的毯覆式光學曝光製程，以及溼式化學製程為顯影製程。
根據另一些實施例，本發明實施例提供平坦化的 方法。此方法包含提供具有凹陷溝槽的基底，將感光材料層塗佈於基底的頂面和凹陷溝槽上，對感光材料層執行毯覆式曝光製程，使得只有感光材料層的頂部部分以高於曝光臨界值的劑量曝光，以及對感光材料層執行顯影製程，藉此移除感光材料層的頂部部分。
在一些實施例中，其中毯覆式曝光製程的執行包含執行毯覆式曝光製程只聚焦在感光材料層的頂部部分。
在一些實施例中，其中感光材料層包含具有酸不安定基鍵結於其上的高分子、交聯劑和光酸產生劑混合於溶劑中。
根據又一些實施例，本發明實施例提供平坦化的方法。此方法包含提供具有凹陷溝槽的基底，對基底和凹陷溝槽執行酸處理，對基底的頂面和凹陷溝槽執行第一清洗製程，藉此形成順應於基底的酸層，將酸敏感材料層塗佈於基底的頂面上，其中酸敏感材料層直接接觸位於基底的頂面和凹陷溝槽上的酸層，對酸敏感材料層執行處理，使得酸敏感材料層中靠近酸層的部分化學性地改變，以及對酸敏感材料層執行第二清洗製程，使得酸敏感材料層中未改變的部分被第二清洗製程移除，產生平坦化的頂面。
根據又一些實施例，本發明實施例提供平坦化的方法。此方法包含提供具有凹陷溝槽的基底，形成順應於基底的酸層，將酸敏感材料層塗佈於基底的頂面上，其中酸敏感材料層直接接觸酸層，對酸敏感材料層執行處理，使得酸敏感材料層中靠近酸層的部分化學性地改變，以及對酸敏感材料層執 行清洗製程，使得酸敏感材料層中未改變的部分被移除。
在一些實施例中，其中酸敏感材料層包含具有酸不安定基鍵結於其上的高分子材料和交聯劑，以及執行上述處理包含藉由酸引發高分子材料的交聯反應之處理。
在一些實施例中，其中高分子材料包含聚羥苯乙烯(PHS)和聚乙烯醇(PVA)中的一者，且交聯劑包含四羥甲基甘脲(TMGU)和環氧化物中的一者。
在一些實施例中，其中處理包含烘烤溫度範圍在80℃和350℃之間的熱烘烤製程。
在一些實施例中，其中處理包含電磁輻射處理，其使用的電磁輻射選自無線電波、微波、紅外光和可見光。
在一些實施例中，其中清洗製程使用化學溶液，此化學溶液選自二甲基亞碸(DMSO)、四氫呋喃(THF)、丙二醇單甲醚(PGME)、丙二醇甲醚醋酸酯(PGMEA)、乙醇、丙醇、丁醇、甲醇、乙二醇、γ丁內酯、N-甲基-2-吡咯烷酮(NMP)、正丁酯(nBA)、異丙醇(IPA)以及前述之混合物。
以上概述了數個實施例的部件，使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的各方面。在本發明所屬技術領域中具有通常知識者應該理解，他們可以容易地使用本發明實施例作為基礎，來設計或修改用於實施與在此所介紹實施例相同的目的及/或達到相同優點的其他製程和結構。在本發明所屬技術領域中具有通常知識者也應該理解，這些等效的構造並不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，在此可以做出各種 改變、取代或其他選擇。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

Claims (1)

  1. 一種積體電路的製造方法，包括：提供一基底，具有一頂面和從該頂面凹陷的一溝槽；將一敏感材料層塗佈於該基底的該頂面上，其中該敏感材料大致上填入該溝槽；對該敏感材料層執行一活化處理，使得部分的該敏感材料層化學性地改變；以及對該敏感材料層執行一溼式化學製程，使得該敏感材料層在該溝槽之上的頂部部分被移除，其中該敏感材料層的剩餘部分的頂面與該基底的該頂面大致上共平面。
TW106140093A 2017-05-17 2017-11-20 積體電路的製造方法 TWI738924B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/597,734 2017-05-17
US15/597,734 US11022886B2 (en) 2017-05-17 2017-05-17 Bottom-up material formation for planarization

Publications (2)

Publication Number Publication Date
TW201901853A true TW201901853A (zh) 2019-01-01
TWI738924B TWI738924B (zh) 2021-09-11

Family

ID=64270189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140093A TWI738924B (zh) 2017-05-17 2017-11-20 積體電路的製造方法

Country Status (3)

Country Link
US (1) US11022886B2 (zh)
CN (1) CN108962728B (zh)
TW (1) TWI738924B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817521B (zh) * 2017-11-21 2022-04-12 联华电子股份有限公司 用来改善平坦化负载效应的半导体制作工艺
US11942532B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311870A (ja) * 1999-04-28 2000-11-07 Mitsubishi Electric Corp 半導体装置の製造方法
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
US7364835B2 (en) * 2003-10-15 2008-04-29 Brewer Science Inc. Developer-soluble materials and methods of using the same in via-first dual damascene applications
US7119403B2 (en) * 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US20060089000A1 (en) * 2004-10-26 2006-04-27 International Business Machines Corporation Material and process for etched structure filling and planarizing
US8084185B2 (en) * 2009-01-08 2011-12-27 International Business Machines Corporation Substrate planarization with imprint materials and processes
US20120064720A1 (en) * 2010-09-10 2012-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization control for semiconductor devices
US8409456B2 (en) * 2011-04-20 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization method for high wafer topography
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
CN104347346B (zh) * 2013-08-05 2017-06-06 上海华虹宏力半导体制造有限公司 不同结构的深沟槽平坦化方法
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
CN107112212B (zh) * 2014-12-22 2021-03-12 东京毅力科创株式会社 使用接枝聚合物材料图案化基底
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method
KR20170073911A (ko) * 2015-12-21 2017-06-29 삼성전자주식회사 포토레지스트 조성물, 패턴 형성 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20180337036A1 (en) 2018-11-22
CN108962728A (zh) 2018-12-07
TWI738924B (zh) 2021-09-11
CN108962728B (zh) 2022-06-10
US11022886B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
US11822238B2 (en) Extreme ultraviolet photolithography method with developer composition
US11378884B2 (en) Extreme ultraviolet photoresist and method
US10747114B2 (en) Blocking layer material composition and methods thereof in semiconductor manufacturing
US10520821B2 (en) Lithography process with enhanced etch selectivity
US11774855B2 (en) Lithography patterning technique
TW201901294A (zh) 微影圖案化的方法
TWI738924B (zh) 積體電路的製造方法
US11112698B2 (en) Photoresist with gradient composition for improved uniformity
TWI725432B (zh) 微影方法
CN105990104B (zh) 制造一半导体装置的方法
TWI737782B (zh) 微影圖案化的方法
TW202215497A (zh) 形成狹槽接點的方法
TWI761987B (zh) 負光阻及其顯影的方法