TW201839748A - 顯示裝置及其驅動電路 - Google Patents

顯示裝置及其驅動電路 Download PDF

Info

Publication number
TW201839748A
TW201839748A TW107114261A TW107114261A TW201839748A TW 201839748 A TW201839748 A TW 201839748A TW 107114261 A TW107114261 A TW 107114261A TW 107114261 A TW107114261 A TW 107114261A TW 201839748 A TW201839748 A TW 201839748A
Authority
TW
Taiwan
Prior art keywords
driving
circuit
coupled
enabling
units
Prior art date
Application number
TW107114261A
Other languages
English (en)
Other versions
TWI673702B (zh
Inventor
廖敏男
Original Assignee
矽創電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽創電子股份有限公司 filed Critical 矽創電子股份有限公司
Publication of TW201839748A publication Critical patent/TW201839748A/zh
Application granted granted Critical
Publication of TWI673702B publication Critical patent/TWI673702B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Abstract

本發明提供一種顯示裝置及其驅動電路，顯示裝置包含一顯示面板與一驅動電路，驅動電路包含一源極驅動電路及一致能電路，源極驅動電路設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板；該致能電路耦接該些驅動單元且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。

Description

顯示裝置及其驅動電路
本發明係有關於一種顯示裝置，尤其是一種可降低電磁干擾的顯示裝置及其驅動電路。
液晶顯示（Liquid Crystal Display，LCD）裝置具有外型輕薄、體積小、低輻射及低耗能等優點，因此液晶顯示裝置已逐漸取代傳統的陰極射線管顯示（Cathode Ray Tube Display）裝置，而廣泛地應用在各種電子產品。液晶顯示裝置一般可以包含閘極驅動電路與源極驅動電路及顯示面板，閘極驅動電路用於掃描顯示面板的複數列閘極線，當閘極線被閘極驅動電路掃描時，位於閘極線上的所有像素結構皆會被開啟，此時源極驅動電路的複數驅動單元會同時對位於被掃描閘極線之所有像素結構傳送驅動訊號，而對像素結構充電，即驅動像素結構，以顯示畫面。如此可知，源極驅動電路之該些個驅動單元對位於被掃描閘極線之所有像素結構傳送驅動訊號時，源極驅動電路抽取較大電流，如此即會造成較大電磁干擾（Electro Magnetic Interference，EMI）。現今提出許多降低電磁干擾的解決方案，例如，中華人民共和國國家知識產權局授權公告號CN101256753B、台灣智慧財產局專利公告號I336463與美國專利商標局專利號US6,937,233B2，然而這些解決方案並未針對一個源極驅動電路內之複數驅動單元的運作所造成的電磁干擾進行改善。
鑒於上述問題，本發明提供一種顯示裝置及其驅動電路，以改善一個源極驅動電路內之複數驅動單元的運作所造成的電磁干擾。
本發明之目的，在於提供一種顯示裝置及其驅動電路，其降低源極驅動電路之複數驅動單元運作時造成的電磁干擾。
本發明揭示一種顯示裝置，其包含一顯示面板、一源極驅動電路及一致能電路，源極驅動電路設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板。該致能電路耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
本發明揭示一種顯示裝置的驅動電路，其包含一源極驅動電路及一致能電路。源極驅動電路設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板。該致能電路耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
在說明書及後續的申請專利範圍當中使用了某些詞彙指稱特定的元件，然，所屬本發明技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞稱呼同一個元件，而且，本說明書及後續的申請專利範圍並不以名稱的差異作為區分元件的方式，而是以元件在整體技術上的差異作為區分的準則。在通篇說明書及後續的申請專利範圍當中所提及的「包含」為一開放式用語，故應解釋成「包含但不限定於」。再者，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述一第一裝置耦接一第二裝置，則代表該第一裝置可直接連接該第二裝置，或可透過其他裝置或其他連接手段間接地連接至該第二裝置。
為使　貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例說明，說明如後：
請參閱第一圖，其為本發明之顯示裝置之第一實施例的示意圖。如圖所示，顯示裝置包含一顯示面板10，顯示面板10的複數閘極線12與複數源極線14交錯形成複數像素，而該些像素內可以包含一薄膜電晶體、一液晶電容與一儲存電容。顯示面板10的閘極驅動電路20耦接該些閘極線12，且輸出複數閘極訊號G0、G1~Gn至該些閘極線12而掃描顯示面板10。顯示面板10的源極驅動電路30耦接該些源極線14，且輸出複數驅動訊號（或稱為源極訊號）S0、S1、S2、S3、S4、S5、S6、S7至該些源極線14而驅動顯示面板10。再者，顯示裝置包含一電源電路50，其產生一供應電源VP至源極驅動電路30，然而，電源電路50也可以同時作為閘極驅動電路20的電源；或者，顯示裝置可以設有多個電源電路來供應源極驅動電路30/閘極驅動電路20所需的電源，本發明並不以此為限。
復參閱第一圖，顯示裝置的驅動電路除了可以包含前述閘極驅動電路20、源極驅動電路30及電源電路50，還包含一致能電路40，致能電路40耦接源極驅動電路30而控制源極驅動電路30輸出該些驅動訊號S0~S7，致能電路40包含複數延遲電路DLY，且該致能電路40能夠產生或接收一致能訊號Enable。該些延遲電路DLY能夠接收並延遲該致能訊號Enable，所以，該些延遲電路DLY依據各自設定的延遲時間延遲所接收到的致能訊號Enable，其中，該些延遲電路DLY可以具有相同或不同的的延遲時間。源極驅動電路30可以包含（設有）複數驅動單元32與複數數位類比轉換電路（Digital to Analog Converter，DAC）34，該些驅動單元32的致能端分別耦接致能電路40以接收致能訊號Enable，而受控於未被延遲的致能訊號Enable及受控於被延遲電路DLY延遲後的致能訊號Enable。
換言之，該些驅動單元32因致能電路40的控制而分別（分時）輸出各自的驅動訊號S0~S7至所耦接的源極線14。例如：未被延遲的致能訊號Enable控制源極驅動電路30輸出驅動訊號S0及驅動訊號S4，且經由該些延遲電路DLY延遲後控制源極驅動電路30輸出驅動訊號S1及驅動訊號S5，如此，源極驅動電路30輸出驅動訊號S0、S4後於一延遲時間後再輸出驅動訊號S1、S5。該些數位類比轉換電路34分別耦接該些驅動單元32且分別接收一輸入畫素資料DATA，而分別輸出一畫素訊號至該些驅動單元32，所以，致能電路40依據致能訊號Enable分時致能該些驅動單元32，所以，該些驅動單元32分時依據該些畫素訊號而輸出該些驅動訊號S0~S7，其中，致能訊號Enable可以由顯示裝置的時序控制器（Timing Controller，Tcon）或其他控制電路所產生，或可由該致能電路40產生。
再者，源極驅動電路30依據電源電路50輸出的供應電源VP輸出該些驅動訊號S0~S7，所以，當源極驅動電路30的該些驅動單元32分時輸出該些驅動訊號S0~S7時，該些驅動單元32是分時利用供應電源VP來完成輸出該些驅動訊號S0~S7的運作，如此，電源電路50在同一時間點僅需供應該些驅動單元32的部分驅動單元32所需的電源，而無須在同一時間點供應全部驅動單元32所需的電源。換言之，致能電路40於不同時間分別致能該些驅動單元32輸出該些驅動訊號S0~S7，而致使供應電源VP的峰值電流（Peak Current）在單位時間（例如1秒）內大幅地降低。因此，本發明可以減少源極驅動電路30（該些驅動單元32）運作時導致的電磁干擾。此外，以第一圖實施例為基礎，致能電路40除了設置於源極驅動電路30外，也可以設置於源極驅動電路30內，而該些驅動單元32除了設置於源極驅動電路30內，也可以設置於源極驅動電路30外。
請參閱第二圖，其為本發明之顯示裝置之第二實施例的示意圖。如圖所示，致能電路40包含複數延遲電路DLY，驅動單元321與驅動單元325是直接耦接（接收）致能訊號Enable，而未經過延遲電路DLY耦接致能訊號Enable。致能電路40的一第一延遲電路41耦接（接收）致能訊號Enable與該些驅動單元322、326，第一延遲電路41於一第一延遲時間後輸出致能訊號Enable至該些驅動單元322、326。致能電路40的一第二延遲電路42耦接第一延遲電路41與該些驅動單元323、327，第二延遲電路42接收第一延遲電路41輸出的致能訊號Enable，第二延遲電路42於一第二延遲時間後輸出所接收之致能訊號Enable至該些驅動單元323、327。所以，第一圖實施例與第二圖實施例的差異在於第一圖的延遲電路DLY分別輸出致能訊號Enable至單一驅動單元32，而第二圖的延遲電路DLY分別輸出致能訊號Enable至複數驅動單元32，換言之，第一延遲電路41可以耦接該些驅動單元32之至少一驅動單元322，且可以於第一延遲時間後輸出致能訊號Enable至其所耦接至少一驅動單元322；而第二延遲電路42可以耦接該些驅動單元32之至少一驅動單元323，且可以於第二延遲時間後輸出致能訊號Enable至其所耦接至少一驅動單元323。
值得注意的是，在第一圖實施例與第二圖實施例當中，致能電路40的該些延遲電路DLY(例如第一延遲電路41與第二延遲電路42)可以相互串接，使得後級延遲電路DLY(第二延遲電路42)可用來延遲經前級延遲電路DLY(第一延遲電路41)延遲的致能訊號Enable，使得每一級延遲電路DLY所輸出的致能訊號Enable都具有不同的延遲時間(相位)。然而本發明並不以此為限，在本發明部分實施例中，透過於致能電路40設置具有不同延遲時間的數個延遲電路DLY，該些延遲電路DLY無須相互串接亦可輸出具有不同的延遲時間(相位) 的致能訊號Enable。
再者，實施例中的驅動單元32可以為一運算放大器，且可包含一差動部與一輸出部，所以，致能訊號Enable除了上述實施例說中的致能整個驅動單元32外，還可以僅致能驅動單元32的輸出部，其中，差動部可以包含差動電路等工作電流較小的電路，輸出部可以包含增益級或輸出級等電工作流較大的電路，換言之，致能訊號Enable可以僅控制輸出部所具有之工作電流較大的電路，而控制輸出部輸出驅動訊號，同樣可以達到降低供應電源VP的峰值電流（Peak Current）效果。此外，本發明並不加以限制致能訊號Enable控制驅動單元32是否輸出驅動訊號的方法，舉例而言，致能訊號Enable可以控制驅動單元32整體電路的開關作動、可以導通或截斷驅動訊號的產生路徑、也可以導通或截斷驅動單元32的電源路徑來決定是否輸出驅動訊號。
復參閱第二圖，該些驅動單元32可以分成複數驅動群組，每一驅動群組可包含兩個以上的數個驅動單源，例如：該些驅動單元321~324為第一驅動群組，該些驅動單元325~328為第二驅動群組。所以，致能電路40的第一延遲電路41可以耦接每一驅動群組（第一驅動群組與第二驅動群組）的至少一驅動單元322、326，且可以於第一延遲時間後輸出致能訊號Enable至第一延遲電路41所耦接之每一驅動群組的至少一驅動單元322、326，而致能第一延遲電路41所耦接之每一驅動群組的至少一驅動單元322、326。而且，第二延遲電路42可以耦接每一驅動群組的至少一驅動單元323、327，接收第一延遲電路41所輸出的致能訊號Enable，且可以於一第二延遲時間後輸出所接收之致能訊號Enable至第二延遲電路42所耦接之每一驅動群組的至少一驅動單元323、327，而致能第二延遲電路42所耦接之每一驅動群組的至少一驅動單元323、327。
請參閱第三圖，其為本發明之驅動電路之一實施例的示意圖。如圖所示，透過設置複數電源電路50，該些電源電路50分別提供供應電源VP至該些驅動單元32，所以，在第三圖實施例的基礎上，第一圖與第二圖實施例可以從包含單一電源電路50改為包含該些電源電路50，所以，該些數位類比轉換電路34也可以分別由不同的電源電路50提供供應電源VP，再者，該些數位類比轉換電路34與該些驅動單元32可以由相同的電源電路50提供供應電源VP或者由不同的電源電路50提供供應電源VP。再者，第一圖與第二圖顯示面板10的等效電路可以如第三圖中的電路11。
請參閱第四A圖，其為本發明之源極驅動電路之驅動訊號之第一實施例的波形圖。如圖所示，一致能期間TS1始於閘極訊號G0開始掃描閘極線12，且致能期間TS1可以設定為閘極訊號G0的掃描週期的1/10週期、2/10周期或1/10至2/10間的任一週期，所以，致能電路40可以在掃描週期的前面1/10週期內致能全部的驅動單元32而輸出該些驅動訊號S0~S7。復參閱第二圖與第四A圖，第二圖的致能電路40是同時致能兩個驅動單元321、325而分時輸出驅動訊號S0、S4，惟，致能電路40在同一時間所致能的驅動單元32的數量需考量到顯示面板的特性、顯示畫面的品質、顯示畫面頻率與電源電路50的輸出功率，例如：當顯示畫面頻率較低（例如：1Hz）及為解析度較低的顯示面板10時可於不同時間分別致能數量較少的驅動單元32，反之，顯示畫面頻率較高及為解析度較高的顯示面板10時，則可於不同時間分別致能數量較多的驅動單元32。
復參閱第二圖與第四A圖，閘極訊號G0從高準位轉變為低準位後停止掃描閘極線12，而致能電路40同時停止致能該些驅動單元321~324，所以，該些驅動訊號S0、S1、S2、S3未分時轉變為低準位，而是同步轉變為低準位。然而，在該些驅動單元32輸出該些驅動訊號S0、S1、S2、S3至該顯示面板後，致能電路40可以如第四B圖的實施例所示，於一停止致能期間TS2分時停止致能該些驅動單元321~324，而控制該些驅動訊號S0、S1、S2、S3分時轉變為低準位，如此，第四B圖實施例應用於具有預充驅動（Pre-driver）機制與等化（Equalize）驅動機制的驅動電路時也可以降低電磁干擾。
綜合上述，本發明揭示一種顯示裝置，其包含一顯示面板、一源極驅動電路及一致能電路，源極驅動電路設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板。該致能電路耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
本發明揭示一種顯示裝置的驅動電路，其包含一源極驅動電路及一致能電路。源極驅動電路設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板。該致能電路耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
10‧‧‧顯示面板
11‧‧‧電路
12‧‧‧閘極線
14‧‧‧源極線
20‧‧‧閘極驅動電路
30‧‧‧源極驅動電路
32‧‧‧驅動單元
34、DAC‧‧‧數位類比轉換電路
40‧‧‧致能電路
41‧‧‧延遲電路
42‧‧‧延遲電路
50‧‧‧電源電路
321‧‧‧驅動單元
322‧‧‧驅動單元
323‧‧‧驅動單元
324‧‧‧驅動單元
325‧‧‧驅動單元
326‧‧‧驅動單元
327‧‧‧驅動單元
328‧‧‧驅動單元
DATA‧‧‧輸入畫素資料
DLY‧‧‧延遲電路
G0‧‧‧閘極訊號
G1‧‧‧閘極訊號
Gn‧‧‧閘極訊號
S0‧‧‧源極訊號
S1‧‧‧源極訊號
S2‧‧‧源極訊號
S3‧‧‧源極訊號
S4‧‧‧源極訊號
S5‧‧‧源極訊號
S6‧‧‧源極訊號
S7‧‧‧源極訊號
TS1‧‧‧致能期間
TS2‧‧‧停止致能期間
VP‧‧‧供應電源
第一圖：其為本發明之顯示裝置之第一實施例的示意圖； 第二圖：其為本發明之顯示裝置之第二實施例的示意圖； 第三圖：其為本發明之驅動電路之一實施例的示意圖； 第四A圖：其為本發明之源極驅動電路之驅動訊號之第一實施例的波形圖；及 第四B圖：其為本發明之源極驅動電路之驅動訊號之第二實施例的波形圖。

Claims (20)

  1. 一種顯示裝置，其包含： 一顯示面板； 一源極驅動電路，設有複數驅動單元，該些驅動單元耦接該顯示面板並分別輸出一驅動訊號至該顯示面板；及 一致能電路，耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
  2. 如申請專利範圍第1項所述之顯示裝置，其中，該致能電路包含： 一第一延遲電路，接收一致能訊號並耦接該些驅動單元之至少一驅動單元，於一第一延遲時間後輸出該致能訊號至該第一延遲電路所耦接之該至少一驅動單元；及 一第二延遲電路，耦接該第一延遲電路與該些驅動單元之至少一驅動單元，該第二延遲電路接收該第一延遲電路輸出的該致能訊號，於一第二延遲時間後輸出所接收之該致能訊號至該第二延遲電路所耦接之該至少一驅動單元。
  3. 如申請專利範圍第1項所述之顯示裝置，其中，該些驅動單元分成複數驅動群組，該致能電路包含： 一第一延遲電路，接收一致能訊號並耦接該每一驅動群組的至少一驅動單元，於一第一延遲時間後輸出該致能訊號至該第一延遲電路所耦接之該每一驅動群組的該至少一驅動單元，而致能該第一延遲電路所耦接之該每一驅動群組的該至少一驅動單元；及 一第二延遲電路，耦接該第一延遲電路與該每一驅動群組的至少一驅動單元，接收該第一延遲電路所輸出的該致能訊號，於一第二延遲時間後輸出所接收之該致能訊號至該第二延遲電路所耦接之該每一驅動群組的該至少一驅動單元，而致能該第二延遲電路所耦接之該每一驅動群組的該至少一驅動單元。
  4. 如申請專利範圍第1項所述之顯示裝置，其中，該致能電路於該些驅動單元輸出該些驅動訊號至該顯示面板後，該致能電路於不同時間分別停止致能該些驅動單元之該至少一驅動單元。
  5. 如申請專利範圍第1項所述之顯示裝置，其包含： 複數數位類比轉換電路，分別耦接該些驅動單元，並分別接收一輸入畫素資料而分別輸出一畫素訊號至該些驅動單元。
  6. 如申請專利範圍第1項所述之顯示裝置，其包含： 一閘極驅動電路，輸出複數閘極訊號而分別掃描該顯示面板的複數閘極線，該致能電路於一致能期間分時致能該些驅動單元。
  7. 如申請專利範圍第6項所述之顯示裝置，其中，該致能期間始於開始掃描該每一閘極線，且該致能期間為該閘極訊號的一掃描週期的1/10至2/10週期。
  8. 如申請專利範圍第1項所述之顯示裝置，其包含： 一閘極驅動電路，輸出複數閘極訊號而分別掃描該顯示面板的複數閘極線，於掃描每一該閘極線後，該致能電路於不同時間分別停止致能該些驅動單元之該至少一驅動單元。
  9. 如申請專利範圍第1項所述之顯示裝置，其包含： 一電源電路，耦接該些驅動單元，並產生一供應電源而提供至該些驅動單元。
  10. 如申請專利範圍第1項所述之顯示裝置，其包含： 複數電源電路，耦接該些驅動單元，並產生複數供應電源而提供至該些驅動單元。
  11. 一種顯示裝置的驅動電路，其包含： 一源極驅動電路，設有複數驅動單元，該些驅動單元耦接一顯示面板並分別輸出一驅動訊號至該顯示面板；及 一致能電路，耦接該些驅動單元，且於不同時間分別致能該些驅動單元之至少一驅動單元而輸出該驅動訊號。
  12. 如申請專利範圍第11項所述之驅動電路，其中，該致能電路包含： 一第一延遲電路，接收一致能訊號並耦接該些驅動單元之至少一驅動單元，於一第一延遲時間後輸出該致能訊號至該第一延遲電路所耦接之該至少一驅動單元；及 一第二延遲電路，耦接該第一延遲電路與該些驅動單元之至少一驅動單元，該第二延遲電路接收該第一延遲電路輸出的該致能訊號，於一第二延遲時間後輸出所接收之該致能訊號至該第二延遲電路所耦接之該至少一驅動單元。
  13. 如申請專利範圍第11項所述之驅動電路，其中，該些驅動單元分成複數驅動群組，該致能電路包含： 一第一延遲電路，接收一致能訊號並耦接該每一驅動群組的至少一驅動單元，於一第一延遲時間後輸出該致能訊號至該第一延遲電路所耦接之該每一驅動群組的該至少一驅動單元，而致能該第一延遲電路所耦接之該每一驅動群組的該至少一驅動單元；及 一第二延遲電路，耦接該第一延遲電路與該每一驅動群組的至少一驅動單元，接收該第一延遲電路所輸出的該致能訊號，於一第二延遲時間後輸出所接收之該致能訊號至該第二延遲電路所耦接之該每一驅動群組的該至少一驅動單元，而致能該第二延遲電路所耦接之該每一驅動群組的該至少一驅動單元。
  14. 如申請專利範圍第11項所述之驅動電路，其中，該致能電路於該些驅動單元輸出該些驅動訊號至該顯示面板後，該致能電路於不同時間分別停止致能該些驅動單元之該至少一驅動單元。
  15. 如申請專利範圍第11項所述之驅動電路，其包含： 複數數位類比轉換電路，分別耦接該些驅動單元，並分別接收一輸入畫素資料而分別輸出一畫素訊號至該些驅動單元。
  16. 如申請專利範圍第11項所述之驅動電路，其包含： 一閘極驅動電路，輸出複數閘極訊號而分別掃描該顯示面板的複數閘極線，該致能電路於一致能期間分時致能該些驅動單元。
  17. 如申請專利範圍第16項所述之驅動電路，其中，該致能期間始於開始掃描該每一閘極線，且該致能期間為該閘極訊號的一掃描週期的1/10至2/10週期。
  18. 如申請專利範圍第11項所述之驅動電路，其包含： 一閘極驅動電路，輸出複數閘極訊號而分別掃描該顯示面板的複數閘極線，於掃描每一該閘極線後，該致能電路於不同時間分別停止致能該些驅動單元之該至少一驅動單元。
  19. 如申請專利範圍第11項所述之驅動電路，其包含： 一電源電路，耦接該些驅動單元，並產生一供應電源而提供至該些驅動單元。
  20. 如申請專利範圍第11項所述之驅動電路，其包含： 複數電源電路，耦接該些驅動單元，並產生複數供應電源而提供至該些驅動單元。
TW107114261A 2017-04-26 2018-04-26 顯示裝置及其驅動電路 TWI673702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762490169P 2017-04-26 2017-04-26
US62/490,169 2017-04-26

Publications (2)

Publication Number Publication Date
TW201839748A true TW201839748A (zh) 2018-11-01
TWI673702B TWI673702B (zh) 2019-10-01

Family

ID=64093947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114261A TWI673702B (zh) 2017-04-26 2018-04-26 顯示裝置及其驅動電路

Country Status (2)

Country Link
CN (1) CN108806624B (zh)
TW (1) TWI673702B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
CN101739961B (zh) * 2008-11-06 2012-07-25 瑞鼎科技股份有限公司 源极驱动装置
TWI457906B (zh) * 2010-11-29 2014-10-21 Sitronix Technology Corp Saving circuit area of ​​the display panel drive circuit
US11069318B2 (en) * 2011-07-01 2021-07-20 Sitronix Technology Corp. Driving circuit for display panel
JP2013120981A (ja) * 2011-12-06 2013-06-17 Renesas Electronics Corp データドライバ、表示パネル駆動装置及び表示装置
TWI446322B (zh) * 2011-12-30 2014-07-21 Himax Tech Ltd 源極驅動器
CN104036735A (zh) * 2013-03-05 2014-09-10 联咏科技股份有限公司 显示驱动装置及显示面板的驱动方法
CN103165095B (zh) * 2013-03-29 2016-04-27 深圳市华星光电技术有限公司 一种液晶面板的驱动电路、液晶面板和一种驱动方法
TWI550589B (zh) * 2015-05-22 2016-09-21 天鈺科技股份有限公司 資料驅動器之驅動方法及顯示面板之驅動方法

Also Published As

Publication number Publication date
CN108806624A (zh) 2018-11-13
CN108806624B (zh) 2021-08-06
TWI673702B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP6153720B2 (ja) ゲート駆動回路及びそれを備える表示装置
US10068658B2 (en) Shift register unit, driving circuit and method, array substrate and display apparatus
JP2018519539A (ja) 表示パネル用の発光制御装置及び方法
KR20150086973A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
JP2007034305A (ja) 表示装置
US20110102398A1 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
JP6570629B2 (ja) Ａｍｏｌｅｄ駆動装置及び駆動方法
JP2008176269A (ja) 表示装置及びこの駆動方法
KR20130023488A (ko) 스캔구동부와 이를 이용한 유기전계발광표시장치
WO2020237791A1 (zh) 显示面板及显示装置
KR20170126568A (ko) 표시 장치 및 이의 구동 방법
WO2017020354A1 (zh) 源驱动晶片驱动电路以及液晶显示面板
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
TWI489435B (zh) 閘極輸出控制方法
JP2018508834A (ja) 表示パネル及びその駆動回路
JP2010039061A (ja) 表示装置、信号ドライバ
US9536486B2 (en) Display driving method with multi-type common voltages and display driving circuit using the same
KR102063642B1 (ko) 표시 패널 및 이를 구비한 표시 장치
JP5616483B2 (ja) 有機発光ダイオード表示装置及びその駆動方法
US20140253418A1 (en) Gate driving module, display apparatus having the same and method of driving display panel using the same
CN105118450A (zh) 避免goa基板烧毁的液晶显示器
WO2018233053A1 (zh) 显示面板的驱动电路、方法及显示装置
TWI673702B (zh) 顯示裝置及其驅動電路
KR20150088598A (ko) 데이터 구동부, 이를 구비하는 표시 장치 및 이를 이용하는 표시 패널의 구동 방법
KR102656478B1 (ko) 게이트드라이버, 그를 이용한 표시장치 및 그의 구동방법