TW201834025A - 電容式微加工超音波換能器及相關設備和方法 - Google Patents

電容式微加工超音波換能器及相關設備和方法 Download PDF

Info

Publication number
TW201834025A
TW201834025A TW107106726A TW107106726A TW201834025A TW 201834025 A TW201834025 A TW 201834025A TW 107106726 A TW107106726 A TW 107106726A TW 107106726 A TW107106726 A TW 107106726A TW 201834025 A TW201834025 A TW 201834025A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon
cmut
doped
Prior art date
Application number
TW107106726A
Other languages
English (en)
Inventor
強納森Ｍ 羅斯貝格
凱斯Ｇ 法菲
蘇珊Ａ 阿里
喬瑟夫 盧茨基
大衛 格羅斯讓
Original Assignee
美商蝴蝶網路公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蝴蝶網路公司 filed Critical 美商蝴蝶網路公司
Publication of TW201834025A publication Critical patent/TW201834025A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292—Electrostatic transducers, e.g. electret-type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0086—Electrical characteristics, e.g. reducing driving voltage, improving resistance to peak voltage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/00698—Electrical characteristics, e.g. by doping materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0161—Controlling physical properties of the material
    • B81C2201/0171—Doping materials
    • B81C2201/0173—Thermo-migration of impurities from a solid, e.g. from a doped deposited layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/11—Treatments for avoiding stiction of elastic or moving parts of MEMS
    • B81C2201/115—Roughening a surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/038—Bonding techniques not provided for in B81C2203/031 - B81C2203/037

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

用於製造電容式微加工超音波換能器(CMUT)的製程以及具有各種的摻雜配置的CMUT係被描述。一分開CMUT的導電層的絕緣層可以藉由在一輕摻雜的磊晶半導體層上形成該層來加以形成。摻雜物可以從一半導體基板被擴散到該磊晶半導體層中，而不擴散到該絕緣層中。具有不同的N型及P型摻雜的配置之CMUT亦加以敘述。

Description

電容式微加工超音波換能器及相關設備和方法
本申請案係有關於電容式微加工超音波換能器(CMUT)以及相關的設備和方法。
相關申請案之交互參照
此申請案係主張2017年2月27日申請的代理人文件編號B1348.70044US00且名稱為"用於電容-電壓量測的方法及系統"的美國臨時申請案序號62/464,346的益處，該美國臨時申請案茲在此以其整體被納入作為參考。
此申請案係主張2017年6月23日申請的代理人文件編號B1348.70044US01且名稱為"電容式微加工超音波換能器(CMUT)及相關的設備和方法"的美國臨時申請案序號62/524,438的益處，該美國臨時申請案茲在此以其整體被納入作為參考。
電容式微加工超音波換能器(CMUT)是在一微加工腔之上包含一薄膜的裝置。該薄膜、腔、以及一相對的層係一起形成一電容器。移動該薄膜係改變該電容，使得該薄膜的運動可以藉由監測該電容來加以偵測。或者是，該薄膜可以藉由橫跨該電容器施加一電壓而被強迫來移動。因此，該薄膜可被用來轉換一聲波信號成為一電性信號、或是轉換一電性信號成為一聲波信號。
本申請案的特點係提供電容式微加工超音波換能器(CMUT)，其係包含相鄰一CMUT的一腔的一氧化層。該CMUT可被配置以降低在該氧化層之內的電荷累積及/或透過該氧化層的漏電流。在一實施例中，其係提出有一種用於利用一未摻雜的氧化製程以在一電容式微加工超音波換能器中產生一高品質的熱氧化層之方法，其係包括利用一高度摻雜的矽晶圓、在該高度摻雜的矽晶圓上生長一未摻雜的磊晶層、在該未摻雜的磊晶層上生長一氧化層、以及退火該結構以將該摻雜分散到該未摻雜的磊晶層中。
根據本申請案的一特點，一種電容式微加工超音波換能器(CMUT)係被提出，其係包括：一基板、薄膜、以及被設置在該基板以及薄膜之間的介電層，其中該基板以及薄膜係被設置有一在它們之間的腔，並且其中該基板以及薄膜中之一係被摻雜N型，並且該基板以及薄膜的另一個係被摻雜P型。
根據本申請案的一特點，一種電容式微加工超音波換能器(CMUT)係被提出，其係包括：一第一摻雜的半導體層；一在該第一摻雜的半導體層上的第一電極；一第二摻雜的半導體層，其中該第一及第二摻雜的半導體層係被設置有一在它們之間的腔，使得該第一摻雜的半導體層係在該腔之上形成一薄膜；一在該第二摻雜的半導體層上的第二電極；以及一在該第一及第二摻雜的半導體層之間的氧化層。
根據本申請案的一特點，一種形成一電容式微加工超音波換能器(CMUT)之方法係被提出，其係包括：形成一第一基板，其係藉由：在一摻雜的矽層上沉積一層的磊晶矽；在該層的磊晶矽上形成一層的二氧化矽；以及藉由執行一退火以將來自該摻雜的矽層的摻雜物擴散到該層的磊晶矽中。該方法進一步包括接合該第一基板與一第二基板，使得該二氧化矽係接觸該第二基板。
根據本申請案的一特點，一種電容式微加工超音波換能器(CMUT)係被提出，其係包括：一第一矽層；一被設置在該第一矽層上的磊晶矽 層；一第二矽層，其係藉由一腔來和該磊晶層分開；以及一介電層，其係被設置在該磊晶層以及該第二矽層之間。
根據本申請案的一特點，一種電容式微加工超音波換能器(CMUT)係被提出，其係包括：一基板、一薄膜、以及一被設置在該基板以及薄膜之間的第一及第二介電層。該第一介電層係位在該薄膜的一底面上。該第二介電層係相對該第一介電層而位在該基板上。該基板以及薄膜係進一步被設置有一在它們之間的腔。該第一或第二介電層中的至少一個是一具有一非均勻的表面的圖案化的層，並且該基板或是薄膜中之一係被摻雜N型，並且該基板以及薄膜的另一個係被摻雜P型。
100‧‧‧超音波換能器
102‧‧‧基板
104‧‧‧介電層
106‧‧‧薄膜
108‧‧‧介電層
110‧‧‧腔
112‧‧‧圖案化的介電層
114‧‧‧圖案化的介電層
116‧‧‧凸塊(柱)
118‧‧‧凸塊(柱)
302‧‧‧摻雜的基板
304‧‧‧磊晶層
306‧‧‧氧化層
307‧‧‧擴散
308‧‧‧摻雜的基板
310‧‧‧氧化層
312‧‧‧腔
400‧‧‧超音波換能器
410‧‧‧超音波換能器
420‧‧‧超音波換能器
500‧‧‧超音波換能器
502a、502b‧‧‧電極
510‧‧‧超音波換能器
520‧‧‧超音波換能器
530‧‧‧超音波換能器
T1‧‧‧厚度
T2‧‧‧厚度
本申請案的各種特點及實施例將會參考以下的圖式來加以描述。應該體認到的是，該些圖並不一定按照比例繪製。出現在多個圖中的元件係在所有它們出現的該些圖中藉由相同的元件符號來加以指出。
圖1是描繪根據本申請案之一非限制性的實施例的一超音波換能器的橫截面圖。
圖2A係描繪圖1的超音波換能器在該換能器薄膜並未接觸該相對的表面時的操作。
圖2B係描繪圖1的超音波換能器在塌陷模式中，當該換能器薄膜係接觸該相對的表面時的操作。
圖3A-3H係描繪用於在一微加工超音波換能器的一矽基板上形成一氧化層的一範例的序列。
圖4A-4C係描繪具有圖案化的氧化層的微加工超音波換能器的非限制性的實施例。
圖5A-5D係描繪根據本申請案的各種實施例的一超音波換能器的各種摻雜 的配置。
在此所述的技術的特點係有關於例如是CMUT的微製造的超音波換能器，其係具有一相鄰該超音波換能器的一轉換間隙而被設置的介電層。該些換能器可被製造且配置成使得當換能器在操作中時，該介電層並不非所要地儲存電荷或是傳導漏電流。在某些實施例中，該換能器可被操作在塌陷模式中，使得該換能器薄膜係接觸一相對的層。儘管有該接觸，該介電層仍然可以避免漏電流的流動及/或非所要的電荷累積。因此，該塌陷模式電壓在操作期間可以保持相當固定的。在某些實施例中，介電層可以存在於該換能器薄膜以及該相對的層兩者上。例如，高品質的熱氧化物可被設置在它們中的至少一個上，並且在某些實施例中是在兩者上。在塌陷模式的操作期間，在某些實施例中只有該些介電層可以來和彼此接觸。
本案發明人已經體認到在該CMUT薄膜以及該CMUT基板之間具有一氧化層的CMUT可以呈現一變化的塌陷模式電壓。換言之，由於該氧化層的特徵，導致薄膜塌陷所需要的電壓可能在該CMUT的操作期間變化。因此，在塌陷模式中可預期地操作此種CMUT可能是困難的，而在其中塌陷模式操作是所要的情況中，此可能是非所要的。
於是，本申請案的一第一特點係提出一種製造一具有一摻雜的基板以及一高品質的熱氧化物的超音波換能器之方法。本案發明人已經體認到當一氧化層係生長在一高度摻雜的矽層上時，"自動摻雜"可能會發生，其中來自該高度摻雜的矽層的某些摻雜物係被納入到該氧化物中。此種自動摻雜可能是非所要的，並且可能會導致變化的塌陷模式電壓。根據本申請案的一特點的製程可以牽涉到在一摻雜的矽層(例如，一基板)上生長一未摻雜的磊晶矽層。一氧化層或是其它介電質接著可被形成在該未摻雜的磊晶矽層上。該結構可以被退火 以將來自該摻雜的矽基板的摻雜物擴散到該未摻雜的磊晶矽中，而不將摻雜物擴散到該氧化層中。以此種方式，該氧化層的來自該摻雜的矽層的摻雜物的自動摻雜可加以避免。該結構接著可以與另一基板接合，以形成一密封的超音波換能器腔。以此種方式來形成該超音波換能器可以確保該氧化層是相對沒有摻雜物的。由於該氧化層係生長在該未摻雜的磊晶矽層上，因此沒有摻雜物是非故意地被引入該氧化層中。此於是可以確保該氧化層係呈現所期望的絕緣特性，例如是防止在該氧化層中的漏電流及/或電荷堆積。儘管矽以及矽氧化物係被描述為適當的材料的例子，但是其它的材料(例如，其它半導體以及介電質)亦可被使用。
根據本申請案的另一特點，一種製造一超音波換能器之方法係被提出，該超音波換能器係具有兩個藉由一腔分開的相反摻雜的基板或層，其係具有一在它們之間的熱氧化物或其它介電質。該些基板中之一可以形成一被配置來振動的薄膜。在一實施例中，該摻雜的基板係具有P型摻雜，並且該摻雜的薄膜係具有N型摻雜。在另一實施例中，該摻雜的基板以及該摻雜的薄膜係具有P型摻雜。在另一實施例中，該摻雜的基板以及該摻雜的薄膜係具有N型摻雜。在另一實施例中，該摻雜的基板係具有N型摻雜，並且該摻雜的薄膜係具有P型摻雜。用於製造此種裝置的方法係被揭示。
根據本申請案的另一特點，一種製造一超音波換能器之方法係被提出，該超音波換能器係具有一摻雜的基板、一摻雜的薄膜、以及兩個被設置在該摻雜的基板以及該摻雜的薄膜之間的介電層。該摻雜的基板以及摻雜的薄膜可被設置有一在它們之間的腔。該製程可以牽涉到圖案化該些介電層中的至少一個，以具有一非均勻的表面。在一實施例中，被設置在該摻雜的薄膜的底面上的上方的介電層可被圖案化。在另一實施例中，被設置在該摻雜的基板上而相對該上方的介電層的下方的介電層可被圖案化。在另一實施例中，該上方 及下方的介電層都可被圖案化。
在此所述的各種製造技術都可以在一晶圓層級或是晶粒層級下加以執行。在至少某些實施例中，晶圓層級的處理可以提供製造效率的益處，並且因此可被採用。用於MEMS的處理技術在某些實施例中可以相容於和金屬氧化物半導體(MOS)裝置的整合，並且亦可以是與類比電路、數位電路、中介體、以及晶圓層級的封裝技術(包含扇入及扇出晶圓層級的封裝)相容的。
上述的特點及實施例、以及額外的特點及實施例係在以下進一步加以描述。這些特點及/或實施例可以個別地、全部一起、或是結合兩個或多個來加以利用，因為本申請案並未在此方面受到限制。
圖1是描繪根據本申請案的一實施例的一超音波換能器的橫截面圖。該超音波換能器100係包含一基板102、介電層104、薄膜106、以及介電層108。該介電層104及108在至少某些實施例中可以是矽氧化物，儘管替代物也是可行的。如圖所示，該介電層104可以具有一被形成於其中的腔110。
應該體認到的是，在圖1中所示者的替代的超音波換能器配置可被採用。例如，在替代的實施例中，該腔110可被形成在該介電層108中。在其它實施例中，該腔110可被形成在該基板102或是該薄膜106中，其中該介電層104或108係內襯該腔的內部。該薄膜106以及介電層108可以密封該腔110。在某些實施例中，介電層104及108中只有一個係被設置。其它進一步的配置是可能的。
圖2A及2B係描繪圖1的超音波換能器100的兩個操作狀態。圖2A係代表當該薄膜106以及介電層108並未接觸該腔110的底部邊界時的超音波換能器100的操作。圖2B係描繪塌陷模式操作，其中該薄膜106以及介電層108係被彎曲足夠遠的，以接觸該腔110的底表面。在此種接觸期間，有可能漏電流會流過該介電層104及108，且/或在該些介電層中導致電荷累積。
根據本申請案的一特點，該超音波換能器係被建構成使得即使當 該換能器被操作在塌陷模式中，該介電層104及/或介電層108也不會儲存顯著多的電荷或是容許漏電流的流動。根據本申請案的一實施例，該超音波換能器係被形成具有一例如是薄膜106的摻雜的基板，而磊晶矽係生長在其上。該介電層108係接著被形成(例如，生長或者是沉積)在該磊晶矽上。一退火係被執行以將來自該基板的摻雜的部分的摻雜物擴散到該磊晶層之中。然而，該些摻雜物並不擴散到該介電層108中。因此，該介電層108可以保持實質無摻雜物的。因此，該介電層108可以呈現所期望的絕緣性質，並且該超音波換能器的塌陷模式電壓在操作期間可以保持實質固定的。
該超音波換能器100的製造的一個例子現在係相關圖3A-3F來加以敘述。
圖3A係描繪該超音波換能器的製造的一第一階段，其係開始於一摻雜的基板302。該摻雜的基板302可被用來形成圖1的薄膜106。一絕緣體上矽(SOI)晶圓可被利用，其中302係代表該矽裝置層。在一替代實施例中，該摻雜的基板302可以是一基體摻雜的晶圓，例如是一矽晶圓或其它半導體材料。其它的材料也是可行的。該基板302的摻雜可以是P型或N型，並且可以具有一足以使得該基板導電的位準。該基板302在某些實施例中可被使用作為該超音波換能器的一頂端或底部電極，並且因此導電的特性可能是所期望的。在某些實施例中，該基板302係被摻雜到一介於1015到1021摻雜物/cm3之間的位準。
圖3B係描繪該超音波換能器的製造的一第二階段。在此階段，一實質未摻雜的磊晶層304可被形成(例如，生長)在該摻雜的基板302上。該磊晶層可以是由和其生長在上面的基板相同的材料(例如是矽)所構成的。或者是，該磊晶層可以是由一種與其生長在上面的基板不同的材料所構成的。因此，同質磊晶或是異質磊晶都可加以執行。再者，其上具有一磊晶層的基板可以在市場上加以購得，並且作為用於進一步製造的起始點。
如先前所述，該磊晶層304在圖3B的階段可以是實質未摻雜的，例如是輕摻雜的。在某些非限制性的實施例中，該磊晶層304可以具有一1015摻雜物/cm3的數量級的摻雜物濃度。基板302以及磊晶層304係被展示為具有不同的填充圖案以代表不同的摻雜位準，即使如同先前所述，它們可以是由相同的材料(例如，矽)所形成的。
該磊晶層304可以具有一適當的厚度，以禁止來自該基板302的摻雜物擴散到在以下進一步敘述的一接著形成的介電層中。例如，該磊晶層304可以具有一介於1微米到10微米之間的厚度T1，其係包含在該範圍內的任意值。
圖3C係描繪該超音波換能器的製造的一第三階段。在此階段，一氧化層306可被形成(例如，生長或者是沉積)在該實質未摻雜的磊晶層304上。該氧化層306可以是圖1的介電層108。藉由提供一未摻雜的矽層以供氧化物生長在其上，該氧化層306本身可以不包含來自基礎的矽的摻雜物。例如，該氧化層306可以具有1015摻雜物/cm3或是更低的。以此種方式，該氧化層306可以實質運作為一絕緣體，並且因此在該超音波換能器操作在塌陷模式中時，禁止漏電流的流動。儘管矽氧化物係代表一介電材料的一個例子，但是其它材料可以替代地被使用於層306。
該氧化層306可以具有任何適當的厚度T2。在某些實施例中，該厚度T2是介於0.1微米到1微米之間(例如，0.3微米)，其係包含在該範圍內的任意值、或者可以是薄如數百埃的。該厚度可被選擇以提供一所要的保護位準，以防止當該超音波換能器被操作在塌陷模式中時的電性崩潰，並且因此可以根據該超音波換能器的一預期的操作電壓來加以選擇。
圖3D係描繪該超音波換能器的製造的一第四階段。在此階段，一退火可加以執行。因此，如同藉由向上的箭頭307所指出的，在該摻雜的基板302中的摻雜可以擴散到該磊晶層304中，因而該磊晶層304現在係利用和該基板 302相同的填充圖案來加以展示。在如此做之中，該磊晶層304可以被充分地摻雜，因而向上到與該高品質的熱氧化層306的邊界都是導電的。例如，該磊晶層304在此階段可以具有一摻雜實質等於該基板302的摻雜，並且因此可以具有先前相關基板302所敘述的任意值。實際上，根據在圖3D的階段的基板302的厚度，基板302以及磊晶層304的摻雜濃度可以沿著一遠離在磊晶層304以及氧化層306之間的介面移動的方向減小。
儘管來自該基板302的摻雜物係被控制(例如，經由退火)以擴散到該磊晶層304中，但是該製程以及熱預算係被最佳化以避免摻雜物橫跨在層304以及層306之間的邊界(或是介面)的納入或擴散。因此，該氧化層306可以保持實質沒有摻雜物的。
圖3E係描繪該超音波換能器的製造的一第五階段。在此步驟，一摻雜的基板308可加以提供。該摻雜的基板308可以對應於圖1的基板102。該摻雜的基板308可以是一基體摻雜的晶圓，例如是一矽晶圓或其它的半導體材料。其它的材料也是可行的。再者，並不是一基體晶圓，而是一絕緣體上矽(SOI)晶圓可被使用，其中308係代表該矽裝置層。該基板308的摻雜可以是P型或N型，並且可以具有一足以使得該基板導電的位準。該基板308在某些實施例中可被使用作為該超音波換能器的一頂端或底部電極，並且因此導電的特性可能是所期望的。在某些實施例中，該基板308係被摻雜到一介於1015到1021摻雜物/cm3之間的位準。
圖3F係描繪該超音波換能器的製造的一第六階段。在此步驟，一氧化層310可被形成(例如，生長或者是沉積)在該基板308上。該氧化層可以對應於圖1的介電層104。該氧化層310可以比其被形成在上面的基板308為實質較少摻雜的。在該氧化層中的任何摻雜都可能是在該摻雜的基板308上的生長製程的結果。
圖3G係描繪根據一非限制性的實施例的超音波換能器的製造的一第七階段。在此步驟，一腔312可被蝕刻到該氧化層310中。該腔312可以對應於圖1的腔110。在所描繪的非限制性的實施例中，該腔係藉由例如是利用一定時的蝕刻來部分地蝕刻該氧化層310所形成的。然而，替代實施例係使用該氧化層310的完全的蝕刻，使得所產生的腔係穿過該氧化層310的整個厚度來加以形成。如此可能會牽涉到一蝕刻止擋的使用，例如是該摻雜的基板308。該腔可以具有任何適當的尺寸，以提供所產生的超音波換能器的所期望的轉換特徵。例如，作為一非限制性的例子的是，該腔的深度可以是介於1,500埃到3,500埃之間。
圖3H係描繪該超音波換能器的製造的一第八階段。在此階段，該基板302、磊晶層304，以及該氧化層306可以與該基板308以及氧化層310接合，使得該些氧化層306及310彼此面對。因此，一種氧化物-氧化物的接合可被形成，儘管替代的方式也是可行的。該製造可以選配地包含一退火步驟，以形成一強的接合。在至少某些實施例中，該接合可以在一真空中加以執行，使得該腔是真空密封的。
該基板302可以選配地被薄化，以形成一足以用於一超音波換能器中的操作的薄膜。例如，研磨、蝕刻、或是其它的薄化技術可被採用。若該基板302係代表一SOI晶圓的裝置層，則該傳輸層以及選配的埋入式氧化層(未顯示)可被移除。包括基板302(或是基板302的剩餘的部分)以及磊晶層304與氧化層306的所產生的薄膜可以是相當薄的，例如是介於2微米到10微米之間、10微米到20微米、或是大於20微米。較佳的是，包括基板302以及磊晶層304與氧化層306的薄膜可以是約5微米。該基板302以及磊晶層304的摻雜在該薄膜的整個厚度可以是相當均勻的。
電性接點可被設置到該些基板302及基板308，以橫跨該腔(現在是一密封的間隙)312來施加一電壓。因此，該基板302及/或基板308可以作為該 超音波換能器的電極。
圖3A-3H的製造序列是形成一種具有一實質沒有摻雜物的氧化層，而同時具有都被摻雜的一上方及下方的基板的CMUT的一非限制性的例子。替代的製造序列是可行的。例如，該下方的氧化層以及上方的氧化層的一或兩者可被省略。
例如，儘管該舉例說明的製造序列係牽涉到在基板302上形成一未摻雜的磊晶層，接著是一氧化層的形成，但是相同的技術也可以被執行來形成該下方的基板結構。換言之，在圖3F中的氧化層310的形成可以選配地在一未摻雜的磊晶層於該基板上308的形成之後。一退火接著可加以執行，以將來自基板308的摻雜物擴散到任何覆蓋的磊晶矽層中。
實際上，該基板302或308中之一可包含電路。例如，基板308可以是一具有形成在其上的積體電路的CMOS基板(有時在此單純被稱為一"MOS"基板)。因此，不在該基板上執行一退火可能是較佳的，因為高溫處理可能會破壞在該基板上的任何的積體電路。因此，根據一實施例，該基板208可包含積體電路，並且一超音波換能器可以根據圖3A-3H的製造序列來加以形成。
作為圖3A-3H的製造序列的一進一步的替代方案的是，儘管該基板308係被展示為進行如同在圖3E-3G中所示的在該基板上形成一氧化物以及蝕刻一腔到該氧化物中的步驟，但應該體認到的是這些步驟也可以被執行以形成該上方的基板結構。換言之，該氧化物306可以選配地在接合之前，先被蝕刻以形成一腔。進一步的替代方案也是可行的。
從先前的內容應該體認到本申請案的特點係提出一種CMUT，其係具有一界定該CMUT腔的一內表面的氧化層。在某些實施例中，兩個氧化層係界定該CMUT腔的內表面。該些氧化層的一或兩者可被形成在一最初未摻雜的磊晶層(例如，未摻雜的磊晶矽)上，並且因此可以是一高品質的熱氧化物。該磊晶 層接著可以透過該結構的退火而變成是摻雜的。
根據本申請案的另一特點，具有至少一層的一圖案化的氧化物的CMUT可被建構及採用。在某些實施例中，相對於一層氧化物觸碰一層矽，在塌陷模式中使得兩個氧化物表面觸碰可能是有利的。藉由圖案化該些氧化層的一或兩者來限制接觸的表面積量可能是進一步有利的。此可以避免該兩個氧化物表面不慎地彼此粘附，此係被稱為黏滯。
圖4A係描繪根據一第一實施例的一超音波換能器400，其中該超音波換能器400係包含一圖案化的介電層112作為該上方的介電層。在此實施例中，該圖案化的介電層112的圖案化的表面係形成兩個凸塊或柱116。當該超音波換能器400操作在塌陷模式中時，該些凸塊116係接觸該下方的介電層104。儘管在圖4A的橫截面圖中被展示為兩個不同的凸塊116，但應該體認到的是，該舉例說明的結構在某些實施例中可以具有一環或是其它的閉合輪廓的配置。
圖4B係描繪根據另一實施例的一超音波換能器410，其中該超音波換能器410係包含一圖案化的介電層114作為該下方的介電層。在此實施例中，該圖案化的介電層114的圖案化的表面係形成兩個凸塊或柱118。當該超音波換能器410操作在塌陷模式中時，該上方的介電層108係接觸該些凸塊118。如同該些凸塊116，該些凸塊118在某些實施例中可以代表一環或是其它的閉合輪廓的橫截面圖。
圖4C係描繪根據另一實施例的一超音波換能器420，其中該CMUT係包含一作為該上方的介電層的圖案化的介電層112、以及一作為該下方的介電層的圖案化的介電層114。在此實施例中，該圖案化的介電層112的圖案化的表面係形成兩個凸塊或柱116，並且該圖案化的介電層的圖案化的表面係形成兩個凸塊或柱118。當該超音波換能器420操作在塌陷模式中時，該些凸塊116可以接觸該些凸塊118。
儘管兩個凸塊係被展示在圖4A-4C中所描繪的圖案化的介電質表面上，但是其它的結構是可行的。在一圖案化的介電質表面上的凸塊可以形成一環、或是可以有單一凸塊、或是可以有多個具有任何適當的形狀及設置的離散的凸塊。
因此，應該體認到的是根據本申請案的特點，一CMUT係被設置具有面對的氧化層，其中該些氧化層中的至少一個係被圖案化。當該CMUT被操作在塌陷模式中時，該些面對的氧化層可以變成是接觸的。
根據本申請案的另一特點，具有各種的摻雜配置的CMUT可被建構及採用。如先前相關圖3A-3H所敘述的，一CMUT可以具有多個摻雜的基板，例如是基板302及308。所用的摻雜類型可以形成不同的電性裝置，其可被用來提供有利的操作。例如，該CMUT的摻雜配置可被選擇來完全地禁止或避免在分開的絕緣(例如，氧化物)層中的漏電流及/或電荷堆積，甚至在塌陷模式的操作期間也是如此。圖5A-5D係描繪根據本申請案的各種實施例的一超音波換能器的各種的摻雜配置。在圖5A-5D中所描述的配置可以利用至少一相關圖4A-4C所敘述的圖案化的介電層。
為了解說的簡化起見，圖1的CMUT結構係再次被使用來敘述各種的替代的摻雜配置。在一實施例中，該基板102可以具有P型摻雜，並且該薄膜106可以具有N型摻雜。在另一實施例中，該基板102以及該薄膜106可以都具有P型摻雜。在另一實施例中，該基板102以及該薄膜106可以都具有N型摻雜。在另一實施例中，該基板102可以具有N型摻雜，並且該薄膜106可以具有P型摻雜。這些配置係被描繪在圖5A-5D中。
圖5A係描繪根據一第一實施例的一超音波換能器500，其中該基板102係具有P型摻雜(被表示為"+"符號)，並且該薄膜106係具有N型摻雜(被表示為"-"符號)。該些介電層104及106可以是一I型，並且因此該第一實施例的配置可 以形成一P-I-N結構。電極502a及502b可被納入以分別接觸該薄膜106以及基板102，儘管替代的電性接觸結構可被採用。
圖5B係描繪根據另一實施例的一超音波換能器510，其中該基板102以及該薄膜106都具有P型摻雜(被表示為"+"符號)。該些介電層104及106可以是一I型，並且因此該第二實施例的配置可以形成一P-I-P結構。電極502a及502b可被納入以分別接觸該薄膜106以及基板102，儘管替代的電性接觸結構亦可被採用。
圖5C係描繪根據一超音波換能器520的另一實施例，其中該基板102以及該薄膜106都具有N型摻雜(被表示為"-"符號)。該些介電層104及106可以是一I型，並且因此該第三實施例的配置可以形成一N-I-N結構。電極502a及502b可被納入以分別接觸該薄膜106以及基板102，儘管替代的電性接觸結構亦可被採用。
圖5D係描繪根據另一實施例的一超音波換能器530，其中該基板102係具有N型摻雜(被表示為"-"符號)，並且該薄膜106係具有P型摻雜(被表示為"+"符號)。該些介電層104及106可以是一I型，並且因此該第四實施例的配置可以形成一N-I-P結構。電極502a及502b可被納入以分別接觸該薄膜106以及基板102，儘管替代的電性接觸結構亦可被採用。
因此，各種的摻雜配置都可被用來形成各種類型的CMUT。所選的CMUT可以依據所預期的操作狀況而定，例如是所預期的操作電壓及/或該CMUT是否被預期操作在塌陷模式中。
在本申請案的某些特點中，一種電容式微加工超音波換能器(CMUT)係被提出，該CMUT係包括：一第一矽層；一被設置在該第一矽層上的磊晶矽層；一藉由一腔來和該磊晶層分開的第二矽層；以及一被設置在該磊晶層以及該第二矽層之間的介電層。
在某些實施例中，該第一矽層以及磊晶矽層係摻雜的，並且該介電層係具有一比該第一矽層低的摻雜濃度。
在某些實施例中，該介電層是矽氧化物。
在某些實施例中，該腔係被設置在該介電層中。
在某些實施例中，該CMUT進一步包括一被設置在該第二矽層以及該介電層之間的氧化層，其中該腔係被設置在該氧化層中。
在某些實施例中，當該CMUT係操作在一第一模式中時，該介電層係被配置以不接觸到該腔的一底部邊界。
在某些實施例中，當該CMUT係操作在一塌陷模式中時，該介電層係被配置以接觸到該腔的一底部邊界。
在某些實施例中，該介電層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層係被配置以接觸到該腔的該底部邊界。
在某些實施例中，當該CMUT係操作在一塌陷模式中時，該介電層係被配置以接觸到被設置在該氧化層中的該腔的一底部邊界。
在某些實施例中，該氧化層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層係被配置以接觸到該氧化層的該至少一凸塊。
在某些實施例中，該介電層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層的該至少一凸塊係被配置以接觸到該氧化層的該至少一凸塊。
在本申請案的另一特點中，一種形成一電容式微加工超音波換能器(CMUT)之方法係被提出，該方法係包括：形成一第一基板，其係藉由：在一摻雜的矽層上沉積一層的磊晶矽；在該層的磊晶矽上形成一層的二氧化矽；以 及藉由執行一退火以將來自該摻雜的矽層的摻雜物擴散到該層的磊晶矽中；以及接合該第一基板與一第二基板，使得該二氧化矽係接觸該第二基板。
在某些實施例中，該第二基板係包括一矽的氧化層，並且接合該第一基板與該第二基板係包括形成一氧化物-氧化物的接合。
在某些實施例中，接合該第一基板與該第二基板係包括將一矽層接合至該層的二氧化矽。
在某些實施例中，該方法進一步包括在接合該第一基板與該第二基板之前，在該摻雜的二氧化矽層中形成一腔。
在某些實施例中，該第二基板係包括一第二摻雜的矽層、以及在該第二摻雜的矽層上的一層的二氧化矽，並且接合該第一基板與該第二基板係包括在該第二摻雜的矽層上的該層的二氧化矽中形成一腔，並且將在該層的磊晶矽上的該層的二氧化矽接合至在該第二摻雜的矽層上的該層的二氧化矽。
在某些實施例中，該方法進一步包括在該層的磊晶矽上的該層的二氧化矽中蝕刻至少一凸塊。
在某些實施例中，該方法進一步包括在該第二摻雜的矽層上的該層的二氧化矽中蝕刻至少一凸塊。
在某些實施例中，該方法進一步包括在該層的磊晶矽上的該層的二氧化矽以及在該第二摻雜的矽層上的該層的二氧化矽中都蝕刻至少一凸塊。
在某些實施例中，在該層的磊晶矽上的該層的二氧化矽中蝕刻該至少一凸塊係包括設置該至少一凸塊以使得其係在接合該第一基板與該第二基板之後被設置在該腔之內。
在本申請案的另一特點中，一種電容式微加工超音波換能器(CMUT)係被提出，該CMUT係包括：一基板、薄膜、以及被設置在該基板以及薄膜之間的介電層，其中該基板以及薄膜係被設置有一在它們之間的腔，並且 其中該基板以及薄膜中之一係被摻雜N型，並且該基板以及薄膜的另一個係被摻雜P型。
在某些實施例中，該薄膜係被摻雜N型，並且該基板係被摻雜P型。
在某些實施例中，該薄膜係被摻雜P型，並且該基板係被摻雜N型。
在某些實施例中，該介電質係I型，使得該基板、薄膜、以及介電質係形成一P-I-N結構或是N-I-P結構。
在某些實施例中，該CMUT進一步包括一接觸該薄膜的第一電極以及一接觸該基板的第二電極，其中該第一及第二電極係藉由該腔分開的。
在某些實施例中，該薄膜係包括一塊矽(bulk silicon)層、以及一在該塊矽層上的磊晶矽層，該磊晶矽層係被設置在該塊矽層以及該介電層之間。
在某些實施例中，該基板以及薄膜都是由矽所形成的，並且該介電質是由二氧化矽所形成的。
在某些實施例中，該介電層是一第一介電層並且被設置在該薄膜上，並且該CMUT進一步包括一被設置在該基板上而且在該基板以及該第一介電層之間的第二介電層。
在某些實施例中，該介電層係包括一代表該腔的溝槽。
在某些實施例中，該薄膜係具有一介於4-50微米之間的厚度，並且整個該厚度都被摻雜的。
在本申請案的另一特點中，一種電容式微加工超音波換能器(CMUT)係被提出，該CMUT係包括：一第一摻雜的半導體層；一在該第一摻雜的半導體層上的第一電極；一第二摻雜的半導體層，其中該第一及第二摻雜的半導體層係被設置有一在它們之間的腔，使得該第一摻雜的半導體層係在該腔 之上形成一薄膜；一在該第二摻雜的半導體層上的第二電極；以及一在該第一及第二摻雜的半導體層之間的氧化層。
在某些實施例中，該氧化層係具有一較低於該第一摻雜的半導體層以及該第二摻雜的半導體層的摻雜濃度。
在某些實施例中，該第一摻雜的半導體層以及第二摻雜的半導體層係分別被摻雜N型以及P型。
在某些實施例中，該第一摻雜的半導體層以及第二摻雜的半導體層係分別被摻雜P型以及N型。
在某些實施例中，該氧化層係包括一溝槽。
在本申請案的另一特點中，一種電容式微加工超音波換能器(CMUT)係被提出，該CMUT係包括：一基板、一薄膜、以及一被設置在該基板以及薄膜之間的第一及第二介電層，其中：該第一介電層係位在該薄膜的一底面上；該第二介電層係相對該第一介電層而位在該基板上；該基板以及薄膜係進一步被設置有一在它們之間的腔；該第一及第二介電層中的至少一個是一具有一非均勻的表面的圖案化的層；並且其中該基板以及薄膜中之一係被摻雜N型，並且該基板以及薄膜的另一個係被摻雜P型。
在某些實施例中，該第一及第二介電層都被圖案化。
在某些實施例中，只有該第一介電層係被圖案化。在某些實施例中，只有該第二介電層係被圖案化。
在某些實施例中，該(些)圖案化的層是一介電層。
在某些實施例中，該第一及第二介電層的未被圖案化的介電層是一介電層。
在某些實施例中，該薄膜係被摻雜N型，並且該基板係被摻雜P型。
在某些實施例中，該薄膜係被摻雜P型，並且該基板係被摻雜N型。
在某些實施例中，該第一及第二介電層係I型，使得該基板、薄膜、以及該介電層係形成一P-I-N結構或是N-I-P結構。
至此已經敘述此申請案的技術的數個特點及實施例，所體認到的是各種的改變、修改、及改良都將會輕易地為該項技術中具有通常技能者所思及。此種改變、修改、及改良係欲落在此申請案中所敘述的技術的精神及範疇之內。因此，所欲理解的是先前的實施例只是舉例被呈現而已，並且在所附的申請專利範圍及其等同範圍的範疇之內，本發明的實施例可以與明確所敘述者不同地加以實施。此外，若在此所述的兩個或多個特點、系統、物件、材料、及/或方法並非相互不一致的，則此種特點、系統、物件、材料、及/或方法的任意組合係內含在本揭露內容的範疇之內。
再者，如先前所述，某些特點可以被體現為一或多種方法。被執行作為該方法的部分的動作可以用任何適當的方式來排序。於是，其中動作係以一不同於所描繪的順序來加以執行的實施例可加以建構，其可包含同時執行某些動作，即使該些動作在舉例說明的實施例中是被展示為依序的動作。
如同在此所界定及使用的所有定義都應該被理解為優於字典的定義、在被納入作為參考的文件中的定義、及/或所定義的術語之普通的意義。
除非另有清楚相反地指出，否則如同在此的說明書中以及在申請專利範圍中所用的不定冠詞"一"及"一個"都應該被理解為表示"至少一個"。
如同在此的說明書中以及在申請專利範圍中所用的措辭"及/或"應該被理解為表示該些因此聯合的元件的"任一或是兩者"，亦即元件在某些情形中是結合地存在，而在其它情形中則是分離地存在。
如同在此的說明書中以及在申請專利範圍中所用的，關於一或多 個元件的一表列的措辭"至少一個"應該被理解為表示至少一選自該表列的元件中的任一個或多個元件之元件，但是不一定包含明確地被表列在該表列的元件內的每一個元件的至少一個，而且並不排除在該表列的元件中之元件的任意組合。此定義亦容許除了在該措辭"至少一個"所參照到的表列的元件之內明確地被指明的元件之外的元件可以選配地存在，而不論是否相關或是不相關那些明確所指明的元件。
該些術語"大約"及"大致"在某些實施例中可被用來表示在一目標值的±20%之內、在某些實施例中是在一目標值的±10%之內、在某些實施例中是在一目標值的±5%之內、以及另外在某些實施例中是在一目標值的±2%之內。該術語"大約"及"大致"可包含該目標值。

Claims (20)

  1. 一種電容式微加工超音波換能器(CMUT)，其係包括：一第一矽層；一磊晶矽層，其係被設置在該第一矽層上；一第二矽層，其係藉由一腔來和該磊晶層分開；以及一介電層，其係被設置在該磊晶層以及該第二矽層之間。
  2. 如申請專利範圍第1項之CMUT，其中該第一矽層以及磊晶矽層係摻雜的，並且其中該介電層係具有一較低於該第一矽層的摻雜濃度。
  3. 如申請專利範圍第1項之CMUT，其中該介電層是矽氧化物。
  4. 如申請專利範圍第1項之CMUT，其中該腔係被設置在該介電層中。
  5. 如申請專利範圍第1項之CMUT，其中，當該CMUT係操作在一第一模式中時，該介電層係被配置以不接觸到該腔的一底部邊界。
  6. 如申請專利範圍第1項之CMUT，其中，當該CMUT係操作在一塌陷模式中時，該介電層係被配置以接觸到該腔的一底部邊界。
  7. 如申請專利範圍第6項之CMUT，其中該介電層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層係被配置以接觸到該腔的該底部邊界。
  8. 如申請專利範圍第1項之CMUT，其進一步包括一被設置在該第二矽層以及該介電層之間的氧化層，其中該腔係被設置在該氧化層中。
  9. 如申請專利範圍第8項之CMUT，其中，當該CMUT係操作在一塌陷模式中時，該介電層係被配置以接觸到被設置在該氧化層中的該腔的一底部邊界。
  10. 如申請專利範圍第9項之CMUT，其中該氧化層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層係被配置以接 觸到該氧化層的該至少一凸塊。
  11. 如申請專利範圍第10項之CMUT，其中該介電層係被蝕刻以包含至少一凸塊，並且當該CMUT係操作在該塌陷模式中時，該介電層的該至少一凸塊係被配置以接觸到該氧化層的該至少一凸塊。
  12. 一種形成電容式微加工超音波換能器(CMUT)之方法，其係包括：形成一第一基板，其係藉由：在一摻雜的矽層上沉積一層的磊晶矽；在該層的磊晶矽上形成一層的二氧化矽；以及藉由執行一退火以將來自該摻雜的矽層的摻雜物擴散到該層的磊晶矽中；以及接合該第一基板與一第二基板，使得該二氧化矽係接觸該第二基板。
  13. 如申請專利範圍第12項之方法，其中該第二基板係包括一矽的氧化層，並且其中接合該第一基板與該第二基板係包括形成一氧化物-氧化物的接合。
  14. 如申請專利範圍第12項之方法，其中接合該第一基板與該第二基板係包括將一矽層接合至該層的二氧化矽。
  15. 如申請專利範圍第12項之方法，其進一步包括在接合該第一基板與該第二基板之前，在該層的二氧化矽中形成一腔。
  16. 如申請專利範圍第12項之方法，其中該第二基板係包括一第二摻雜的矽層以及在該第二摻雜的矽層上的一層的二氧化矽，並且其中接合該第一基板與該第二基板係包括在該第二摻雜的矽層上的該層的二氧化矽中形成一腔，並且將在該層的磊晶矽上的該層的二氧化矽接合至在該第二摻雜的矽層上的該層的二氧化矽。
  17. 如申請專利範圍第16項之方法，其進一步包括在該層的磊晶矽 上的該層的二氧化矽中蝕刻至少一凸塊。
  18. 如申請專利範圍第16項之方法，其中在該層的磊晶矽上的該層的二氧化矽中蝕刻該至少一凸塊係包括設置該至少一凸塊以使得其係在接合該第一基板與該第二基板之後被設置在該腔之內。
  19. 如申請專利範圍第16項之方法，其進一步包括在該第二摻雜的矽層上的該層的二氧化矽中蝕刻至少一凸塊。
  20. 如申請專利範圍第16項之方法，其進一步包括在該層的磊晶矽上的該層的二氧化矽以及在該第二摻雜的矽層上的該層的二氧化矽中都蝕刻至少一凸塊。
TW107106726A 2017-02-27 2018-02-26 電容式微加工超音波換能器及相關設備和方法 TW201834025A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762464346P 2017-02-27 2017-02-27
US62/464,346 2017-02-27
US201762524438P 2017-06-23 2017-06-23
US62/524,438 2017-06-23

Publications (1)

Publication Number Publication Date
TW201834025A true TW201834025A (zh) 2018-09-16

Family

ID=63245908

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106726A TW201834025A (zh) 2017-02-27 2018-02-26 電容式微加工超音波換能器及相關設備和方法

Country Status (6)

Country Link
US (1) US10850306B2 (zh)
EP (1) EP3586093A4 (zh)
AU (1) AU2018225762A1 (zh)
CA (1) CA3052485A1 (zh)
TW (1) TW201834025A (zh)
WO (1) WO2018157050A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747981A (zh) * 2020-03-30 2021-12-03 京东方科技集团股份有限公司 声波换能器及其制备方法
TWI814593B (zh) * 2022-09-28 2023-09-01 國立清華大學 電容式超聲波傳感裝置、其製造方法及傳感陣列

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3586093A4 (en) * 2017-02-27 2021-01-06 Butterfly Network, Inc. CAPACITIVE MICRO-MACHINED ULTRASONIC TRANSDUCERS (CMUT), EQUIPMENT AND ASSOCIATED PROCESSES
FR3077163B1 (fr) * 2018-01-22 2021-08-27 Soitec Silicon On Insulator Procedes de conception et de fabrication d'un dispositif comprenant un reseau d'elements micro-usines, dispositif obtenu a l'issu de tels procedes
TW202042750A (zh) 2018-09-28 2020-12-01 美商蝴蝶網路公司 用以在超聲波換能器空腔中捕集材料的製造技術和結構
CN113039433A (zh) * 2018-11-15 2021-06-25 蝴蝶网络有限公司 用于微加工超声换能器装置的抗粘滞的底部腔表面
TW202102312A (zh) 2019-02-25 2021-01-16 美商蝴蝶網路公司 用於微加工超音波換能器裝置的適應性空腔厚度控制
WO2020210470A1 (en) 2019-04-12 2020-10-15 Butterfly Network, Inc. Bottom electrode via structures for micromachined ultrasonic transducer devices
CN114175682A (zh) * 2019-07-26 2022-03-11 维蒙股份公司 Cmut换能器和制造方法
EP4021649A1 (en) * 2019-08-30 2022-07-06 Vermon S.A. Cmut transducer
US11815492B2 (en) 2020-04-16 2023-11-14 Bfly Operations, Inc. Methods and circuitry for built-in self-testing of circuitry and/or transducers in ultrasound devices
CN114506811A (zh) * 2021-12-22 2022-05-17 杭州士兰集成电路有限公司 一种mems器件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369544A (en) * 1993-04-05 1994-11-29 Ford Motor Company Silicon-on-insulator capacitive surface micromachined absolute pressure sensor
US5861321A (en) * 1995-11-21 1999-01-19 Texas Instruments Incorporated Method for doping epitaxial layers using doped substrate material
US6396368B1 (en) * 1999-11-10 2002-05-28 Hrl Laboratories, Llc CMOS-compatible MEM switches and method of making
JP4347885B2 (ja) 2004-06-03 2009-10-21 オリンパス株式会社 静電容量型超音波振動子の製造方法、当該製造方法によって製造された静電容量型超音波振動子を備えた超音波内視鏡装置、静電容量型超音波プローブおよび静電容量型超音波振動子
US7545075B2 (en) 2004-06-04 2009-06-09 The Board Of Trustees Of The Leland Stanford Junior University Capacitive micromachined ultrasonic transducer array with through-substrate electrical connection and method of fabricating same
US20060004289A1 (en) * 2004-06-30 2006-01-05 Wei-Cheng Tian High sensitivity capacitive micromachined ultrasound transducer
US7122442B2 (en) * 2004-07-22 2006-10-17 Texas Instruments Incorporated Method and system for dopant containment
US20070180916A1 (en) * 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
JP5408935B2 (ja) * 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
JP5408937B2 (ja) * 2007-09-25 2014-02-05 キヤノン株式会社 電気機械変換素子及びその製造方法
EP2217148A1 (en) * 2007-12-03 2010-08-18 Kolo Technologies, Inc. Dual-mode operation micromachined ultrasonic transducer
US9132693B2 (en) 2008-09-16 2015-09-15 Koninklijke Philps N.V. Capacitive micromachine ultrasound transducer
US9351081B2 (en) * 2013-02-27 2016-05-24 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) with through-substrate via (TSV) substrate plug
US9520811B2 (en) * 2013-02-27 2016-12-13 Texas Instruments Incorporated Capacitive micromachined ultrasonic transducer (CMUT) device with through-substrate via (TSV)
EP2969914B1 (en) 2013-03-15 2020-01-01 Butterfly Network Inc. Complementary metal oxide semiconductor (cmos) ultrasonic transducers and methods for forming the same
US9067779B1 (en) 2014-07-14 2015-06-30 Butterfly Network, Inc. Microfabricated ultrasonic transducers and related apparatus and methods
US11529120B2 (en) * 2016-04-26 2022-12-20 Koninklijke Philips N.V. Ultrasound device contacting
EP3586093A4 (en) * 2017-02-27 2021-01-06 Butterfly Network, Inc. CAPACITIVE MICRO-MACHINED ULTRASONIC TRANSDUCERS (CMUT), EQUIPMENT AND ASSOCIATED PROCESSES

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747981A (zh) * 2020-03-30 2021-12-03 京东方科技集团股份有限公司 声波换能器及其制备方法
CN113747981B (zh) * 2020-03-30 2022-12-16 京东方科技集团股份有限公司 声波换能器及其制备方法
TWI814593B (zh) * 2022-09-28 2023-09-01 國立清華大學 電容式超聲波傳感裝置、其製造方法及傳感陣列

Also Published As

Publication number Publication date
US10850306B2 (en) 2020-12-01
CA3052485A1 (en) 2018-08-30
US20180243792A1 (en) 2018-08-30
WO2018157050A1 (en) 2018-08-30
EP3586093A1 (en) 2020-01-01
EP3586093A4 (en) 2021-01-06
AU2018225762A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
TW201834025A (zh) 電容式微加工超音波換能器及相關設備和方法
CN107039503B (zh) 水平栅极环绕纳米线晶体管的底部隔离
US9145292B2 (en) Cavity structures for MEMS devices
TWI533438B (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
US9371223B2 (en) MEMS device and fabrication method
US10916468B2 (en) Semiconductor device with buried local interconnects
TWI672813B (zh) 用於改善遷移率之具有應力材料的異質接面雙極電晶體結構及其形成方法
TWI626713B (zh) 具有埋置介電層以防止銅擴散的ｓｏｉ晶圓
US8894800B2 (en) Polymeric edge seal for bonded substrates
CN108496252A (zh) 功率半导体装置以及功率半导体装置的制造方法
CN110945413A (zh) 光学调制器以及制作光学调制器的方法
TW201944594A (zh) 半導體結構及其製造方法
US20190345025A1 (en) Method for manufacturing low contact resistance semiconductor structure
CN107068609A (zh) 针对沟槽原位掺杂然后未掺杂多晶硅填充料
TW200952084A (en) Mesa-type semiconductor device and method of making same
JP6050631B2 (ja) 容量性トランスデューサとその製造及び動作方法
KR20180101719A (ko) 다층 mems 부품을 제조하기 위한 방법 및 상응하는 다층 mems 부품
US10053360B1 (en) Pseudo SOI process
US20100013031A1 (en) MEMS Substrates, Devices, and Methods of Manufacture Thereof
CN105552019A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
US8518798B2 (en) Semiconductor structure and method for making same
US20200298275A1 (en) Capacitive micromachined ultrasonic transducer and method of fabricating the same
US7476574B2 (en) Method for forming an integrated circuit semiconductor substrate
US10246325B2 (en) MEMS device and method for manufacturing a MEMS device
CN106611790B (zh) 垂直晶体管及其制备方法