TW201822352A - 二維過渡金屬硫族化合物場效電晶體結構及其製程方法 - Google Patents

Abstract

本發明提供一種二維過渡金屬硫族化合物場效電晶體結構，包含：基材；源/汲極結構，設置於該基材上，具有一表面高於基材之一表面，且包含源極與汲極；二維通道層，覆蓋於源極與汲極之間、該源極汲極上；以及閘極層，設置於源極與汲極之間，覆蓋二維通道層。本發明還同時提供一種二維過渡金屬硫族化合物場效電晶體的製程方法，用以形成上述二維過渡金屬硫族化合物場效電晶體結構。

Description

二維過渡金屬硫族化合物場效電晶體結構及其製程方法

本發明是關於一種場效電晶體的結構及其製程方法，尤其是關於一種使用二維過渡金屬硫族化合物做為通道的場效電晶體結構及其製程方法。

隨著科技的進步，越來越多電子產品問世，並且隨著高效能、高便利性的市場趨勢，電子產品的設計逐漸朝向微型化發展。而電子產品得以小型化，主要在於其內部電路大量使用半導體材料所製成之晶片、二極體、電晶體或是發光二極體等小型化之電子元件。並且為了提升效能，鰭式場效電晶體(FinFET)也因而被開發出來，相較於傳統的平面式場效電晶體可以具有複數個平面可控制閘極，因此得以設計出更具效能且低耗電的元件。但以平面式場效電晶體與鰭式場效電晶體(FinFET)來說，在傳統製程方法與結構中使用基材矽做為電流通道，但在這樣的基礎上要維持產品效能的前提下，要再進一步縮小半導體元件尺寸遇到瓶頸。

二維材料由於具有層狀結構，尤其最知名的材料石墨烯，具有高電子遷移率以及低電阻率，電阻率比銅或銀更低，可以說是目前世上電阻率最小的材料之一，適於被用來發展更薄、導電速度更快的次10奈米以下電子元件或金屬導線。雖然石墨烯擁有許多良好的物理特性，但是石墨烯能帶並沒有能隙，因而近年具有能隙的新穎二維材料來形成通道的想法被提出，例如過渡金屬硫族化合物(transition metal dichalcogenides)，希望利用二維材料中層與層間僅有非常微弱的凡德瓦鍵互相牽引之特性，將通道二維化的可能性提高，期許未來能應用於相關產業。二維材料在需要有良好半導體特性的前提下，材料選擇不僅非常有限，製程上面也遇到相對應的困難。雖然目前學界與業界相繼投入研發，但由於二維材料薄膜成長特性導致無法形成完整一層(或大面積)的二維材料薄膜層，在製程時無法套用於整個晶圓表面，導致無法套用於現有製程。儘管學界研究研發出使用掀離製程(lift-off process)，配合設定好特定位置與大小的電晶體製程，得以讓二維材料座落在所欲形成通道的位置，進而完成電晶體的製程，但這樣的做法不但成本高、良率低，最重要的是無法套用於產線上進行量產。

因此，以目前技術來說，二維材料的應用還相當的不純熟，並且有需要提供一種具有較高良率、能套用於現有製程技術、適用於產線進行量產的製程方法與結構。

本發明提供一種二維過渡金屬硫族化合物場效電晶體結構，包含：基材；源/汲極結構，設置於該基材上，具有一表面高於基材之一表面，且包含源極與汲極；二維通道層，覆蓋於源極與汲極之間、該源極汲極上；以及閘極層，形成於源極與汲極之間，覆蓋二維通道層。

本發明還同時提供一種二維過渡金屬硫族化合物場效電晶體的製程方法，包含：提供基材；形成源/汲極結構於基材表面上，源/汲極結構包含源極與汲極；沉積形成過渡金屬硫族化合物層覆蓋於源極與汲極之間、源/汲極結構上；形成閘極材料層覆蓋過渡金屬硫族化合物；以及移除部分閘極材料層與過渡金屬硫族化合物層，以形成閘極層與二維通道層，覆蓋於源極與汲極之間、部分源極與部分汲極上。

於本發明之一些實施例中，上述二維過渡金屬硫族化合物場效電晶體結構為平面式場效電晶體，源極與汲極之間以一開口彼此分離，源極與汲極之最短距離小於等於10奈米，並且源極具有靠近汲極之源極側壁與基材表面夾有角度小於等於90度，且較佳介於90度~30度之間。本案提供的二維通道層至少完全覆蓋上述開口，以及靠近上述開口的部分源極與部分汲極。

於平面式場效電晶體的上述實施例中，可以選擇性包含氧化層形成於基材與源/汲極結構之間，同時也位於基材與二維通道層之間；以及/或選擇性包含高介電常數層形成於二維通道層與閘極層之間。

於本發明之一些實施例中，上述二維過渡金屬硫族化合物場效電晶體結構為鰭式場效電晶體，源極與汲極之間以鰭狀結構相互連接，並且本案提供的二維通道層至少共形地完全覆蓋上述鰭狀結構，以及靠近上述鰭狀結構的部分源極與部分汲極。

於鰭式場效電晶體的上述實施例中，可以選擇性將鰭狀結構進行部分或完全氧化，使二維通道層僅會與氧化部分的鰭狀結構接觸；以及/或選擇性包含高介電常數層形成於二維通道層與閘極層之間。

本發明提供的方法與結構同時可以套用於習知的FinFet製程與結構中，例如在磊晶形成源/汲極後，選擇性形成氧化層於鰭狀結構上，之後再依據本發明提供的上述方法來形成二維通道層，以覆蓋鰭狀結構與部分源/汲極結構。並且同樣也可選擇性對 鰭狀結構先進行氧化後，或先於鰭狀結構上形成氧化層後，再形成二維通道層於其上。

綜上所述，依據本發明提供的結構與方法，源極與汲極之間的最短距離，或是說電晶體的通道長度，可以小於等於10奈米。二維通道層不需要形成整層覆蓋於晶圓上，也可以精準並且完全覆蓋於源極與汲極之間，用以做為通道，其厚度也可以控制在5奈米以下，最薄可以到0.6奈米。因此，本發明利用過渡金屬硫族化合物優良的半導體特性，同時善用其沉積時的結構形成特性，離表面能量較低處1~2 μm 範圍內可以具有良好且完整的覆蓋效果，並且層層堆疊的形成方式可以利用製程時間來控制二維通道層的厚度，因此可在不影響效能(更或提升效能)的前提下縮小元件通道尺寸。

本發明提供一種電晶體結構及其製程方法，尤其是一種用二維過渡金屬硫族化合物做為通道的場效電晶體結構及其製程方法。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文以實施例配合所附圖式，同時以揭示本發明實施例相關製程步驟的方式來做詳細說明，以使本發明之結構與功效能更容易理解。

圖1A~1E為依據本發明一實施例所繪製的平面式場效電晶體，不同製程步驟中的結構示意圖，以下僅利用圖1A~1E對本發明提供的製程方法進行說明，並非用以限制本發明。如圖1A所示，提供基材1，本實施例中基材1使用矽基板，但於其他實施例中亦可選用其他如SOI基板、鍺基板、碳化矽(SiC)基板、鉭酸鋰(LT、LiTaO₃ )基板、鈮酸鋰(LN、LiNbO₃ )基板等。之後選擇性形成氧化層2覆蓋基材1表面S1，氧化層2厚度範圍介於15~30奈米之間。本實施例中使用熱氧化步驟形成氧化層2於基材1表面S1 (其他實施例中可以選用沉積或其他方式來形成氧化層2)，氧化層2厚度為30奈米。接著，形成導電材料層3於氧化層2上，導電材料層3厚度範圍介於40~80奈米之間，材料可以選擇半導體或是金屬(例如合金或是純金屬)。本實施例中使用沉積方式形成厚度為50奈米的含矽層做為導電材料層3。之後對導電材料層3進行圖案化，移除部分導電材料層3後形成如圖1B所示的源/汲極結構31，包含彼此分離的源極311與汲極312，其中源極311與汲極312之間具有最短距離D1介於2~15奈米之間，較佳小於等於10奈米。本實施例中利用蝕刻方式移除部分導電材料層3以對其進行圖案化，並且經由調整蝕刻製程參數，從而形成如圖1B所示，源極311靠近汲極312的源極側壁S311與汲極312靠近源極311的汲極側壁S312皆為平面，並且以源極側壁S311、汲極側壁S312、源/汲極結構31靠近基材1的下表面(未標號於圖式中)與源極側壁S311和汲極側壁S312相接處的兩條轉折線相連所構成的平面，以及源/汲極結構31遠離基材1的上表面(未標號於圖式中)與源極側壁S311和汲極側壁S312相接處的兩條轉折線相連所構成的平面，四者共同定義出上寬下窄的倒梯形的開口T1，使開口T1夾於源極311與汲極312之間以分離兩者。於本發明其他實施例中，開口T1也可以為長方形(源極側壁S311、汲極側壁S312皆為垂直平面)或是其他構型，在此不做限制；另外，開口T1的形成方法也可以是由於源極311與汲極312之間距狹小，因此在蝕刻移除的過程中，可能因蝕刻特性導致 靠近基材1之部分導電材料層3(導電材料層3底部)的移除率低於遠離基材1之部分導電材料層3(導電材料層3頂部)的移除率，從而得到上寬下窄的開口T1，而此種蝕刻特性形成的源極側壁S311為下凹的弧形，同理，源極側壁S312也為下凹的弧形，如圖3A所示。因此，源極側壁S311與基材1表面S1之間具有角度A小於等於90度，而以斜平面的源極側壁S311來說，較佳角度A介於30~90度之間，更佳介於60~89度之間，汲極側壁S312同理推之，並且源極側壁S311與汲極側壁S312可以具有相同或不相同的傾斜度/曲度。

本實施例如圖1B所示，開口T1的底部寬度(即為源極311與汲極312兩者的最短距離D1)為10奈米，開口T1的頂部寬度具有距離D2為30奈米，源/汲極結構31的厚度為50奈米(等同於源極311厚度，也等同於汲極312的厚度)，而角度A為60±2度。

之後如圖1C所示，形成過渡金屬硫族化合物層4覆蓋於源/汲極結構31上以及源極311與汲極312之間。形成方法包含，利用載體氣體，使硫族化物與過渡金屬化合物於650~950度C的溫度範圍下(實際溫度取決生成何種二維材料)反應後形成的過渡金屬硫族化合物(例如二硫化鉬、二硒化鎢、二硫化碲、二硒化碲等)沉積於源/汲極結構31上以及源極311與汲極312之間。本實施例中使用氬氣做為載體氣體，使硫與三氧化鉬於攝氏755±5度反應後形成的二硫化鉬沉積於源/汲極結構31上以及源極311與汲極312之間。二維材料具有一層層的分子層狀堆疊形成的特性外，在不平整表面上會延著表面能量較低處向外延伸覆蓋的特性。例如源/汲極結構31靠近基材1表面S1的轉角處(於本實施例中，即為源/汲極結構31與氧化層2相接處的轉角處；於其他未形成氧化層2的實施例中，即為源/汲極結構31與基材1表面S1轉角處)具有較低的表面能量，過渡金屬硫族化合物會延著轉角處進行沉積，並且自該相接處向外沉積覆蓋(即，沿源/汲極結構31底部的邊緣向外沉積)。以本實施例為例說明，依據本案發明人實際測試，二硫化鉬自不同元件表面相接處(本實施例中為源/汲極結構31底部邊緣)可往外延伸約1~2微米(μm)的範圍，雖然無法形成整層的二硫化鉬覆蓋於整個基材1，但足以整層覆蓋源極311與汲極312之間的開口T1，以及靠近開口T1之部分源極311與汲極312(包含位於開口T1內的源極側壁S311與汲極側壁S312，還可選擇性包含源極311與汲極312靠近開口T1的部分上表面)，如圖1C所示(由於僅繪製出部分基材1以做為說明之用，因此圖1C所示的過渡金屬硫族化合物層4繪示為整層覆蓋於基材1上僅為示意之用，但實際操作上，除了上述說明的覆蓋範圍，過渡金屬硫族化合物層4可能不會形成整層覆蓋於整個晶圓上)。依據本發明提供的方法所形成的過渡金屬硫族化合物層4，因能藉由控制沉積速率與時間來調整所形成的分子層數量，進而能控制過渡金屬硫族化合物層4的厚度。本發明中的過渡金屬硫族化合物層4較佳包含1~7層分子層以具有較佳之半導體特性，以本實施例中的二硫化鉬為例，過渡金屬硫族化合物層厚度可控制在小於5奈米，並且最薄可到0.6奈米(相當於單一二硫化鉬分子層的厚度)。

接著如圖1D所示，選擇性形成厚度為2~5奈米的介電層5共形地覆蓋於基材1、源/汲極結構31、過渡金屬硫族化合物層4上，之後再形成厚度介於40~80奈米的閘極材料層6(共形地或整層平坦地)覆蓋於其上。並且，於本發明部分實施例中閘極材料層6共形地覆蓋基材1、源/汲極結構31、過渡金屬硫族化合物層4上，因此閘極材料層6覆蓋於開口T1中之部分為下凹。於本案一些實施例中，，閘極材料層6位於開口T1中的部分上表面與源/汲極結構31的上表面共平面，但本發明在此不做限制，過渡金屬硫族化合物層4、介電層5、閘極材料層6三者堆疊後的總厚度可依不同需求做調整。本實施例如圖1D，介電層5的厚度為3奈米，使用具有高介電常數的氧化鉿(HfO₂ )(其他實施例中可使用氧化鋁(Al₂ O₃ 或其他適合之高介電常數材質))；閘極材料層6的厚度為50奈米，使用氮化鉭(TaN)/氮化鈦(TiN)的金屬材質，但本發明並非限於此。於其他實施例中，介電層5可以選用其他適合的介電材質，如氧化物、氮化物、氮氧化物等，或是其他具有高介電常數的材質，如二氧化鋯(ZrO₂ )、二氧化鈦(TiO₂ )等；閘極材料層6可以為多晶矽或是其他金屬或合金材質。

之後蝕刻移除部分閘極材料層6以形成閘極層61、部分介電層5以形成介電層51、部分過渡金屬硫族化合物層4以形成二維通道層41，其中二維通道層41完全覆蓋於源極311與汲極312之間(即開口T1底面)，以及開口T1中靠近汲極312的部分源極311、靠近源極311的部分汲極312上，並且選擇性覆蓋到靠近汲極312的部分源極311上表面，以及靠近源極311的部分汲極312上表面。於本實施例中，閘極層61、介電層51、二維通道層41三者於垂直方向上完全重疊，如圖1E所示，並且閘極層61、介電層51、二維通道層41三者所形成的堆疊覆蓋整個開口T1(包含源極311與汲極312之間、源極側壁S311、汲極側壁S312)，以及靠近開口T1的部分源極311與汲極312上表面。但考量閘極層61覆蓋在源極311與汲極312上，導致可能的電容效應，因此本發明的其他實施例中，選擇性進行平坦化製程(如化學機械研磨CMP製程)以及/或是回蝕製程，將源/汲極結構31上、位於開口T1以外的部分閘極材料層6、部分介電層5、部分過渡金屬硫族化合物層4移除，以形成閘極層61、介電層51、二維通道層41三者的堆疊完全覆蓋於源極311與汲極312之間，並且僅覆蓋於開口T1中之部分源/汲極結構31上(即部分或全部的源極側壁S311與部分或全部的汲極側壁S312)，形成如圖4A所示之結構，使閘極層61的寬度D6大於開口T1的底部寬度D1，同時小於等於開口T1的頂部寬度D2。另外，源/汲極結構31的摻雜與活化步驟可以選擇性進行於過渡金屬硫族化合物層4之前，或是閘極層61形成之後。

如同前說明，在奈米尺度下二維材料仍具有高電子遷移率以及低電阻率，適於被用來發展更薄、導電速度更快的次10奈米以下電子元件或電晶體。習知的平面式電晶體結構不具有高起的源/汲極，加上目前製程做法都是以形成整層覆蓋的材料層來進行，之後移除不需要的部分材料層，因此以既有技術與觀念來說，無法形成整層覆蓋的二維材料並不適用於既有的電晶體結構；但本發明所提供的結構具有高於基材表面的源/汲極結構，加上所使用的過渡金屬硫族化合物具有良好半導體特性的同時，能自表面轉折處/不平整處向外形成約1~2um範圍內的覆蓋薄膜，相較於習知的製程與結構，本發明所提供的半導體不僅能具有較好的效能，還能滿足市場微型化的趨勢，製做出通道長度小於10奈米的電子元件或電晶體。再者，現有知識與觀念中的電晶體結構中，閘極不會特別覆蓋到源/汲極結構，因此若將二維材料做為通道層直接套用於習知平面電晶體結構的話，不僅無法確保二維材能完好覆蓋於源/汲極之間，又若二維材料僅是形成於源/汲極之間的空間的話，以具有與圖1A~1E的實施例類似的結構為例說明，二維通道層41若僅位於開口T1底部，如圖3B所示，會因二維通道層41與源極311/汲極312之間接觸面積太小，導致接觸電阻(contact resistance)太大因而降低元件效能。本案揭示的過渡金屬硫族化合物在小於等於7層分子層的厚度時，能具有較佳的半導體特性，但也因其厚度非常薄，導致與源極311/汲極312之間接觸面積小之外，於後續遇到離子佈植、電漿、蝕刻等製程時很容易被同時移除。因此，本案上述提供的製程方法中，蝕刻移除部分閘極材料層6以形成閘極層61的步驟中，會保留部分閘極層61覆蓋部分源極311與部分汲極312以確保二維通道層41覆蓋的範圍。以圖1A~1E的實施例來說，源極側壁S311與汲極側壁S312皆為斜面，因此可以增加二維通道層41與源極311/汲極312之間接觸面積，但又不大幅影響元件尺寸。在源極側壁S311與汲極側壁S312為斜面的實施例中，二維通道層41至少會覆蓋源極側壁S311與汲極側壁S312，並且選擇性覆蓋到源極311與汲極312的上表面；而在源極側壁S311與汲極側壁S312為垂直面的實施例中，為確保二維通道層41至少會覆蓋源極側壁S311與汲極側壁S312，在圖案化閘極材料層6時會將所欲形成的閘極層61設計為至少覆蓋到部分源極311與汲極312的上表面。

因此，依據本發明提供的結構與方法，源極311與汲極312之間的最短距離D1會小於等於源極311與汲極312之間的被暴露之部分基材1表面S1之寬度，此距離D1即為後續形成的電晶體通道長度，利用過渡金屬硫族化合物的半導體優良特性的同時，善用其形成層狀結構的特性與限制，在不影響效能(更或提升效能)的前提下縮小元件通道尺寸。另外，上述實施例中的氧化層2為選擇性形成，氧化層2的存在可以避免電子藉由基材1來流通，使電子能實質上流通於二維通道層41，進而優化元件效能；但由於二維通道層41的半導體特性與尺寸都相較於傳統有優勢，因此即使沒有氧化層2的存在，同樣可以達到良好的元件功效。

本發明上述的方法與結構概念同樣可以套用於多閘極場效電晶體，但不同於習知鰭式場效電晶體(FinFET)結構與製程，以下以本發明之一實施例為例說明依據本發明提供的結構與方法製作出的多閘極場效電晶體，其製程中不同步驟的結構示意圖如圖2A~2C所示，並且為方便理解，相同功能的元件延用相同的元件標號，但並非用以限制本案。

如圖2A所示，與前述實施例中圖1A與1B所示的步驟類似，於基材1的表面S1上，選擇性形成氧化層2覆蓋基材1表面S1，氧化層2厚度範圍介於15~30奈米之間。本實施例中是在多晶矽的基財1上進行熱氧化步驟來形成氧化層2於基材1表面S1 (其他實施例中可以選用沉積或其他方式來形成氧化層2)，氧化層2厚度為30奈米。接著，形成導電材料層(類似前述實施例中的導電材料層3)於氧化層2上，導電材料層厚度範圍介於40~80奈米之間，材料可以選擇半導體或是金屬，本實施例中導電材料層是利用沉積方式形成的矽層。之後形成源/汲極結構31以及鰭狀結構313，方法可以是蝕刻移除部分導電材料層來形成如圖2A所示的鰭狀結構31與鰭狀結構313，源/汲極結構31包含源極311、汲極312，鰭狀結構313位於源極311、汲極312之間並且連接兩者的鰭狀結構313。類似前述實施例中的源/汲極結構31，本實施例僅是改變蝕刻步驟中使用的罩幕層(未繪示出)的圖案，即可以於同一步驟形成源/汲極結構31以及鰭狀結構313。其中鰭狀結構313的鰭長D3為10~50奈米(即，於Y軸方向具有的長度，同時也是源極311與汲極312的直線距離)、鰭寬D4為5~20 奈米，其中鰭長D3較佳介於20~30奈米，並且如圖2A所示，源/汲極結構31寬度D5大於鰭狀結構313的鰭寬D4。源極311、汲極312的形狀僅為示意之用，形狀並無特殊限制，而本實施例中源極311、汲極312的大小約為40×40奈米平方。另外，鰭狀結構313的形狀亦不做限制，於本實施例中於X軸向切面上具有長方形的構型，但於其他實施例中可以為梯形或是上窄下寬的構型，在此不限制，其長、寬、高也可以依據不同實施例做調整。

接著，選擇性氧化鰭狀結構313。方法例如是透過電漿或是高溫熱氧化，將鰭狀結構313完全氧化。在此步驟中，由於源極311與汲極312體積大於鰭狀結構313，因此可以控制在即使完全氧化鰭狀結構313，源極311與汲極312仍不會被完全氧化，僅有部分表面被氧化，之後移除源極311與汲極312表面氧化之部分，露出原本為導電材料部分的源極311’與汲極312’即可。較佳源極311’與汲極312’，於X方向剖面結構中，具有一寬度D5’大於蝕刻製程後的鰭狀結構313’的鰭寬D4’，如圖2B所示。本實施例中使用高溫熱氧化法對鰭狀結構313與源/汲極結構31進行氧化，使鰭狀結構313完全氧化、源極311與汲極312部分氧化，之後蝕刻移除源極311與汲極312表面氧化之部分，以露出原本為導電材料部分的源極311’與汲極312’，並且剩餘之部分源極311’與汲極312’於X方向上具有的寬度D5’比鰭寬D4’大的寬度。於本發明一些實施例中，可以使用阻擋層(或是光阻層)(未繪示出)覆蓋鰭狀結構313，僅對源/汲極結構31進行蝕刻，使鰭狀結構313’等同於鰭狀結構313，並且此實施方式會造成鰭狀結構313’具有的高度大於源/汲極結構31’的高度。上述製程參數，由於本領域技術具通常知識者在有限次數的嘗試下可得到，因此不多做贅述。

鰭狀結構313’會於後續製程步驟中被覆蓋上二維通道層41，因此類似平面場效電晶體的前述與上述氧化步驟的說明，在鰭狀結構313的氧化為選擇性進行(功能同前述實施例中的氧化層2)，使鰭狀結構313露出的表面為介電材質，以確保電流經由後續形成的二維通道層來導通。於本案其他實施例中，可以選擇用額外形成氧化層覆蓋鰭狀結構313的方式來達到相同效果，則不需移除部分源/汲極結構31、形成源/汲極結構31’，將以同樣的源/汲極結構31進行後續製程步驟。

之後的步驟與條件類似前述實施例對應圖式1C~1E的部分，因此以下說明中不做過多贅述，詳細製程條件與材料選擇可以參考上述說明。

如圖2C所示，形成過渡金屬硫族化合物層(類似前述實施例中的過渡金屬硫族化合物層4)共形地覆蓋於至少部分源/汲極結構31’上，以及源極311’與汲極312’之間的鰭狀結構313’上。形成方法同前實施例所述，並且本實施例中使用二硫化鉬做為過渡金屬硫族化合物層。雖然無法形成整層的二硫化鉬覆蓋於整個基材1上，但足以完整覆蓋源極311’與汲極312’之間的鰭狀結構31’，並且選擇性覆蓋靠近鰭狀結構313’之部分源極311’與汲極312’。本實施例中二硫化鉬的過渡金屬硫族化合物層厚度控制在小於5奈米。之後選擇性形成厚度約為2~5奈米的介電層(類似前述實施例中的介電層5)共形地覆蓋於基材1、源/汲極結構31’、鰭狀結構313’、過渡金屬硫族化合物層上，再形成厚度介於40~80奈米的閘極材料層(類似前述實施例中的閘極材料層6)共形地或整層平坦地覆蓋於其上，之後圖案化閘極材料層、介電層、過渡金屬硫族化合物層，形成閘極層61、介電層51、二維通道層41，三者所形成的堆疊橫跨並垂直覆蓋於鰭狀結構313’與部分源極311’與汲極312’上，並且具有延伸方向垂直於源極311’和汲極312’兩者的連線。如同前述說明，閘極層61與/或介電層51覆蓋於二維通道層41上，可以保護二維通道層41不會於後續製程中被移除，而為了能使二維通道層41能覆蓋部分源極311’與汲極312’以避免過大的接觸電阻，必需避免二維通道層41於圖案化閘極材料層6的步驟中被移除，本實施例中利用一次蝕刻製成，使閘極層61、介電層51、二維通道層41三者所形成的堆疊覆蓋鰭狀結構313’，以及靠近鰭狀結構313’的部分源極311’與部分汲極312’，並且依據本實施例中使用的製程方法，閘極層61、介電層51、二維通道層41三者會完全重疊。另外，源/汲極結構31’(或是源/汲極結構31)的摻雜與活化步驟同可以選擇性進行於過渡金屬硫族化合物層之前，或是閘極層61形成之後。

需要說明的是，上述提供的鰭狀結構313的鰭長D3範圍是由於目前製程技術的限制導致，鰭長D3以目前技術難以達到更小的長度，但這並不影響本案二維通道層41的形成與應用。本發明提供的二維通道層41基於上述理論，可以應用在尺寸更小的鰭狀結構上。

因此，本發明提供的上述實施例雖然不同於習知的FinFet，但同樣為多閘極場效電晶體(multigate field-effect transistor)，形狀上類似於習知的FinFet。並且，除上述說明的實施例外，本發明提供的方法與結構亦可以直接套用於習知的FinFet結構上，例如在磊晶形成源/汲極後，選擇性形成氧化層於鰭狀結構上，之後再依據本發明提供的上述方法來形成二維通道層，以覆蓋鰭狀結構與部分源/汲極結構。

綜上所述，本發明提供的製程方法與結構能成功的將二維材料應用於電子元件或電晶體等半導體上，同時能套用於習知製程技術，在不明顯影響製程成本的前提下，利用過渡金屬硫族化合物的優良半導體特性，達到縮小通道尺寸、提高產品效能的功效。雖然本發明已以實施例揭露如上，然其並非用以限定本發明。任何該領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧基材

2‧‧‧氧化層

3‧‧‧導電材料層

4‧‧‧過渡金屬硫族化合物層

5‧‧‧介電層

6‧‧‧閘極材料層

11‧‧‧鰭狀結構

12‧‧‧隔離結構

31、31’‧‧‧源/汲極結構

41‧‧‧二維通道層

51‧‧‧介電層

61‧‧‧閘極層

311、311’‧‧‧源極

312、312’‧‧‧汲極

313、313’‧‧‧鰭狀結構

A‧‧‧角度

D1、D2‧‧‧距離

D3、D4 、D4’、D5、D5’、D6‧‧‧長度

S1‧‧‧表面

S311 、S312‧‧‧側壁

T1‧‧‧開口

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉數個較佳實施例，並配合所附圖式，作詳細說明如下： 圖1A-1E為依據本發明一實施例所繪製的平面式場效電晶體，不同製程步驟中的結構示意圖； 圖2A-2C為依據本發明一實施例所繪製的鰭式場效電晶體，不同製程步驟中的結構示意圖； 圖3A為依據本發明一實施例所繪製的平面式場效電晶體的結構示意圖； 圖3B為將習知概念套用於本發明源/汲極結構所繪製的平面式場效電晶體的結構概念示意圖；以及 圖4，為依據本發明一較佳實施例所繪製的平面式場效電晶體的結構示意圖。

Claims (15)

1. 一種二維過渡金屬硫族化合物場效電晶體結構，包含： 一基材； 一源/汲極結構，設置於該基材上，具有一表面高於該基材之一表面，且包含一源極與一汲極； 一二維通道層，覆蓋於該源極與該汲極之間、該源極與該汲極上；以及 一閘極層，形成於該源極與該汲極之間，覆蓋該二維通道層。
2. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該二維過渡金屬硫族化合物場效電晶體結構為一平面式場效電晶體，該源極與該汲極彼此分離。
3. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該二維通道層完全覆蓋該源極與該汲極之間之暴露部分的該基材、至少部分該源極靠近該汲極之一側壁，以及至少部分該汲極靠近該源極之一側壁。
4. 如請求項2所述之二維過渡金屬硫族化合物場效電晶體結構，其中該源極與該汲極之間夾有一開口，該開口實質上為一上寬下窄的梯形。
5. 如請求項2所述之二維過渡金屬硫族化合物場效電晶體結構，還包含：一氧化層，形成於該基材之該表面上、設置於該基材與該二維通道層之間以及該基材與該源/汲極結構之間。
6. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該二維過渡金屬硫族化合物場效電晶體結構為一鰭式場效電晶體，該源極與該汲極藉由一鰭狀結構相互連接。
7. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該源極與該汲極之間具有一最短距離介於2~15奈米之間。
8. 如請求項6所述之二維過渡金屬硫族化合物場效電晶體結構，其中該最短距離小於10奈米。
9. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該二維通道層具有一厚度介於0.6~5奈米之間。
10. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中二維通道層的材料為二硫化鉬、二硒化鎢、二硫化碲和二硒化碲中之任一者。
11. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，其中該閘極層與該二維通道層完全重疊。
12. 如請求項1所述之二維過渡金屬硫族化合物場效電晶體結構，還包含：一高介電常數層，形成於該二維通道層與該閘極層之間。
13. 一種二維過渡金屬硫族化合物場效電晶體的製程方法，包含： 提供一基材； 形成一源/汲極結構於該基材之一表面上，該源/汲極結構包含一源極與一汲極； 沉積形成一過渡金屬硫族化合物層覆蓋於該源/汲極結構與該基材上； 形成一閘極材料層覆蓋該過渡金屬硫族化合物；以及 移除部分該閘極材料層與該過渡金屬硫族化合物層，以形成一閘極層與一二維通道層，覆蓋於該源極與該汲極之間、該源極與該汲極上。
14. 如請求項12所述之二維過渡金屬硫族化合物場效電晶體的製程方法，其中該源/汲極結構凸出於該基材之該表面，且該過渡金屬硫族化合物層自該源/汲極結構靠近該基材之該表面的一底部邊緣向外沉積。
15. 如請求項14所述之二維過渡金屬硫族化合物場效電晶體的製程方法，其中該過渡金屬硫族化合物層覆蓋自該底部邊緣向外延伸2微米的範圍內，該過渡金屬硫族化合物層僅覆蓋部分該基材之該表面，且完全覆蓋該源極與該汲極之間的部分該基材之該表面。