TW201822300A - 製作半導體裝置的方法 - Google Patents

製作半導體裝置的方法 Download PDF

Info

Publication number
TW201822300A
TW201822300A TW106108135A TW106108135A TW201822300A TW 201822300 A TW201822300 A TW 201822300A TW 106108135 A TW106108135 A TW 106108135A TW 106108135 A TW106108135 A TW 106108135A TW 201822300 A TW201822300 A TW 201822300A
Authority
TW
Taiwan
Prior art keywords
layer
guard ring
region
material layer
substrate
Prior art date
Application number
TW106108135A
Other languages
English (en)
Inventor
鄭智遠
巫俊昌
楊舜升
郭景森
許峰嘉
陳俊璋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201822300A publication Critical patent/TW201822300A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

方法包含形成圖案化層於基板上，且基板具有彼此相鄰的第一區與第二區。圖案化層包括第一結構於第一區中。第二區不具有圖案化層。此方法亦包括形成材料層於圖案化層與基板上；形成第一保護環於第二區中以圍繞第一結構；形成可流動材料層於材料層上；形成圖案化光阻層於可流動材料層上，其中圖案化光阻層包括多個開口；以及將開口轉移至材料層。

Description

製作半導體裝置的方法
本發明實施例關於半導體裝置的形成方法，更特別關於改善蝕刻的關鍵尺寸一致性之方法。
半導體積體電路產業已經歷快速發展。積體電路設計與材料中的技術進展，使每一代的積體電路比前一代的積體電路具有更小的尺寸與更複雜的電路。在積體電路演進中，隨著幾何尺寸縮小，功能密度(單位晶片面積中的內連線裝置數目)通常隨之增加。製程尺寸縮小，通常有利於增加產能並降低相關成本。這些尺寸縮小亦增加積體電路製程的複雜性。為了使上述進展得以實施，積體電路製程需要類似發展。舉例來說，由於上表面不平坦，現有的微影圖案化製程可能產生劣化的關鍵尺寸一致性。因此半導體結構與其形成方法需改善多種問題，比如關鍵尺寸一致性。
本發明一實施例提供製作半導體裝置的方法，包括形成圖案化層於基板上，且基板具有彼此相鄰的第一區與第二區，其中圖案化層包含第一結構於第一區中，其中第二區不具有圖案化層。上述方法亦包括形成材料層於圖案化層與基板上，形成第一保護環於第二區中以圍繞第一結構，形成可流動材料層於材料層上，形成圖案化光阻層於可流動材料層上，其 中圖案化光阻層包括多個開口，以及將開口轉移至材料層。
AA'、BB'、CC'‧‧‧虛線
D、D1、D2、D3‧‧‧距離
h、Hp、Hr‧‧‧高度
w、W、Wr、W1、W2、W3‧‧‧寬度
10‧‧‧工件
12‧‧‧半導體結構
14、14-1、14-2、14-3、212A、212B‧‧‧第一區
16、214‧‧‧第二區
18‧‧‧保護環結構
18a、18-1‧‧‧第一保護環結構
18b、18-2‧‧‧第二保護環結構
18c‧‧‧第三保護環結構
20‧‧‧電路結構
22、210‧‧‧基板
22T‧‧‧上表面
24‧‧‧淺溝槽隔離結構
26‧‧‧閘極堆疊
100、1000、2000‧‧‧方法
102、104、106、108、110、112、114、116、1002、1004、1006、1008、1010、1012、1014、2002、2004、2006、2008、2010、2012、2014‧‧‧步驟
200‧‧‧半導體裝置
220‧‧‧結構
310‧‧‧材料層
410‧‧‧芯結構
510‧‧‧可流動材料層
610‧‧‧圖案化的硬遮罩
615‧‧‧第一開口
616‧‧‧第二開口
710A、710B‧‧‧溝槽
第1圖係一些實施例中，工件的上視圖。
第2圖係一些實施例中，半導體結構的上視圖。
第3圖係一些實施例中，第2圖之半導體結構的剖視圖。
第4與5圖係一些實施例中，第2圖之半導體結構於多種製程階段中的剖視圖。
第6圖係一些實施例中，半導體結構的上視圖。
第7圖係一些實施例中，第6圖之半導體結構的剖視圖。
第8、9、與10圖係多種實施例中，半導體結構的上視圖。
第11圖係一些實施例中，半導體裝置之製作方法的流程圖。
第12、13、14、15、16、17、18A、18B、18C、18D、19A、與19B圖係一些實施例中，半導體裝置的剖視圖。
第20圖係一些實施例中，半導體裝置之製作方法的流程圖。
第21、22、23、24A、24B、25A、與25B圖係一些實施例中，半導體裝置的剖視圖。
第26圖係一些實施例中，半導體裝置之製作方法的另一流程圖。
第27、28、29、30、31A、31B、32A、與32B圖係一些實施例中，半導體裝置的剖視圖。
下述內容提供的不同實施例或實例可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一結構於第二結構上的敘述包含兩者直接接觸，或兩者之間隔有其他額外結構而非直接接觸。此外，本發明實施例之多種例子可重複標號及/或符號，但這些重複僅用以簡化及清楚說明，而非多種實施例及/或設置之間具有相同標號的單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。此外，用語「之組成為」可指「包含」或「由...組成」。
第1圖係本發明一些實施例中，工件10其部份的上視圖。第2圖係一些實施例中，半導體結構12(部分的工件10)之上視圖。第3圖係一些實施例中，半導體結構12沿著虛線AA'的剖視圖。工件10、半導體結構12、與其形成方法搭配第1至3圖及其他圖式說明如下。
如第1圖所示，一些實施例中的工件10為製作中的半導體晶圓。工件10包含多種圖案形成其上，而其他圖案之後可形成其上。舉例來說，工件10為矽晶圓、其他半導體晶圓、或其他合適晶圓，其可用於形成積體電路於其上。
工件10包含多個半導體結構12(又稱作積體電 路)，在完成製作積體電路後可切割成分隔的積體電路晶片。依據個別應用，可進一步測試與封裝每一晶片以形成功能積體電路。半導體結構12包含相鄰之第一區14與第二區16。此外，半導體結構12包含圖案層，其具有多個電路結構20位於第一區14中而不位於第二區16中。
保護環結構18位於第二區16中，且圍繞第一區14中的多個電路結構20。保護環結構18為連續結構，設置以封閉第一區14中的電路結構20。在此實施例中，保護環結構18具有連續結構與多種尺寸，其設計以有效限制製程階段中的流動材料以提供製作優勢。在一些實施例中，保護環結構18與電路結構20之間隔有距離D，且保護環結構18係設計以具有寬度Wr。在這些實施例中，寬度Wr大於距離D。在一些例子中，設計保護環結構18使寬度Wr/距離D的比例大於5。在一些例子中，保護環結構18係設計以具有高度Hr，而電路結構20係設計以具有高度Hp，且高度Hr與度Hp實質上相同。在此例中，電路結構20之下表面與保護環結構18之下表面共平面。如第3圖所示，基板22具有平坦化的上表面22T。電路結構20與保護環結構18位於平坦化的上表面22T上。
在一些實施例中，保護環結構18包含兩個或更多的連續保護環，如第6圖之上視圖與第7圖之剖視圖(沿著虛線CC')中的半導體結構12所示。在第6與7圖中，半導體結構12包含保護環結構18，其具有第一保護環結構18a與第二保護環結構18b。同樣地，第一保護環結構18a與電路結構20之間隔有距離D1，且第一保護環結構18a係設計以具有寬度W1。在此實施 例中，寬度W1大於距離D1。在一些例子中，設計第一保護環結構18a使寬度W1/距離D1的比例大於5。第二保護環結構18b與第一保護結構18a之間隔有距離D2，且第二保護環結構18b係設計以具有寬度W2。在這些實施例中，寬度W2大於距離D2，寬度W1與寬度W2實質上相同，且距離D2小於距離D1。在一些例子中，設計第二保護環結構18b使寬度W2/距離D2的比例大於5。
如第8圖所示之一些實施例中，半導體結構12包含電路結構20於第一區14中，且保護環結構18具有三個連續的保護環結構(如第一保護環結構18a、第二保護環結構18b、與第三保護環結構18c)圍繞第一區14中的電路結構20。在上視圖中，每一保護環結構具有連續結構以圍繞電路結構20於其中。特別的是，第二保護環結構18b設置以圍繞第一保護環結構18a，且第三保護環結構18c設置以圍繞第二保護環結構18b。上述三個保護環結構之尺寸與間隙，係設計以與第2圖或第6圖中的保護環結構12類似。在此實施例中，第一保護環結構18a與電路結構20之間隔有距離D1，第一保護環結構18a係設計以具有寬度W1，且寬度W1大於距離D1。在一些例子中，寬度W1/距離D1的比例大於5。第二保護環結構18b與第一保護環結構18a之間隔有距離D2，第二保護環結構18b係設計以具有寬度W2，且寬度W2大於距離D2。寬度W1與寬度W2實質上相同，且距離D2小於距離D1。在一些例子中，寬度W2/距離D2的比例大於5。同樣地，第三保護環結構18c與第二保護環結構18b之間隔有距離D3，第三保護環結構18c係設計以具有寬度W3，且 寬度W3大於距離D3。寬度W2與寬度W3實質上相同，且距離D3小於距離D2。在一些例子中，寬度W3/距離D3的比例大於5。
在此實施例中，第一區14與第二區16係設計並設置以具有不同的功能電路或裝置。舉例來說，第一區14係設計以用於記憶裝置如非揮發性記憶單元，而第二區16係設計以用於邏輯裝置。第一區與第二區中對應的電路依據各自考量設計，並以不同製程製作。在一些例子中，第一區14設置以用於非揮發性記憶單元，而第一區14中的電路結構20為鰭狀主動區，其設計以用於形成其上的非揮發記憶單元。
如第9圖所示之一些實施例中，半導體結構12可包含兩個或更多的的第一區(如第一區14-1與14-2)，其設計與設置為用於非揮發性記憶單元。在一些其他例子中，不同的第一區係設計以用於不同的記憶裝置，比如第一區14-1用於非揮發性記憶單元，而第一區14-2用於動態隨機存取記憶單元。保護環結構係設計以具有個別的保護環以圍繞對應的第一區。舉例來說，第一保護環結構18-1設置於第二區16中，且設計以圍繞第一區14-1。第二保護環結構18-2設置於第二區16中，且設計以圍繞第一區14-2。每一保護環結構之尺寸與間隙，係設計以與第2圖、第6圖、或第8圖中的保護環結構類似。舉例來說，第一保護環結構18-1包含連續的保護環結構以圍繞第一區14-1中的電路結構20。第一保護環結構18-1與對應的電路結構20之間隔有距離D1，第一保護環結構18-1係設計以具有寬度W1，且寬度W1大於距離D1。在一些例子中，寬度W1/距離D1的比例大於5。第一保護環結構1801可具有兩個或多個保護環結 構，如第6圖與第8圖所示。第二保護環結構18-2與第一保護環結構18-1之設置與尺寸的設計類似。舉例來說，第二保護環結構18-2包含連續的保護環，其與第一區14-2中對應的電路結構20之間隔有距離D，且第二保護環結構18-2係設計以具有寬度W，其中寬度W大於距離D。在一些實施例中，寬度W/距離D的比例大於5。第10圖係一些其他實施例中，半導體結構12的上視圖。半導體結構12包含三個第一區(如第一區14-1、第一區14-2、與第一區14-3)，其設計與設置以用於不同的功能電路。在一些其他例子中，不同的第一區係設計以用於不同的記憶裝置，比如第一區14-1用於非揮發性NAND記憶單元、第一區14-2用於非揮發性NOR記憶單元、以及第一區14-3用於動態隨機存取記憶單元。
在一些實施例中，保護環結構係設計以增加製程相容性(這將詳述於後述段落)，並保留於半導體結構12中。在此例中，其他功能電路(如邏輯電路)形成第二區16中。第一區14中的記憶電路與第二區16中的邏輯電路之間，隔有保護環結構18。保護環結構係設計以具有個別的保護環，其可圍繞對應的第一區。舉例來說，第一保護環結構18-1設置於第二區16中，且設計以圍繞第一區14-1。第二保護環結構18-2設置於第二區16中，且設計以圍繞第一區14-2。第三保護環結構18-3設置於第二區16中，且設計以圍繞第一區14-3。每一保護環結構之尺寸與間隙，係設計以與第2圖、第6圖、或第8圖中的保護環結構類似。
回到第2與3圖，半導體結構12包含基板22。基板 22包含矽。在其他或額外實施例中，基板22可包含其他半導體元素如鍺。基板22亦可包含半導體化合物如碳化矽、砷化鎵、砷化銦、或磷化銦。基板22可包含半導體合金如矽鍺、碳化矽鍺、磷砷化鎵、或磷化鎵銦。在一實施例中，基板22包含磊晶層。舉例來說，基板22可包含磊晶層於基體半導體上。此外，基板22可包含絕緣層上半導體基板。舉例來說，基板22可包含埋置氧化物層，其形成製程可為隔離佈植氧或其他合適技術(如晶圓接合或研磨)。
基板22亦可包含多種p型摻雜區及/或n型摻雜區，其佈植製程可為離子佈植及/或擴散。這些摻雜區包含n型井、p型井、輕摻雜區、或多種通道，其摻雜輪擴設置以形成多種積體電路裝置如互補式金氧半場效電晶體、影像感測器、及/或發光二極體。基板22可進一步包含其他功能結構或裝置，比如被動裝置(電阻或電容)。
基板22亦可包含多種隔離區，以分隔基板22中的多種裝置區。隔離區包含不同製程技術形成的不同結構。舉例來說，隔離區可包含淺溝槽隔離結構，其形成方法可包含蝕刻溝槽於基板22中，以及將絕緣材料如氧化矽、氮化矽、及/或氮氧化矽填入溝槽中。填入絕緣材料後的淺溝槽隔離結構可具有多膜結構，比如溝槽側壁上的熱氧化物襯墊層、以及沉積填滿溝槽的氧化矽或氮化矽。可進行化學機械研磨製程以回拋光絕緣材料的多餘部份，並平坦化隔離結構的上表面。
在用以說明之此實施例中，半導體結構12包含三維裝置，且電路結構20為鰭狀主動區。鰭狀主動區為自基板的 上表面22T凸起的主動區，且具有三維輪廓。在一些實施例中，上述結構圖示於第4圖，其為第2圖中半導體結構12沿著虛線BB'的剖視圖。淺溝槽隔離結構24定義電路結構20(如鰭狀主動區)。在一例中，電路結構20(如鰭狀主動區)的形成方法包含使淺溝槽隔離結構24凹陷。在另一例中，電路結構20(如鰭狀主動區)的形成方法包含選擇性磊晶成長。
在一些實施例中，半導體結構12進一步包含閘極堆疊26，如第5圖所示。第5圖係第2圖中半導體結構12沿著虛線AA'的剖視圖。閘極堆疊26各自包含閘極介電層，與閘極介電層上的閘極。在一些例子中，閘極堆疊包含氧化矽作為閘極介電層，以及摻雜的多晶矽作為閘極。在一些其他例子中，閘極堆疊包含高介電常數介電材料作為閘極介電層，以及金屬或金屬合金作為閘極。閘極介電層可包含一或多層的介電膜，如界面層與界面層上的高介電常數介電層。在這些例子中，高介電常數介電材料可包含LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3、BaTiO3、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4、氮氧化矽、其他合適材料、或上述之組合。界面層之形成方法可為熱氧化、原子層沉積、或其他合適技術。高介電常數介電材料的形成方法可為化學氣相沉積、原子層沉積、物理氣相沉積、其他合適技術、或上述之組合。
閘極可包含單層或多層結構，比如具有個別調整參數(如具有適當功函數以增進裝置效能)的多種金屬或金屬合金層的組合。閘極可包含摻雜的半導體、金屬、金屬合金、金 屬矽化物、或上述之組合。在一些例子中，閘極可包含Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、任何合適的導電材料、及/或上述之組合。閘極的沉積方法可為物理氣相沉積、電鍍、化學氣相沉積、原子層沉積、其他合適技術、或上述之組合。
閘極堆疊26可採用不同設計。舉例來說，閘極堆疊26可各自進一步包含插置於閘極介電層中的浮置閘極。浮置閘極與閘極(又稱作控制閘極)及通道區之間，電性隔離有閘極介電層。
半導體結構12亦可包含源極/汲極結構(未圖示於第5圖中)，其形成於半導體基板中並與閘極堆疊26相鄰。源極/汲極結構之形成方法可為離子佈植，或選擇性磊晶成長以提供應力效應(可增加載子移動率並增進裝置效能)。源極/汲極結構與閘極堆疊設置以形成多種裝置，比如鰭狀場效電晶體及/或非揮發性記憶裝置。
閘極堆疊26的形成方法包含沉積與圖案化。當圖案化沉積的閘極材料時，形成圖案化的光阻層於其頂部。由於半導體結構12具有不一致的輪廓，形成的光阻層亦具有高形貌差異，且造成低關鍵尺寸一致性的問題。藉由採用保護環結構18，其可限制微影製程中採用的可流動材料，造成圖案化的光阻層具有改良的形貌以及較佳的關鍵尺寸一致性。例示性的製程將進一步描述如下。多種閘極材料沉積於基板上，且閘極硬遮罩層可額外沉積於閘極材料上。接著塗佈光阻層於上述結構上。舉例來說，先以旋轉塗佈法塗佈底抗反射塗層。在微影曝 光製程時，底抗反射塗層可降低反射。在圖案步驟時，底抗反射塗層可提供抗蝕刻性。底抗反射塗層的形成方法包含塗佈與硬化。由於底抗反射塗層在塗佈階段為可流動，因此保護環結構18將限制可流動的材料於第一區14中，進而使上表面較一致。光阻層塗佈其上，並以微影曝光製程及顯影製程圖案化光阻層。藉由蝕刻步驟，可將圖案化的光阻層中定義的圖案轉移至硬遮罩，接著轉移至閘極材料以形成閘極堆疊26，如第5圖所示。
半導體結構12亦可包含一或多層的層間介電層於半導體材料上。舉例來說，層間介電層可包含氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、碳化矽、及/或其他合適層狀物。層間介電層的沉積方法可為熱氧化化學氣相沉積、原子層沉積、物理氣相沉積、熱氧化、上述之組合、或其他合適技術。
半導體結構12可進一步包含多種導電結構，其位於層間介電層中且設置以形成內連線結構。上述內連線結構可耦接多種源極/汲極結構、閘極堆疊、及/或其他電路結構，以形成功能積體電路。
一些實施例之半導體結構與其形成方法將進一步描述於下。第11圖係一些實施例中，製作一或多個半導體裝置的方法100其流程圖。方法100將搭配半導體裝置200詳述如下，如第12、13、14、15、16、17、18A、18B、18C、18D、19A、與19B圖所示。
如第11與12圖所示，方法100之步驟102提供半導 體裝置200，其具有自基板210凸起的多個結構220。基板210包含矽。在其他或額外實施例中，基板210可包含其他半導體元素如鍺。基板210亦可包含半導體化合物如碳化矽、砷化鎵、砷化銦、或磷化銦。基板210可包含半導體合金如矽鍺、碳化矽鍺、磷砷化鎵、或磷化鎵銦。在一實施例中，基板210包含磊晶層。舉例來說，基板210可包含磊晶層於基體半導體上。此外，基板210可包含絕緣層上半導體基板。舉例來說，基板210可包含埋置氧化物層，其形成製程可為隔離佈植氧或其他合適技術(如晶圓接合或研磨)。
半導體結構200亦可包含多種p型摻雜區及/或n型摻雜區，其佈植製程可為離子佈植及/或擴散。這些摻雜區包含n型井、p型井、輕摻雜區、或多種通道，其摻雜輪擴設置以形成多種積體電路裝置如互補式金氧半場效電晶體、影像感測器、及/或發光二極體。基板210可進一步包含其他功能結構或裝置於基板之中或之上，比如被動裝置(電阻或電容)。
半導體裝置200亦可包含多種隔離區，以分隔基板210中的多種裝置區。隔離區包含不同製程技術形成的不同結構。舉例來說，隔離區可包含淺溝槽隔離結構，其形成方法可包含蝕刻溝槽於基板210中，以及將絕緣材料如氧化矽、氮化矽、及/或氮氧化矽填入溝槽中。填入絕緣材料後的淺溝槽隔離結構可具有多膜結構，比如溝槽側壁上的熱氧化物襯墊層、以及沉積填滿溝槽的氧化矽或氮化矽。可進行化學機械研磨製程以回拋光絕緣材料的多餘部份，並平坦化隔離結構的上表面。
半導體裝置200亦可包含一或多層的層間介電層，比如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、碳化矽、及/或其他合適層狀物。層間介電層的沉積方法可為熱氧化化學氣相沉積、原子層沉積、物理氣相沉積、熱氧化、上述之組合、或其他合適技術。
結構220可包含閘極堆疊。在一些實施例中，閘極堆疊包含虛置閘極堆疊，其由介電層與多晶矽所形成。在一些實施例中，閘極堆疊包含高介電常數介電物/金屬閘極，其由介電層與閘極層所形成。介電層可包含界面層與高介電常數介電層，其沉積方法可為適當技術如化學氣相沉積、原子層沉積、物理氣相沉積、熱氧化、上述之組合、及/或其他合適技術。界面層可包含氧化物如氧化鉿矽或氮氧化物，而高介電常數介電層可包含LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3、BaTiO3、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4、氮氧化矽、及/或其他合適材料。閘極層可包含單層或多層結構，比如具有功函數以增進裝置效能之金屬層(功函數金屬層)、襯墊層、濕潤層、黏著層、與導電層(如金屬、金屬合金、或金屬矽化物)的多種組合。金屬閘極可包含Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、任何合適的導電材料、及/或上述之組合。
結構220亦可包含源極/汲極結構，其包含鍺、矽、砷化鎵、砷化鋁鎵、矽鍺、磷砷化鎵、鎵銻、銦銻、砷化銦鎵、砷化銦、及/或其他合適材料。源極/汲極結構的形成方法可為 磊晶製程如化學氣相沉積技術(如氣相磊晶及/或超高真空化學氣相沉積)、原子束磊晶、及/或其他合適製程。
結構220亦可包含與基板210中的層間介電層整合之導電結構，以形成內連線結構。內連線結構設置以耦接多種p型與n型摻雜區與其他功能結構(如閘極)，以形成功能積體電路。在一例中，結構220可包含部份的內連線結構，且內連線結構包含多層內連線結構與層間介電層。層間介電層位於基板210上並與多層內連線結構整合。上述內連線結構提供電性線路，以耦接基板210中的多種裝置至輸入/輸出電源與訊號。內連線結構包含多種金屬線路、接點、與通孔結構(或通孔插塞)。金屬線路提供水平的電性連接，接點提供矽基板與金屬線路之間的垂直連接，而通孔結構提供不同金屬層中金屬線路之間的垂直連接。
在此實施例中，半導體裝置200具有第一區212A與212B，其具有一或多個結構220。半導體裝置200亦具有第二區214，其不具有結構220。第一區212A中的結構220之密度，可不同於第一區212B中的結構220之密度。在一例中，第一區212A中的結構220占了超過30%的第一區212A，而第二區212B中的結構220占了約100%的第一區212B。
如第11與13圖所示，方法100之步驟104形成材料層310於基板210上。材料層310可包含氧化矽、氮化矽、氮氧化矽、低介電常數介電物、碳化矽、及/或其他合適材料。材料層310的形成方法可為化學氣相沉積、原子層沉積、物理氣相沉積、及/或其他合適製程。
一般而言，沉積後的材料層310其形貌通常受基板210的形貌影響。由於第二區214不含結構220，形成於基板210上的材料層310通常具有不平坦(或高低不平)的形貌，因此第一區212A與212B中的材料層310之上表面，高於第二區214中的材料層310之上表面。材料層310其高低不平的形貌，在後續蝕刻製程會產生負載效應，造成關鍵尺寸的一致性差。舉例來說，第一區212A與212B中蝕刻形成的結構，靠近第二區214與遠離第二區214之關鍵尺寸不同。本發明提供的方法可降低第一區與第二區之間的形貌差異，並改善蝕刻的關鍵尺寸一致性。
如第11與14圖所示，方法100之步驟106自第二區214移除材料層310。在一些實施例中，圖案化的硬遮罩形成於材料層310上，因此圖案化的硬遮罩覆蓋第一區212A與212B中的材料層310，並露出第二區214中的材料層310。接著蝕刻露出的材料層310。在一些實施例中，圖案化的硬遮罩為圖案化的光阻層，其形成方法為微影製程。在其他實施例中，圖案化的硬遮罩其形成方法可為：沉積硬遮罩層、以微影製程形成圖案化的光阻層於硬遮罩層上、並經由圖案化的光阻層蝕刻硬遮罩層以形成圖案化的硬遮罩。蝕刻製程可包含濕蝕刻、乾蝕刻、及/或上述之組合。
如第11與15圖所示，方法100之步驟108形成一或多個芯結構410(又稱作保護環或保護環結構)於第二區214中。芯結構410具有寬度w與高度h。在此實施例中，芯結構410係設計為不同第二區214之芯結構410具有不同寬度。此外，不 同第二區214中芯結構410的總數不同。芯結構410可包含氧化矽、氮氧化矽、聚亞醯胺、旋轉塗佈玻璃、旋轉塗佈聚合物、上述之組合、及/或其他合適材料。在一些實施例中，芯結構410包含的材料不同於材料層310的材料，以達後續蝕刻中的蝕刻選擇性。
芯結構410的形成方法可包含沉積、圖案化、蝕刻、及/或上述之組合。在一些實施例中，芯結構410的形成方法可包含沉積芯材料層、形成光阻圖案、以及以光阻層作為蝕刻遮罩並蝕刻芯材料層，即形成芯結構410。芯材料層可包含氧化矽、氮化矽、氮氧化物、聚亞醯胺、旋轉塗佈玻璃、旋轉塗佈聚合物、上述之組合、及/或任何合適材料。芯材料層可包含多層層狀物。芯材料層的沉積方法可為合適技術如化學氣相沉積、物理氣相沉積、原子層沉積、旋轉塗佈、及/或其他合適技術。圖案化製程包含塗佈光阻層於芯材料層上、對光阻層進行曝光製程、以及顯影曝光後的光阻層以形成光阻圖案。蝕刻製程包含濕蝕刻、乾蝕刻、及/或上述之組合。
如第11與16圖所示，方法100之步驟110形成可流動材料層510於材料層310及芯結構410上。可流動材料為具有流動性質的材料，其可填入每一結構220之間的空間。可流動材料層510可包含聚亞醯胺、旋轉塗佈玻璃、旋轉塗佈聚合物、上述之組合、及/或其他合適材料。在一些實施例中，可流動材料層510包含的材料不同於芯結構410的材料，以達後續蝕刻製程中的蝕刻選擇性。可流動材料層510的形成方法可為旋轉塗佈、化學氣相沉積、及/或其他合適製程。如前所述，藉由 選擇芯結構410的寬度w與高度h，可流動材料層510具有較平坦的形貌。
如第11與17圖所示，方法100之步驟112形成圖案化的硬遮罩610於可流動材料層510上。在一些實施例中，圖案化的硬遮罩610為圖案化的光阻層，且其形成方法為微影製程。例示性的微影製程可包含形成光阻層、以微影曝光製程曝光光阻層、進行曝光後烘烤製程、以及顯影光阻層以形成圖案化的光阻層。在其他實施例中，圖案化的硬遮罩610的形成方法可為沉積硬遮罩層、以微影製程形成圖案化的光阻層於硬遮罩層上、以及經由圖案化的光阻層蝕刻硬遮罩層，以形成圖案化的硬遮罩。蝕刻製程可包含濕蝕刻、乾蝕刻、及/或上述之組合。圖案化的硬遮罩610具有多個第一開口615於第一區212A與212B中，以及第二開口616以露出第二區214中的可流動材料層515。
如第11與18A圖所示，方法100之步驟114經由第一開口615蝕刻可流動材料層510與材料層310，以形成材料層310中的溝槽710A與710B。上述蝕刻步驟亦經由第二開口616移除第二區214中的可流動材料層510與芯結構410，以露出部份基板210。為了清楚且較佳地說明本發明實施例的概念，溝槽710A指的是最靠近第二區214的溝槽，而溝槽710B指的是較遠離第二區214的溝槽。蝕刻製程可包含濕蝕刻、乾蝕刻、及/或上述之組合。在一例中，蝕刻溝槽的步驟包含電漿乾蝕刻製程，其採用氟為主的化學品如CF4、SF6、CH2F2、CHF3、及/或C2F6。在另一例中，濕蝕刻製程採用之蝕刻溶液可包含稀氫氟酸、氫 氧化鉀溶液、氨、含氫氟酸、硝酸、及/或醋酸的溶液、或其他合適的濕蝕刻品。
在其他實施例中，如前所述，蝕刻製程可擇以蝕刻可流動材料層510與材料層310，而不蝕刻芯結構410。如此一來，芯結構410將保留於第二區214中，作為用於後續製程整合的結構，如第18B圖所示。
如第18A與18B圖所示，多個溝槽710A與710B具有一致的關鍵尺寸。在形成溝槽710A與710B後，可採用合適的蝕刻製程移除圖案化的硬遮罩610，如第18C圖(搭配第18A圖之製程)與第18D圖(搭配第18B圖之製程)所示。在一實施例中，移除圖案化的光阻層610之步驟可為濕式剝除及/或電漿灰化。
如第11與19A圖(搭配第18C圖之製程)與第19B圖(搭配第18D圖之製程)所示，方法100之步驟116移除殘留的可流動材料層510。蝕刻製程可包含濕蝕刻、乾蝕刻、及/或上述之組合。在此實施例中，蝕刻製程擇以選擇性地蝕刻殘留的可流動材料層510，而實質上不蝕刻材料層310、芯結構410、結構220、與基板210。如此一來，第一區212A與212B中的溝槽710A與710B仍具有一致的關鍵尺寸。
在方法100之前、之中、與之後可進行額外步驟，且此方法的其他實施例可省略上述的一些步驟或將其置換為其他步驟。
第20圖係用以製作半導體裝置200的另一方法1000其流程圖。步驟1002與1004與前述方法100之步驟102與104類似。如此一來，步驟102與104的前述內容可分別實施至 步驟1002與1004。本發明實施例在多種實施例中，將重複標號及/或符號。這些重複用以簡化及清楚說明，多種實施例中具有相同標號者所指為類似結構，除非另外說明。
如第20與21圖所示，方法1000之步驟1006形成芯結構410於第二區214中的材料層310上。如此一來，材料層310的第一部份310A位於芯結構410旁，而材料層310的第二部份310B位於芯結構410下。步驟1006與前述之步驟108類似。因此步驟108的前述內容可實施至步驟1006。
如第20與22圖所示，方法1000之步驟1008形成可流動材料層510於材料層310及芯結構410上。步驟1008與前述之步驟110類似。因此步驟110的前述內容可實施至步驟1008。
如第20與23圖所示，方法1000之步驟1010形成圖案化的硬遮罩610於可流動材料層510上。步驟1010與前述之步驟112類似。因此步驟112的前述內容可實施至步驟1010。
如第20與24A圖所示，方法1000之步驟1012經由第一開口615蝕刻可流動材料層510與材料層310，以形成溝槽710A與710B於材料層310中；並經由第二區214中的第二開口616蝕刻可流動材料層510、芯結構410、第一部份310A、與第二部份310B。步驟1012與前述之步驟114類似。因此步驟114的前述內容可實施至步驟1012。
在其他實施例中，如前所述，蝕刻製程擇以蝕刻可流動材料層510與材料層310，而不蝕刻芯結構410。如此一來，芯結構410與材料層310的第二部份310B保留於第二區214中，作為後續製程整合的結構，如第24B圖所示。
如第20與25A圖(搭配第24A圖之製程)與第25B圖(搭配第24B圖之製程)所示，方法1000之步驟1014移除殘留的可流動材料層510。步驟1014與前述之步驟116類似。因此步驟116的前述內容可實施至步驟1014。如此一來，第一區212A與212B中的溝槽710A與710B仍具有一致的關鍵尺寸。
在方法1000之前、之中、與之後可進行額外步驟，且此方法的其他實施例可省略上述的一些步驟或將其置換為其他步驟。
第26圖係用以製作半導體裝置200的另一方法2000其流程圖。步驟2002與前述方法100之步驟102類似。如此一來，步驟102的前述內容可實施至步驟2002。本發明實施例在多種實施例中，將重複標號及/或符號。這些重複用以簡化及清楚說明，多種實施例中具有相同標號者所指為類似結構，除非另外說明。
如第26與27圖所示，方法2000之步驟2004形成芯結構410於第二區214中的基板210上。步驟2004與前述方法100之步驟108類似。如此一來，步驟108的前述內容可實施至步驟2004。
如第26與28圖所示，方法2000之步驟2006形成材料層310於結構220與芯結構410上。材料層310與前述第3圖中的材料層310類似，包含前述之材料。
如第26與29圖所示，方法2000之步驟2008形成可流動材料層510於材料層310上。步驟2008與前述之步驟110類似。如此一來，步驟110的前述內容可實施至步驟2008。
如第26與30圖所示，方法2000之步驟2010形成圖案化的硬遮罩610於可流動材料層510上。步驟2010與前述之步驟112類似。如此一來，步驟112的前述內容可實施至步驟2010。
如第26與31A圖所示，方法2000之步驟2012經由第一開口615蝕刻可流動材料層510與材料層310以形成溝槽710A與710B於材料層310中，並經由第二區214中的第二開口616蝕刻可流動材料層510、材料層310、與芯結構410。步驟2012與前述之步驟114類似。如此一來，步驟114的前述內容可實施至步驟2012。
在其他實施例中，如前所述，蝕刻製程擇以蝕刻可流動材料層510與材料層310，而不蝕刻芯結構410。如此一來，芯結構410可保留作為後續製程整合的結構，如第31B圖所示。
如第26與32A圖(搭配第31A圖之製程)與第32B圖(搭配第31B圖之製程)所示，方法2000之步驟2014移除殘留的可流動材料層510。步驟2014與前述之步驟116類似。如此一來，步驟116的前述內容可實施至步驟2014。
在方法2000之前、之中、與之後可進行額外步驟，且此方法的其他實施例可省略上述的一些步驟或將其置換為其他步驟。
綜上所述，本發明實施例提供之結構與方法在蝕刻形貌高於相鄰區域之膜狀物時，可改善關鍵尺寸的一致性。此方法形成芯結構於相鄰區域中，使膜具有較平坦的形貌以用於後續蝕刻製程。此方法提供可行、彈性化、及低成本的平坦 化方法，以改善蝕刻的關鍵尺寸一致性。
本發明提供許多不同的實施例以製作半導體裝置，其可改良現有方法的一或多處。在一實施例中，製作半導體裝置的方法包含形成圖案化層於基板上，且基板具有彼此相鄰的第一區與第二區，其中圖案化層包含第一結構於第一區中，其中第二區不具有圖案化層。上述方法亦包括形成材料層於圖案化層與基板上，形成第一保護環於第二區中以圍繞第一結構，形成可流動材料層於材料層上，形成圖案化光阻層於可流動材料層上，其中圖案化光阻層包括多個開口，以及將開口轉移至材料層。
在一些實施例中，上述方法之第一保護環為連續結構，其設置以於基板之上視圖中完全封閉第一結構。
在一些實施例中，上述方法形成可流動材料層之步驟包括：施加可流動材料至基板，使可流動材料限制於第一保護環內；以及硬化可流動材料以形成可流動材料層。
在一些實施例中，上述方法形成第一保護環之步驟包括：使第一保護環具有寬度W1，使第一保護環與第一結構隔有距離D1，其中寬度W1大於距離D1。
在一些實施例中，上述方法形成第一保護環之步驟包括：形成寬度W1/距離D1大於5的第一保護環。
在一些實施例中，上述方法形成第一保護環之步驟包括：使第一保護環之高度Hr與第一結構之高度實質上相同。
在一些實施例中，上述方法更包含形成第二保護 環於第二區中以圍繞第一保護環。
在一些實施例中，上述方法形成第二保護環之步驟包括：使第二保護環具有寬度W2，使第二保護環與第一保護環隔有距離D2，其中寬度W2大於距離D2。
在一些實施例中，上述方法形成第二保護環之步驟包括：形成寬度W2/距離D2大於5的第二保護環，其中寬度W1等於寬度W2，且距離D2小於距離D1。
在一些實施例中，上述方法形成第一保護環與第二保護環之步驟係以相同製程同時完成，且製程包含沉積與圖案化。
在另一實施例中，方法包括：形成圖案化層於基板上，基板具有彼此相鄰的第一區與第二區，其中圖案化層包括第一結構於第一區中，其中第二區不具有圖案化層；形成第一保護環於第二區中以圍繞第一結構，其中第一保護環具有寬度W1，第一保護環與第一結構隔有距離D1，且寬度W1大於距離D1；形成材料層於圖案化層與第一保護環上；形成圖案化光阻層於材料層上，其中圖案化光阻層包含多個開口；以及將開口轉移至材料層。
在一些實施例中，上述方法更包括在形成圖案化光阻層之前先施加可流動材料於材料層上，其中可流動材料限制於第一封環內；以及硬化可流動材料以形成可流動材料層，其中形成圖案化光阻層之步驟包括形成圖案化光阻層於可流動材料層上。
在一些實施例中，上述方法形成第一保護環之步 驟包含使第一保護環之寬度W1/距離D1大於5。
在一些實施例中，上述方法形成第一保護環之步驟包含使第一保護環具有下表面至上表面的高度，第一保護環之上表面高於第一結構之上表面，且第一保護環之下表面低於第一結構之上表面。
在一些實施例中，上述方法更包含形成第二保護環於第二區中以圍繞第一保護環，第二保護環具有寬度W2，第二保護環與第一保護環隔有距離D2，其中寬度W2大於距離D2，且距離D2小於距離D1。
在又一實施例中，半導體結構包含：基板，具有彼此相鄰的第一區與第二區；第一圖案化層形成於基板上，其中第一圖案化層包含第一結構於第一區，且第二區不具有圖案化層；以及第一保護環位於第二區中以圍繞第一結構，其中第一保護環具有寬度W1，第一保護環與第一結構隔有距離D1，且寬度W1大於距離D1。
在一些實施例中，半導體結構更包含第二保護環位於第二區中以圍繞第一保護環，其中第二保護環具有寬度W2，第二保護環與第一保護環隔有距離D2，寬度W2大於距離D2，寬度W1與寬度W2實質上相同；以及距離D2小於距離D1。
在一些實施例中，上述半導體結構之第一保護環的寬度W1/距離D1大於5。
在一些實施例中，上述半導體結構更包含第二圖案化層形成於第一圖案化層上，其中第二圖案化層包含第二結構設置於第一區中；第二區不具有第二圖案化層；以及第二圖 案化層具有上表面與下表面，第二圖案化層之上表面高於第一保護環之上表面，且第二圖案化層之下表面低於第一保護環之上表面。
在一些實施例中，上述半導體結構之第一結構包含半導體材料，且為鰭狀主動區；以及第二結構為閘極堆疊，設置於鰭狀主動區上。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明實施例。本技術領域中具有通常知識者應理解可採用本發明實施例作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明實施例之精神與範疇，並可在未脫離本發明實施例之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種製作半導體裝置的方法，包括：形成一圖案化層於一基板上，且該基板具有彼此相鄰的一第一區與一第二區，其中該圖案化層包含多個第一結構於該第一區中，其中該第二區不具有該圖案化層；形成一材料層於該圖案化層與該基板上；形成一第一保護環於該第二區中以圍繞該些第一結構；形成一可流動材料層於該材料層上；形成一圖案化光阻層於該可流動材料層上，其中該圖案化光阻層包括多個開口；以及將該些開口轉移至該材料層。
TW106108135A 2016-09-09 2017-03-13 製作半導體裝置的方法 TW201822300A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/260,555 2016-09-09
US15/260,555 US9917006B1 (en) 2016-09-09 2016-09-09 Method of planarizating film

Publications (1)

Publication Number Publication Date
TW201822300A true TW201822300A (zh) 2018-06-16

Family

ID=61525646

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108135A TW201822300A (zh) 2016-09-09 2017-03-13 製作半導體裝置的方法

Country Status (3)

Country Link
US (2) US9917006B1 (zh)
CN (1) CN107808823A (zh)
TW (1) TW201822300A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779773B (zh) * 2021-03-26 2022-10-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2826459B1 (fr) * 2001-06-22 2003-08-15 Teem Photonics Element de transfert d'une onde lumineuse entre des composants optiques et son procede de realisation
US7148089B2 (en) * 2004-03-01 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming copper fuse links
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US9847478B2 (en) 2012-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for resistive random access memory (RRAM)
US9053781B2 (en) 2012-06-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a forming free resistive random access memory with multi-level cell
US9019743B2 (en) 2012-11-29 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for resistive switching random access memory with high reliable and high density
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9331277B2 (en) 2013-01-21 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. One transistor and one resistive random access memory (RRAM) structure with spacer
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
US9478638B2 (en) 2013-03-12 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory with asymmetric source and drain
US9349953B2 (en) 2013-03-15 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779773B (zh) * 2021-03-26 2022-10-01 台灣積體電路製造股份有限公司 影像感測器及其形成方法

Also Published As

Publication number Publication date
US10366916B2 (en) 2019-07-30
US9917006B1 (en) 2018-03-13
US20180204758A1 (en) 2018-07-19
CN107808823A (zh) 2018-03-16
US20180076081A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
CN108807277B (zh) 栅极环绕半导体器件及其制作方法
US11139295B2 (en) Fin field effect transistor (FinFET) device and method
US10923353B2 (en) Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
TWI575583B (zh) 鰭式場效電晶體裝置結構與其形成方法
TWI538211B (zh) 半導體結構及其製造方法
US20180337113A1 (en) Semiconductor Device with Multi Level Interconnects and Method of Forming the Same
TWI706450B (zh) 半導體裝置與其形成方法
TWI567981B (zh) 鰭部件的結構及其製造方法
US11315922B2 (en) Fin cut to prevent replacement gate collapse on STI
KR20120136650A (ko) 반도체 장치의 제조 방법
KR101708537B1 (ko) 반도체 집적 회로 제조 방법
US10636890B2 (en) Chamfered replacement gate structures
US10410920B2 (en) Semiconductor structure and fabrication method thereof
CN107204278B (zh) 在材料层中形成开口的方法
US9728407B2 (en) Method of forming features with various dimensions
TWI688991B (zh) 接觸結構
TWI729283B (zh) 接觸結構
TW201822300A (zh) 製作半導體裝置的方法
TW201909420A (zh) 半導體元件結構及其製造方法
TWI714176B (zh) 具降低短路與均勻倒角的置換金屬閘極及其製造方法
CN114551357A (zh) 堆叠纳米片环栅cmos器件及其制备方法