CN107204278B - 在材料层中形成开口的方法 - Google Patents

在材料层中形成开口的方法 Download PDF

Info

Publication number
CN107204278B
CN107204278B CN201611197347.5A CN201611197347A CN107204278B CN 107204278 B CN107204278 B CN 107204278B CN 201611197347 A CN201611197347 A CN 201611197347A CN 107204278 B CN107204278 B CN 107204278B
Authority
CN
China
Prior art keywords
spacer
layer
forming
mandrel
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611197347.5A
Other languages
English (en)
Other versions
CN107204278A (zh
Inventor
严永松
刘如淦
黄介志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107204278A publication Critical patent/CN107204278A/zh
Application granted granted Critical
Publication of CN107204278B publication Critical patent/CN107204278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

制造半导体器件的方法包括在材料层上方沿着第一方向形成硬掩模(HM)芯轴，沿着HM芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件并且在HM芯轴、第一间隔件和第二间隔件上方形成具有第一线开口的图案化的光刻胶层。在第一线开口内暴露HM芯轴、第一间隔件和第二间隔件的第一部分。该方法也包括通过第一线开口去除第一间隔件的第一部分以暴露材料层的第一部分并且通过使用HM芯轴和第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口。本发明的实施例还涉及在材料层中形成开口的方法。

Description

在材料层中形成开口的方法
技术领域
本发明的实施例涉及在材料层中形成开口的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速增长。IC设计和材料中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。在IC演化过程中，功能密度(即，每芯片面积的互连器件的数量) 已经普遍增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))已经减小。
这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这种按比例缩小已经增加了处理和制造IC的复杂性。为了实现这些进步，需要IC处理和制造中的类似发展。虽然现有的制造IC器件的方法对于它们的预期目的通常已经足够，但是它们不是在所有方面都已完全令人满意。例如，用弛豫光刻工艺形成更小的部件中的改进是期望的。
发明内容
本发明的实施例提供了一种在材料层中形成开口的方法，包括：在材料层上方沿着第一方向形成硬掩模(HM)芯轴；沿着所述硬掩模芯轴的侧壁形成第一间隔件；沿着所述第一间隔件的侧壁形成第二间隔件；在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件上方形成具有第一线开口的图案化的光刻胶层，其中，所述第一线开口沿着垂直于所述第一方向的第二方向延伸，其中，在所述第一线开口内暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件的第一部分；通过所述第一线开口去除所述第一间隔件的所述第一部分以暴露所述材料层的第一部分；以及通过使用所述硬掩模芯轴和所述第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第一部分以在所述材料层中形成第一开口。
本发明的另一实施例提供了一种在材料层中形成开口的方法，包括：在材料层上方形成第一硬掩模(HM)芯轴和第二硬掩模芯轴，其中，所述第一硬掩模芯轴和所述第二硬掩模芯轴都沿着第一方向延伸并且所述第二硬掩模芯轴沿着垂直于所述第一方向的第二方向与所述第一硬掩模芯轴间隔开；沿着所述第一硬掩模芯轴的侧壁形成第一间隔件并且沿着所述第二硬掩模芯轴的侧壁形成第二间隔件；沿着所述第一间隔件的侧壁形成第三间隔件并且沿着所述第二间隔件的侧壁形成第四间隔件，其中，所述第四间隔件与所述第三间隔件间隔开间隔；在所述间隔中形成填充层；在所述第一硬掩模芯轴和所述第二硬掩模芯轴以及所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件上方形成具有第一线开口的第一图案化的光刻胶层，其中，所述第一线开口沿着所述第二方向延伸，其中，所述第一线开口内暴露了所述第一硬掩模芯轴和所述第二硬掩模芯轴以及所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件的第一部分；去除所述第一间隔件和所述第二间隔件的暴露的第一部分以暴露所述材料层的第一部分；以及通过使用所述第一硬掩模芯轴和所述第二硬掩模芯轴、所述第三间隔件和所述第四间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第一部分以在所述材料层中形成第一开口和第二开口。
本发明的又一实施例提供了一种在材料层中形成开口的方法，包括：在材料层上方形成硬掩模芯轴；沿着所述硬掩模芯轴的侧壁形成第一间隔件；沿着所述第一间隔件的侧壁形成第二间隔件；沿着所述第二间隔件的侧壁形成填充层；在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层上方形成具有第一线开口的第一图案化的光刻胶层以暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层的第一部分；去除所述第一间隔件的暴露的第一部分以暴露所述材料层的第一部分；通过使用所述硬掩模芯轴、所述第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的所述第一部分以在所述材料层中形成第一开口；在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层上方形成具有第二线开口的第二图案化的光刻胶层以暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层的第二部分；去除所述第二间隔件的暴露的第二部分以暴露所述材料层的第二部分；以及通过使用所述硬掩模芯轴、所述第一间隔件和所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层的所述第二部分以在所述材料层中形成第二开口。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一些实施例用于制造构建的半导体器件的示例方法的流程图。
图2A、图3A、图4A、图5A、图6A、图7A、图8A、图9A、图9C 图10A、图11A、图11D和图12A是根据一些实施例的示例半导体器件的顶视图。
图2B、图3B、图4B、图5B、图6B、图7B、图8B、图9B、图9D 图10B、图11B、图11E和图12B是根据一些实施例的分别沿着图2A、图 3A、图4A、图5A、图6A、图7A、图8A、图9A、图9C、图10A、图11A、图11D、图12A和图13的线A-A的示例半导体器件的截面图。
图11C和图12C是根据一些实施例的分别沿着图11A和图12A的线 B-B的示例半导体器件的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
图1是根据一些实施例的制造一个或多个的半导体器件的方法100的流程图。以下将参照图2A至图13所示的半导体器件200详细的讨论方法 100。
参照图1、图2A和图2B，方法100开始于步骤102，在衬底210上方形成第一硬掩摸(HM)层220和第二HM层230。衬底210包括硅。可选地或额外地，衬底210可以包括诸如锗的其它元素半导体。衬底210也可以包括诸如碳化硅、砷化镓、砷化铟和磷化铟的化合物半导体。衬底210 可以包括诸如硅锗、碳化硅锗、磷砷化镓和磷化镓铟的合金半导体。在一个实施例中，衬底210包括外延层。例如，衬底210可以具有位于块状半导体上面的外延层。此外，衬底210可以包括绝缘体上半导体(SOI)结构。例如，衬底210可以包括由诸如注氧隔离(SIMOX)或其它合适的技术(诸如晶圆接合和研磨)的工艺形成的埋氧(BOX)层。
衬底210也可以包括由诸如离子注入和/或扩散的工艺实现的各个p-型掺杂区域和/或n-型掺杂区域。这些掺杂区域包括配置为形成各个集成电路 (IC)器件(诸如互补金属氧化物半导体鳍式场效应晶体管(CMOSFET)、图像传感器和/或发光二极管(LED))的n-阱、p-阱、轻掺杂区域(LDD) 和各个沟道掺杂分布。衬底210还可以包括在衬底中和上形成的诸如电阻器或电容器的其它功能部件。
衬底210也可以包括各个隔离部件。隔离部件分隔开衬底210中的各个器件区域。隔离部件包括通过使用不同的工艺技术形成的不同的结构。例如，隔离部件可以包括浅沟槽隔离(STI)部件。STI的形成可以包括在衬底210中蚀刻沟槽并且用绝缘材料(诸如氧化硅、氮化硅或氮氧化硅) 填充沟槽。用氮化硅填充沟槽，填充的沟槽可以具有诸如热氧化物衬垫层的多层结构。可以实施化学机械抛光(CMP)以回抛光过量的绝缘材料并且平坦化隔离部件的顶面。
衬底210也可以包括由介电层和电极层形成的栅极堆叠件。介电层可以包括通过合适的技术(诸如化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、热氧化、它们的组合或其它合适的技术)沉积的界面层(IL)和高k(HK)介电层。IL可以包括氧化物、HfSiO和氮氧化物，并且HK介电层可以包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、 SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、 AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物(SiON)和/或其它合适的材料。电极层可以包括单层或可选地多层结构，诸如具有功函数以增强器件性能的金属层(功函金属层)、衬垫层、润湿层、粘合层和金属、金属合金或金属硅化物的导电层的各个组合。 MG电极420可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、 Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、任何合适的材料或它们的组合。
衬底210也可以包括集成的层间介电(ILD)层和导电部件以形成配置为连接各个p-型和n-型掺杂区域以及其它功能部件(诸如栅电极)的互连结构，从而产生功能集成电路。在一个实例中，衬底210可以包括部分互连结构并且互连结构包括多层互连(MLI)结构和与MLI结构集成的ILD 层，从而提供将衬底210中的各个器件连接至输入/输出功率和信号的电路由。互连结构包括各个金属线、接触件和通孔部件(或通孔插塞)。金属线提供水平电路由。接触件提供硅衬底和金属线之间的垂直连接，而通孔部件提供不同金属层中的金属线之间的垂直连接。
第一HM层220和第二HM层230可以包括氧化硅、氮化硅、氮氧化物、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽和/或任何合适的材料。在本实施例中，第二HM层230包括与第一HM层220不同的材料以获得随后的蚀刻中的蚀刻选择性。第一HM层220沉积在衬底210上方并且第二 HM层230沉积在第一HM层220上方。可以通过合适的技术(诸如热氧化、化学汽相沉积(CVD)、原子层沉积(ALD)、物理汽相沉积(PVD)、它们的组合和/或其它合适的技术沉积第一HM层220和第二HM层230。
参照图1、图3A和图3B，方法100进入步骤104，在第二HM层230 上方形成多个光刻胶部件310(或图案化的光刻胶层)。光刻胶部件310 也称为光刻胶芯轴310。在本实施例中，光刻胶芯轴310在Y方向上定向并且沿着X方向(垂直于Y方向)彼此间隔开。
可以通过光刻工艺形成光刻胶芯轴310。示例性光刻工艺可以包括形成光刻胶层，通过光刻曝光工艺曝光光刻胶层，实施曝光后烘烤工艺以及显影光刻胶层以形成图案化的光刻胶层。
参照图1、图4A和图4B，方法100进入步骤106，蚀刻第二HM层 230以形成HM芯轴320(或图案化的第二HM层)。通过使用光刻胶芯轴 310作为蚀刻掩模蚀刻第二 HM层230。如先前已经提到的，选择蚀刻工艺以选择性地蚀刻第二HM层230而没有蚀刻第一HM层220。该蚀刻工艺可以包括选择性湿蚀刻、选择性干蚀刻和/或它们的组合。在形成HM芯轴320 之后，施加光刻胶剥离工艺以去除光刻胶芯轴310。
参照图1、图5A和图5B，方法100进入步骤108，沿着HM芯轴320 的侧壁形成第一间隔件410。可以通过在HM芯轴320上方沉积第一间隔件材料层和随后各向异性蚀刻第一间隔件材料层来形成第一间隔件410。第一间隔件材料层可以包括氧化硅、氮化硅、氮氧化物、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽和/或任何合适的材料。在本实施例中，第一间隔件材料层包括与HM芯轴320不同的材料以获得随后的蚀刻工艺中的蚀刻选择性。可以通过CVD、ALD、PVD或其它合适的技术沉积第一间隔件材料层。在一个实施例中，通过ALD沉积第一间隔件材料层以获得沿着HM 芯轴320的侧壁的共形的膜覆盖。在一些实施例中，通过各向异性蚀刻来蚀刻间隔件材料层以形成垂直轮廓。各向异性蚀刻可以包括一个实施例中的等离子体蚀刻。应该注意，第一间隔件410的第一宽度w1由间隔件沉积厚度限定(可以由沉积工艺条件(诸如沉积时间)精确地控制)。
参照图1、图6A和图6B，方法100进入步骤110，沿着第一间隔件 410的侧壁形成第二间隔件510。第二间隔件510可以包括氧化硅、氮化硅、氮氧化物、碳化硅、氧化钛、氮化钛、氧化钽、氮化钽和/或任何合适的材料。在本实施例中，第二间隔件510包括与第一间隔件410和HM芯轴320 不同的材料以获得随后的蚀刻中的蚀刻选择性。形成的第二间隔件510的许多方面与图5A和图5B相关的以上讨论的第一间隔件410类似。类似地，第二间隔件510的第二宽度w2由精确控制的间隔件沉积厚度限定。在本实施例中，间隔515留在两个邻近的第二间隔件510之间。
参照图1、图7A和图7B，方法100进入步骤112，在间隔515中沉积填充层610从而使得间隔515由填充层610填充。填充层610可以包括氧化硅、氮化硅、氮氧化硅、低k电介质、碳化硅和/或其它合适的材料。可以通过CVD、ALD、PVD、热氧化、旋涂、它们的组合和/或其它合适的技术沉积填充层610。在本实施例中，填充层610包括与第一间隔件410、第二间隔件510、HM芯轴320和第一HM层220不同的材料以获得随后的蚀刻中的蚀刻选择性。在一些实施中，填充层610包括与HM芯轴320相同的材料。在本实施例中，可以实施化学机械抛光(CMP)以回抛光过量的填充层610并且暴露HM芯轴320、第一间隔件410和第二间隔件510。
参照图1、图8A和图8B，方法100进入步骤114，形成包括在X方向上延伸的第一线式开口715的第一图案化的光刻胶层710。第一线式开口715具有第三宽度w3。在本实施例中，第三宽度w3基本小于第一线式开口715的长度。因此，第一线式开口715 被视为一维(1D)图案。与形成二维(2D)图案相比，在形成1D图案的光刻工艺中存在更少的限制。通过包括涂布、曝光和显影工艺的光刻工艺形成第一图案化的光刻胶层710。在第一线式开口715内暴露第一HM芯轴320、第一间隔件410、第二间隔件510和填充层610的相应的部分。
参照图1、图9A和图9B，方法100进入步骤116，通过第一线式开口 715选择性地蚀刻第一间隔件410并且继续蚀刻第一HM层220以在第一 HM层220中形成第一矩形开口720。在第一矩形开口720内暴露衬底210 的相应的部分。如先前已经提到的，选择蚀刻工艺以选择性地蚀刻第一间隔件410和第一HM层220而基本没有蚀刻第一HM芯轴320、第二间隔件510和填充层610。因此，HM芯轴和第二间隔件510的暴露的部分在第一HM层220的蚀刻期间用作子蚀刻掩模。因此，用子蚀刻掩模，通过1D 线式开口715获得了二维(2D)开口(即第一矩形开口720)。该蚀刻工艺可以包括选择性湿蚀刻、选择性干蚀刻和/或它们的组合。例如，选择性湿蚀刻溶液可以包括HNO3、NH4OH、KOH、HF、HCl、NaOH、H3PO4、 TMAH和/或其它合适的选择性湿蚀刻溶液和/或它们的组合。可选地，选择性干蚀刻工艺可以实施含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)和/或其它合适的气体和/或等离子体和/或它们的组合。如图9C和图9D所示，在形成第一矩形开口720之后，施加光刻胶剥离工艺以去除第一图案化的光刻胶层 710。
因此，第一矩形开口720具有沿着X方向的第一宽度w1和沿着Y方向的第三宽度w3。应该注意，第一宽度w1是第一间隔件410的宽度。因此，第一矩形开口720不仅继承了良好的宽度控制而且也通过1D光刻图案化工艺(与2D光刻图案化工艺相比具有更宽松的约束)形成。
参照图1、图10A和图10B，方法100进入步骤118，形成第二图案化的光刻胶层810(包括沿X方向延伸的第二线式开口815)。第二线式开口 815与沿着Y方向的第一开口720位于不同位置。每个第二线式开口815 均具有第四宽度w4。在本实施例中，第二线式开口815也是1D图案。形成的第二图案化的光刻胶层810与图8A和图8B相关的以上讨论的第一图案化的光刻胶层710的许多方面类似，包括其中讨论的材料。在第二线式开口815内暴露了HM芯轴320、第一间隔件410、第二间隔件510和填充层610的相应的部分。
参照图1、图11A、图11B和图11C，方法100进入步骤120，通过第二线式开口815选择性地蚀刻第二间隔件510并且继续蚀刻第一HM层220 以在第一HM层220中形成第二矩形开口820。在第二矩形开口820内暴露衬底210的相应的部分。如先前已经提到的，选择蚀刻工艺以选择性地蚀刻第二间隔件510和第一HM层220而基本没有蚀刻第一HM芯轴320、第一间隔件410和填充层610。因此，第一间隔件410和填充层610的暴露的部分在蚀刻第一HM层220期间用作子蚀刻掩模。因此，用子蚀刻掩模，通过1D线式开口815获得2D开口(即第二矩形开口820)。该蚀刻工艺可以包括选择性湿蚀刻、选择性干蚀刻和/或它们的组合。例如，选择性湿蚀刻溶液可以包括HNO3、NH4OH、KOH、HF、HCl、NaOH、H3PO4、 TMAH和/或其它合适的选择性湿蚀刻溶液和/或它们的组合。可选地，选择性干蚀刻工艺可以实施含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如，HBr和/或CHBr3)、含碘气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)和/或其它合适的气体和/或等离子体和/或它们的组合。如图11D和图11E所示，在形成第二矩形开口820之后，施加光刻胶剥离工艺去除第二图案化的光刻胶层 810。
因此，每个第二矩形开口820具有沿着X方向的第二宽度w2和沿着Y 方向的第四宽度w4。应该注意，第二宽度w2是由间隔件沉积厚度限定的第二间隔件510的宽度。因此，第二矩形开口820不仅继承了良好的宽度控制而且也通过1D光刻图案化工艺(与2D光刻图案化工艺相比具有更宽松的约束)形成。
参照图1、图12A、图12B和图12C，方法100进入步骤122，选择性去除HM芯轴320、第一间隔件410、第二间隔件510和填充层610。选择蚀刻工艺以选择性地蚀刻HM芯轴320、第一间隔件410、第二间隔件510 和填充层610而基本没有蚀刻第一HM层220。该蚀刻工艺可以包括选择性湿蚀刻、选择性干蚀刻和/或它们的组合。例如，选择性湿蚀刻溶液可以包括HNO3、NH4OH、KOH、HF、HCl、NaOH、H3PO4、TMAH和/或其它合适的选择性湿蚀刻溶液和/或它们的组合。可选地，选择性干蚀刻工艺可以实施含氯气体(例如，Cl2、CHCl3、CCl4和/或BCl3)、含溴气体(例如， HBr和/或CHBr3)、含碘气体、含氟气体(例如，CF4、SF6、CH2F2、CHF3和/或C2F6)和/或其它合适的气体和/或等离子体和/或它们的组合。
因此，图案化第一HM层220以具有第一矩形开口720和第二矩形开口820，称为图案化的HM 220’。在本实施例中，第一矩形开口720沿着X 方向彼此对准并且第二矩形开口820也沿着X方向彼此对准，但是与第一矩形开口720相比，第二矩形开口820处于沿着Y方向的不同位置。第一矩形开口720沿着Y方向没有与第二矩形开口820对准。
在方法100之前、期间和之后可以提供额外的操作，并且对于方法的其它实施例，可以替换或消除所描述的一些步骤。例如，如图13所示，在形成图案化的HM 220’之后，通过使用图案化的HM 220’作为蚀刻掩模蚀刻衬底210。
器件200可以进一步经受CMOS或MOS技术工艺以形成本领域中已知的各个部件和区域。例如，随后的工艺可以形成包括垂直互连件(诸如传统的通孔或接触件)和水平互连件(诸如金属线)的多层互连。各个互连部件可以采用各种导电材料(包括铜、钨和/或硅化物)以提供将衬底210 中的各个器件连接至输入/输出功率和信号的电路由。
基于上述，本发明提供了通过1D光刻工艺形成2D部件的方法。该方法采用形成多个间隔件和填充层用作形成2D部件的子蚀刻掩模。该方法说明了通过弛豫光刻工艺形成具有良好的临界尺寸控制的2D部件。
本发明提供了制造提供超越现有方法的一种或多种改进的半导体器件的许多不同的实施例。在一个实施例中，用于制造半导体器件的方法包括在材料层上方沿着第一方向形成硬掩模(HM)芯轴，沿着HM芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件并且在HM芯轴、第一间隔件和第二间隔件上方形成具有第一线开口的图案化的光刻胶层。第一线开口沿着垂直于第一方向的第二方向延伸。在第一线开口内暴露HM 芯轴、第一间隔件和第二间隔件的第一部分。该方法也包括通过第一线开口去除第一间隔件的第一部分以暴露材料层的第一部分并且通过使用HM 芯轴和第二间隔件的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口。
在上述方法中，其中，在所述材料层上方沿着所述第一方向形成所述硬掩模芯轴包括：在所述材料层上方形成硬掩模层；在所述硬掩模层上方形成光刻胶层；图案化所述光刻胶层；以及通过所述图案化的光刻胶层蚀刻所述硬掩模层。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，用所述填充层填充所述间隔包括：在所述间隔上方沉积所述填充层；以及使所述填充层凹进以去除过量的填充层。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分，还包括通过使用所述另一硬掩模芯轴、所述另一第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分，还包括通过使用所述另一硬掩模芯轴、所述另一第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口，所述第二开口沿着所述第二方向与所述第一开口对准。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分，还包括通过使用所述另一硬掩模芯轴、所述另一第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口，还包括：在所述材料层中形成所述第二开口之后，在所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层上方形成具有第二线开口的另一图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸，其中，在所述第二线开口内暴露所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层的第二部分；去除所述第二间隔件和所述另一第二间隔件的暴露的第二部分；以及通过使用所述硬掩模芯轴、所述另一硬掩模芯轴、所述第一间隔件、所述另一第一间隔件和所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层以在所述材料层中分别形成第三开口和第四开口。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分，还包括通过使用所述另一硬掩模芯轴、所述另一第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口，还包括：在所述材料层中形成所述第二开口之后，在所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层上方形成具有第二线开口的另一图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸，其中，在所述第二线开口内暴露所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层的第二部分；去除所述第二间隔件和所述另一第二间隔件的暴露的第二部分；以及通过使用所述硬掩模芯轴、所述另一硬掩模芯轴、所述第一间隔件、所述另一第一间隔件和所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层以在所述材料层中分别形成第三开口和第四开口，所述第三开口沿着所述第二方向与所述第四开口对准。
在上述方法中，还包括：在形成所述图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及用填充层填充所述间隔，在所述硬掩模芯轴上方形成具有所述第一线开口的所述图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分，在所述第一间隔件的暴露的第一部分的去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第二部分，还包括通过使用所述另一硬掩模芯轴、所述另一第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口，还包括：在所述材料层中形成所述第二开口之后，在所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层上方形成具有第二线开口的另一图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸，其中，在所述第二线开口内暴露所述硬掩模芯轴、所述另一硬掩模芯轴、所述第二间隔件、所述另一第二间隔件和所述填充层的第二部分；去除所述第二间隔件和所述另一第二间隔件的暴露的第二部分；以及通过使用所述硬掩模芯轴、所述另一硬掩模芯轴、所述第一间隔件、所述另一第一间隔件和所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层以在所述材料层中分别形成第三开口和第四开口，所述第三开口和所述第四开口沿着所述第一方向与所述第一开口和所述第二开口不同的间隔开。
在另一实施例中，该方法包括在材料层上方形成第一硬掩模(HM)芯轴和第二HM芯轴。第一HM芯轴和第二HM芯轴都沿着第一方向延伸并且第二HM芯轴沿着第二方向(垂直于第一方向)与第一HM芯轴间隔开。该方法也包括沿着第一HM芯轴的侧壁形成第一间隔件并且沿着第二HM 芯轴的侧壁形成第二间隔件并且沿着第一间隔件的侧壁形成第三间隔件以及沿着第二间隔件的侧壁形成第四间隔件。第四间隔件与第三间隔件间隔开间隔。该方法也包括在间隔中形成填充层并且在第一HM芯轴和第二HM 芯轴以及第一间隔件、第二间隔件、第三间隔件和第四间隔件上方形成具有第一线开口的第一图案化的光刻胶层。第一线开口沿着第二方向延伸并且第一线开口内暴露了第一HM芯轴和第二HM芯轴以及第一间隔件、第二间隔件、第三间隔件和第四间隔件的第一部分。该方法也包括去除第一间隔件和第二间隔件的暴露的第一部分以暴露材料层的第一部分并且通过使用第一HM芯轴和第二HM芯轴、第三间隔件和第四间隔件和填充层的暴露的第一部分作为子蚀刻掩模蚀刻材料层的暴露的第一部分以在材料层中形成第一开口和第二开口。
在上述方法中，其中，在所述材料层上方形成所述第一硬掩摸芯轴和所述第二硬掩摸芯轴包括：在所述材料层上方形成硬掩模层；在所述硬掩模层上方形成第二光刻胶层；图案化所述第二光刻胶层；以及通过图案化的第二光刻胶层蚀刻所述硬掩模层。
在上述方法中，其中，在所述间隔中形成所述填充层包括：在所述间隔上方沉积所述填充层；以及使所述填充层凹进以去除过量的填充层。
在上述方法中，其中，所述第一开口和所述第二开口沿着所述第二方向彼此对准。
在上述方法中，还包括：在所述材料层中形成所述第一开口和所述第二开口之后，在所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层上方形成具有第二线开口的第二图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸并且沿着所述第一方向与所述第一线开口间隔开，其中，在所述第二线开口内暴露所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层的第二部分；通过所述第二线开口去除所述第三间隔件和所述第四间隔件的暴露的第二部分以暴露所述材料层的第二部分；以及通过使用所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件以及所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中分别形成第三开口和第四开口。
在上述方法中，还包括：在所述材料层中形成所述第一开口和所述第二开口之后，在所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层上方形成具有第二线开口的第二图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸并且沿着所述第一方向与所述第一线开口间隔开，其中，在所述第二线开口内暴露所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层的第二部分；通过所述第二线开口去除所述第三间隔件和所述第四间隔件的暴露的第二部分以暴露所述材料层的第二部分；以及通过使用所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件以及所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中分别形成第三开口和第四开口，所述第三开口和所述第四开口沿着所述第二方向彼此对准。
在上述方法中，还包括：在所述材料层中形成所述第一开口和所述第二开口之后，在所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层上方形成具有第二线开口的第二图案化的光刻胶层，其中，所述第二线开口沿着所述第二方向延伸并且沿着所述第一方向与所述第一线开口间隔开，其中，在所述第二线开口内暴露所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层的第二部分；通过所述第二线开口去除所述第三间隔件和所述第四间隔件的暴露的第二部分以暴露所述材料层的第二部分；以及通过使用所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件以及所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层的暴露的第二部分以在所述材料层中分别形成第三开口和第四开口，还包括在所述材料层中形成所述第三开口和所述第四开口之后，去除所述第一硬掩摸芯轴和所述第二硬掩摸芯轴、所述第一间隔件、所述第二间隔件、所述第三间隔件和所述第四间隔件以及所述填充层。
在又另一实施例中，一种方法包括在材料层上方形成硬掩模芯轴，沿着硬掩模芯轴的侧壁形成第一间隔件，沿着第一间隔件的侧壁形成第二间隔件，沿着第二间隔件的侧壁形成填充层并且在硬掩模芯轴、第一间隔件和第二间隔件以及填充层上方形成具有第一线开口的第一图案化的光刻胶层以暴露硬掩模芯轴、第一间隔件和第二间隔件以及填充层的第一部分。该方法也包括去除第一间隔件的暴露的第一部分以暴露材料层的第一部分并且通过使用HM芯轴、第二间隔件和填充层的暴露的第一部分作为子蚀刻掩模蚀刻材料层的第一部分以在材料层中形成第一开口。该方法也包括在硬掩模芯轴、第一间隔件和第二间隔件以及填充层上方形成具有第二线开口的第二图案化的光刻胶层以暴露硬掩模芯轴、第一间隔件和第二间隔件以及填充层的第二部分。该方法也包括去除第二间隔件的暴露的第二部分以暴露材料层的第二部分并且通过使用HM芯轴、第一间隔件和填充层的暴露的第二部分作为子蚀刻掩模蚀刻材料层的第二部分以在材料层中形成第二开口。
在上述方法中，还包括在所述材料层中形成所述第二开口之后，去除所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本人所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种在材料层中形成开口的方法，包括：
在材料层上方沿着第一方向形成硬掩模(HM)芯轴；
沿着所述硬掩模芯轴的侧壁形成第一间隔件；
沿着所述第一间隔件的侧壁形成第二间隔件；
在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件上方形成具有第一线开口的第一图案化的光刻胶层，其中，所述第一线开口沿着垂直于所述第一方向的第二方向延伸，其中，在所述第一线开口内暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件的第一部分；
通过所述第一线开口选择性地去除所述第一间隔件的所述第一部分以暴露所述材料层的第一部分；以及
蚀刻所述材料层的暴露的第一部分以在所述材料层中形成第一开口；
在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件上方形成具有第二线开口的第二图案化的光刻胶层，其中，所述第二线开口沿着第二方向延伸，其中，在所述第二线开口内暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件的第二部分；
通过所述第二线开口选择性地去除所述第二间隔件的所述第二部分以暴露所述材料层的第二部分；以及
蚀刻所述材料层的暴露的第二部分以在所述材料层中形成第二开口。
2.根据权利要求1所述的方法，其中，在所述材料层上方沿着所述第一方向形成所述硬掩模芯轴包括：
在所述材料层上方形成硬掩模层；
在所述硬掩模层上方形成芯轴光刻胶层；
图案化所述芯轴光刻胶层；以及
通过所述图案化的芯轴光刻胶层蚀刻所述硬掩模层。
3.根据权利要求1所述的方法，还包括：
在形成所述第一图案化的光刻胶层之前，在所述材料层上方沿着所述第一方向形成另一硬掩模芯轴；
沿着所述另一硬掩模芯轴的侧壁形成另一第一间隔件；
沿着所述另一第一间隔件的侧壁形成另一第二间隔件，其中，所述另一第二间隔件与所述第二间隔件间隔开间隔；以及
用填充层填充所述间隔。
4.根据权利要求3所述的方法，其中，用所述填充层填充所述间隔包括：
在所述间隔上方沉积所述填充层；以及
使所述填充层凹进以去除过量的填充层。
5.根据权利要求3所述的方法，其中，在所述硬掩模芯轴上方形成具有所述第一线开口的所述第一图案化的光刻胶层包括在所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层上方形成所述第一图案化的光刻胶层，其中，在所述第一线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第一部分。
6.根据权利要求5所述的方法，其中，在所述第一间隔件的第一部分的选择性地去除期间，去除所述另一第一间隔件的暴露的第一部分以暴露所述材料层的第三部分。
7.根据权利要求6所述的方法，还包括蚀刻所述材料层的暴露的第三部分以在所述材料层中形成第三开口。
8.根据权利要求7所述的方法，其中，所述第三开口沿着所述第二方向与所述第一开口对准。
9.根据权利要求7所述的方法，还包括：
在形成所述第二图案化的光刻胶层之后，在所述第二线开口内暴露所述另一硬掩模芯轴、所述另一第一间隔件、所述另一第二间隔件和所述填充层的第二部分；
在选择性地去除所述第二间隔件的第二部分期间，去除所述第二间隔件的暴露的第二部分以暴露所述材料层的第四部分，从而在所述材料层中形成第四开口。
10.根据权利要求9所述的方法，其中，所述第二开口沿着所述第二方向与所述第四开口对准。
11.根据权利要求9所述的方法，其中，所述第二开口和所述第四开口沿着所述第一方向与所述第一开口和所述第三开口分别间隔开。
12.一种在材料层中形成开口的方法，包括：
在材料层上方形成硬掩模芯轴；
沿着所述硬掩模芯轴的侧壁形成第一间隔件；
沿着所述第一间隔件的侧壁形成第二间隔件；
沿着所述第二间隔件的侧壁形成填充层；
在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层上方形成具有第一线开口的第一图案化的光刻胶层以暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层的第一部分；
去除所述第一间隔件的暴露的第一部分以暴露所述材料层的第一部分；
通过使用所述硬掩模芯轴、所述第二间隔件和所述填充层的暴露的第一部分作为子蚀刻掩模蚀刻所述材料层的所述第一部分以在所述材料层中形成第一开口；
在所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层上方形成具有第二线开口的第二图案化的光刻胶层以暴露所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层的第二部分；
去除所述第二间隔件的暴露的第二部分以暴露所述材料层的第二部分；以及
通过使用所述硬掩模芯轴、所述第一间隔件和所述填充层的暴露的第二部分作为子蚀刻掩模蚀刻所述材料层的所述第二部分以在所述材料层中形成第二开口。
13.根据权利要求12所述的方法，还包括在所述材料层中形成所述第二开口之后，去除所述硬掩模芯轴、所述第一间隔件和所述第二间隔件以及所述填充层。
14.根据权利要求12所述的方法，其中，所述第一线开口和所述第二线开口不重叠。
15.一种在材料层中形成开口的方法，包括：
在材料层上方形成在第一方向上延伸的第一间隔件和第二间隔件；
在与所述第一方向不同的第二方向上形成具有第一线开口的第一图案化的光刻胶层，所述第一线开口内暴露所述第一间隔件和所述第二间隔件的第一部分；
蚀刻所述第一间隔件的第一部分，但是没有蚀刻第二间隔件的第一部分；
形成在与所述第一方向不同的第三方向上延伸的具有第二线开口的第二图案化的光刻胶层，所述第二线开口暴露所述第一间隔件和所述第二间隔件的第二部分；以及
蚀刻所述第二间隔件的第二部分，但是没有蚀刻所述第一间隔件的第二部分。
16.根据权利要求15所述的方法，还包括：
在形成所述第一间隔件和所述第二间隔件之前，沿着所述第一方向形成硬掩模层(HM)芯轴，
沿着所述硬掩模层芯轴的侧壁形成所述第一间隔件并且沿着所述第一间隔件的侧壁形成所述第二间隔件。
17.根据权利要求16所述的方法，还包括：
在两个相邻的第二间隔件之间的间隔中形成填充层。
18.根据权利要求17所述的方法，其中，形成所述填充层包括：
在所述两个相邻的第二间隔件之间的间隔上方沉积所述填充层；以及
使所述填充层凹进以去除过量的填充层。
19.根据权利要求15所述的方法，其中，所述第一方向与所述第二方向垂直。
20.根据权利要求15所述的方法，其中，所述第二方向与所述第三方向相同。
CN201611197347.5A 2016-03-17 2016-12-22 在材料层中形成开口的方法 Active CN107204278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/072,549 2016-03-17
US15/072,549 US9911611B2 (en) 2016-03-17 2016-03-17 Method of forming openings in a material layer

Publications (2)

Publication Number Publication Date
CN107204278A CN107204278A (zh) 2017-09-26
CN107204278B true CN107204278B (zh) 2022-10-18

Family

ID=59847223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611197347.5A Active CN107204278B (zh) 2016-03-17 2016-12-22 在材料层中形成开口的方法

Country Status (3)

Country Link
US (1) US9911611B2 (zh)
CN (1) CN107204278B (zh)
TW (1) TWI712071B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229850B1 (en) * 2018-01-02 2019-03-12 Globalfoundries Inc. Cut-first approach with self-alignment during line patterning
US11145509B2 (en) * 2019-05-24 2021-10-12 Applied Materials, Inc. Method for forming and patterning a layer and/or substrate
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
US20220310678A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. High reflectance isolation structure to increase image sensor performance
TWI833669B (zh) * 2023-05-02 2024-02-21 南亞科技股份有限公司 具有複合式硬遮罩的半導體裝置結構及其製備方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394155B2 (en) 2004-11-04 2008-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Top and sidewall bridged interconnect structure and method
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8003281B2 (en) 2008-08-22 2011-08-23 Taiwan Semiconductor Manufacturing Company, Ltd Hybrid multi-layer mask
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US7862962B2 (en) 2009-01-20 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout design
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8486840B2 (en) * 2011-11-11 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Inverse spacer processing
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8799834B1 (en) 2013-01-30 2014-08-05 Taiwan Semiconductor Manufacturing Company Limited Self-aligned multiple patterning layout design
US9054159B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a feature of a semiconductor device
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US9698015B2 (en) * 2013-10-21 2017-07-04 Applied Materials, Inc. Method for patterning a semiconductor substrate
US9123776B2 (en) * 2013-12-04 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double spacer patterning process
US9209038B2 (en) * 2014-05-02 2015-12-08 GlobalFoundries, Inc. Methods for fabricating integrated circuits using self-aligned quadruple patterning
US9941139B2 (en) * 2014-09-10 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9991132B2 (en) * 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials

Also Published As

Publication number Publication date
US9911611B2 (en) 2018-03-06
TW201735111A (zh) 2017-10-01
CN107204278A (zh) 2017-09-26
US20170271160A1 (en) 2017-09-21
TWI712071B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN109427873B (zh) 具有粗糙阻挡层的金属栅极的结构和方法
US11239072B2 (en) Cut metal gate process for reducing transistor spacing
US10515945B2 (en) Method and structure for semiconductor mid-end-of-year (MEOL) process
KR102169642B1 (ko) 경사진 측벽을 가진 절단 금속 게이트
CN106298931B (zh) 半导体器件及其制造方法
CN107204278B (zh) 在材料层中形成开口的方法
CN107293640B (zh) 半导体器件及其形成方法
TWI601207B (zh) 形成半導體裝置之方法
TWI567981B (zh) 鰭部件的結構及其製造方法
KR101708537B1 (ko) 반도체 집적 회로 제조 방법
US10115796B2 (en) Method of pulling-back sidewall metal layer
US9728407B2 (en) Method of forming features with various dimensions
TW201543569A (zh) 半導體積體電路及其製造方法
CN107204277B (zh) 半导体装置的形成方法
TW201732887A (zh) 半導體裝置之形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant