TW201817906A - 鎢膜之成膜方法及記憶有該方法之記憶媒體 - Google Patents

鎢膜之成膜方法及記憶有該方法之記憶媒體 Download PDF

Info

Publication number
TW201817906A
TW201817906A TW106124698A TW106124698A TW201817906A TW 201817906 A TW201817906 A TW 201817906A TW 106124698 A TW106124698 A TW 106124698A TW 106124698 A TW106124698 A TW 106124698A TW 201817906 A TW201817906 A TW 201817906A
Authority
TW
Taiwan
Prior art keywords
gas
tungsten film
film
forming
substrate
Prior art date
Application number
TW106124698A
Other languages
English (en)
Inventor
青山真太郎
鈴木幹夫
河野有美子
佐藤耕一
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201817906A publication Critical patent/TW201817906A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一種可得到低阻抗之鎢膜的鎢膜之成膜方法。
鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜，具有：藉由夾置著處理容器內之沖淨而依序將鎢原料的WF6氣體與還原氣體供給至處理容器內，來在基板表面形成非晶層之初期鎢膜的工序；以及將鎢原料之WF6氣體與還原氣體之H2氣體供給至處理容器內，而在該初期鎢膜上成膜出主鎢膜之工序。

Description

鎢膜之成膜方法及記憶有該方法之記憶媒體
本發明係關於一種鎢膜之成膜方法。
在製造LSI時，鎢會被廣泛用於與MOSFET閘極電極、源極‧汲極的接觸以及記憶體之字元線等。在多層配線工序中，雖主要使用銅配線，但由於銅缺乏耐熱性，又容易擴散，故在要求有耐熱性的部分或是因銅擴散所導致之電氣特性劣化有疑慮的部分等便會使用鎢。
雖作為鎢之成膜處理在以往會使用物理性蒸鍍(PCD)法，但由於在要求有高披覆率(階段覆蓋)的部分係難以藉由PVD法來對應，故會進行以階段覆蓋良好之化學性蒸鍍(CVD)法來加以成膜。
作為此般CVD法的鎢膜(CVD-鎢膜)之成膜方法，一般會使用例如作為原料氣體之六氟化鎢(WF6)及還原氣體之H2氣體，而在被處理基板之半導體晶圓上產生WF6+3H2→6HF的反應之方法(例如，專利文獻1、2)。
雖上述專利文獻1、2中，係在上述反應之鎢膜的主成膜之前，會以易於讓鎢均勻成膜之方式來進行核(Nucleation)生成工序，但在此時卻會使用還原力會較H2要大之SiH4氣體或B2H6氣體來作為還原氣體，而為了形成更緻密之膜，會使用夾置沖淨來依序供給原料氣體與還原氣體的例如原子層沉積(Atomic Layer Deposition：ALD)法。
又，半導體元件之微細化會逐漸進展，從得到更高之階段覆蓋的觀點看來，在鎢膜之主成膜(主鎢膜)亦逐漸會使用ALD法。
【先前技術文獻】
【專利文獻】
專利文獻1：日本特開2003-193233號公報
專利文獻2：日本特開2004-273764號公報
然而，在藉由使用六氟化氫(WF6)及還原氣體之H2氣體的CVD法或ALD法來成膜出主鎢膜的情況，所得到之鎢膜並不能說一定會能得到充分的低阻抗化，而要求要更加低阻抗化。
從而，其課題便是提供一種可得到低阻抗之鎢膜的鎢膜之成膜方法。
本發明者為了解決上述課題而重複檢討之結果，便發現藉由在非晶膜上成膜出主鎢膜，便可使得主鎢膜之結晶粒加大，可達成鎢膜的低阻抗化，進而完成本發明。
亦即，本發明之第1觀點係提供一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：將鎢原料之WF6氣體與還原氣體之H2氣體供給至該處理容器內，而在非晶層上成膜出主鎢膜之工序。
本發明之第2觀點係提供一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：藉由夾置著該處理容器內之沖淨而依序將鎢原料的WF6氣體與還原氣體供給至該處理容器內，來在基板表面形成非晶層之初期鎢膜的工序；以及將鎢原料之WF6氣體與還原氣體之H2氣體供給至該處理容器內，而在該初期鎢膜上成膜出主鎢膜之工序。
上述第2觀點中，該初期鎢膜之成膜可使用B2H6氣體來作為還原氣體。又，還原氣體亦可使用B2H6氣體及SiH4氣體，或是B2H6氣體及SiH4氣體及H2氣體。
上述第2觀點中，亦可進一步地具有：在該非晶層之初期鎢膜的成膜前，進行易於在該基板之表面成膜出該非晶層的初期鎢膜之初始化處理的工序。進行該初始化處理的工序係藉由於該基板之表面流通有SiH4氣體，或是SiH4氣體及H2氣體，或是B2H6氣體，或是B2H6氣體及H2氣體來加以進行。
本發明之第3觀點係提供一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：藉由夾置著該處理容器內之沖淨而依序供給鎢原料的WF6氣體與還原氣體至該處理容器內，來在基板表面形成結晶層之初期鎢膜的工序；於該初期鎢膜上形成非晶層的工序；以及將鎢原料之WF6氣體與還原氣體之H2氣體供給至該處理容器內，而在該非晶膜上成膜出主鎢膜之工序。
上述第3觀點中，該初期鎢膜之成膜可使用SiH4氣體來作為還原氣體。又，包含用以形成該非晶層的物質的氣體係B2H6氣體及H2氣體，或是B2H6氣體及H2氣體及WF6氣體；該非晶層可為非晶硼膜或非晶鎢膜。
上述第3觀點中，可進一步地具有：在該初期鎢膜的成膜前，進行易於在該基板之表面成膜出該初期鎢膜之初始化處理的工序。該初始化處理係藉由於該基板之表面流通有SiH4氣體，或是SiH4氣體及H2氣體，或是B2H6氣體，或是B2H6氣體及H2氣體來加以進行。
本發明之第4觀點係提供一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：於該基板之表面形成非晶層的工序；以及將鎢原料之WF6氣體與還原氣體之H2氣體供給至該處理容器內，而在該非晶層上成膜出主鎢膜之工序。
上述第4觀點中，用以形成該非晶層的氣體係SiH4氣體，或B2H6氣體，或其混合氣體；該非晶層可為非晶矽膜或非晶硼膜。
上述第1觀點至第4觀點中，該基板係可使用於表面形成有TiN膜者。
本發明之第5觀點係提供一種鎢膜之成膜方法，係在基板表面形成非晶層後，將於表面具有非晶層之基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板之表面成膜出鎢膜的鎢膜之成膜方法，具有：將鎢原料之WF6氣體與還原氣體之H2氣體供給至該處理容器內，而在該非晶層上成膜出主鎢膜之工序。
上述第5觀點中，係可進一步地具有：在該主鎢膜的成膜前，進行易於在該基板之表面的該非晶層成膜出該主鎢膜之初始化處理的工序。基板之非晶層形成與該主鎢膜形成，或是基板之非晶層形成與該初始化處理與該 主鎢膜形成係以in-situ來加以進行。該基板表面之該非晶層可為TiSiN膜。初始化處理可為流通有SiH4氣體，或是SiH4氣體及H2氣體，或者是B2H6氣體，或是B2H6氣體及H2氣體。
上述第1觀點至第5觀點中，加熱基板之溫度可為300~500℃，特別是較佳地為350~450℃之高溫。
上述第1觀點至第5觀點中，形成該主鎢膜之工序係可藉由夾置著該處理容器內之沖淨而依序供給鎢原料的WF6氣體與還原氣體之H2氣體至該處理容器內，來加以進行。
本發明之第6觀點，係提供一種記憶媒體，係在電腦上動作，且記憶有用以控制成膜裝置之程式的記憶媒體；該程式係在實行時，以進行如上述第1觀點至第5觀點之任一者的鎢膜之成膜方法的方式來讓電腦控制該成膜裝置。
根據本發明，藉由將主鎢膜形成於非晶層上，便可將鎢膜之核數至少加大結晶粒徑，而可將鎢膜低阻抗化。
1‧‧‧腔室
2‧‧‧晶座
3‧‧‧噴淋頭
4‧‧‧排氣部
5‧‧‧氣體供給機構
6‧‧‧控制部
21‧‧‧加熱器
51‧‧‧WF6氣體供給源
52‧‧‧H2氣體供給源
53‧‧‧SiH4氣體供給源
54‧‧‧B2H6氣體供給源
55‧‧‧第1N2氣體供給源
56‧‧‧第2N2氣體供給源
61‧‧‧WF6氣體供給管線
62‧‧‧H2氣體供給管線
63‧‧‧SiH4氣體供給管線
64‧‧‧B2H6氣體供給管線
65‧‧‧第1N2氣體供給管線
66‧‧‧第2N2氣體供給管線
67‧‧‧第1連續N2氣體供給管線
68‧‧‧第1快速沖淨管線
69‧‧‧第2連續N2氣體供給管線
70‧‧‧第2快速沖淨管線
73、74、75、76、77、78、79‧‧‧開閉閥
100‧‧‧成膜裝置
201‧‧‧層間絕緣膜
202‧‧‧TiN膜
203‧‧‧核
203a‧‧‧吸附物
204‧‧‧初期鎢膜(非晶層)
204a‧‧‧初期鎢膜
205‧‧‧主鎢膜
206、207‧‧‧非晶層
208‧‧‧TiSiN膜(非晶層)
W‧‧‧半導體晶圓(被處理基板)
圖1係顯示用以實施本發明相關之鎢膜之成膜方法的成膜裝置一範例之剖面圖。
圖2係本發明相關之成膜方法的第1實施形態之流程圖。
圖3係顯示本發明相關之成膜方法的第1實施形態之各工序的工序剖面圖。
圖4係顯示就樣品B在成膜出初期鎢膜時，與成膜出主鎢膜時之X射線繞射(XRD)之結果的圖式。
圖5A係樣品A之SEM照片，圖5B係樣品B之SEM照片。
圖6係樣品A與樣品B之平面TEM像及晶粒尺寸解析圖像。
圖7係顯示樣品A與樣品B的最小粒徑、最大粒徑以及平均粒徑的圖式。
圖8係用以說明第1實施形態之第1例的圖式。
圖9係顯示第1實施形態之第1例中的非晶層在成膜時之氣體導入時機 點的時序圖。
圖10係顯示第1實施形態之第1例中的主鎢膜在成膜時之氣體導入時機點的時序圖。
圖11係用以說明第1實施形態之第2例的圖式。
圖12係顯示第1實施形態之第2例中的非晶層在成膜時之氣體導入時機點的時序圖。
圖13係本發明相關之成膜方法的第2實施形態之流程圖。
圖14係顯示本發明相關之成膜方法的第2實施形態之各工序的工序剖面圖。
圖15係用以說明第2實施形態之具體例的圖式。
圖16係本發明相關之成膜方法的第3實施形態之流程圖。
圖17係顯示本發明相關之成膜方法的第3實施形態之各工序的工序剖面圖。
圖18係用以說明第3實施形態之具體例的圖式。
圖19係本發明相關之成膜方法的第4實施形態之流程圖。
圖20係顯示本發明相關之成膜方法的第4實施形態之各工序的工序剖面圖。
圖21係用以說明第4實施形態之具體例的圖式。
以下，便參照添附圖式就本發明之實施形態來具體說明。
<成膜裝置之範例>
圖1係顯示用以實施本發明相關之鎢膜之成膜方法的成膜裝置一範例之剖面圖。此裝置係適於藉由ALD法來成膜出鎢膜的裝置。
如圖1所示，成膜裝置100係具有：腔室1；晶座2，係用以在腔室1內水平地支撐被處理基板之半導體晶圓(以下，僅記為晶圓)W；噴淋頭3，係用以將處理氣體噴淋狀地供給至腔室1內；排氣部4，係將腔室1內部排氣；處理氣體供給機構5，係將處理氣體供給至噴淋頭3；以及控制部6。
腔室1係由鋁等的金屬所構成，並具有略圓筒狀。腔室1側壁係形成有用以搬出入晶圓W之搬出入口11，搬出入口11係可以閘閥12來加以開閉。腔室1之本體上係設置有剖面為矩形狀之圓環狀的排氣管13。排氣管13係沿著內周面來形成有狹縫13a。又，排氣管13外壁係形成有排氣口13b。排氣管13上面係以阻塞腔室1之上部開口的方式來設置有頂壁14。頂壁14與排氣管13之間會以密封環15來被氣密地加以密封。
晶座2會成為對應於晶圓W之大小的圓板狀，而被支撐構件23所支撐。此晶座2係由氮化鋁(AlN)等的陶瓷材料，或是鋁或鎳合金等的金屬材料所構成，並會於內部埋設有用以加熱晶圓W之加熱器21。加熱器21會從加熱器電源(未圖示)來供電而發熱。然後，藉由晶座2上面之晶圓載置面附近所設置的熱電偶(未圖示)的溫度訊號而控制加熱器21之輸出，來將晶圓W控制為既定溫度。
晶座2係以覆蓋晶圓載置面之外周區域以及晶座2側面的方式來設置有由氧化鋁等之陶瓷所構成的覆蓋構件22。
支撐晶座2之支撐構件23會從晶座2底面中央來貫穿腔室1底壁所形成之孔部，而朝腔室1下方延伸，其下端會連接於升降機構24，晶座2會藉由升降機構24透過支撐構件23來在圖1所示之處理位置，以及其下方以一點鏈線所示的可搬送晶圓之搬送位置之間進行升降。又，支撐構件23之腔室1下方位置係安裝有鍔部25，在腔室1底面與鍔部25之間係設置有會區劃出腔室1內之氛圍與外部大氣，且會伴隨著晶座2之升降動作來伸縮的波紋管26。
腔室1底面附近係以從升降板27a朝上方突出的方式來設置有3根(僅圖示出2根)晶圓支撐銷27。晶圓支撐銷27可藉由腔室1下方所設置之升降機構28透過升降板27a來進行升降，並可插通在搬送位置之晶座2所設置的貫穿孔2a來相對於晶座2上面出沒。如此般，藉由升降晶圓支撐銷27，來在晶圓搬送機構(未圖示)與晶座2之間進行晶圓W之收授。
噴淋頭3係金屬製，且會設置為對向於晶座2，並具有與晶座2幾乎相同的直徑。噴淋頭3係具有被固定於腔室1之頂壁14的本體部31，以及連接於本體部31下的噴淋板32。本體部31與噴淋板32之間係形成有氣體擴散空間33，此氣體擴散空間33係連接有以貫穿本體部31及腔室1之頂壁14中央的方 式來設置之氣體導入孔36。噴淋板32周緣部係形成有朝下方突出之環狀突起部34，噴淋板32之環狀突起部34內側的平坦面係形成有氣體噴出孔35。
在晶座2存在於處理位置的狀態下，會在噴淋板32與晶座2之間形成處理空間37，且環狀突起部34與晶座2之覆蓋構件22上面會接近而形成有環狀間隙38。
排氣部4係具備排氣管13之排氣口13b所連接的排氣配管41，以及排氣配管41所連接而具有真空泵及壓力控制閥等的排氣機構42。在處理時，腔室1內之氣體會透過狹縫13a來抵達排氣管13，而從排氣管13藉由排氣部4之排氣機構42來通過排氣配管41加以排氣。
處理氣體供給機構5係具有供給鎢原料氣體之WF6氣體的WF6氣體供給源51、供給作為還原氣體之H2氣體的H2氣體供給源52、供給SiH4氣體之SiH4氣體供給源53、供給B2H6氣體的B2H6氣體供給源54、供給沖淨氣體之N2氣體的第1N2氣體供給源55以及第2N2氣體供給源56，進一步地，具有從WF6氣體供給源51來延伸之WF6氣體供給管線61、從H2氣體供給源來延伸之H2氣體供給管線62、從SiH4氣體供給源53來延伸之SiH4氣體供給管線63、從B2H6氣體供給源54來延伸之B2H6氣體供給管線64、從第1N2氣體供給源55來延伸，而將N2氣體供給至WF6氣體供給管線61側的第1N2氣體供給管線65以及從第2N2氣體供給源56來延伸，而將N2氣體供給至H2氣體供給管線62側的第2N2氣體供給管線66。
第1N2氣體供給管線65會分歧為在ALD法之成膜中不斷供給N2氣體之第1連續N2氣體供給管線67以及僅在沖淨工序時供給N2氣體的第1快速沖淨管線68。又，第2N2氣體供給管線66會分歧為在ALD法之成膜中不斷供給N2氣體之第2連續N2氣體供給管線69以及僅在沖淨工序時供給N2氣體之第2快速沖淨管線70。第1連續N2氣體供給管線67以及第1快速沖淨管線68會連接於第1連接管線71，第1連續管線71會連接於WF6氣體供給管線61。又，SiH4氣體供給管線63、B2H6氣體供給管線64、第2連續N2氣體供給管線69以及第2快速沖淨管線70會連接於第2連接管線72，第2連接管線72會連接於H2氣體供給管線62。WF6氣體供給管線61與H2氣體供給管線62會匯流於匯流配管73，匯流配管73會連接於上述氣體導入孔36。
WF6氣體供給管線61、H2氣體供給管線62、SiH4氣體供給管線63、B2H6氣體供給管線64、第1連續N2氣體供給管線67、第1快速沖淨管線68、第2連續N2氣體供給管線69以及第2快速沖淨管線70係分別設置有用以在ALD時切換氣體的開關閥74、75、76、77、78、79、80、81。又，WF6氣體供給管線61、H2氣體供給管線62、SiH4氣體供給管線63、B2H6氣體供給管線64、第1連續N2氣體供給管線67、第1快速沖淨管線68、第2連續N2氣體供給管線69以及第2快速沖淨管線70之開閉閥上游側係分別設置有作為流量控制器之質流控制器84、85、86、87、88、89、90、91。進一步地，WF6氣體供給管線61、H2氣體供給管線62、SiH4氣體供給管線63、B2H6氣體供給管線64係分別以可在短時間供給所需氣體的方式來設置有緩衝槽92、93、94、95。
另外，N2氣體會連續於鎢膜的成膜期間而從第1連續N2氣體供給管線67及第2連續N2氣體供給管線69來被加以供給，作為沖淨氣體之N2氣體僅會在ALD時之沖淨工序時，從第1快速沖淨管線68、第2快速沖淨管線70來被加以供給。可使用Ar氣體等其他非活性氣體來取代N2氣體。
WF6氣體供給管線61中之質流控制器84下游位置係連接有分歧配管101一端，分歧配管101另端會連接於排氣配管41。在分歧配管101之WF6氣體供給管線61附近位置及排氣配管41附近位置係分別設置有開閉閥102及103。又，SiH4氣體供給配管63中之質流控制器86下游位置係連接有分歧配管104一端，分歧配管104另端會連接於排氣配管41。在分歧配管104之SiH4氣體供給管線63附近位置及排氣配管41附近位置係分別設置有開閉閥105及106。進一步地，H2氣體供給配管62中之質流控制器85下游位置，以及B2H6氣體供給管線64中之質流控制器87下游位置係分別連接有分歧配管107及109一端，分歧配管107及109另端會連接於分歧配管104。藉由該等配管101、104、107、109，來使得WF6氣體、H2氣體、SiH4氣體、B2H6氣體流通於排氣配管41。
控制部6係具有：具備有控制各構成部(具體而言為閥、電源、加熱器、泵等)的微處理器(電腦)之程序控制器；使用者介面；以及記憶部。程序控制器係構成為電性連接有成膜裝置100之各構成部而加以控制。使用者介面會連接於程序控制器，並由為了管理成膜裝置100之各構成部而讓操作者進 行指令輸入操作等的鍵盤，以及將成膜裝置之各構成部的運作狀況可視化而加以顯示的顯示器等所構成。記憶部亦連接於程序控制器，記憶部係儲存有對應於處理條件而讓成膜裝置100實行既定處理用之控制程式，亦即處理配方以及各種資料庫。處理配方會被記憶於記憶部中之記憶媒體(未圖示)。記憶媒體可為硬碟、CD-ROM、DVD、半導體記憶體等。又，亦可從其他裝置透過例如專用電路來適當地傳送配方。藉由依需要，而以來自使用者介面之指示等來從記憶部叫出既定處理配方，而讓程序控制器實行，便可在程序控制器的控制下進行成膜裝置100中之所欲處理。
<成膜方法>
接著，便就使用上述般構成之成膜裝置100所進行的成膜方法之實施形態來加以說明。
[成膜方法之第1實施形態]
首先，就成膜方法之第1實施形態來加以說明。
圖2係第1實施形態之流程圖，圖3係顯示第1實施形態之各工序的工序剖面圖。
首先，一開始便如圖3(a)所示，準備於由SiO2等所構成之層間絕緣膜201上，形成有作為表面阻隔層之TiN膜202的晶圓，而搬入至成膜裝置100之腔室1內，並載置於晶座2上(步驟1)。另外，雖層間絕緣膜201實際上係形成有溝槽或孔洞(接觸孔或貫孔)等的凹部，但為了簡化在圖3中便省略凹部。
接著，將腔室1內成為既定減壓氛圍，而藉由晶座2內之加熱器21來將晶座2上之晶圓W加熱至既定溫度，並將例如SiH4氣體，或是SiH4氣體及H2氣體，或者是B2H6氣體，或是B2H6氣體及H2氣體供給至晶圓表面，如圖3(b)所示，進行易於形成非晶層的初始化處理(步驟2)。藉由初始化處理來使得還原氣體被吸附來作為吸附物203a，而易於進行下一個工序的初期鎢膜之成膜。初始化處理雖為易於形成下一個的初期鎢膜之處理，但並非必要。
接著，便持續維持晶座2之加熱溫度，而藉由從處理氣體供給機構5夾置著腔室1之沖淨來將WF6氣體、還原氣體(B2H6氣體、SiH4氣體、H2氣體)依序供給至腔室1的方法，例如夾置著腔室1之沖淨來將WF6氣體與還原氣體複數次地重複供給之ALD法，來成膜出為主要之鎢膜(主鎢膜)的基底之初期 鎢膜204(步驟3，圖3(c))。WF6之供給與還原氣體之供給的任一者先進行都可以。此初期鎢膜204會形成為非晶層。初期鎢膜204之膜厚較佳地為0.5~5nm。
另外，本說明書中，所謂非晶雖說是不具有明確結晶性之狀態，但可在一部份中存在有非常微細的結晶。具體而言，就是在X射線繞射光譜(XRD)中，不存在有顯示結晶性之繞射峰的情況，以及即便存在有但只有些許的峰之情況，以及存在暈影峰(halo peak)的情況都為非晶。
接著，便持續維持晶座2之加熱溫度，而在非晶層之初期鎢膜204上成膜出主鎢膜205(步驟4，圖3(d))。主鎢膜205係用以填埋溝槽或孔洞等之凹部者，且會藉由從處理氣體供給機構5夾置著腔室1之沖淨來將WF6氣體、還原氣體之H2氣體依序供給至腔室1的方法，例如夾置著腔室1之沖淨來將WF6氣體與還原氣體複數次地重複供給之ALD法，來加以成膜。WF6之供給與H2氣體之供給的任一者先進行都可以。
由於藉由以ALD法般之順序的方法來成膜出主鎢膜205，便可以高階段覆蓋來加以成膜，故即便是對微細且高長寬比之凹部，仍可得到良好的填埋性。主鎢膜之膜厚可藉由凹部之尺寸等來適當地設定，而可對應於膜厚來設定ALD等的重複次數。
如以往般，在初期鎢膜為結晶層的情況，初期鎢膜之結晶會受到柱狀晶之TiN膜的影響而成為柱狀晶。在此般初期鎢膜上形成主鎢膜時，主鎢膜便會受到初期鎢膜之結晶性的影響，仍成為柱狀晶般之結晶層。雖已知結晶性物質之阻抗會因晶粒粒徑變大而使得粒界變得越少而越小，但柱狀晶會因結晶粒界垂直地存在，而因此結晶粒界的存在使得膜之阻抗無法充分地降低。
相對於此，如本實施形態般，藉由成膜出初期鎢膜204來作為非晶層，而在此般非晶之初期鎢膜204上成膜出主鎢膜205，便可使得主鎢膜205的結晶粒徑加大，而可達成低阻抗化。
亦即，針對非晶而言，由於不存在有於多晶中為核產生區的高能量粒界，故難以發生核產生，而使得核數量本身變少。從而，在非晶層之初期鎢膜204上成膜出主鎢膜205時，一個個結晶粒應會容易變大，而使得結晶 粒徑會較以往要大，而可實現低阻抗化。
就印證上述情事之實驗結果來加以說明。
在此，便製作樣品A以及樣品B，該樣品A係腔室1內之壓力為500Pa，晶圓溫度為450℃，而在TiN膜上分別以700sccm、500sccm來供給SiH4氣體與H2氣體，而進行60sec之初期化處理後，重複以300sccm來供給1sec的WF6氣體-5sec的沖淨-以400sccm來供給1sec的SiH4氣體-5sec的沖淨，來成膜出膜厚為2nm的初期鎢膜，之後，重複以100sccm來供給0.15sec的WF6氣體-0.2sec的沖淨-以4500sccm來供給0.3sec的H2氣體-0.3sec的沖淨，來成膜出膜厚為19.8nm的主鎢膜之樣品，該樣品B係在相同壓力及溫度下，而在TiN膜上分別以100sccm、500sccm來供給B2H6氣體與H2氣體，而進行20sec之初期化處理後，重複以300sccm來供給1sec的WF6氣體-5sec的沖淨-以100sccm來供給1sec的B2H6氣體-5sec的沖淨，來成膜出膜厚為2nm的利用ALD之初期鎢膜，之後，以與樣品A相同的條件來成膜出膜厚為15.9nm的主鎢膜之樣品。
測量該等樣品A、B之比阻抗的結果，相對於樣品A為43.5μΩ‧cm，樣品B為26.3μΩ‧cm。亦即，顯示樣品B係雖同樣地成膜出主鎢膜，且較樣品A要薄，但比阻抗仍會較樣品A要低。由此看來，得知可藉由主鎢膜之基底來低阻抗化。
接著，便就阻抗較低之樣品B，來進行在成膜到初期鎢膜為止時，以及在成膜到主鎢膜為止時的X射線繞射(XRD)。將其結果顯示於圖4。如圖4所示，在成膜到主鎢膜為止時，雖能觀察到鎢結晶之峰，但在成膜到初期鎢膜為止時，卻找不到繞射峰，而得知初期鎢膜為非晶。另外，樣品A之初期鎢膜為結晶。
接著，便藉由SEM來確認樣品A與樣品B之結晶狀態。圖5A係樣品A之SEM照片，圖5B係樣品B之SEM照片。如該等照片所示，相較於樣品A，樣品B之主鎢膜的結晶粒會較大，樣品B如虛線所示，係最大粒徑為約200μm左右的粗大粒子。
進一步地藉由TEM來詳細地確認樣品A與樣品B的結晶狀態。圖6係樣品A與樣品B之平面TEM像及晶粒大小解析圖像，圖7係顯示此時之樣品A與 樣品B的最小粒徑、最大粒徑以及平均粒徑。在平面TEM圖像的觀察範圍中，確認到樣品B之最大粒徑為126μm，而較樣品A之最大粒徑為29μm要明顯地粗大。又，關於平均粒徑，相對於樣品A為11μm，樣品B則為50μm。
由此看來，確認到藉由主鎢膜之基底為非晶層，便可使得主鎢膜之結晶粒變大，其結果，便會得到低阻抗之鎢膜。
另外，除了將基底之初期鎢膜204成為非晶層，藉由提高主鎢膜205在成膜時之溫度，亦可加大結晶粒徑，而有助於鎢膜之低阻抗化。
接著，便就本實施形態之具體例來加以說明。
(第1例)
本範例中，如圖8所示，係藉由B2H6氣體及H2氣體來進行初始化處理，接著，使用成膜氣體之WF6氣體、還原氣體之B2H6氣體，藉由ALD法來成膜出非晶之初期鎢膜，再於其上如上述般使用成膜氣體之WF6氣體、還原氣體之H2氣體，藉由ALD法來成膜出主鎢膜。
在初始化處理時，會以讓初期鎢膜易於成長在TiN膜上的方式來使用還原氣體之B2H6氣體。
又，在藉由ALD法來成膜出初期鎢膜時，如圖9所示，會夾置著沖淨工序來複數次重複鎢原料氣體之WF6氣體的供給以及還原氣體之B2H6氣體的供給。另外，圖9中表示沖淨工序之凸部不過是單純表示進行沖淨工序，而非表示氣體之開啟關閉。實際上，在成膜期間，會不斷供給連續N2氣體，而在沖淨工序時附加上快速沖淨N2氣體。在成膜出初期鎢膜時，會調整成膜氣體所使用之WF6氣體以及還原氣體所使用之B2H6氣體的供給量、供給時間以及成膜溫度及壓力等的條件，來將初期鎢膜非晶化。以成為非晶層之方式來進行條件設定。藉由使用B2H6氣體作為還原氣體，便易於形成非晶之鎢膜。
藉由ALD法來成膜出主鎢膜的情況，如圖10所示，係夾置著沖淨工序來複數次重複鎢原料氣體之WF6氣體的供給以及還原氣體之H2氣體的供給。在成膜期間，會不斷供給連續N2氣體，而在沖淨工序時附加上快速沖淨N2氣體。
以下，便就本範例中之各工序的較佳條件來加以說明。
1.初始化處理
‧溫度(晶座溫度)：300~500℃
‧處理容器內之壓力：300~900Pa
‧5%H2稀釋B2H6氣體流量：50~500sccm(mL/min)
‧H2氣體流量：200~1000sccm(mL/min)
‧時間：10~120sec
2.初期鎢膜成膜
‧溫度(晶座溫度)：300~500℃
‧WF6氣體流量：50~500sccm(mL/min)
‧5%H2稀釋B2H6氣體流量：50~500sccm(mL/min)
‧連續供給N2氣體流量：500~10000sccm(mL/min)
‧快速沖淨N2氣體流量：1000~10000sccm(mL/min)
‧WF6氣體供給時間(每一次)：0.1~10sec
‧B2H6氣體供給時間(每一次)：0.1~10sec
‧沖淨(每一次)：0.1~10sec
‧重複次數：1~50次
3.主鎢膜成膜
‧溫度(晶座溫度)：300~500℃(更佳地為350~450℃)
‧WF6氣體流量：50~1000sccm(mL/min)
‧H2氣體流量：2000~5000sccm(mL/min)
‧連續供給N2氣體流量：500~10000sccm(mL/min)
‧快速沖淨N2氣體流量：1000~10000sccm(mL/min)
‧WF6氣體供給時間(每一次)：0.05~5sec
‧H2氣體供給時間(每一次)：0.05~5sec
‧沖淨(每一次)：0.1~5sec
‧重複次數：對應於所要求的膜厚來適當設定
(第2例)
本範例中，如圖11所示，係藉由B2H6氣體+SiH4氣體，或是B2H6氣體 +SiH4氣體＋H2氣體來進行初始化處理，接著，使用作為成膜氣體之WF6氣體、作為還原氣體之B2H6氣體+SiH4氣體或是B2H6氣體+SiH4氣體+H2氣體，藉由ALD法來成膜出非晶之初期鎢膜，再於其上以與第1例相同之方法，藉由ALD法來成膜出主鎢膜。
本範例中，在藉由ALD法來成膜出初期鎢膜時，如圖12所示，係夾置著沖淨工序來複數次重複成膜氣體之WF6氣體的供給、還原氣體之B2H6氣體及SiH4氣體或是B2H6及SiH4氣體及H2氣體的供給。然後，調整供給量、供給時間以及成膜溫度及壓力等的條件，來將初期鎢膜非晶化。在成膜出初期鎢膜時，會藉由使用還原氣體之B2H6氣體及SiH4氣體，或是B2H6及SiH4氣體及H2氣體，來使得非晶化易於進行。
以下，便就本範例中之各工序的較佳條件來加以說明。另外，由於主鎢膜之條件係與第1例相同，故省略。
1.初始化處理
‧溫度(晶座溫度)：300~500℃
‧處理容器內之壓力：300~900Pa
‧5%H2稀釋B2H6氣體流量：50~500sccm(mL/min)
‧SiH4氣體流量：50~500sccm(mL/min)
‧H2氣體流量：200~1000sccm(mL/min)
‧時間：10~120sec
2.初期鎢膜成膜
‧溫度(晶座溫度)：300~500℃
‧WF6氣體流量：50~500sccm(mL/min)
‧5%H2稀釋B2H6氣體流量：50~500sccm(mL/min)
‧SiH4氣體流量：50~500sccm(mL/min)
‧H2氣體流量：50~1000sccm(mL/min)
‧連續供給N2氣體流量：1000~10000sccm(mL/min)
‧快速沖淨N2氣體流量：1000~10000sccm(mL/min)
‧WF6氣體供給時間(每一次)：0.1~10sec
‧B2H6氣體供給時間(每一次)：0.1~10sec
‧SiH4氣體供給時間(每一次)：0.1~10sec
‧H2氣體供給時間(每一次)：0.1~10sec
‧沖淨(每一次)：0.1~10sec
‧重複次數：1~50次
[成膜方法之第2實施形態]
接著，便就成膜方法之第2實施形態來加以說明。
圖13係第2實施形態之流程圖，圖14係顯示第2實施形態之各工序的工序剖面圖。
首先，一開始便如圖14(a)所示，與第1實施形態同樣地準備於由SiO2等所構成之層間絕緣膜201上，形成有作為表面阻隔層之TiN膜202的晶圓，而搬入至成膜裝置100之腔室1內，並載置於晶座2上(步驟11)。另外，雖層間絕緣膜201實際上係形成有溝槽或孔洞(接觸孔或貫孔)等的凹部，但為了簡化在圖14中便省略凹部。
接著，將腔室1內成為既定減壓氛圍，而藉由晶座2內之加熱器21來將晶座2上之晶圓W加熱至既定溫度，並將例如SiH4氣體，或是SiH4氣體及H2氣體，或者是B2H6氣體，或是B2H6氣體及H2氣體供給至晶圓表面，如圖14(b)所示，進行讓核203吸附之初始化處理(步驟12)。初始化處理雖為易於形成下一個的初期鎢膜之處理，但並非必要。
接著，便藉由從處理氣體供給機構5夾置著腔室1之沖淨來將WF6氣體、還原氣體(SiH4氣體等)依序供給至腔室1的方法，例如夾置著腔室1之沖淨來將WF6氣體與還原氣體複數次地重複供給之ALD法，來成膜出初期鎢膜204a(步驟13，圖14(c))。本實施形態中，此初期鎢膜204a會形成為結晶層。初期鎢膜204a之膜厚較佳地為0.5~5nm。
接著，讓包含核形成用之物質的氣體，例如包含B2H6氣體的氣體吸附於初期鎢膜204a表面，而形成非晶層206(步驟14，圖14(d))。非晶層206只要能覆蓋其下之初期鎢膜204a表面的話便已足夠，其膜厚較佳地為0.5~5nm。
接著，在非晶層206上成膜出主鎢膜205(步驟15，圖14(e))。主鎢膜205係與第1實施形態同樣地藉由依序供給氣體之方法，例如ALD法來加以成膜。
如此般，藉由在主鎢膜205之成膜前，成膜出非晶層206，便可使得主鎢膜205之成膜變得容易，並可減少鎢之核數量來加大結晶粒徑，而可將鎢膜低阻抗化。
又，由於藉由以ALD法等的依序供給氣體之方法來成膜出鎢膜205，便可以高階段覆蓋來進行成膜，故即便是對微細且高長寬比之凹部，仍可得到良好的填埋性。
接著，便就本實施形態的具體例來加以說明。
本範例中，如圖15所示，係藉由SiH4氣體及H2氣體來進行初始化處理，接著，使用成膜氣體之WF6氣體、還原氣體之SiH4氣體，藉由ALD法來成膜出初期鎢膜，而於其上藉由B2H6氣體及H2氣體來成膜出非晶層，再於其上，如上述般使用成膜氣體之WF6氣體、還原氣體之H2氣體，藉由ALD法來成膜出主鎢膜。
在初始化處理時，會以初期鎢膜會易於成長在TiN膜上的方式，將初期鎢膜之成膜時作為還原氣體所使用的SiH4氣體作為核生成氣體來使用。
又，在藉由ALD法來成膜出初期鎢膜時，會夾置著沖淨工序來複數次重複鎢原料氣體之WF6氣體的供給、還原氣體之SiH4氣體的供給。藉此來形成結晶層之初期鎢膜。
非晶層的成膜係藉由於初期鎢膜表面長時間進行與初始化處理相同的核生成處理，來形成核物質之膜，而藉由使用B2H6氣體與H2氣體，來將核物質的B形成為非晶硼膜。
在此，使用B2H6氣體來形成非晶硼膜係例如有下述方法。
在以成膜溫度400、450、500℃，成膜壓力500Pa；5%H2稀釋B2H6氣體流量100sccm；連續供給N2氣體流量6000sccm；保持時間20、60sec來處理基板時，XRF之B強度係：在400℃、20,60sec下為0.8057,0.8151kcps；在450℃、20,60sec下為0.8074,2.0388kcps；在500℃、20,60sec下為0.9271,3.905kcps；將該等強度換算為硼SEM膜厚時， 在400℃下，20、60sec都幾乎為0nm；在450℃下，20sec為幾乎0nm；60sec為6.9nm；在500℃下，20sec為0.4nm；60sec為17.8nm。
以XRD來評價450℃、60sec的膜結晶性時，會得到寬廣的峰，而得知為非晶。
藉由以此般條件來將5%H2稀釋B2H6氣體供給至基板，控制其溫度、供給時間便可得到所欲膜厚之非晶硼膜。
以下，便就本範例中之各工序的較佳條件來加以說明。另外，由於初始化處理之條件係與第1實施形態之第2例相同，又，主鎢膜成膜之條件係與第1實施形態之第1例相同，故省略。
1.初期鎢膜成膜
‧溫度(晶座溫度)：350~500℃
‧WF6氣體流量：50~500sccm(mL/min)
‧SiH4氣體流量：50~500sccm(mL/min)
‧連續供給N2氣體流量：1000~10000sccm(mL/min)
‧快速沖淨N2氣體流量：1000~10000sccm(mL/min)
‧WF6氣體供給時間(每一次)：0.1~10sec
‧SiH4氣體供給時間(每一次)：0.1~10sec
‧沖淨(每一次)：0.1~10sec
‧重複次數：1~50次
2.非晶層成膜
‧溫度(晶座溫度)：350~500℃
‧處理容器內之壓力：300~900Pa
‧B2H6氣體流量：50~500sccm(mL/min)
‧H2氣體流量：200~1000sccm(mL/min)
‧時間：10~120sec
[成膜方法之第3實施形態]
接著，便就成膜方法之第3實施形態來加以說明。
圖16係第3實施形態之流程圖，圖17係顯示第3實施形態之各工序的工 序剖面圖。
首先，一開始便如圖17(a)所示，與第1實施形態同樣地準備於由SiO2等所構成之層間絕緣膜201上，形成有作為表面阻隔層之TiN膜202的晶圓，而搬入至腔室1內，並載置於晶座2上(步驟21)。另外，雖層間絕緣膜201實際上係形成有溝槽或孔洞(接觸孔或貫孔)等的凹部，但為了簡化在圖17中便省略凹部。
接著，將腔室1內成為既定減壓氛圍，而藉由晶座2內之加熱器21來將晶座2上之晶圓W加熱至既定溫度，並供給包含例如SiH4氣體之氣體而吸附於TiN膜202表面，來形成非晶層207(步驟22，圖17(b))。非晶層207只要能覆蓋其下之TiN膜202表面的話便已足夠，其膜厚較佳地為0.5~5nm。
接著，便持續維持晶座2之加熱溫度，而在非晶層207上成膜出主鎢膜205(步驟23，圖17(c))。主鎢膜205係與第1實施形態同樣地藉由依序供給氣體之方法，例如ALD法來加以成膜。
如此般，藉由在主鎢膜205之成膜前，成膜出非晶層207，便可使得主鎢膜205之成膜變得容易，並可減少鎢之核數量來加大結晶粒徑，而可將鎢膜低阻抗化。
由於藉由以ALD法等的依序供給氣體的方法來成膜出鎢膜205，便可以高階段覆蓋來進行成膜，故即便是對微細且高長寬比之凹部，仍可得到良好的填埋性。
進一步地，由於無需初期鎢膜，故可簡化工序。
接著，便就本實施形態之具體例來加以說明。
本範例中，如圖18所示，係藉由SiH4氣體及H2氣體來成膜出非晶層，再於其上，如上述般使用成膜氣體之WF6氣體、還原氣體之H2氣體，藉由ALD法來成膜出主鎢膜。
非晶層的成膜係藉由於TiN膜表面長時間進行與初始化處理相同的核生成處理，來形成核物質之膜，在此會藉由使用SiH4氣體與H2氣體，來將核物質的Si形成為非晶矽膜。
以下，就本範例中之各工序的較佳條件來加以說明。另外，由於主鎢膜成膜之條件係與第1實施形態之第1例相同，故省略。
1.非晶層成膜
‧溫度(晶座溫度)：300~500℃
‧處理容器內之壓力：300~900Pa
‧SiH4氣體流量：50~500sccm(mL/min)
‧H2氣體流量：0~1000sccm(mL/min)
‧時間：10~120sec
[成膜方法之第4實施形態]
接著，便就成膜方法之第4實施形態來加以說明。
圖19係第4實施形態之流程圖，圖20係顯示第4實施形態之各工序的工序剖面圖。
首先，一開始便如圖20(a)所示，對形成有由SiO2等所構成之層間絕緣膜201之晶圓，藉由其他裝置，來在層間絕緣層201上形成有作為表面阻隔層，且為非晶層之TiSiN膜208(步驟31)。另外，雖層間絕緣膜201實際上係形成有溝槽或孔洞(接觸孔或貫孔)等的凹部，但為了簡化在圖20中便省略凹部。
接著，將形成有TiSiN膜208的晶圓搬入至腔室1內，而載置於晶座2上，接著，將腔室1內成為既定減壓氛圍，藉由晶座2內之加熱器21來將晶座2上之晶圓W加熱至既定溫度，並藉由於晶圓表面，流通有例如SiH4氣體，或是SiH4氣體及H2氣體，或者是B2H6氣體，或是B2H6氣體及H2氣體，來如圖20(b)所示，進行吸附核203之初始化處理(步驟32)。雖初始化處理係易於形成下一個主鎢膜之處理，但從維持基底之非晶層的TiSiN膜208的表面活性之觀點看來，初始化處理與主鎢膜205之成膜係需要與基底TiSiN膜208之形成在in-situ下加以進行。但是，初始化處理並非必要。
接著，便在非晶層之TiSiN膜208上成膜出主鎢膜205(步驟33，圖20(c))。主鎢膜205係與第1實施形態同樣地藉由依序供給氣體之方法，例如ALD法來加以成膜。
如此般，在藉由將基底膜之阻隔層作為非晶層的TiSiN膜208，來於其上成膜出主鎢膜205時，便可減少鎢之核數量來加大結晶粒徑，而可將鎢膜低阻抗化。
又，由於藉由以ALD法般之依序供給氣體的方法來成膜出主鎢膜205，便可以高階段覆蓋來加以成膜，故即便是對微細且高長寬比之凹部，仍可得到良好的填埋性。
進一步地，由於會在非晶層之基底膜上，亦即透過初始化處理來成膜出主鎢膜205，故便無需初期鎢膜，而可簡化工序。
另外，為主鎢膜205之基底的非晶層除了TiSiN膜以外，還可使用其他各種物質，可舉例有將例如有機鉬膜作為原料而以CVD或ALD來成膜之非晶鉬膜。
接著，便就本實施形態之具體例來加以說明。
本範例中，如圖21所示，係在形成非晶層之TiSiN膜208後，於其上，以in-situ，藉由SiH4氣體及H2氣體來進行初始化處理，接著，以in-situ，來如上述般使用成膜氣體之WF6氣體、還原氣體之H2氣體，藉由ALD法來成膜出主鎢膜。另外，初始化處理之條件係與第1實施形態的第2例相同，又，主鎢膜成膜之條件係與第1實施形態之第1例相同。
<其他適用>
以上，雖已就本發明之實施形態來加以說明，但本發明並不限制於上述實施形態而可進行各種改變。
例如，雖上述實施形態中，係顯示了藉由ALD法般之依序供給氣體的方法來成膜出主鎢膜的範例，但是無需贅言地，本發明亦可適用於藉由CVD法來成膜出主鎢膜的情況。
又，雖上述實施形態中，係將主鎢膜之基底的膜作為非晶層的數個範例，但非晶層的材料等並不限制於該等範例。
進一步地，雖已使用半導體晶圓作為被處理基板為範例來加以說明，但半導體晶圓可為矽，亦可為GaAs、SiC、GaN等的化合物半導體，進一步地，不限制於半導體晶圓，亦可將本發明適用在液晶顯示裝置等的FPD(平面顯示器)所使用之玻璃基板或陶瓷基板等。

Claims (24)

  1. 一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：將鎢原料之WF 6氣體與還原氣體之H 2氣體供給至該處理容器內，而在非晶層上成膜出主鎢膜之工序。
  2. 一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：藉由夾置著該處理容器內之沖淨而依序將鎢原料的WF 6氣體與還原氣體供給至該處理容器內，來在基板表面形成非晶層之初期鎢膜的工序；以及將鎢原料之WF 6氣體與還原氣體之H 2氣體供給至該處理容器內，而在該初期鎢膜上成膜出主鎢膜之工序。
  3. 如申請專利範圍第2項之鎢膜之成膜方法，其中該初期鎢膜之成膜係使用B 2H 6氣體來作為還原氣體。
  4. 如申請專利範圍第2項之鎢膜之成膜方法，其中該初期鎢膜之成膜係使用B 2H 6氣體及SiH 4氣體，或是B 2H 6氣體及SiH 4氣體及H 2氣體。
  5. 如申請專利範圍第2至4項中任一項之鎢膜之成膜方法，其係進一步地具有：在該非晶層之初期鎢膜的成膜前，進行易於在該基板之表面成膜出該非晶層的初期鎢膜之初始化處理的工序。
  6. 如申請專利範圍第5項之鎢膜之成膜方法，其中進行該初始化處理的工序係藉由於該基板之表面流通有SiH 4氣體，或是SiH 4氣體及H 2氣體，或者是B 2H 6氣體，或是B 2H 6氣體及H 2氣體來加以進行。
  7. 一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：藉由夾置著該處理容器內之沖淨而依序供給鎢原料的WF 6氣體與還原氣體至該處理容器內，來在基板表面形成結晶層之初期鎢膜的工序；於該初期鎢膜上形成非晶層的工序；以及將鎢原料之WF 6氣體與還原氣體之H 2氣體供給至該處理容器內，而在該非晶膜上成膜出主鎢膜之工序。
  8. 如申請專利範圍第7項之鎢膜之成膜方法，其中該初期鎢膜之成膜 係使用SiH 4氣體來作為還原氣體。
  9. 如申請專利範圍第7或8項之鎢膜之成膜方法，其中包含用以形成該非晶層的物質的氣體係B 2H 6氣體及H 2氣體，或是B 2H 6氣體及H 2氣體及WF 6氣體；該非晶層係非晶硼膜或非晶鎢膜。
  10. 如申請專利範圍第7或8項之鎢膜之成膜方法，其係進一步地具有：在該初期鎢膜的成膜前，進行易於在該基板之表面成膜出該初期鎢膜之初始化處理的工序。
  11. 如申請專利範圍第10項之鎢膜之成膜方法，其中進行該初始化處理的工序係藉由於該基板之表面流通有SiH 4氣體，或是SiH 4氣體及H 2氣體，或者是B 2H 6氣體，或是B 2H 6氣體及H 2氣體來加以進行。
  12. 一種鎢膜之成膜方法，係將基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板表面成膜出鎢膜的鎢膜之成膜方法，具有：於該基板之表面形成非晶層的工序；以及將鎢原料之WF 6氣體與還原氣體之H 2氣體供給至該處理容器內，而在該非晶層上成膜出主鎢膜之工序。
  13. 如申請專利範圍第12項之鎢膜之成膜方法，其中用以形成該非晶層的氣體係SiH 4氣體，或B 2H 6氣體，或其混合氣體；該非晶層係非晶矽膜或非晶硼膜。
  14. 如申請專利範圍第1至4、7、8、12、13項中任一項之鎢膜之成膜方法，其中該基板係於表面形成有TiN膜。
  15. 一種鎢膜之成膜方法，係在基板表面形成非晶層後，將於表面具有非晶層之基板配置於處理容器內，並在減壓氛圍加熱基板，且於基板之表面成膜出鎢膜的鎢膜之成膜方法，具有：將鎢原料之WF 6氣體與還原氣體之H 2氣體供給至該處理容器內，而在該非晶層上成膜出主鎢膜之工序。
  16. 如申請專利範圍第15項之鎢膜之成膜方法，其中該基板之非晶層形成與該主鎢膜形成係以in-situ來加以進行。
  17. 如申請專利範圍第15項之鎢膜之成膜方法，其係進一步地具有：在該主鎢膜的成膜前，進行易於在該基板之表面的該非晶層成膜出該主鎢膜 之初始化處理的工序。
  18. 如申請專利範圍第17項之鎢膜之成膜方法，其中進行該初始化處理的工序係藉由於該基板之表面流通有SiH 4氣體，或是SiH 4氣體及H 2氣體，或者是B 2H 6氣體，或是B 2H 6氣體及H 2氣體來加以進行。
  19. 如申請專利範圍第17或18項之鎢膜之成膜方法，其中該基板之非晶層形成與該初始化處理與該主鎢膜形成係以in-situ來加以進行。
  20. 如申請專利範圍第15至18項中任一項之鎢膜之成膜方法，其中該基板表面之該非晶層係TiSiN膜。
  21. 如申請專利範圍第1至4、7、8、12、13、15至18項中任一項之鎢膜之成膜方法，其中加熱基板之溫度為300~500℃。
  22. 如申請專利範圍第21項之鎢膜之成膜方法，其中加熱基板之溫度為350~450℃。
  23. 如申請專利範圍第1至4、7、8、12、13、15至18項中任一項之鎢膜之成膜方法，其中形成該主鎢膜之工序係藉由夾置著該處理容器內之沖淨而依序供給鎢原料的WF 6氣體與還原氣體之H 2氣體至該處理容器內，來加以進行。
  24. 一種記憶媒體，係在電腦上動作，且記憶有用以控制成膜裝置之程式的記憶媒體；該程式係在實行時，以進行如申請專利範圍第1至23項中任一項的鎢膜之成膜方法的方式來讓電腦控制該成膜裝置。
TW106124698A 2016-07-26 2017-07-24 鎢膜之成膜方法及記憶有該方法之記憶媒體 TW201817906A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016146089 2016-07-26
JP2016-146089 2016-07-26

Publications (1)

Publication Number Publication Date
TW201817906A true TW201817906A (zh) 2018-05-16

Family

ID=61016089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124698A TW201817906A (zh) 2016-07-26 2017-07-24 鎢膜之成膜方法及記憶有該方法之記憶媒體

Country Status (6)

Country Link
US (1) US20190161853A1 (zh)
JP (1) JP6998873B2 (zh)
KR (1) KR20190035784A (zh)
CN (1) CN109563619A (zh)
TW (1) TW201817906A (zh)
WO (1) WO2018021014A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110777351A (zh) * 2018-07-30 2020-02-11 圆益Ips股份有限公司 钨沉积方法
CN112292476A (zh) * 2018-06-28 2021-01-29 东京毅力科创株式会社 成膜方法、成膜系统以及成膜装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
KR102489425B1 (ko) * 2018-04-24 2023-01-18 어플라이드 머티어리얼스, 인코포레이티드 장벽 층이 없는 텅스텐 증착
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
CN110923659B (zh) 2018-09-20 2022-07-08 东京毅力科创株式会社 成膜方法及基板处理系统
JP7296790B2 (ja) * 2018-09-20 2023-06-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
JP2022523689A (ja) 2019-01-28 2022-04-26 ラム リサーチ コーポレーション 金属膜の蒸着
JP2022524041A (ja) 2019-03-11 2022-04-27 ラム リサーチ コーポレーション モリブデン含有皮膜の堆積のための前駆体
CN111254411B (zh) * 2020-01-20 2021-12-03 长江存储科技有限责任公司 金属薄膜的制备方法及金属薄膜结构
JP7365946B2 (ja) * 2020-03-18 2023-10-20 東京エレクトロン株式会社 基板処理装置及びクリーニング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635965B1 (en) 2001-05-22 2003-10-21 Novellus Systems, Inc. Method for producing ultra-thin tungsten layers with improved step coverage
JP4032872B2 (ja) 2001-08-14 2008-01-16 東京エレクトロン株式会社 タングステン膜の形成方法
JP3956049B2 (ja) 2003-03-07 2007-08-08 東京エレクトロン株式会社 タングステン膜の形成方法
JP4945937B2 (ja) * 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
JP2010059488A (ja) * 2008-09-03 2010-03-18 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2010093116A (ja) * 2008-10-09 2010-04-22 Panasonic Corp 半導体装置及び半導体装置の製造方法
JP5729911B2 (ja) * 2010-03-11 2015-06-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ タングステン膜の製造方法およびタングステン膜を堆積させる装置
JP5959991B2 (ja) * 2011-11-25 2016-08-02 東京エレクトロン株式会社 タングステン膜の成膜方法
JP2014038960A (ja) * 2012-08-17 2014-02-27 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP5864503B2 (ja) * 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6437324B2 (ja) * 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112292476A (zh) * 2018-06-28 2021-01-29 东京毅力科创株式会社 成膜方法、成膜系统以及成膜装置
CN110777351A (zh) * 2018-07-30 2020-02-11 圆益Ips股份有限公司 钨沉积方法
CN110777351B (zh) * 2018-07-30 2022-07-05 圆益Ips股份有限公司 钨沉积方法

Also Published As

Publication number Publication date
CN109563619A (zh) 2019-04-02
WO2018021014A1 (ja) 2018-02-01
US20190161853A1 (en) 2019-05-30
KR20190035784A (ko) 2019-04-03
JP6998873B2 (ja) 2022-01-18
JPWO2018021014A1 (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
TW201817906A (zh) 鎢膜之成膜方法及記憶有該方法之記憶媒體
JP6416679B2 (ja) タングステン膜の成膜方法
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP5959991B2 (ja) タングステン膜の成膜方法
TWI629373B (zh) 以六氟化鎢（ｗｆ６）回蝕進行鎢沉積
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
TWI669410B (zh) 成膜方法及成膜裝置
KR101870501B1 (ko) 텅스텐 막의 성막 방법
KR20170017963A (ko) 텅스텐 막의 성막 방법
JP5829926B2 (ja) タングステン膜の成膜方法
JP2016222954A (ja) 金属膜の成膜方法
JP2010251760A (ja) 小臨界次元の接点装置及び相互接続子用の超薄低抵抗タングステンフィルムの堆積方法
JP2014019912A (ja) タングステン膜の成膜方法
US9536745B2 (en) Tungsten film forming method
JP6467239B2 (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
CN109671666B (zh) 用于beol互连的ald铜与高温pvd铜沉积的集成
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
JP2020059911A (ja) 成膜方法及び基板処理システム