TW201814799A - 半導體封裝體及其製造方法 - Google Patents

半導體封裝體及其製造方法 Download PDF

Info

Publication number
TW201814799A
TW201814799A TW105140491A TW105140491A TW201814799A TW 201814799 A TW201814799 A TW 201814799A TW 105140491 A TW105140491 A TW 105140491A TW 105140491 A TW105140491 A TW 105140491A TW 201814799 A TW201814799 A TW 201814799A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor package
support structure
mold compound
region
Prior art date
Application number
TW105140491A
Other languages
English (en)
Other versions
TWI604537B (zh
Inventor
林柏均
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI604537B publication Critical patent/TWI604537B/zh
Publication of TW201814799A publication Critical patent/TW201814799A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Devices (AREA)

Abstract

一種用以製造半導體封裝體的方法，包含在基底上設置阻流支撐結構，其中基底具有活躍區域以及圍繞活躍區域的間隔區域，且阻流支撐結構位在間隔區域中；接續地，在基底的活躍區域上設置晶粒結構；以及，在間隔區域注入鑄型化合物，以將阻流支撐結構以及晶粒結構鑄型在鑄型化合物中。

Description

半導體封裝體及其製造方法
本揭露是有關於一種製作半導體封裝體的方法。
應用半導體封裝技術，半導體產品可被更密集地形成積體，且於微縮至更小尺寸的情形下提供更佳的執行效能。因此，為了滿足不同的半導體封裝體的需求，用以形成半導體封裝體的方法，像是打線接合製程、倒晶封裝製程以及晶圓級封裝等，也不斷的發展。其中有些半導體封裝的方法藉由將半導體元件鑄形至鑄形化合物中來形成半導體封裝體，使得半導體封裝體中的一或多個半導體元件可受到鑄形化合物的保護。然而，在鑄形化合物的製造過程中，容易在部分的半導體封裝體上產生缺陷。舉例來說，當注入鑄形化合物用以包覆半導體元件時，可能會有空乏的空間在鑄形化合物中被創造，進而在固化後成為鑄形化合物的缺陷。而這些在形成過程中具有缺陷的半導體封裝體是無法應用的，因此，鑄形化合物的缺 陷會降低半導體封裝體的良率，並進一步地增加製造半導體封裝體的成本。由此可見，上述半導體封裝體的製作方法與半導體封裝體現有的架構，顯然仍存在不便與缺陷，而有待加以進一步改進。為了解决上述問題，相關領域莫不費盡心思來謀求解决之道，但長久以來一直未見適用的方式被發展完成。因此，如何能活躍解决上述問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。
本發明之一技術態樣是有關於一種製造半導體封裝體的方法，其藉由在基底上設置阻流支撐結構，阻礙注入的鑄型化合物的流動，並改變鑄型化合物的流場，使得注入鑄型化合物可更容易地完全覆蓋基底、設置在基底上的半導體元件以及阻流支撐結構。因此，本揭露的方法可提高半導體封裝體的產率。
根據本發明一或多個實施方式，提供一種用以製造半導體封裝體的方法。方法包含在基底上設置阻流支撐結構，其中基底具有活躍區域以及圍繞活躍區域的間隔區域，且阻流支撐結構位在間隔區域中；接續地，在基底的活躍區域上設置晶粒結構；以及，在間隔區域注入鑄型化合物，以將阻流支撐結構以及晶粒結構鑄型在鑄型化合物中。
在本發明一或多個實施方式中，上述之間隔區域可具有第一通道。第一通道沿平行基底的第一方向延伸。在基底上設置阻流支撐結構的步驟包含在第一通道上設置阻流支 撐結構。在間隔區域注入鑄型化合物的步驟包含沿第一方向注入鑄形化合物。
在本發明一或多個實施方式中，上述之間隔區域可更具有第二通道。第二通道沿平行基底且相異於第一方向的第二方向延伸。第二通道與第一通道相交。在基底上設置阻流支撐結構的步驟包含在第一通道與第二通道的相交處設置阻流支撐結構。
在本發明一或多個實施方式中，上述之阻流支撐結構具有鄰近基底的第一端以及遠離基底的第二端。第一端的端面面積大於或等於第二端的端面面積。
在本發明一或多個實施方式中，在上述之阻流支撐結構中，阻流支撐結構的截面積自第二端逐漸增加到第一端。
在本發明一或多個實施方式中，在上述之阻流支撐結構中，阻流支撐結構的第一端與第二端之間所連接的表面為平面。
在本發明一或多個實施方式中，在上述之阻流支撐結構中，阻流支撐結構的第一端與第二端之間所連接的表面為曲面。
在本發明一或多個實施方式中，上述之阻流支撐結構具有中間部以及複數個端部。端部將中間部夾在其中。中間部的截面積小於端部的截面積。在基底上設置阻流支撐結構的步驟包含將端部的其中之一固接到基底上。
在本發明一或多個實施方式中，上述之方法更包含在注入鑄型化合物時，逐漸地固化鑄型化合物。
在本發明一或多個實施方式中，上述之在基底的活躍區域上設置晶粒結構的步驟包含固接上方層晶粒至下方層晶粒，以形成晶粒結構；以及，固接下方層晶粒至基底的活躍區域上。
在本發明一或多個實施方式中，上述之方法更包含在注入鑄型化合物前，自晶粒結構的頂面連接至少一金屬線到基底。
在本發明一或多個實施方式中，上述之方法更包含沿平行基底的複數個預切割線切割鑄型化合物與基底，將晶粒結構分別獨立。其中，預切割線在基底的投影與至少一阻流支撐結構相重疊。
在本發明一或多個實施方式中，上述之方法更包含在注入鑄型化合物前，設置一平面在阻流支撐結構以及晶粒結構上方。
根據本發明另外的一或多個實施方式，提供一種用以製造半導體封裝體的方法。方法包含在基底上設置複數個阻流支撐結構，其中基底具有複數個活躍區域以及圍繞活躍區域的間隔區域，且阻流支撐結構位在間隔區域中；接續地，在基底的活躍區域上分別設置複數個晶粒結構；以及，在間隔區域注入鑄型化合物，以將複數個阻流支撐結構以及複數個晶粒結構鑄型在鑄型化合物中。
本發明之另一技術態樣是有關於一種半導體封裝體，其藉由在半導體封裝體的邊角處設置支撐結構加強半導體封裝體，使得半導體封裝體可較佳地減少或避免應力所引起的翹曲發生。
根據本發明另外的一或多個實施方式，提供一種半導體封裝體。半導體封裝體包含基底、晶粒結構、至少一支撐結構以及鑄型化合物。基底具有中央區域以及鄰近基底的邊緣的至少一邊角區域。晶粒結構設置在基底的中央區域上。支撐結構設置在基底的邊角區域。鑄型化合物覆蓋至少部分的基底以及支撐結構，且鑄型化合物環繞晶粒結構的至少部分。
在本發明一或多個實施方式中，上述之鑄型化合物的至少一表面暴露部分的支撐結構。
在本發明一或多個實施方式中，上述之支撐結構具有鄰近基底的第一端以及遠離基底的第二端。其中，第一端的端面面積大於或等於第二端的端面面積。
在本發明一或多個實施方式中，上述之支撐結構具有中間部以及複數個端部，端部將中間部夾在其中，中間部的截面積小於端部的截面積。
在本發明一或多個實施方式中，上述之半導體封裝體更包含至少一金屬線。金屬線連接在中央區域未覆蓋有晶粒結構的區域以及晶粒結構的頂面之間。
200‧‧‧半導體封裝體
210‧‧‧基底
211‧‧‧邊角區域
212‧‧‧活躍區域
213‧‧‧中央區域
214‧‧‧間隔區域
216‧‧‧第一通道
218‧‧‧第二通道
220/220’‧‧‧阻流支撐結構
220A/220B/220C/220D/220E/220F‧‧‧阻流支撐結構
222A‧‧‧第一端
222F‧‧‧中間部
224A‧‧‧第二端
224E/226E‧‧‧端部
226B‧‧‧表面
230/230’‧‧‧晶粒結構
232‧‧‧上方層晶粒
234‧‧‧下方層晶粒
240‧‧‧鑄型化合物
242/244‧‧‧流場
250‧‧‧平板
260‧‧‧預切割線
300A/300B/300C‧‧‧半導體封裝體
310A/310B/310C‧‧‧阻流支撐結構
320A/320B/320C‧‧‧晶粒結構
330A/330B/330C‧‧‧鑄型化合物
340A‧‧‧金屬線
S101~S103‧‧‧步驟
X‧‧‧第一方向
Y‧‧‧第二方向
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據多個不同的實施方式之半導體封裝體製造方法的流程圖。
第2圖至第7圖為根據多個不同的實施方式之半導體封裝體在製造過程中不同階段的等角示意圖。
第8A圖至第8F圖為根據多個不同的實施方式之阻流支撐結構的立體圖。
第9圖為根據其他多個不同的實施方式之半導體封裝體在製造過程中的等角示意圖。
第10A圖至第10C圖為根據多個不同的實施方式之半導體封裝體的上視示意圖。
除非有其他表示，在不同圖式中相同之號碼與符號通常被當作相對應的部件。該些圖示之繪示為清楚表達該些實施方式之相關關聯而非繪示該實際尺寸。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『與/或』包含了列出的關聯項目中的一個或多個的任何組合。
第1圖根據多個不同的實施方式繪示半導體封裝體製造方法的流程圖。如第1圖所示，半導體封裝體形成方法自步驟S101開始。於步驟S101中，阻流支撐結構被設置到基底上。基底具有活躍區域以及圍繞活躍區域的至少一間隔區域。舉例來說，如第2圖的活躍區域212以及間隔區域214。在多個實施方式中，阻流支撐結構被設置在基底的間隔區域中。
接續地，半導體封裝體製造方法進行步驟S102。在步驟S102中，複數個晶粒結構分別被設置到基底的活躍區域上(參照第4圖)。在多個實施方式中，晶粒結構可為單一晶粒。在其他的實施方式中，晶粒結構可為包含二或多個晶粒的晶粒堆疊。在多個實施方式中，一或多個上方層晶粒可被固接至下方層晶粒，以形成晶粒結構。接著，再將下方層晶粒固接至基底的活躍區域上。在多個實施方式中，每一阻流支撐結構的頂面相對基底的高度實質上相等於或大於晶粒結構的頂面相對基底的高度。
接續地，半導體封裝體製造方法進行步驟S103。在步驟S103中，鑄型化合物被注入間隔區域中。接著，將鑄型化合物固化，以讓阻流支撐結構以及晶粒結構鑄型在鑄型化合物中(參照第5A圖、第5B圖)。在多個實施方式中，被注入 的鑄型化合物可高於晶粒結構。甚或，也可高於阻流支撐結構。在多個實施方式中，當被注入的鑄型化合物環繞晶粒結構時，晶粒結構遠離基底的表面也可暴露在鑄形化合物外。在多個實施方式中，被注入的鑄型化合物可在被阻流支撐結構以及晶粒結構阻流的情況下，朝各方向擴散。在多個實施方式中，可在鑄型化合物靜止後，才開始固化鑄型化合物。在其他的實施方式中，在注入鑄型化合物的期間，同時逐漸地去固化鑄型化合物。如此一來，對比在鑄型化合物靜止後，才開始固化的製造方法，注入並同時逐漸地固化鑄型化合物的製造方法可在較短的時間內製造半導體封裝體。
由於本揭露所提供的半導體封裝體製造方法，透過設置在間隔區域的阻流支撐結構部分地阻礙被注入的鑄型化合物的流動，讓部份的鑄型化合物可在阻流支撐結構導引下，流動至晶粒結構的上方。更詳盡地說，當阻流支撐結構被設置在間隔區域，特別是設置在如第3圖的第一通道216上，甚或，第一通道216與第二通道218的交界處，阻流支撐結構可對抗流動中的鑄型化合物，並造成阻力。同時，阻流支撐結構施加在鑄型化合物的應力可讓部分的鑄型化合物的流動方向改變。是故，鑄型化合物會更容易地且連續地流動至晶粒結構上方。如此一來，阻流支撐結構可幫助晶粒結構上方的空間被鑄型化合物完全填滿，以避免因不均勻的鑄型化合物流場而產生的半導體封裝體的缺陷。特別是可避免在晶粒結構上方產生鑄型化合物的缺陷。更進一步地說，由於採用阻流支撐結構的半導體封裝體製造方法所製造的半導體封裝體，其鑄型化合 物具有缺陷的比例會下降。因此，本揭露的半導體封裝體製造方法可增加製造半導體封裝體的良率，且節省製造所需的成本。
此外，由於阻流支撐結構所產生的阻力可減緩注入的鑄型化合物的流速，讓鑄型化合物的動量降低。同時，在部分的實施方式中，在被注入的同時也逐漸被固化的鑄型化合物會具有更高的黏滯係數，也會讓鑄型化合物的動量進一步降低。如此一來，阻流支撐結構可避免固接在基底的晶粒結構被鑄型化合物撞擊後自基底脫離，進一步地，增加製造半導體封裝體的良率。
第2圖至第7圖為根據多個不同的實施方式繪示之半導體封裝體200在製造過程中不同階段的等角示意圖。如第2圖所示，基底210被提供。基底210可具有活躍區域212以及圍繞活躍區域212的至少一間隔區域214。更詳盡地說，在基底210上於後續製程中用以固接晶粒結構230的區域，被視為活躍區域212。而基底210上其餘非活躍區域212的部分即為間隔區域214。在多個實施方式中，間隔區域214可具有第一通道216。第一通道216沿平行基底210的第一方向X延伸。在其他的實施方式中，間隔區域214可更具有第二通道218。第二通道218沿平行基底210且相異於第一方向X的第二方向Y延伸。第二通道218分別與第一通道216相交。
接續地，參照第3圖，其中第3圖可與步驟S101相對應。如第3圖所示，阻流支撐結構220被固接至基底210。在多個實施方式中，阻流支撐結構220可被固接在第一通道 216的範圍內。換句話說，可在第一通道216中設置至少一個阻流支撐結構220，以增加鑄型化合物240注入第一通道216時所受到的阻力。在其他的實施方式中，阻流支撐結構220可被固接至第一通道216與第二通道218的相交處。
接續地，參照第4圖，其中第4圖可與步驟S102相對應。如第4圖所示，複數個晶粒結構230可分別被固接到基底210的活躍區域212。在多個實施方式中，晶粒結構230可為單一晶粒。在其他的實施方式中，晶粒結構230可為包含二或多個晶粒的晶粒堆疊(參照第5B圖)。在多個實施方式中，相對基底210來說，阻流支撐結構220的頂面可實質上相等於或高於晶粒結構230的頂面。
值得注意的是，此處所述之阻流支撐結構220的設置位置與阻流支撐結構220的頂面相對基底210的高度僅為示例，其並非用以限制本發明。舉例來說，阻流支撐結構220也可僅設置在兩相鄰的晶粒結構230之間的第一通道216中。舉例來說，阻流支撐結構220的頂面也可低於晶粒結構230的頂面。亦即，本領域具有通常知識者在不脫離本發明的精神與專利申請範圍下，可依據實際的需求做同等的更動、替換、修飾等，只要阻流支撐結構220能夠幫助鑄型化合物240更完整地包覆晶粒結構230即可。
接續地，參照第5A圖、第5B圖，其中第5A圖、第5B圖可與步驟S103相對應。如第5A圖所示，鑄型化合物240被注入基底210上方，且初始時沿著流體方向FD流動。在多個實施方式中，流體方向FD可與第一方向X實質上平行。進一步 地，鑄型化合物240可流入間隔區域214與晶粒結構230上方的空間。接著，將鑄型化合物240固化，以將阻流支撐結構220與晶粒結構230鑄型在鑄型化合物240中。在多個實施方式中，可在鑄型化合物240流動的過程中，逐漸地固化鑄型化合物240。
在多個實施方式中，可在注入鑄型化合物240前，在基底210的上方設置平板250(如第5圖中，繪示在鑄型化合物240上方之虛線結構)，使得阻流支撐結構220與晶粒結構230被夾在基底210與平板250之間。在多個實施方式中，平板250朝向基底210的表面可為平行基底210的平面。平板250可將鑄型化合物240限制在基底210與平板250之間流動，以較佳地確保間隔區域214與晶粒結構230到平板250之間的空間被鑄型化合物240填滿。在多個實施方式中，平板250與基底210之間的距離H可依照實際的需求調整。舉例來說，可依照需求的半導體封裝體的高度調整。或，更進一步地，距離H也可依預控制的鑄型化合物240的流速來調整，以符合鑄型化合物240的固化時間與逐漸固化的鑄型化合物240的黏滯係數的需求。舉例來說，可調整距離H讓鑄型化合物240的流速被控制在一定的範圍，以避免鑄型化合物240在未完整覆蓋晶粒結構230前就已被固化。舉例來說，也可透過降低距離H的數值讓鑄型化合物240的流速增加。
參照第5B圖，其繪示第5A圖中一區域的部分放大後的示意圖，且此處所示的阻流支撐結構220可用以代表第5A圖中其他的阻流支撐結構220。如第5B圖所示，在其他的 多個實施方式中，上方層晶粒232被固接到下方層晶粒234，以形成晶粒結構230’。接著，可透過下方層晶粒230將晶粒結構230’固接到基底210的活躍區域212。在多個實施方式中，上方層晶粒232的外緣位在下方層晶粒234的外緣內，但不限於此。
繼續參照第5B圖，在多個實施方式中，鑄型化合物240可沿流體方向FD流動在基底210上。當流動的鑄型化合物240前進至阻流支撐結構220與晶粒結構230’之間時，阻流支撐結構220與晶粒結構230’可阻擋並分流流動的鑄型化合物240，使得鑄型化合物240的流動方向被改變或重新導向。舉例來說，沿第一通道216前進的流動的鑄型化合物240可被阻流支撐結構220分流。部分的鑄型化合物240可沿著晶粒結構230’的邊緣，並被流場推升到晶粒結構230’上方的空間。舉例來說，像是沿著流場242流動的鑄型化合物240。部分的鑄型化合物240可被導流進入第二通道218，像是沿著流場244流動的鑄型化合物240。亦即，阻流支撐結構220會增加流場在第一通道216中所受到的阻力，藉此將鑄型化合物240的流場推送或導引至其他空間，像是晶粒結構230’上方的空間或第二通道218中。
此外，阻流支撐結構220不只增加流場在第一通道216中所受到的阻力，還可進一步地增加鑄型化合物240的流場242的速度，讓鑄型化合物240在第一通道216中的動量降低，同時，還可讓朝向晶粒結構230’上方空間流動的鑄型化合物240的動量增加。如此一來，阻流支撐結構220除可避免固 接到基底210的晶粒結構230’自基底210脫離，還可進一步提升晶粒結構230’上方空間被填滿的速度。是故，製造半導體封裝體200的良率與產率也會隨之提高。
接續地，參照第6圖，沿平行基底210的方向延伸的複數個預切割線可預先在基底210或鑄型化合物240上被決定。其中，後續製程可藉由切割預切割線260，將晶粒結構230分別獨立成半導體封裝體200(參照第7圖)。在多個實施方式中，預切割線260在基底210的垂直投影可與至少一阻流支撐結構220相重疊，但不限於此。在其他的實施方式中，預切割線260在基底210的垂直投影可完全穿過未設置有阻流支撐結構220的區域。應瞭解到，本領域具有通常知識者可依照實際需求，在不偏離本揭露的發明範圍及精神下，對預切割線260的路徑做同等的更動或修改，只要半導體封裝體200可被製造，且沿預切割線260切割時不會穿過晶粒結構230即可。
接續地，參照第7圖，繪示切割後形成的半導體封裝體200。如第7圖所示，在多個實施方式中，半導體封裝體200可包含基底210、晶粒結構230、阻流支撐結構220’以及鑄型化合物240。基底210可被分割為鄰近基底210邊緣的至少一邊角區域211以及除邊角區域211以外的中央區域213。晶粒結構230設置在基底210的中央區域213上。阻流支撐結構220’設置在基底210的邊角區域211。鑄型化合物240可覆蓋基底210、阻流支撐結構220’以及晶粒結構230。更詳盡地說，半導體封裝體200的鑄型化合物240可覆蓋至少部分的基底210以及阻流支撐結構220’，且鑄型化合物240環繞晶粒結構230 的至少部分。此外，在部分的實施方式中，一或多個阻流支撐結構220’可位在邊角區域211的最邊緣上。甚或，可暴露在半導體封裝體200的側牆上。在多個實施方式中，半導體封裝體200中的阻流支撐結構220’可為第6圖中的阻流支撐結構220切割後的部分。
在多個實施方式中，阻流支撐結構220’或阻流支撐結構220的材料可選自與製造晶粒結構230的材料相同的成分，像是矽、矽化合物、三五族化合物或其他合適的材料。如此一來，阻流支撐結構220’相較固化後的鑄型化合物240，可對半導體封裝體200提供更大的楊氏係數或硬度，使得阻流支撐結構220’可協助半導體封裝體200對抗應力引起的翹曲，特別是在半導體封裝體200的邊角區域211。在多個實施方式中，阻流支撐結構220’的熱膨脹係數(coefficient of thermal expansion,CTE)可與晶粒結構230的熱膨脹係數接近，以避免由不均衡的熱膨脹所產生的應力造成半導體封裝體200的翹曲。
第8A圖至第8F圖為分別根據多個不同的實施方式繪示之阻流支撐結構220A~220F的立體圖。如第8A圖所示，在多個實施方式中，阻流支撐結構220A具有第一端222A以及相對第一端222A的第二端224A。其中，第一端222A的端面面積實質上與第二端224A的端面面積相等。在多個實施方式中，第一端222A可設置在鄰近基底210處。相對地，第二端224A可設置在遠離基底210的位置。在多個實施方式中，阻流支撐結構220A連接在第一端222A與第二端224A之間的表 面226A可為曲面，以略為減少對流動的鑄型化合物240的阻力。
如第8B圖所示，在多個實施方式中，第一端222B的端面面積可大於第二端224B的端面面積。在多個實施方式中，阻流支撐結構220B的截面積可自第二端224B逐漸增加到第一端222B。在多個實施方式中，阻流支撐結構220B連接在第一端222B與第二端224B之間的表面226B可為平面，以對流動的鑄型化合物240提供更強的阻力。其中，第一端222B可設置在鄰近基底210處。相對地，第二端224B可設置在遠離基底210的位置。如第8C圖所示，在多個實施方式中，甚至第二端224C可逐漸減少至端點大小。由於第8B圖中的阻流支撐結構220B與第8C圖中的阻流支撐結構220C鄰近基底210的第一端222B、222C對流動的鑄型化合物240所產生的阻力大於遠離基底210的第二端224B、224C，因此，更容易讓鑄型化合物240的流場被導引或被強迫朝向晶粒結構230上方的空間流動。
如第8D圖所示，在多個實施方式中，阻流支撐結構220D連接在第一端222D與第二端224D之間的表面226D可為曲面。如此一來，因阻流支撐結構220D導引而改變流向的鑄型化合物240的流場，可較為平順地改變，以避免流動的鑄型化合物240因碰撞阻流支撐結構220D所產生的流場變化過大而產生亂流。
如第8E圖所示，在多個實施方式中，阻流支撐結構220E具有中間部222E以及將中間部222E夾在其中的複數 個端部224E、226E。在多個實施方式中，中間部222E相較端部224E、226E具有較大的截面積。阻流支撐結構220E的端部224E、226E的其中之一可被固接到基底210，舉例來說，像是端部224E。在多個實施方式中，較靠近基底210的端部224E的截面積可大於或等於較遠離基底210的端部226E的截面積。
如第8F圖所示，在多個實施方式中，阻流支撐結構220F的中間部222F相較端部224F、226F具有較大的截面積。阻流支撐結構220F的端部224F、226F的其中之一可被固接到基底210，舉例來說，像是端部224F。在多個實施方式中，中間部222F相對端部226E可更靠近端部224E，但不限於此。本領域具有通常知識者可依據實際需求調整中間部222F的位置。
第9圖為根據其他多個不同的實施方式繪示之半導體封裝體在製造過程中的等角示意圖。如第9圖所示，在注入鑄型化合物240前，還可將金屬線340固接在晶粒結構230的頂面與基底210之間，金屬線340可強化晶粒結構230與基底210之間的結合力。
第10A圖至第10C圖為根據多個不同的實施方式之半導體封裝體300A~300C的上視示意圖。如第10A圖所示，半導體封裝體300A的每一角落皆設置有阻流支撐結構310A。阻流支撐結構310A與晶粒結構320A之間並不相重疊。在多個實施方式中，阻流支撐結構310A可暴露在固化的鑄型化合物330A之外。舉例來說，設置在半導體封裝體300A右上角、右下角與左下角的阻流支撐結構310A的一部分暴露 在鑄型化合物330A的側牆上。在多個實施方式中，阻流支撐結構310A也可完全嵌入在鑄型化合物330A中，舉例來說，設置在半導體封裝體300A左上角的阻流支撐結構310A。設置在半導體封裝體300A未設置有晶粒結構320A的邊緣的阻流支撐結構310A可幫助半導體封裝體300A抵抗翹曲的發生。
在多個實施方式中，半導體封裝體300A可更包含金屬線340A。金屬線340A連接在晶粒結構320A的頂面以及基底(圖未繪示)的中央區域未覆蓋有晶粒結構320A的區域之間，且嵌入在鑄型化合物330A中。如此一來，金屬線340A可加強晶粒結構320A與半導體封裝體300A之間的接合強度。
如第10B圖所示，在多個實施方式中，半導體封裝體300B的晶粒結構320B會佔據半導體封裝體300B的一角(舉例來說，左上角)。由於晶粒結構320B本身即可在佔據的角落提供半導體封裝體300B抵抗翹曲的功能，因此，半導體封裝體300B佔據有晶粒結構320B的角落可不須設置阻流支撐結構310B。如第10C圖所示，在多個實施方式中，半導體封裝體300C的晶粒結構320C會佔據半導體封裝體300C的兩角(舉例來說，左上角、左下角)。由於晶粒結構320C本身即可在佔據的角落提供半導體封裝體300C抵抗翹曲的功能，因此，半導體封裝體300C佔據有晶粒結構320C的角落可不須設置阻流支撐結構310C。
綜上所述，由於本揭露的一種實施方式所提供的用以製造半導體封裝體的方法，其藉由在基底上設置阻流支撐結構，阻礙注入的鑄型化合物的流動，並改變鑄型化合物的流 場，使得注入鑄型化合物可更容易地完全覆蓋基底、設置在基底上的半導體元件以及阻流支撐結構。因此，本揭露的方法可提高半導體封裝體的產率。
此外，由於本揭露的另一種實施方式所提供的半導體封裝體，其藉由在半導體封裝體的邊角處設置支撐結構加強半導體封裝體，使得半導體封裝體可較佳地減少或避免應力所引起的翹曲發生。
雖然本揭露的多個實施方式及其優點已於本文中詳盡敘述，使得本領域的技術人員可更瞭解本揭露的多個面向。本領域的技術人員應瞭解到，可使用本揭露作為基礎去設計或修改其他製造流程與結構，以執行同樣之目的及/或達至與此處所介紹之實施例中相同的優點。本領域的技術人員應可同樣瞭解到，均等之更動和潤飾並未脫離本揭露的精神與範圍，且本領域的技術人員可於未脫離本揭露的精神與範圍下，做出多種不同的變化、替換以及更動。

Claims (20)

  1. 一種製造半導體封裝體的方法，包含：在一基底上設置至少一阻流支撐結構，其中該基底具有至少一活躍區域以及圍繞該活躍區域的至少一間隔區域，且該阻流支撐結構位在該間隔區域中；在該基底的至少一該活躍區域上設置至少一晶粒結構；以及在該間隔區域注入一鑄型化合物，以將該阻流支撐結構以及該晶粒結構鑄型在該鑄型化合物中。
  2. 如申請專利範圍第1項所述之製造半導體封裝體的方法，其中該間隔區域具有至少一第一通道，沿平行該基底的一第一方向延伸，其中該在該基底上設置該阻流支撐結構的步驟包含在該第一通道上設置該阻流支撐結構，其中該在該間隔區域注入該鑄型化合物的步驟包含沿該第一方向注入該鑄形化合物。
  3. 如申請專利範圍第2項所述之製造半導體封裝體的方法，其中該間隔區域更具有至少一第二通道，沿平行該基底且相異於該第一方向的一第二方向延伸，且該第二通道與該第一通道相交，其中該在該基底上設置該阻流支撐結構的步驟包含在該第一通道與該第二通道的相交處設置該阻流支撐結構。
  4. 如申請專利範圍第1項所述之製造半導體封裝體的方法，其中該阻流支撐結構具有鄰近該基底的一第一端以及遠離該基底的一第二端，其中該第一端的端面面積大於或等於該第二端的端面面積。
  5. 如申請專利範圍第4項所述之製造半導體封裝體的方法，其中在該阻流支撐結構中，該阻流支撐結構的截面積自該第二端逐漸增加到該第一端。
  6. 如申請專利範圍第4項所述之製造半導體封裝體的方法，其中在該阻流支撐結構中，該阻流支撐結構的該第一端與該第二端之間所連接的表面為平面。
  7. 如申請專利範圍第4項所述之製造半導體封裝體的方法，其中在該阻流支撐結構中，該阻流支撐結構的該第一端與該第二端之間所連接的表面為曲面。
  8. 如申請專利範圍第1項所述之製造半導體封裝體的方法，其中該阻流支撐結構具有一中間部以及將該中間部夾在其中的複數個端部，該中間部的截面積小於該端部的截面積，其中該在該基底上設置該阻流支撐結構的步驟包含將該些端部的其中之一固接到該基底上。
  9. 如申請專利範圍第1項所述之製造半導體封裝體的方法，更包含在注入該鑄型化合物時，逐漸地固化該鑄型化合物。
  10. 如申請專利範圍第1項所述之製造半導體封裝體的方法，其中該在該基底的該活躍區域上設置該晶粒結構的步驟包含：固接至少一上方層晶粒至一下方層晶粒，以形成該晶粒結構；以及固接該下方層晶粒至該基底的該活躍區域上。
  11. 如申請專利範圍第1項所述之製造半導體封裝體的方法，更包含在注入該鑄型化合物前，自該晶粒結構的一頂面連接至少一金屬線到該基底。
  12. 如申請專利範圍第1項所述之製造半導體封裝體的方法，更包含沿平行該基底的複數個預切割線切割該鑄型化合物與該基底，將該晶粒結構分別獨立，其中該預切割線在該基底的投影與至少一該阻流支撐結構相重疊。
  13. 如申請專利範圍第1項所述之製造半導體封裝體的方法，更包含在注入該鑄型化合物前，設置一平面在該阻流支撐結構以及該晶粒結構上方。
  14. 一種製造半導體封裝體的方法，包含： 在一基底上設置複數個阻流支撐結構，其中該基底具有複數個活躍區域以及圍繞該些活躍區域的至少一間隔區域，且該些阻流支撐結構位在該間隔區域中；在該基底的該些活躍區域上分別設置複數個晶粒結構；以及在該間隔區域注入一鑄型化合物，以將該些阻流支撐結構以及該些晶粒結構鑄型在該鑄型化合物中。
  15. 如申請專利範圍第14項所述之製造半導體封裝體的方法，其中該間隔區域具有複數個第一通道，沿平行該基底的一第一方向延伸，其中該在該基底上設置該些阻流支撐結構的步驟包含在該些第一通道上設置該些阻流支撐結構，其中該在該間隔區域注入該鑄型化合物的步驟包含沿該第一方向注入該鑄形化合物。
  16. 一種半導體封裝體，包含：一基底，具有一中央區域以及鄰近該基底的邊緣的至少一邊角區域；一晶粒結構，設置在該基底的該中央區域上；至少一支撐結構，設置在該基底的該邊角區域；以及一鑄型化合物，覆蓋至少部分的該基底以及該支撐結構，且該鑄型化合物環繞該晶粒結構的至少部分。
  17. 如申請專利範圍第16項所述之半導體封裝體，其中該鑄型化合物的至少一表面暴露部分的該支撐結構。
  18. 如申請專利範圍第16項所述之半導體封裝體，其中該支撐結構具有鄰近該基底的一第一端以及遠離該基底的一第二端，其中該第一端的端面面積大於或等於該第二端的端面面積。
  19. 如申請專利範圍第16項所述之半導體封裝體，其中該支撐結構具有一中間部以及將該中間部夾在其中的複數個端部，該中間部的截面積小於該端部的截面積。
  20. 如申請專利範圍第16項所述之半導體封裝體，更包含至少一金屬線，連接在該中央區域未覆蓋有該晶粒結構的區域以及該晶粒結構的一頂面之間。
TW105140491A 2016-09-30 2016-12-07 半導體封裝體及其製造方法 TWI604537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/281,100 US10068822B2 (en) 2016-09-30 2016-09-30 Semiconductor package and method for forming the same
US15/281,100 2016-09-30

Publications (2)

Publication Number Publication Date
TWI604537B TWI604537B (zh) 2017-11-01
TW201814799A true TW201814799A (zh) 2018-04-16

Family

ID=61023271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140491A TWI604537B (zh) 2016-09-30 2016-12-07 半導體封裝體及其製造方法

Country Status (3)

Country Link
US (1) US10068822B2 (zh)
CN (1) CN107887282B (zh)
TW (1) TWI604537B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
JP4094515B2 (ja) * 2003-09-26 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI240395B (en) 2004-12-06 2005-09-21 Advanced Semiconductor Eng Encapsulating method on an array substrate by molding
TWI301674B (en) * 2005-09-23 2008-10-01 Int Semiconductor Tech Ltd Semiconductor package and its manufacturing method
TWI261367B (en) * 2005-10-18 2006-09-01 Advanced Semiconductor Eng Package structure
US8034660B2 (en) * 2009-07-24 2011-10-11 Texas Instruments Incorporated PoP precursor with interposer for top package bond pad pitch compensation
TW201125101A (en) 2010-01-08 2011-07-16 Powertech Technology Inc Chip package structure
KR20150101040A (ko) * 2014-02-25 2015-09-03 에스케이하이닉스 주식회사 패키지 기판과, 이를 이용한 패키지 및 패키지 제조방법

Also Published As

Publication number Publication date
CN107887282B (zh) 2019-11-01
US10068822B2 (en) 2018-09-04
CN107887282A (zh) 2018-04-06
US20180096907A1 (en) 2018-04-05
TWI604537B (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
US10134717B2 (en) Semiconductor package, semiconductor device and method of forming the same
US7987714B2 (en) Disc resonator gyroscope with improved frequency coincidence and method of manufacture
US9673124B2 (en) Device and method for localized underfill
US11024618B2 (en) Wafer-level underfill and over-molding
KR102466362B1 (ko) 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US7950144B2 (en) Method for controlling warpage in redistributed chip packaging panels
JP2009158835A (ja) 半導体装置の製造方法。
TW201814799A (zh) 半導體封裝體及其製造方法
JP4589428B2 (ja) 半導体チップモジュール
US20190378798A1 (en) Seal ring bonding structures
TWI708286B (zh) 半導體裝置及其製作方法
JP2010192541A (ja) 樹脂封止金型及び樹脂封止方法
US9553217B2 (en) Method of manufacturing semiconductor device and structure with trenches in passivation film
KR101845376B1 (ko) 칩 몰딩 장치
US20180096972A1 (en) Wafer level package and wafer level chip size package
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
JP2007081153A (ja) 半導体装置の製造方法
TW201922512A (zh) 微裝置及相關兩件式裝置特別是微光學系統之晶圓層級製造
JP5233288B2 (ja) 半導体装置の製造方法及び基板
US11309282B2 (en) Method for manufacturing a semiconductor package having five-side protection
KR200466082Y1 (ko) 반도체 소자를 몰딩하기 위한 장치
JP2010192818A (ja) 半導体装置の製造方法
JP2010021347A (ja) 多層チップ型半導体装置及びその製造方法
JP2013012524A (ja) 半導体装置及びその製造方法
KR20100012330A (ko) 리드 프레임