TW201814381A - 畫素電極及液晶顯示面板 - Google Patents

Abstract

本發明提供一種畫素電極，包括複數個狹縫。狹縫之其中之一具有第一虛擬距離a以及第二虛擬距離b，第一虛擬距離a平行於第一方向，第二虛擬距離b平行於第二方向，其中第一方向實質上不同於第二方向，第二方向實質上垂直於液晶配向方向，而狹縫在第二方向上具有兩種以上之寬度，且1≦a/b≦10。

Description

畫素電極及液晶顯示面板

本發明係關於一種畫素電極，尤指一種可降低液晶反應時間的畫素電極，以及包含前述畫素電極的液晶顯示面板。

液晶顯示面板由於具有輕薄短小與節能等優點，已被廣泛地應用在各式電子產品及可攜式電子產品，如智慧型手機（smart phone）、筆記型電腦（notebook computer）、平板電腦（tablet PC）與電視（TV）等。一般而言，當液晶顯示面板中的電極被提供電壓時，會驅使液晶分子旋轉，並藉此控制光線的穿透率，進而達成畫面顯示，因此，液晶反應時間會直接影響畫面更新的時間，而當液晶反應時間較長時，易使顯示畫面產生殘影，造成顯示畫面的品質下降。此外，液晶反應時間也會隨著環境溫度的下降而增加，也就是說，當環境溫度處於較低溫（例如－30℃）的狀況時，液晶反應時間會明顯增長，使得所產生的殘影更加嚴重，因此，如何降低液晶反應時間而使得顯示畫面更流暢為現今業界的一大課題。

本發明之目的之一在於提供一種畫素電極，其電極形狀透過特殊的圖案化設計以降低液晶反應時間，並將其應用於液晶顯示面板上，以提升顯示畫面的流暢度。

本發明之一實施例提供一種畫素電極，包括複數個狹縫。狹縫之其中之一具有第一虛擬距離a以及第二虛擬距離b，第一虛擬距離a平行於第一方向，第二虛擬距離b平行於第二方向，其中第一方向實質上不同於第二方向，第二方向實質上垂直於液晶配向方向，而狹縫在第二方向上具有兩種以上之寬度，且1≦a/b≦10。

本發明之另一實施例提供一種液晶顯示面板，包括第一基板、第二基板、液晶層、絕緣層、第一電極層以及第二電極層。第二基板與第一基板相對設置，液晶層設置於第一基板與第二基板之間，並包括複數個液晶分子。絕緣層設置於第一基板與液晶層之間，第一電極層設置於第一基板與絕緣層之間，第二電極層設置於絕緣層與液晶層之間，其中第二電極層包括至少一電極，該電極包括複數個狹縫，且狹縫之其中一個具有第一虛擬距離a以及第二虛擬距離b，第一虛擬距離a平行於第一方向，第二虛擬距離b平行於第二方向，其中第一方向實質上不同於第二方向，第二方向實質上垂直於液晶配向方向，而狹縫在第二方向上具有兩種以上之寬度，且1≦a/b≦10。

本發明之畫素電極由於具有特殊的狹縫圖案設計，並且第一虛擬距離a與第二虛擬距離b具有1≦a/b≦10的關係，因此相較於傳統之畫素電極具有較強的平行於第一方向之邊緣電場，並且具有較短的暗紋距離，進而造成液晶反應時間降低。另一方面，本發明之液晶顯示面板由於具有上述之畫素電極結構，因此，可達到較低的液晶反應時間。

為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖，第1圖繪示本發明一實施例之液晶顯示面板的剖面示意圖，其中本發明之液晶顯示面板PN係以邊緣電場切換型（Fringe Field Switching, FFS）之液晶顯示面板為例，但不以此為限。如第1圖所示，本實施例之液晶顯示面板PN包括第一基板10、第二基板20、液晶層30、主動陣列結構層40，以下將依序介紹上述元件之結構以及彼此之相對設置關係。第二基板20與第一基板10相對設置，液晶層30設置於第一基板10與第二基板20之間，且液晶層30包括複數個液晶分子，且液晶分子可為正型液晶或負型液晶，而本發明係以正型液晶為例，主動陣列結構層40設置於第一基板10上，並位於第一基板10與液晶層30之間，陣列結構層40可包含一般顯示面板中常見的電子元件，例如開關元件、掃描線、資料線等。另外，本實施例之液晶顯示面板PN可另包括彩色濾光層50、遮光層（或稱黑色矩陣層）60以及偏光片70，彩色濾光層50與遮光層60可設置於第二基板20上，但不以此為限，彩色濾光層50與遮光層60也可設置於第一基板10上或是分別設置於不同基板上，彩色濾光層50用以顯示彩色畫面，而遮光層60用以遮蔽漏光與非透光區，偏光片70可設置於第一基板10外側表面以及第二基板20外側表面，以搭配液晶分子而達成灰階顯示。此外，第一基板10與第二基板20係為透明基板例如玻璃基板、塑膠基板、石英基板、藍寶石基板或其它適合的硬質基板或可撓式基板。

請參考第2圖至第3圖，第2圖繪示本發明一實施例之液晶顯示面板之主動陣列結構的上視示意圖，第3圖繪示本發明一實施例之液晶顯示面板之次畫素的剖面示意圖。如第2圖所示，主動陣列結構層40包括複數條掃描線SL以及複數條資料線DL，並定義出複數個畫素P，而各畫素P包括至少一個次畫素SP，例如在第2圖中，一個畫素P包括三個次畫素SP，但不以此為限。在本實施例中，各次畫素SP位於兩相鄰之掃描線SL以及兩相鄰之資料線DL之間，但不以此為限。在主動陣列結構層40中，資料線DL用以傳送次畫素SP之顯示灰階訊號，掃描線SL用以傳送是否更新次畫素SP顯示灰階之開/關訊號，次畫素SP則根據資料線DL所傳送的顯示灰階訊號控制液晶分子的旋轉，進而顯示畫面。如第3圖所示，第3圖繪示出一次畫素SP中主動陣列結構層的放大剖面結構圖，其中次畫素SP可具有共用電極44以及畫素電極42，且共用電極44與畫素電極42分別由不同層別所形成，亦即主動陣列結構層40包括共用電極44與畫素電極層43，其中畫素電極層43包括複數個畫素電極42，詳細而言，共用電極44設置於第一絕緣層46與第二絕緣層48之間，畫素電極42設置於第二絕緣層48上，也就是說，在結構上，主動陣列結構層40具有第一電極層與第二電極層，第一電極層相較於第二電極層較接近第一基板10，第一電極層與第二電極層可分別做為共用電極或畫素電極之用，而在本實施例中，第一電極層即為共用電極44，第二電極層為構成畫素電極層43之電極層，但不以此為限。在本實施例中，共用電極44係為整面電極，但不以此為限。此外，本發明之畫素電極42具有特殊設計的圖案，因此畫素電極42中包含複數個狹縫110，畫素電極42的詳細圖案說明將於下一段中介紹。由於共用電極44與畫素電極42分別被提供不同的電位，因此，共用電極44與畫素電極42之間會形成電場，藉此控制液晶分子的旋轉。另外，本實施例之液晶顯示面板PN之次畫素SP可另包括如薄膜電晶體之開關元件（圖未示），並與掃描線SL、資料線DL以及畫素電極42電性連接，因此，可藉由掃描線SL所提供之開/關訊號控制開關元件，使得資料線DL所傳送之顯示灰階訊號得以傳送至對應的畫素電極42。此外，資料線DL與掃描線SL之材料可為電阻值較低的金屬材料或其他不透明導電材料，共用電極44與畫素電極42的材料可為透明導電材料，例如氧化銦錫、氧化銦鋅或其它適合的透明導電材料。

請參考第4圖，第4圖繪示本發明第一實施例之畫素電極的上視示意圖。如第4圖所示，本實施例之畫素電極100可應用為第3圖的畫素電極42，其包括複數個狹縫110，而狹縫110具有平行於第一方向D1的第一虛擬距離a以及平行於第二方向D2的第二虛擬距離b，其中第一方向D1實質上不平行於第二方向D2，且第二方向D2實質上垂直於液晶層30之液晶分子的配向方向，狹縫110在第二方向D2上具有兩種以上之寬度，且1≦a/b≦10，較佳係為2.5≦a/b≦7。詳細而言，狹縫110可包括至少一個單元圖案110U，而第一虛擬距離a為單元圖案110U於第一方向D1上之寬度，第二虛擬距離b為單元圖案110U在第二方向D2上的最小寬度。在本實施例中，狹縫110僅包括單一個單元圖案110U，第一方向D1與第二方向D2互相垂直，也就是說，第一方向D1平行於液晶層30之液晶分子的配向方向，但皆不以此為限。另外，進一步說明，單元圖案110U可具有第一側邊111、第二側邊112、第三側邊113以及第四側邊114，其中第一側邊111與第二側邊112相互連接，第三側邊113與第四側邊114相互連接，第一側邊111與第四側邊114在第二方向D2上互相對應，第二側邊112與第三側邊113在第二方向D2上互相對應，並且，第一側邊111以及第三側邊113實質上平行第三方向D3，第二側邊112以及第四側邊114實質上平行第四方向D4，而第一方向D1、第二方向D2、第三方向D3以及第四方向D4不互相平行，也就是說，第一側邊111、第二側邊112、第三側邊113以及第四側邊114相對於液晶分子的配向方向為不平行也不垂直，因此，單元圖案110U在第二方向D2上之寬度呈連續性變化。在本實施例中，第一側邊111與第二側邊112之間的夾角α範圍為約150度至約170度，但不以此為限。除此之外，本實施例之單元圖案110U可另具有第五側邊115以及第六側邊116，其中第五側邊115連接於第一側邊111與第四側邊114之間，第六側邊116連接於第二側邊112與第三側邊113之間，且第五側邊115與第六側邊116實質上平行第二方向D2。此外，狹縫110的兩部分的個別輪廓較佳為以平行於第一方向D1之一假想線呈鏡像對稱，在本實施例中，狹縫110的形狀(或輪廓)可為封閉圖形，例如六邊形，但不以此為限，也就是說，本實施例之狹縫110之單元圖案110U可為六邊形或其他適合的封閉圖形。另外，在本實施例中，第一虛擬距離a與第二虛擬距離b較佳滿足但不限定於以下條件：5微米（um）≦a≦30微米，且2微米≦b≦6微米。

畫素電極100之狹縫110可沿著第一方向D1依序排列而形成複數個狹縫列110R，且相鄰的狹縫列110R沿著第二方向D2並排，而在本實施例中，畫素電極100之狹縫110可呈現陣列排列，如在第4圖中，畫素電極100可包括四個狹縫列110R，各狹縫列110R可包括兩個狹縫110，也就是說，畫素電極100之狹縫110可排列成兩行四列之矩陣排列形式，但不以此為限，在其他實施例中，可依據狹縫110之尺寸以及畫素電極100之尺寸而排成四行八列、兩行八列、一行四列、四行一列或其他適合的矩陣排列形式。除此之外，在本實施例中，狹縫110之第一側邊111可與在第二方向D2上相鄰的另一個狹縫110之第四側邊114相鄰對應，狹縫110之第二側邊112可與在第二方向D2上相鄰的另一個狹縫110之第三側邊113相鄰對應。由於第一側邊111與第四側邊114不互相平行，且第二側邊112與第三側邊113不互相平行，因此，在第二方向D2上相鄰的兩狹縫110之相鄰對應之側邊皆不互相平行。值得一提的是，由於本實施例之畫素電極100之狹縫110在第二方向D2上相鄰並排，而第一側邊111與第二側邊112之間的夾角範圍為約150度至約170度，並且狹縫110之第一側邊111可與在第二方向D2上相鄰的另一個狹縫110之第四側邊114相鄰對應，因此，在第二方向D2上，狹縫110具有最大寬度之部分係互相對應，且狹縫110具有最小寬度之部分係互相對應，換句話說，在第二方向D2上相鄰之狹縫110在第二方向D2上舉例係完全重疊。另外，在本實施例中，在第一方向D1上，相鄰之狹縫110之間的距離W1範圍為約1.5微米至約4微米，但不以此為限，而在第二方向D2上，相鄰之狹縫110之間的最大距離W2之範圍為約3微米至約6微米，但不以此為限。

請參考第5圖至第7圖，第5圖至第6圖繪示本發明第一實施例之畫素電極與液晶分子的上視示意圖，其中第5圖繪示未被提供驅動電位之畫素電極100之單一狹縫110之區域，第6圖繪示被提供驅動電位之畫素電極100之單一狹縫110之區域，而第7圖繪示本發明第一實施例之畫素電極被提供驅動電壓的明亮區示意圖，且僅繪示出被提供驅動電位之畫素電極100之單一狹縫110區域顯示白畫面（顯示灰階為255）之狀態。如第5圖所示，當畫素電極100未被提供驅動電位時，位於此區域之液晶分子LC不會產生旋轉，故液晶分子LC仍順著其原始配向方向（第一方向D1）排列。如第6圖與第7圖所示，當畫素電極100被提供驅動電位時，位於此區域之液晶分子LC則沿水平方向（平行於第一基板10表面的方向）旋轉，而改變光線穿透率，詳細而言，可將單一狹縫110中之區域分為第一區域1101、第二區域1102、第三區域1103以及第四區域1104，而由於邊緣電場的作用，第一區域1101以及第三區域1103上之液晶分子LC可沿一方向（例如逆時針方向）做水平旋轉，第二區域1102以及第四區域1104上之液晶分子LC可沿另一方向（例如順時針方向）做水平旋轉，因此在各區域中皆有部分區域可提升光線穿透率而使光線穿透（如第7圖中之明亮區LA），另一方面，在各區域之交界處（如第6圖與第7圖之虛線處），由於本實施例之狹縫之圖案設計，並配合第一虛擬距離a與第二虛擬距離b具有2.5≦a/b≦7的關係，因此，相較於傳統具有狹縫但狹縫的形狀大小不滿足2.5≦a/b≦7之畫素電極，本實施例之畫素電極100具有較強的平行於第一方向D1之邊緣電場，而此電場可影響液晶分子LC的旋轉，使得位於各區域之交界處之液晶分子LC不產生旋轉或旋轉角度過小，進而產生暗紋，同樣的，在部分之畫素電極100上，例如各狹縫110之間的畫素電極100處，也會因為邊緣電場所產生之效果較弱而使此部分之液晶分子LC不產生旋轉或旋轉角度過小，進而產生暗紋，也就是說，在單一狹縫110之畫素電極100區域，會具有明顯的明亮區LA以及暗紋。需注意的是，若a/b≦1，則平行於第一方向D1之邊緣電場會太強，使得在畫素電極110上之液晶分子LC的旋轉不明顯，造成無法產生明亮區LA，相反的，若a/b≧10，則會使得平行於第一方向D1之邊緣電場會太弱，無法使狹縫110內產生暗紋。

更進一步說明，「液晶反應時間」可定義為「上升時間與下降時間之和」，並且「上升時間」與「下降時間」符合下列之公式：，，

其中，τ_rise 表示上升時間，τ_decay 表示下降時間，γ表示旋轉黏度，Δε表示液晶分子之介電係數差，E表示電場，K₁ 、K₂ 表示彈性係數，d表示液晶層間隙，x表示兩相鄰暗紋之距離。由上述公式可知，由於第一虛擬距離a與第二虛擬距離b具有1≦a/b≦10的關係，而使本實施例之畫素電極100相較於傳統之畫素電極具有較強的平行於第一方向D1之邊緣電場，並於狹縫110中產生了暗紋，而使本實施例之畫素電極100所產生之暗紋之距離相較於傳統之畫素電極所產生之暗紋之距離較小，因此，造成公式中的E提升與x下降，進而使得液晶反應時間降低。另一方面，由於狹縫110中在第二方向D2上對應之側邊所分別產生的不平行電場設計（如第一側邊111與第四側邊114分別與共用電極44所產生的電場）、在第二方向D2上相鄰狹縫110中並在第二方向D2上對應之側邊所分別產生的不平行電場設計（如狹縫110之第一側邊111與在第二方向D2上相鄰之另一狹縫110之第四側邊114分別與共用電極44所產生的電場）以及相較於傳統之畫素電極具有較強的平行於第一方向D1之電場設計，因此使得狹縫110中各區域之液晶分子LC沿特定之方向旋轉，而產生特定的液晶流動方向（在本發明中稱為液晶流），如第6圖中之箭頭所示，進而帶動液晶分子LC的旋轉而降低液晶反應時間。因此，本實施例之液晶反應時間為約4.9毫秒（ms），而液晶效率為45%（液晶效率可定義為「搭配同一背光源下，包含上下偏光片之液晶顯示面板在白畫面的亮度除以去除上下偏光片之液晶顯示面板在白畫面的亮度」），相較於傳統之畫素電極之設計，其液晶反應時間約大於等於11毫秒，故本實施例之畫素電極100可達到降低液晶反應時間之功效。

本發明之畫素電極與液晶顯示面板並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例之畫素電極與液晶顯示面板，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。

請參考第8圖，第8圖繪示本發明第二實施例之畫素電極的上視示意圖，其中在第8圖中所繪示之畫素電極200具有四個狹縫列110R，而各狹縫列110R中僅包括一個狹縫110，但不以此為限。如第8圖所示，本實施例之畫素電極200與第一實施例之間之差異在於本實施例之畫素電極200之單一狹縫110具有複數個單元圖案110U，且單元圖案110U沿著第一方向D1連續重複排列，並且，單元圖案110U不具有第一實施例所述的第五側邊115與第六側邊116。另外，在本實施例中，狹縫110可不為封閉圖形，但不以此為限，例如畫素電極200的一個狹縫列110R也可具有多個重複排列的單元圖案110U，但狹縫110為封閉圖形，亦即僅在第一個與最後一個單元圖案110U分別具有第五側邊115與第六側邊116。由上述可知，由於本實施例的單元圖案110U不具有第五側邊115與第六側邊116，亦即本實施例之畫素電極200相較於第一實施例之畫素電極200之電極所佔面積較小（減少了沿第二方向D2延伸之電極部分），因此，相較於第一實施例，本實施例不只使得位於電極上的暗紋減少，也使得平行於第一方向D1之邊緣電場較弱，造成於狹縫110中各區域交界之暗紋寬度減少，亦即增加了各區域中之明亮區LA的面積，進而提升液晶效率，此結果也反應在數據上，本實施例之液晶反應時間之範圍為約5.74毫秒至約6毫秒，液晶效率為約52%，因此本實施例之液晶效率相較於第一實施例之液晶效率提升了15%，故本實施例可同時達到低液晶反應時間以及相較於第一實施例較佳之液晶效率。

請參考第9圖，第9圖繪示本發明第三實施例之畫素電極的上視示意圖，其中在第9圖中所繪示之畫素電極300具有五個狹縫列110R，而各狹縫列110R中包括複數個狹縫110，第9圖僅繪示出同一狹縫列110R包含兩個或三個狹縫110作為代表，但不以此為限。如第9圖所示，本實施例之畫素電極300與第一實施例之間之差異在於狹縫110之第一側邊111與在第二方向D2上相鄰的另一個狹縫110之第三側邊113相鄰對應，且狹縫110之第二側邊112與在第二方向D2上相鄰的另一個狹縫110之第四側邊114相鄰對應，換句話說，兩相鄰之狹縫列110R在第一方向D1上具有二分之一第一虛擬距離a之錯位排列，因此，本實施例之狹縫110並非以陣列排列之形式呈現，而是類似於蜂巢狀之結構。另外，由於兩相鄰之狹縫列110R在第一方向D1上錯位排列，因此，相鄰之狹縫110在第二方向D2上僅部分重疊，也就是說，在第二方向D2上，相鄰之狹縫110具有最大寬度之部分係互相錯位，且相鄰之狹縫110具有最小寬度之部分亦互相錯位。

須說明的是，由於本實施例之狹縫110之第一側邊111與在第二方向D2上相鄰的另一個狹縫110之第三側邊113相鄰對應，因此，在第二方向D2上相鄰狹縫110的相鄰側邊所分別產生的電場互相平行電場（如狹縫110之第一側邊111與在第二方向D2上相鄰之另一狹縫110之第三側邊113分別與共用電極44所產生的電場互相平行），所以，相較於第一實施例，本實施例之液晶流之效果較小。相對的，由於本實施例之狹縫110相對於第一實施例較為緊密，因此，畫素電極300與共用電極44之間所造成之邊緣電場較多，使得液晶效率較高，而此結果也反應在數據上，本實施例之液晶反應時間之範圍為約7.43毫秒至約8毫秒，液晶效率為約55.1%，因此本實施例之液晶效率相較於第一實施例之液晶效率提升了22.4%，故本實施例可同時達到低液晶反應時間以及相較於第一實施例與第三實施例較佳之液晶效率。

請參考第10圖，第10圖繪示本發明第四實施例之畫素電極的上視示意圖，其中在第10圖中所繪示之畫素電極400具有五個狹縫列110R，而各狹縫列110R中僅包括一個狹縫110。如第10圖所示，本實施例之畫素電極400與第三實施例之間之差異在於本實施例之畫素電極400之狹縫110具有複數個單元圖案110U，且單元圖案110U沿著第一方向D1連續重複排列，並且，單元圖案110U不具有第三實施例所述的第五側邊115與第六側邊116。值得一提的是，在第10圖的第二方向D2上，相鄰之狹縫110具有最大寬度之部分係互相錯位，且相鄰之狹縫110具有最小寬度之部分亦互相錯位，精確而言，狹縫110具有最大寬度之部分與相鄰的另一個狹縫110具有最小寬度之部分係在第二方向D2上互相對應。另外，在本實施例中，狹縫110可不為封閉圖形，但不以此為限，例如各狹縫110的第一個與最後一個單元圖案110U分別具有第五側邊115與第六側邊116，以使狹縫110形成封閉圖形。相較於第三實施例，由於本實施例之畫素電極400的單元圖案110U不具有第五側邊115與第六側邊116，因此畫素電極400沿第二方向D2延伸之電極部分（電極面積）較少，據此，相較於第三實施例，於本實施例中，位於電極上的暗紋較少，也使得平行於第一方向D1之邊緣電場較弱，所以於狹縫110中各區域交界之暗紋寬度減少，亦即各區域中之明亮區LA的面積增加，進而提升液晶效率，此結果也反應在數據上，本實施例之液晶反應時間之範圍為約7.26毫秒至約8毫秒，液晶效率為約57.8%，因此本實施例之液晶效率相較於第一實施例之液晶效率提升了28.4%，相較於第三實施例之液晶效率提升了4.9%，故本實施例可同時達到低液晶反應時間以及相較於第一實施例與第三實施例較佳之液晶效率。

請參考第11圖並同時參考第1圖至第3圖，第11圖繪示本發明之實施例之液晶顯示面板之液晶效率與畫素密度的模擬結果示意圖，其中在第11圖中，液晶顯示面板PN分別包括本發明不同實施例之畫素電極，並於170、227、339畫素密度的狀況下模擬其液晶效率，須說明的是，「畫素密度」可定義為「液晶顯示面板對角線的解析度與液晶顯示面板對角線長度（單位為英吋）之比值」，單位為每英吋畫素（PPI）。當畫素電極在狹縫110周圍以及狹縫110中皆具有暗紋時，遮光層60可遮蔽畫素電極中之部分暗紋。當本發明之液晶顯示面板PN之畫素密度提高時，畫素電極的尺寸也隨之縮減，使得畫素電極中的狹縫列110R中的狹縫110數量或是狹縫列110R在第一方向D1的長度減少，進而造成未被遮光層60所遮蔽的暗紋減少而提升液晶效率，因此，如第11圖所示，液晶顯示面板PN的液晶效率隨著畫素密度的增加而增加，並且於339 PPI時，液晶效率可達到約80%以上，故在本發明之較佳實施例中，液晶顯示面板PN的畫素密度大於等於339 PPI，以同時達到較低的液晶反應時間以及較高的液晶效率。

請參考第12圖，第12圖繪示本發明另一實施例之液晶顯示面板的剖面示意圖。如第12圖所示，本實施例之液晶顯示面板PN’與上述實施例之液晶顯示面板PN差異在於另包括第三電極層CT3用來當作彩色濾光基板（第二基板20）側的共用電極，設置於第二基板20與液晶層30之間，且本實施例的陣列基板（第一基板10）側的兩電極層表示為第一電極層CT1與第二電極層CT2，第二電極層CT2設置在液晶層30與第一電極層CT1之間或設置在液晶層30與第二絕緣層48之間。另一方面，第三電極層CT3的材料可為透明導電材料，例如氧化銦錫、氧化銦鋅或其它適合的透明導電材料。因此，在本實施例中，液晶層30的液晶分子會同時受到第一電極層CT1、第二電極層CT2中的電極CE以及第三電極層CT3的電場作用而產生水平方向或鉛直方向的旋轉。第二電極層CT2所包括之電極CE可具有上述實施例之任一畫素電極42之圖案，例如本實施例之電極CE可具有如第4圖或第5圖所示畫素電極42的圖案，並具有特殊形狀之狹縫110。以具有第4圖所示畫素電極42的圖案為例，其夾角α範圍較佳為約150度至約170度，例如為約160度；在第一方向D1上，相鄰狹縫110之間的距離W1範圍較佳為約0微米至約4微米，例如為約2.5微米；在第二方向D2上，相鄰狹縫110之間的最大距離W2之範圍較佳為約3微米至約6微米，例如為約4微米，但不以此為限。須說明的是，在本實施例中，第一電極層CT1作為畫素電極之用，第二電極層CT2作為共用電極之用，但不以此為限，在變化實施例中，第一電極層CT1作為共用電極之用，第二電極層CT2作為畫素電極之用。

在本實施例中，第一電極層CT1具有第一電位，第二電極層CT2之各電極CE分別具有第二電位，第三電極層CT3具有至少一第三電位（當第三電極層CT3包括多個電極時，各電極可能具有不同的第三電位），於畫面顯示時，當第三電位等於作為共用電極之電極之電位，亦即在本實施例中，當作為共用電極之第二電極層CT2之第二電位等於第三電位，液晶顯示面板PN’則處於廣視角模式，也就是說，液晶顯示面板PN’之液晶分子僅會因為第一電極層CT1與第二電極層CT2中之電極CE之間的電位差（第一電位與第二電位之間的電位差）所產生的邊緣電場而使液晶分子水平旋轉以顯示畫面，形成廣視角模式，液晶分子實質上並不會受到第二電位與第三電位之間的電位差所產生之電場的作用而產生垂直方向的旋轉。

相對而言，當第二電位與第三電位之間具有電位差時，液晶顯示面板PN’則處於窄視角模式，也就是說，在此窄視角模式下，液晶分子會受到電場的作用而產生垂直方向的旋轉或傾倒，因此，其改變通過液晶層30之光線的偏振方向，使得光線在通過第二基板20外側之偏光片70後，使用者在特定方位上所看到之對比度下降，而造成所觀看到的顯示畫面較模糊，進而達成該特定方位的防窺功能。此外，當本實施例之液晶顯示面板PN’於窄視角模式的情況下，液晶顯示面板PN’可以提供第一電位大於第二電位且第二電位大於第三電位之驅動模式，或是提供第一電位小於第二電位且第二電位小於第三電位之驅動模式，但不以此為限。

在本實施例中，由於第二電極層CT2中之電極CE之狹縫之第一虛擬距離a與第二虛擬距離b具有1≦a/b≦10的關係，較佳係為2.5≦a/b≦7，而使本實施例之電極CE相較於傳統之電極具有較強的平行於第一方向D1之邊緣電場，並於狹縫中產生了暗紋，而使本實施例之電極CE所產生之暗紋之距離相較於傳統之電極所產生之暗紋之距離較小，進而使得液晶反應時間降低。因此，本實施例之液晶反應時間可達到約3.2毫秒(於窄視角模式下)，相較於傳統具有狹縫但狹縫的形狀大小不滿足1≦a/b≦10之電極應用於第二電極層CT2之設計，其液晶反應時間約大於或等於11毫秒，故本實施例可達到降低液晶反應時間之功效。需注意的是，在變化實施例中，第一電極層CT1與第二電極層CT2的位置也可互換，且此時第一電極層CT1中的電極可具有前述任一實施例之畫素電極42之圖案。

此外，在較佳實施例中，液晶層30之液晶分子之折射率差與液晶層30之間隙的乘積範圍為約400奈米（nm）至約600奈米，因此，相較於液晶分子之折射率差與液晶層之間隙的乘積為340奈米的傳統設計，可使得液晶效率可提升至約41%，也就是說，在較佳實施例中，液晶顯示面板PN’可同時達到降低液晶反應時間以及提升液晶效率之功效。

綜上所述，本發明之畫素電極由於具有特殊的狹縫圖案設計，並且第一虛擬距離a與第二虛擬距離b具有1≦a/b≦10的關係，因此相較於傳統之畫素電極具有較強的平行於第一方向之邊緣電場，並且具有較短的暗紋距離，進而造成液晶反應時間降低。另一方面，本發明之液晶顯示面板由於具有上述畫素電極圖案之電極，因此，也可達到較低的液晶反應時間，並於畫素密度大於等於339 PPI時達到較高的液晶效率。再者，本發明之液晶顯示面板之結構設計可應用正型或負型液晶材料，均可達到提升液晶反應時間之功效。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10‧‧‧第一基板

20‧‧‧第二基板

30‧‧‧液晶層

40‧‧‧主動陣列結構層

42、100、200、300、400‧‧‧畫素電極

43‧‧‧畫素電極層

44‧‧‧共用電極

46‧‧‧第一絕緣層

48‧‧‧第二絕緣層

50‧‧‧彩色濾光層

60‧‧‧遮光層

70‧‧‧偏光片

110‧‧‧狹縫

1101‧‧‧第一區域

1102‧‧‧第二區域

1103‧‧‧第三區域

1104‧‧‧第四區域

110R‧‧‧狹縫列

110U‧‧‧單元圖案

111‧‧‧第一側邊

112‧‧‧第二側邊

113‧‧‧第三側邊

114‧‧‧第四側邊

115‧‧‧第五側邊

116‧‧‧第六側邊

a‧‧‧第一虛擬距離

b‧‧‧第二虛擬距離

CE‧‧‧電極

CT1‧‧‧第一電極層

CT2‧‧‧第二電極層

CT3‧‧‧第三電極層

D1‧‧‧第一方向

D2‧‧‧第二方向

D3‧‧‧第三方向

D4‧‧‧第四方向

DL‧‧‧資料線

LA‧‧‧明亮區

LC‧‧‧液晶分子

P‧‧‧畫素

PN、PN’‧‧‧液晶顯示面板

SL‧‧‧掃描線

SP‧‧‧次畫素

W1、W2‧‧‧距離

α‧‧‧夾角

第1圖繪示本發明一實施例之液晶顯示面板的剖面示意圖。 第2圖繪示本發明一實施例之液晶顯示面板之主動陣列結構的上視示意圖。 第3圖繪示本發明一實施例之液晶顯示面板之次畫素的剖面示意圖。 第4圖繪示本發明第一實施例之畫素電極的上視示意圖。 第5圖至第6圖繪示本發明第一實施例之畫素電極與液晶分子的上視示意圖。 第7圖繪示本發明第一實施例之畫素電極被提供驅動電壓的明亮區示意圖。 第8圖繪示本發明第二實施例之畫素電極的上視示意圖。 第9圖繪示本發明第三實施例之畫素電極的上視示意圖。 第10圖繪示本發明第四實施例之畫素電極的上視示意圖。 第11圖繪示本發明之實施例之液晶顯示面板之液晶效率與畫素密度的模擬結果示意圖。 第12圖繪示本發明另一實施例之液晶顯示面板的剖面示意圖。

Claims (24)

1. 一種畫素電極，包括複數個狹縫，且該等狹縫之其中一個具有： 一第一虛擬距離a，平行於一第一方向；以及 一第二虛擬距離b，平行於一第二方向，其中該第一方向實質上不同於該第二方向，該第二方向實質上垂直於一液晶配向方向，該狹縫在該第二方向上具有兩種以上之寬度，且1≦a/b≦10。
2. 如請求項1所述之畫素電極，其中該等狹縫分別包括一單元圖案，該第一虛擬距離a為該單元圖案於該第一方向上之寬度，而該第二虛擬距離b為該單元圖案在該第二方向上的最小寬度，該單元圖案具有一第一側邊、一第二側邊、一第三側邊以及一第四側邊，該第一側邊以及該第三側邊實質上平行一第三方向，該第二側邊以及該第四側邊實質上平行一第四方向，該第一側邊與該第四側邊在該第二方向上互相對應，該第二側邊與該第三側邊在該第二方向上互相對應，且該第一方向、該第二方向、該第三方以及該第四方向不互相平行。
3. 如請求項2所述之畫素電極，其中在該第二方向上，各該狹縫之該第一側邊係與相鄰的另一個該狹縫之該第四側邊相鄰對應。
4. 如請求項2所述之畫素電極，其中在該第二方向上，各該狹縫之該第一側邊係與相鄰的另一個該狹縫之該第三側邊相鄰對應。
5. 如請求項2所述之畫素電極，其中各該狹縫具有複數個該單元圖案，且該些單元圖案係沿著該第一方向連續重複排列。
6. 如請求項2所述之畫素電極，其中該單元圖案係為一六邊形。
7. 如請求項2所述之畫素電極，其中該第一側邊與該第二側邊之間的夾角範圍為約150度至約170度。
8. 如請求項1所述之畫素電極，其中部分該等狹縫係沿著該第二方向相鄰並排，在該第二方向上，該等狹縫具有最大寬度之部分係互相對應，且該等狹縫具有最小寬度之部分係互相對應。
9. 如請求項1所述之畫素電極，其中部分該等狹縫係沿著該第二方向相鄰並排，在該第二方向上，相鄰之該等狹縫具有最大寬度之部分係互相錯位，且相鄰之該等狹縫具有最小寬度之部分係互相錯位。
10. 如請求項9所述之畫素電極，其中在該第二方向上，各該狹縫具有最大寬度之部分與相鄰的另一個該狹縫具有最小寬度之部分係互相對應。
11. 如請求項1所述之畫素電極，其中該等狹縫沿著該第一方向延伸排列成複數個狹縫列，且該等狹縫列沿著該第二方向上平行並排。
12. 如請求項11所述之畫素電極，其中兩相鄰之該等狹縫列在該第一方向上具有二分之一該第一虛擬距離a之錯位排列。
13. 如請求項1所述之畫素電極，其中該等狹縫係為封閉圖形。
14. 如請求項13所述之畫素電極，其中該等狹縫之封閉圖形係為一六邊形。
15. 如請求項1所述之畫素電極，其中該第一虛擬距離a與該第二虛擬距離b滿足以下條件：5微米（um）≦a≦30 um，2 um≦b≦6 um且2.5≦a/b≦7。
16. 如請求項1所述之畫素電極，其中在該第一方向上，相鄰之該等狹縫之間的距離範圍為約1.5微米至約4微米。
17. 如請求項1所述之畫素電極，其中在該第二方向上，相鄰之該等狹縫之間的最大距離範圍為約3微米至約6微米。
18. 一種液晶顯示面板，包括： 一第一基板； 一第二基板，與該第一基板相對設置； 一液晶層，設置於該第一基板與該第二基板之間，並包括複數個液晶分子； 一絕緣層，設置於該第一基板與該液晶層之間； 一第一電極層，設置於該第一基板與該絕緣層之間；以及 一第二電極層，設置於該絕緣層與該液晶層之間，其中該第二電極層包括至少一電極，該電極包括複數個狹縫，且該等狹縫之其中一個具有： 一第一虛擬距離a，平行於一第一方向；以及 一第二虛擬距離b，平行於一第二方向，其中該第一方向實質上不同於該第二方向，該第二方向實質上垂直於一液晶配向方向，該狹縫在該第二方向上具有兩種以上之寬度，且1≦a/b≦10。
19. 如請求項18所述之液晶顯示面板，其另包括一第三電極層，設置於該第二基板與該液晶層之間。
20. 如請求項19所述之液晶顯示面板，其中該第一電極層具有至少一第一電位，該第二電極層之該電極具有至少一第二電位，該第三電極層具有一第三電位，且當該液晶顯示面板於一廣視角模式時，該第二電位與該第三電位不具有電位差，當該液晶顯示面板於一窄視角模式時，該第二電位與該第三電為具有電位差。
21. 如請求項20所述之液晶顯示面板，其中該液晶顯示面板在一驅動模式下，該第一電位大於該第二電位，且該第二電位大於該第三電位。
22. 如請求項20所述之液晶顯示面板，其中該液晶顯示面板在一驅動模式下，該第一電位小於該第二電位，且該第二電位小於該第三電位。
23. 如請求項18所述之液晶顯示面板，其中該液晶層之該等液晶分子之折射率差與該液晶層之間隙之乘積範圍為約400奈米至約600奈米。
24. 如請求項18所述之液晶顯示面板，其另具有複數個畫素，位於該第一基板上，且該等畫素之密度大於等於339每英吋畫素（PPI）。