TW201812328A - 用於缺陷檢測放大之反向裝飾 - Google Patents

用於缺陷檢測放大之反向裝飾 Download PDF

Info

Publication number
TW201812328A
TW201812328A TW106124256A TW106124256A TW201812328A TW 201812328 A TW201812328 A TW 201812328A TW 106124256 A TW106124256 A TW 106124256A TW 106124256 A TW106124256 A TW 106124256A TW 201812328 A TW201812328 A TW 201812328A
Authority
TW
Taiwan
Prior art keywords
layer
defect
nand
tungsten
stack
Prior art date
Application number
TW106124256A
Other languages
English (en)
Inventor
菲利普 米梭爾
羅伯特 達納
保羅 麥當勞
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201812328A publication Critical patent/TW201812328A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

反向裝飾可用來檢測一裝置中之缺陷。晶圓可包含NAND堆疊或其他裝置。該缺陷可為一通道橋、一空隙或其他類型之缺陷。反向裝飾可保留一缺陷及/或可改良缺陷檢測。可自一裝置移除一層之一部分。亦可將一層添加至該裝置，諸如添加於該缺陷上，且可移除該層之部分。

Description

用於缺陷檢測放大之反向裝飾
本發明係關於缺陷檢測。
晶圓檢驗系統有助於一半導體製造商藉由檢測在製程期間發生之缺陷而增加且維持積體電路(IC)晶片良率。檢驗系統之一個目的係監測一製程是否符合規範。若製程在既定規範之範疇外，則檢驗系統指示問題及/或問題之來源，接著，半導體製造商可解決該問題。 半導體製造產業之發展對良率管理及特定言之計量及檢驗系統之需求愈來愈大。臨界尺寸日益縮小而晶圓大小日益增加。經濟學驅使該產業減少用於達成高良率、高價值生產之時間。因此，最小化從檢測一良率問題至解決該問題之總時間判定一半導體製造商之投資回報率。 隨著半導體產業縮小設計、添加新材料或構造新結構以增加電晶體或記憶體元件之密度，缺陷檢測變得愈來愈具挑戰性。缺陷變得愈來愈小、具有較低光學對比度或在更嘈雜的光學環境中。已發展出使用較短波長以改良解析度及光學對比度、包含用以濾除雜訊之特徵(例如，使用特定孔徑、演算法或特徵向量)，或具有增加的光強度以改良光信號之工具。儘管已進行此等努力，但用傳統方法檢測此等缺陷之能力具有愈來愈長的上市時間或其開發正變得極其昂貴。 已嘗試最近解決方案以解決此等問題。此等解決方案包含用以濾除雜訊之新穎光源或特徵。然而，當前方法難以跟上技術進步之步伐，且發生檢測差距。對於一些差距缺陷，不存在已知的光學解決方案，且僅有的替代方案係使用一掃描電子顯微鏡(SEM)或電子測試(eTest)之大量時間。例如，eTest揭示於美國專利第6,714,031號中，該案之全文以引用的方式併入。僅僅工具改良可能不足以解決檢測此等缺陷之能力的全部差距。即使可運用一先進工具設計進行檢測，工具效能可能仍無法跟上先進半導體設計之步伐。因此，可需要製程之改變。 半導體製造商已發展出容許光學檢驗工具來檢測缺陷之替代解決方案。半導體製造商已引入額外程序步驟以更容易檢測具挑戰性的缺陷(尤其在無更佳替代方案之情況下)，而不管所需之額外程序控制。一項實例稱為「裝飾」，其中半導體製造商沈積或移除具有高光學對比度之材料以放大低對比度缺陷之檢測。例如，SiO2 化學機械平坦化(CMP)後層由邏輯電晶體之頂部上之玻璃組成。歸因於缺陷之低光學對比度及小的大小，可能難以檢測任何小的微刮痕。當藉由蝕除材料而裝飾一缺陷時，可更容易檢測缺陷。已發展出用以裝飾晶圓之其他方法實例。然而，甚至此等替代解決方案仍無法檢測全部缺陷。 簡單藉由沈積材料或移除材料，裝飾無法檢測全部缺陷。SEM可發現一些此等難以檢測的缺陷，但SEM影像獲取一晶圓上之全部缺陷花費一長時間，且無法提供用於根本原因分析之晶圓特徵。歸因於所需之大量程序步驟，eTest之處理係昂貴的。 因此，需要缺陷檢測之經改良方法。
在一第一實施例中，提供一種方法。該方法包括將一材料之一層塗敷於一晶圓之一表面上，使得該晶圓上之一缺陷由該層覆蓋。該材料經組態以放大該缺陷之檢測。移除該層之一第一部分。該層之一第二部分經組態以在該移除之後保持安置在該缺陷上。該缺陷可為一空隙、一橋或一間隔。該材料可為氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。保持安置在該缺陷上之該層之該第二部分可具有自1 nm至500 nm之一厚度。 該移除可包含蝕刻或化學機械平坦化之至少一者。該塗敷可包含沈積。 該材料可進一步經組態以在該移除期間保留該缺陷。 在一例項中，該表面包含至少一個NAND堆疊。在另一例項中，該表面包含含有銅或鎢之至少一個結構，且該缺陷安置於該結構中。 該方法可進一步包括在該移除之後檢測該缺陷。 在一第二實施例中，提供一種方法。該方法包括將一材料之一層塗敷於一晶圓之一表面上，使得該晶圓上之一缺陷由該層覆蓋。該晶圓之該表面包含複數個NAND堆疊。該材料經組態以放大該缺陷之檢測。移除該層之一第一部分。該層之一第二部分經組態以在該移除之後保持安置在該缺陷上。該材料可為氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。保持安置在該缺陷上之該層之該第二部分可具有自1 nm至500 nm之一厚度。 在一例項中，該缺陷係該等NAND堆疊之一者之一壁中之一空隙。該塗敷包含於該等NAND堆疊之該等壁上之各向同性沈積，且該移除包含對該等NAND堆疊之該等壁之各向同性蝕刻。 在另一例項中，該缺陷係該等NAND堆疊之兩個NAND堆疊之間的一橋結構。該塗敷包含於該等NAND堆疊之該等壁上之各向異性沈積，且該移除包含對該等NAND堆疊之該等壁之各向同性蝕刻。 在一第三實施例中，提供一種方法。該方法包括提供包含具有一缺陷之一NAND堆疊之一晶圓。該缺陷係該NAND堆疊之一壁中之一空隙。自該NAND堆疊移除一些鎢。移除該鎢經組態以暴露該NAND堆疊中之一支柱之一表面。自該NAND堆疊移除矽。移除該矽形成該支柱中之一空隙。自該NAND堆疊移除該鎢之一剩餘部分。 移除該鎢可包含一各向同性蝕刻。該鎢之部分可經組態以在移除該鎢之後保留在該NAND堆疊上。 移除該矽可包含一蝕刻。
相關申請案之交叉參考 本申請案主張於2016年7月20日申請且讓與美國申請案第62/364,498號之臨時專利申請案之優先權，該案之揭示內容特此以引用的方式併入。 儘管將根據特定實施例描述所主張之標的，然其他實施例(包含未提供本文中闡述之全部益處及特徵之實施例)亦在本發明之範疇內。在不脫離本發明之範疇之情況下，可進行各種結構、邏輯、程序步驟及電子改變。因此，本發明之範疇僅參考隨附申請專利範圍定義。 揭示藉由稱為「反向裝飾」之一技術而放大缺陷檢測之方法。反向裝飾係添加及/或移除金屬、半導體或介電材料以放大差距缺陷之檢測之一程序流程。代替僅添加材料或僅移除材料以放大缺陷檢測，可添加材料以保留缺陷或轉移一差距缺陷以用於稍後光學檢測。可移除限制缺陷光學檢測之材料以放大光學缺陷檢測。當前層或裝置上的缺陷檢測得以增加。亦可解決正開發之新穎裝置中之檢測差距。與現有技術相比，本文中揭示之方法更為快速且較廉價，且可檢測使用現有技術無法檢測之缺陷類型。抑制檢測之雜訊源得以減少或消除。 此外，本文中揭示之方法可檢測現有光學技術無法檢測之缺陷。現有技術「裝飾」差距缺陷使得該等缺陷可檢測無法應用於全部類型之缺陷。例如，不存在用於關鍵差距缺陷(諸如一鎢空隙)之已知的光學檢驗解決方案。用於此等類型之缺陷之一可能檢測解決方案係eTest，但eTest係昂貴的且僅可在額外處理之後或形成額外層之後執行。 圖1係一程序流程之一實施例。圖1中之實例用於一M1銅CMP層上之2D邏輯，然而其可在其他裝置或結構上執行。圖1表示一俯視圖。 設計密度隨著設計縮小而增加，此增加相同面積中之雜訊。此對於M1銅CMP層尤其成問題，其中雜訊在主導地位藉此限制銅空隙檢測。一個已知光學解決方案界定至少一個小關照區域以消除周圍雜訊，但仍遺漏許多空隙。小關照區域可藉由消除來自周圍雜訊源(例如，不同結構)之雜訊源而消除雜訊。儘管雜訊消除，但仍可能因為存在於所考量區域內之雜訊源而遺漏一些空隙。 圖1展示一裝置100及一裝置101之俯視圖。如圖1A中所見，裝置100及裝置101兩者包含具有銅結構103之一晶圓102。銅結構103可為已經填充之銅線或其他類型之結構。銅結構103在檢驗期間產生大量光學雜訊。其他結構或材料(諸如一未經填充鎢接點)在檢驗期間亦可產生大量光學雜訊。 裝置101亦包含缺陷104，歸因於在檢驗期間由銅結構103產生之光學雜訊，難以檢測該缺陷104。金屬線結構可具有可在所獲取影像中展現為雜訊之尺寸變動或顆粒。缺陷104可為一空隙或其他類型之缺陷。缺陷可具有自10 nm至100 nm之尺寸，然而其他尺寸係可能的。一銅結構中之一空隙可使一裝置停止運轉。 為提供一基線，在圖1B中將一多晶矽層105或某一其他高對比度折射率材料添加於裝置100及裝置101兩者上。可使用之其他高對比度折射率材料包含氮化矽(Six Ny )、二氧化鈦(TiO2 )、非晶碳、氧化鉿(HfO2 )、氧化鎂(MgO)、氧化鋁(Al2 O3 )、碳化矽(SiC)、五氧化二鉭(Ta2 O5 )或其等之組合(例如，與多晶矽組合)。多晶矽或其他高對比度折射率材料具有不同於周圍介質之一折射率(n)。例如，多晶矽或其他高對比度折射率材料可具有n＞2。作為比較，氧化矽之n大約為1.25。多晶矽層105填充於缺陷104中。可使用沈積或其他技術添加多晶矽層105。 在圖1C中，使用CMP移除多晶矽層105之部分。移除足夠的多晶矽層105以暴露銅結構103。缺陷104仍由多晶矽105填充。因此，層105之一部分(例如，一第一部分)經移除且層105之一部分(例如，一第二部分)保持安置在缺陷104上。 若矽與銅之間的雜訊未針對缺陷檢測提供足夠的對比度，則其後接著可進行一選用金屬特定蝕刻以消除光學雜訊源。在圖1D中，蝕刻裝置100及裝置101。此移除銅結構103。缺陷104上之多晶矽保留在銅空隙中。在蝕刻之後，裝置100及裝置101類似於傳統上提供高檢測靈敏度之虛擬多晶矽(Dummy Poly)移除層。缺陷104仍由多晶矽填充，此提供高對比度。與圖1A之裝置101中相比，圖1D之裝置101中存在較少光學雜訊。 圖1中之M1銅CMP反向裝飾實例解決提供與使用關照區域相比更高之靈敏度。此可部分歸因於銅中之雜訊源之消除。 圖2係具有一通道橋205之一3D NAND堆疊203之一通道蝕刻層之一例示性橫截面視圖。NAND裝置200包含以通道204分隔之多個3D NAND堆疊203。例如，各3D NAND堆疊203可為一快閃記憶體之部分。NAND快閃記憶體係不需要電力以保持資料之一類型的非揮發性儲存技術。在一例項中，3D NAND堆疊203係一48堆疊裝置。 3D NAND堆疊203安置於一基板206上，該基板206可為矽或其他材料。3D NAND堆疊203係由氧化矽201及氮化矽202之交替層製成。使用影線或網點標示各個層中之材料。可包含其他材料或其他類型之層。在圖2之實例中，通道橋205係由氧化矽201製成。通道橋205之確切位置可改變，此意謂其可在除如圖2中所繪示外之相對於基板206之其他高度位置處。 圖3係使用圖2之3D NAND堆疊203之一程序流程之一實施例。在圖3A中，通道橋205展示為在3D NAND堆疊203之間的通道204中。在圖3B中，將一材料層207添加於通道204中之通道橋205上。層207可具有自大於1 nm至550 nm (包含其中至0.1 nm之全部範圍及值)之一厚度，然而其他尺寸係可能的。通道橋205可部分或完全由材料層207覆蓋。層207經添加於通道橋205及3D NAND堆疊203之壁兩者上。可藉由例如各向異性沈積而添加層207。層207在通道橋205上之厚度可大於其在3D NAND堆疊203之壁上之厚度。 在此實例中，層207係氮化矽。然而，層207亦可為多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之組合(例如，與氮化矽組合)。層207可呈固相、可與製程流程相容，且可使用例如各向異性或各向同性蝕刻來蝕刻。層207具有不同於周圍介質之一n。例如，層207可具有n＞2。在進一步處理之後(諸如在移除鎢之後)，層207可提供與周圍結構之高對比折射率。 在圖3C中，移除層207之一部分。自3D NAND堆疊203之壁移除層207之部分或絕大部分。移除可為例如一各向同性蝕刻。層207之一部分保留在通道橋205上。因此，層207之一部分經移除且層207之一部分保持安置在通道橋205上。在移除至少部分之後保留在通道橋205上之層207之部分可具有自例如1 nm至500 nm (包含其中至0.1 nm之全部範圍及值)之一厚度。移除可經組態以減小對氮化矽層202或3D NAND堆疊203之其他層之損害。層207放大通道橋205之檢測。通道橋205可由層207保留。 圖4係具有一間隔結構307之一3D NAND堆疊303之一鎢填充及蝕刻層之一例示性橫截面視圖。NAND裝置300包含以通道304分隔之多個3D NAND堆疊303。3D NAND堆疊303安置於一基板305上，該基板305可為矽或其他材料。3D NAND堆疊303係由氧化矽301及鎢302之交替層製成。3D NAND堆疊303可包含由多晶矽製成之一或多個支柱306。使用影線或網點標示各個層中之材料。可包含其他材料或其他類型之層。在圖4之實例中，間隔結構307係由鎢製成，且其在基板305上之通道304之底座中。 圖5係使用圖4之3D NAND堆疊303之一程序流程之一實施例。如圖5A中所見，繪示兩個通道304以供比較。一個通道304包含一間隔結構307，且另一通道不包含。在圖5B中，將一材料層308添加於通道304中之底座上及3D NAND堆疊303之壁上。層308可具有自大於1 nm至550 nm (包含其中至0.1 nm之全部範圍及值)之一厚度，然而其他尺寸係可能的。層308亦添加於間隔結構307上。可藉由例如各向異性沈積而添加層308。層308在通道304之底座或間隔結構307上之厚度可大於其在3D NAND堆疊303之壁上之厚度。 在此實例中，層308係氮化矽。然而，層308亦可為多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之組合(例如，與氮化矽組合)。層308可呈固相、可與製程流程相容，且可使用例如各向異性或各向同性蝕刻來蝕刻。層308具有不同於周圍介質之一n。例如，層308可具有n＞2。在進一步處理之後(諸如在移除鎢之後)，層308可提供與周圍結構之高對比折射率。 在圖5C中，移除層308之一部分。自3D NAND堆疊303之壁移除層308之部分或絕大部分。移除可為例如一各向同性蝕刻。層308之一部分保留在間隔結構307上。因此，層308之一部分經移除且層308之一部分保持安置在間隔結構307上。在移除至少部分之後保留在間隔結構307上之層308之部分可具有自例如1 nm至500 nm (包含其中至0.1 nm之全部範圍及值)之一厚度。移除可經組態以減小對3D NAND堆疊303之層之損害。層308放大間隔結構307之檢測。 在圖5D中，移除鎢302層。此可使用一鎢蝕刻而發生。間隔結構307可由層308保留。 圖6係具有一通道橋407之一3D NAND堆疊403之鎢填充及蝕刻層之一例示性橫截面視圖。NAND裝置400包含以通道404分隔之多個3D NAND堆疊403。3D NAND堆疊403安置於一基板405上，該基板405可為矽或其他材料。3D NAND堆疊403係由氧化矽401及鎢402之交替層製成。3D NAND堆疊403可包含由多晶矽製成之一或多個支柱406。使用影線或網點標示各個層中之材料。可包含其他材料或其他類型之層。在圖6之實例中，通道橋407係由鎢製成。 圖7係使用圖6之3D NAND堆疊403之一程序流程之一實施例。如圖7A中所見，繪示兩個通道404以供比較。一個通道404包含一通道橋407且另一通道不包含。在圖7B中，將一材料層408添加於通道404中之底座上及3D NAND堆疊403之壁上。層408可具有自大於1 nm至550 nm (包含其中至0.1 nm之全部範圍及值)之一厚度，然而其他尺寸係可能的。層408亦添加於通道橋407上。可藉由例如各向異性沈積而添加層408。層408在通道404之底座或通道橋407上之厚度可大於其在3D NAND堆疊403之壁上之厚度。 在此實例中，層408係氮化矽。然而，層408亦可為多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之組合(例如，與氮化矽組合)。層408可呈固相、可與製程流程相容，且可使用例如各向異性或各向同性蝕刻來蝕刻。層408具有不同於周圍介質之一n。例如，層408可具有n＞2。在進一步處理之後(諸如在移除鎢之後)，層408可提供與周圍結構之高對比折射率。 在圖7C中，移除層408之一部分。自3D NAND堆疊403之壁移除層408之部分或絕大部分。移除可為例如一各向同性蝕刻。層408之一部分保留在通道橋407上。因此，層408之一部分經移除且層408之一部分保持安置在道橋407上。在一例項中，層408可環繞或包圍通道橋407。在移除至少部分之後保留在通道橋407上之層408之部分可具有自例如1 nm至500 nm (包含其中至0.1 nm之全部範圍及值)之一厚度。移除可經組態以減小對3D NAND堆疊403之層之損害。層408放大通道橋407之檢測。 在圖7D中，移除鎢402層。此可使用一鎢蝕刻而發生。通道橋407可由層408保留。 存在於3D NAND空間中不具有一適當檢測解決方案之缺陷類型。當前不具有一適當檢測解決方案之一個3D NAND缺陷實例係一鎢空隙。圖8係具有一鎢空隙507之一3D NAND堆疊503之鎢填充及蝕刻層之一例示性橫截面視圖。NAND裝置500包含以通道504分隔之多個3D NAND堆疊503。3D NAND堆疊503安置於一基板505上，該基板505可為矽或其他材料。3D NAND堆疊503係由氧化矽501及鎢502之交替層製成。由多晶矽製成之一或多個支柱506可在3D NAND堆疊503中。使用影線或網點標示各個層中之材料。可包含其他材料或其他類型之層。在插圖中展示鎢空隙507。鎢空隙可具有自例如10 nm至100 nm之尺寸。鎢層502之部分未形成，此引起鎢空隙507。一鎢空隙507可歸因於以下原因而發生，諸如來自一先前製造步驟之氮化矽殘餘物阻擋鎢沈積，氧化矽在氮化矽步驟期間再沈積而隨後阻擋鎢沈積，及/或鎢沈積夾斷且引起一空隙。 存在多個鎢層及薄通道(例如，寬度為~100 nm)可嚴重限制向下穿透至缺陷之光。若不存在與缺陷相互作用之光，則不存在光學地獲得缺陷之一信號以供檢測之有效方式。甚至使用較長波長(~900 nm)之檢測仍被限制於通道中大約1 μm深度。若一鎢空隙位於3D NAND堆疊503之底部附近(例如，自基板505至結構之表面之總堆疊為3 μm至4 μm厚度)，則無法使用當前工具或甚至使用一高著陸能量SEM進行光學檢測。較長波長無法解決光穿透問題。eTest可能夠檢測鎢空隙，但eTest通常更昂貴且比執行如本文中揭示之額外沈積及移除步驟更為耗時。 運用反向裝飾，可放大具有鎢空隙之缺陷檢測。圖9係使用圖8之3D NAND堆疊503之一程序流程之一實施例。在圖9A中，初始結構係支柱506，其可由多晶矽製成，由氧化矽501及鎢502環繞。一通道504繪示為在支柱506之間通過。存在暴露於通道504中之一鎢空隙507。在圖9B中，執行一第一鎢蝕刻，此暴露支柱506之一表面。此第一鎢蝕刻可為一定時各向同性蝕刻。在此第一鎢蝕刻期間並未移除全部鎢502。在圖9C中，執行一矽蝕刻。雖然在大部分區域中，鎢502保留而作為一保護屏障，但圖9C中之矽蝕刻形成支柱506之經暴露表面中之一缺陷508。因此，可形成一多晶矽空隙。在圖9D中，執行一第二鎢蝕刻，此移除鎢之其餘部分及因此光穿透之一限制因素。使用圖9中繪示之技術，多晶矽空隙得以保留且可用於原始鎢空隙507之缺陷檢測。可使用較長波長(~900 nm)來檢測多晶矽空隙，諸如圖9D中之多晶矽空隙。因此，可藉由存在多晶矽空隙而檢測鎢空隙507。 反向裝飾亦可藉由沈積氮化矽而放大缺陷檢測。圖10係使用圖8之3D NAND堆疊503之一程序流程之一實施例。在圖10A中，初始結構係支柱506，其可由多晶矽製成，由氧化矽501及鎢502環繞。一通道504繪示為在支柱506之間通過。存在暴露於通道504之一鎢空隙507。 在圖10B中，將一材料層509添加於通道504中之至少3D NAND堆疊503之壁上。層509可具有自大於1 nm至550 nm (包含其中至0.1 nm之全部範圍及值)之一厚度，然而其他尺寸係可能的。層509亦沈積於鎢空隙507中。可藉由例如各向同性沈積而添加層509。 在此實例中，層509係氮化矽，但其亦可為另一高指數介電材料。然而，層509亦可為多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之組合(例如，與氮化矽組合)。層509可呈固相、可與製程流程相容，且可使用例如各向異性或各向同性蝕刻來蝕刻。層509具有不同於周圍介質之一n。例如，層509可具有n＞2。在進一步處理之後(諸如在移除鎢之後)，層509可提供與周圍結構之高對比折射率。 在圖10C中，移除層509之一部分。自3D NAND堆疊503之壁移除層509之部分或絕大部分，然而鎢空隙507保持至少部分由層509填充。因此，層509之一部分經移除且層509之一部分保持安置在鎢空隙507上。層509之部分可在移除期間自鎢空隙507移除，但層509之絕大部分或足夠的層509可保留以保護支柱506。在移除至少部分之後保留在鎢空隙507上或中之層509之部分可具有自例如1 nm至500 nm (包含其中至0.1 nm之全部範圍及值)之一厚度。移除可為例如依賴於擴散之一乾式蝕刻或一定時各向同性蝕刻。移除可經組態以減小對3D NAND堆疊503之層之損害。層509放大鎢空隙507之檢測。 在圖10D中，移除鎢502層。此可使用一鎢蝕刻而發生且可為一個步驟或可為兩個步驟(如圖9中所見)。然而，鎢空隙507及靠近鎢空隙507之鎢502之部分由層509保留。層509之材料可經組態以改良檢測靈敏度，即使鎢空隙507位於基板505附近。例如，材料509可為一高指數材料。材料509或具有鎢502之材料509可在檢測期間散射或吸收光。 圖11至圖13係根據本發明之方法之實施例。在圖11中繪示之方法600中，諸如藉由沈積而將一材料之一層塗敷601於一晶圓之一表面上，使得晶圓上之一缺陷由層覆蓋。材料可為氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。晶圓可包含例如一NAND堆疊、一鎢結構或一銅結構。缺陷可為一空隙、一橋、一間隔或一些其他種類之缺陷。材料可經組態以放大缺陷之檢測。諸如藉由蝕刻或CMP而移除602層之一第一部分。層之一第二部分可經組態以在移除之後保持安置在缺陷上。材料可在移除期間保留缺陷。在移除602層之第一部分之後檢測缺陷。例如，取決於材料之品質、周圍結構及程序流程，2倍或更大之放大可為可能的。 在圖12中繪示之方法700中，將一材料之一層塗敷701於一晶圓之一表面上，使得晶圓上之一缺陷由層覆蓋。晶圓之表面可包含一NAND堆疊，且缺陷可為NAND堆疊之一壁中之一空隙。材料可經組態以放大缺陷之檢測。移除702層之一第一部分。層之一第二部分可經組態以在移除之後保持安置在缺陷上。塗敷可包含於NAND堆疊之壁上之各向同性沈積，且移除可包含對NAND堆疊之壁之各向同性蝕刻。材料可為氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。在移除702層之第一部分之後檢測缺陷。 在圖13中繪示之方法800中，將一材料之一層塗敷801於一晶圓之一表面上，使得晶圓上之一缺陷由層覆蓋。晶圓之表面可包含複數個NAND堆疊，且缺陷可為NAND堆疊之兩個NAND堆疊之間的一橋結構。材料可經組態以放大缺陷之檢測。移除802層之一第一部分。層之一第二部分可經組態以在移除之後保持安置在缺陷上。塗敷可包含於NAND堆疊之壁上之各向同性沈積，且移除可包含對NAND堆疊之壁之各向同性蝕刻。材料可為氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。在移除802層之第一部分之後檢測缺陷。 在圖14中繪示之方法900中，自一NAND堆疊移除901一些鎢，使得暴露NAND堆疊中之一支柱之一表面。自NAND堆疊移除902矽，使得形成支柱中之一空隙。自NAND堆疊移除903鎢之一剩餘部分。 本文中揭示反向裝飾之一些實例，但可對不同層或所關注缺陷(DOI)類型利用反向裝飾技術。 使用反向裝飾，對無缺陷之裝置或晶圓區域之影響得以最小化，或對裝置效能無影響。 在反向裝飾之後，可使用各種技術來檢測缺陷。例如，使用廣泛範圍的晶圓檢驗工具之光學檢驗可行(例如，39xx、29xx、28xx、23xx)。 可在反向裝飾期間執行各種技術來添加材料。在揭示沈積時，可執行擴散、分子束磊晶(MBE)、原子層沈積(ALD)或其他技術。沈積可為熔爐沈積、物理氣相沈積(PVD)、化學氣相沈積(CVD)、電化學沈積(ECD)、有機金屬化學氣相沈積(MOCVD)或其他技術。 用於反向裝飾之材料移除技術可包含蝕刻、CMP或其他技術。蝕刻可包含濕式蝕刻或乾式蝕刻。 可如本文中進一步描述般執行方法之步驟之各者。可於一半導體製造設施內之多個工具上執行該等步驟。方法亦可包含可由一控制器及/或(若干)電腦子系統或(若干)系統執行之(若干)任何其他步驟。該等步驟可由一或多個電腦系統執行，該等步驟可根據本文中描述之實施例之任一者組態。另外，上文描述之方法可由任何系統執行以進行本文中描述之添加或移除。 儘管已關於一或多個特定實施例描述本發明，然將瞭解，可在不脫離本發明之範疇之情況下進行本發明之其他實施例。因此，本發明被視為僅受限於隨附申請專利範圍及其等之合理解釋。
100‧‧‧裝置
101‧‧‧裝置
102‧‧‧晶圓
103‧‧‧銅結構
104‧‧‧缺陷
105‧‧‧多晶矽層/多晶矽
200‧‧‧NAND裝置
201‧‧‧氧化矽
202‧‧‧氮化矽/氮化矽層
203‧‧‧3D NAND堆疊
204‧‧‧通道
205‧‧‧通道橋
206‧‧‧基板
207‧‧‧材料層
300‧‧‧NAND裝置
301‧‧‧氧化矽
302‧‧‧鎢
303‧‧‧3D NAND堆疊
304‧‧‧通道
305‧‧‧基板
306‧‧‧支柱
307‧‧‧間隔結構
308‧‧‧材料層
400‧‧‧NAND裝置
401‧‧‧氧化矽
402‧‧‧鎢
403‧‧‧3D NAND堆疊
404‧‧‧通道
405‧‧‧基板
406‧‧‧支柱
407‧‧‧通道橋
408‧‧‧材料層
500‧‧‧NAND裝置
501‧‧‧氧化矽
502‧‧‧鎢/鎢層
503‧‧‧3D NAND堆疊
504‧‧‧通道
505‧‧‧基板
506‧‧‧支柱
507‧‧‧鎢空隙
508‧‧‧缺陷
509‧‧‧材料層/材料
600‧‧‧方法
601‧‧‧將一材料之一層塗敷於一晶圓之一表面上
602‧‧‧移除層之一第一部分
700‧‧‧方法
701‧‧‧將一材料之一層塗敷於一晶圓之一表面上
702‧‧‧移除層之一第一部分
800‧‧‧方法
801‧‧‧將一材料之一層塗敷於一晶圓之一表面上
802‧‧‧移除層之一第一部分
900‧‧‧方法
901‧‧‧自一NAND堆疊移除一些鎢
902‧‧‧自NAND堆疊移除矽
903‧‧‧自NAND堆疊移除鎢之一剩餘部分
為了更全面理解本發明之性質及目的，應結合隨附圖式參考以下詳細描述，其中： 圖1係根據本發明之一程序流程之一實施例； 圖2係具有一通道橋之一3D NAND堆疊之一通道蝕刻層之一例示性橫截面視圖； 圖3係根據本發明之使用圖2之3D NAND堆疊之一程序流程之一實施例； 圖4係具有一間隔結構之一3D NAND堆疊之一鎢填充及蝕刻層之一例示性橫截面視圖； 圖5係根據本發明之使用圖4之3D NAND堆疊之一程序流程之一實施例； 圖6係具有一通道橋之一3D NAND堆疊之一鎢填充及蝕刻層之一例示性橫截面視圖； 圖7係根據本發明之使用圖6之3D NAND堆疊之一程序流程之一實施例； 圖8係具有一鎢空隙之一3D NAND堆疊之一鎢填充及蝕刻層之一例示性橫截面視圖； 圖9係根據本發明之使用圖8之3D NAND堆疊之一程序流程之一實施例； 圖10係根據本發明之使用圖8之3D NAND堆疊之一程序流程之一實施例；及 圖11至圖14係根據本發明之方法之實施例。

Claims (18)

  1. 一種方法，其包括： 將一材料之一層塗敷於一晶圓之一表面上，使得該晶圓上之一缺陷由該層覆蓋，其中該材料經組態以放大該缺陷之檢測；及 移除該層之一第一部分，其中該層之一第二部分經組態以在該移除之後保持安置在該缺陷上。
  2. 如請求項1之方法，其中該缺陷係一空隙、一橋或一間隔。
  3. 如請求項1之方法，其中該材料係氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。
  4. 如請求項1之方法，其中該移除包含蝕刻或化學機械平坦化之至少一者。
  5. 如請求項1之方法，其中該塗敷包含沈積。
  6. 如請求項1之方法，其中該材料進一步經組態以在該移除期間保留該缺陷。
  7. 如請求項1之方法，其中保持安置在該缺陷上之該層之該第二部分具有自1 nm至500 nm之一厚度。
  8. 如請求項1之方法，其中該表面包含至少一個NAND堆疊。
  9. 如請求項1之方法，其中該表面包含含有銅或鎢之至少一個結構，且其中該缺陷安置於該結構中。
  10. 如請求項1之方法，其進一步包括在該移除之後檢測該缺陷。
  11. 一種方法，其包括： 將一材料之一層塗敷於一晶圓之一表面上，使得該晶圓上之一缺陷由該層覆蓋，其中該晶圓之該表面包含複數個NAND堆疊，且其中該材料經組態以放大該缺陷之檢測；及 移除該層之一第一部分，其中該層之一第二部分經組態以在該移除之後保持安置在該缺陷上。
  12. 如請求項11之方法，其中該缺陷係該等NAND堆疊之一者之一壁中之一空隙，其中該塗敷包含於該等NAND堆疊之該等壁上之各向同性沈積，且其中該移除包含對該等NAND堆疊之該等壁之各向同性蝕刻。
  13. 如請求項11之方法，其中該缺陷係該等NAND堆疊之兩個NAND堆疊之間的一橋結構，其中該塗敷包含於該等NAND堆疊之該等壁上之各向異性沈積，且其中該移除包含對該等NAND堆疊之該等壁之各向同性蝕刻。
  14. 如請求項11之方法，其中該材料係氮化矽、多晶矽、二氧化鈦、非晶碳、氧化鉿、氧化鎂、氧化鋁、碳化矽、五氧化二鉭或其等之一組合。
  15. 如請求項11之方法，其中保持安置在該缺陷上之該層之該第二部分具有自1 nm至500 nm之一厚度。
  16. 一種方法，其包括： 提供包含具有一缺陷之一NAND堆疊之一晶圓，其中該缺陷係該NAND堆疊之一壁中之一空隙； 自該NAND堆疊移除一些鎢，其中移除該鎢經組態以暴露該NAND堆疊中之一支柱之一表面； 自該NAND堆疊移除矽，其中移除該矽形成該支柱中之一空隙；及 自該NAND堆疊移除該鎢之一剩餘部分。
  17. 如請求項16之方法，其中移除該鎢包含一各向同性蝕刻，且其中該鎢之部分經組態以在移除該鎢之後保留在該NAND堆疊上。
  18. 如請求項16之方法，其中移除該矽包含一蝕刻。
TW106124256A 2016-07-20 2017-07-20 用於缺陷檢測放大之反向裝飾 TW201812328A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662364498P 2016-07-20 2016-07-20
US62/364,498 2016-07-20
US15/390,473 US10249546B2 (en) 2016-07-20 2016-12-24 Reverse decoration for defect detection amplification
US15/390,473 2016-12-24

Publications (1)

Publication Number Publication Date
TW201812328A true TW201812328A (zh) 2018-04-01

Family

ID=60989593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124256A TW201812328A (zh) 2016-07-20 2017-07-20 用於缺陷檢測放大之反向裝飾

Country Status (3)

Country Link
US (1) US10249546B2 (zh)
TW (1) TW201812328A (zh)
WO (1) WO2018017367A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886364B2 (en) * 2018-02-06 2021-01-05 International Business Machines Corporation Vertical memory cell with mechanical structural reinforcement
CN111524824B (zh) * 2020-04-28 2023-04-07 上海华力集成电路制造有限公司 原子层沉积薄膜的针孔缺陷的检测方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403385B1 (en) 1998-01-27 2002-06-11 Advanced Micro Devices, Inc. Method of inspecting a semiconductor wafer for defects
US6103539A (en) 1998-10-23 2000-08-15 Xmr, Inc. Method and system for nondestructive layer defect detection
JP3726711B2 (ja) 2001-05-31 2005-12-14 セイコーエプソン株式会社 半導体装置
US7603127B2 (en) * 2001-10-12 2009-10-13 Airvana, Inc. Boosting a signal-to-interference ratio of a mobile station
US7064010B2 (en) 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7141179B2 (en) 2004-08-23 2006-11-28 Macronix International Co., Ltd. Monitoring semiconductor wafer defects below one nanometer
US20080311283A1 (en) 2007-06-15 2008-12-18 Qimonda Ag Method of Inspecting and Manufacturing an Integrated Circuit
US7892885B2 (en) * 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
JP2012533737A (ja) 2009-07-16 2012-12-27 ケーエルエー−テンカー・コーポレーション パターン付き層上における改良された感度のための光学的欠陥増幅
US7927895B1 (en) 2009-10-06 2011-04-19 International Business Machines Corporation Varying capacitance voltage contrast structures to determine defect resistance
US9075027B2 (en) * 2012-11-21 2015-07-07 Kla-Tencor Corporation Apparatus and methods for detecting defects in vertical memory
US9250513B2 (en) 2013-09-06 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing an extreme ultraviolet (EUV) mask and the mask manufactured therefrom
US9823206B2 (en) * 2014-07-14 2017-11-21 Kyungpook National University Industry-Academic Cooperation Foundation Apparatus and method for measuring overall heat transfer coefficient
US9859138B2 (en) * 2014-10-20 2018-01-02 Lam Research Corporation Integrated substrate defect detection using precision coating

Also Published As

Publication number Publication date
WO2018017367A1 (en) 2018-01-25
US20180025952A1 (en) 2018-01-25
US10249546B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI809574B (zh) 半導體記憶體元件及其製備方法
CN104078343B (zh) 一种栅氧化层缺陷原貌的失效分析方法
US9382111B2 (en) Micromechanical system and method for manufacturing a micromechanical system
US20120205746A1 (en) End-to-end gap fill using dielectric film
CN105118775B (zh) 屏蔽栅晶体管形成方法
US7923683B2 (en) Method for treatment of samples for transmission electron microscopes
TW201812328A (zh) 用於缺陷檢測放大之反向裝飾
US7329550B2 (en) Method for analyzing the structure of deep trench capacitors and a preparation method thereof
US9721751B2 (en) Electron microscopy specimen and method of fabrication
CN105324847A (zh) 替换性金属栅极晶体管
JP2006245385A (ja) 半導体装置の製造方法
JP5728187B2 (ja) 半導体装置の製造方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
CN110706728B (zh) 芯片存储区域失效地址物理位置的确认方法及装置
CN102509711A (zh) 一种检测浅沟槽隔离缺陷的方法
US20080009139A1 (en) Structure in a substrate for the manufacturing of a semiconductor device and process for manufacturing of a semiconductor device
JP6486137B2 (ja) 半導体装置の製造方法
JP6072478B2 (ja) 磁気抵抗素子の製造方法
CN109817625B (zh) 一种字线多晶硅阻挡氧化层及其制造方法
CN103474387A (zh) 沟槽间形成空气间隔的方法
KR100386453B1 (ko) 반도체 장치의 에지 비드 제거 방법
TWI395298B (zh) 非揮發性記憶體及其製造方法
CN105870051A (zh) 半导体结构的制作方法
TW201511102A (zh) 替換性金屬閘極電晶體的製造流程
Park et al. A Study of a Single-Wafer Process in Metal Contact Hole Cleaning