TWI395298B - 非揮發性記憶體及其製造方法 - Google Patents

Description

非揮發性記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。

隨著消費性電子產品的普及與系統產品的廣泛應用，對於具有高寫入(program)/抹除(erase)速度、小體積與高容量密度的記憶體之需求也越來越高。以可攜式系統化面板(System-on-Panel)為例，將多功能與高密度之積體電路直接製作在面板上被視為是下一代面板的發展趨勢。其中，於系統中負責資料儲存與訊號處理之非揮發性記憶體扮演著重要角色。

一般來說，面板中的非揮發性記憶體是由薄膜電晶體所構成。然而，由薄膜電晶體所構成之非揮發性記憶體具有寫入以及抹除的效率極低的缺點，因而限制了其應用。雖然近來有文獻指出可以利用電子束微影製程在薄膜電晶體中形成奈米線結構，或者是利用橫向固化雷射結晶方法在薄膜電晶體中形成尖端結構，以藉由這些結構來增加電場強度，進而提高記憶體的寫入與抹除效率。然而，這些結構的形成方法通常較為複雜且不易控制，因而會大幅增加非揮發性記憶體的製造成本，且降低其產量與良率。

本發明提供一種非揮發性記憶體的製造方法，其可製作具有良好的耐久性之可靠度以及較快的寫入與抹除速度的非揮發性記憶體。

本發明另提供一種非揮發性記憶體，其具有良好的耐久性之可靠度以及較快的寫入與抹除速度。

本發明提出一種非揮發性記憶體的製造方法。首先，於基底上依序形成穿隧層、電荷捕捉層、阻擋層以及閘極層。接著，圖案化閘極層、阻擋層以及電荷捕捉層，以形成閘極堆疊結構。然後，於閘極堆疊結構兩側的基底中形成源極與汲極區，並於源極與汲極區之間的基底中形成通道區。而後，至少移除穿隧層的一部分，使閘極堆疊結構與通道區之間具有空隙，並使閘極堆疊結構至少部分懸空於基底上。然後，在真空環境下，於基底上形成覆蓋閘極堆疊結構的保護層，以封閉空隙，而於閘極堆疊結構與通道區之間形成真空層。

在本發明之一實施例中，在移除穿隧層之前，更包括於閘極堆疊結構的側壁上形成間隙壁。

在本發明之一實施例中，上述之穿隧層的形成方法包括低溫氧化法。

在本發明之一實施例中，上述之保護層的形成方法包括物理氣相沉積製程。

在本發明之一實施例中，上述之保護層的形成方法包括電漿輔助式沉積製程。

在本發明之一實施例中，上述之保護層的形成方法包括電漿輔助式化學氣相沉積製程。

在本發明之一實施例中，上述之保護層的形成方法包括濺鍍法。

在本發明之一實施例中，上述之移除穿隧層的方法包括濕式蝕刻製程。

在本發明之一實施例中，上述之穿隧層的材料包括半導體氧化物。

在本發明之一實施例中，上述之基底的材料包括單晶半導體材料、多晶半導體材料或非晶半導體材料。

在本發明之一實施例中，上述之閘極層的材料包括多晶矽或金屬。

在本發明之一實施例中，上述之阻擋層的材料包括氧化矽。

在本發明之一實施例中，上述之阻擋層的材料包括高介電材料。

在本發明之一實施例中，上述之電荷捕捉層的材料包括氮化矽。

在本發明之一實施例中，上述之電荷捕捉層的材料包括高介電材料。

在本發明之一實施例中，上述之保護層的材料包括半導體氧化物或半導體氮化物。

本發明另提出一種非揮發性記憶體，包括閘極堆疊結構、源極與汲極區、通道區、保護層以及真空層。閘極堆疊結構位於基底上，包括電荷捕捉層、阻擋層以及閘極層。電荷捕捉層與基底之間具有空隙，使閘極堆疊結構至少部分懸空於基底上。阻擋層位於電荷捕捉層上。閘極層位於阻擋層上。源極與汲極區位於閘極堆疊結構兩側之基底中。通道區位於源極與汲極區之間的基底中。保護層位於基底上且覆蓋閘極堆疊結構，以封閉空隙。真空層由經封閉之空隙所形成，位於閘極堆疊結構與通道區之間。

在本發明之一實施例中，更包括穿隧層，位於閘極堆疊結構與通道區之間。

在本發明之一實施例中，更包括間隙壁，位於閘極堆疊結構的側壁上。

在本發明之一實施例中，上述之間隙壁的材料包括氮化矽。

在本發明之一實施例中，上述之基底的材料包括單晶半導體材料、多晶半導體材料或非晶半導體材料。

在本發明之一實施例中，上述之閘極層的材料包括多晶矽或金屬。

在本發明之一實施例中，上述之阻擋層的材料包括氧化矽。

在本發明之一實施例中，上述之阻擋層的材料包括高介電材料。

在本發明之一實施例中，上述之電荷捕捉層的材料包括氮化矽。

在本發明之一實施例中，上述之電荷捕捉層的材料包括高介電材料。

在本發明之一實施例中，上述之保護層的材料包括半導體氧化物或半導體氮化物。

基於上述，本發明之非揮發性記憶體的製造方法包括移除電荷捕捉層與通道區之間的穿隧層，並於電荷捕捉層與通道區之間形成真空層。如此一來，真空層至少取代部分穿隧層，使非揮發性記憶體具有良好的耐久性之可靠度以及較快的寫入與抹除速度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1F是依照本發明之一實施例的一種非揮發性記憶體的製造方法之流程剖面示意圖。

請參照圖1A，於基底102上依序形成穿隧層104、電荷捕捉層106、阻擋層108以及閘極層110。在本實施例中，基底102的材料例如是單晶半導體材料、多晶半導體材料或非晶半導體材料。穿隧層104的材料例如是氧化矽或其他半導體氧化物，其形成方法例如是低溫氧化法。電荷捕捉層106的材料例如是氮化矽或是其他高介電常數的介電材料，其形成方法例如是化學氣相沉積法。阻擋層108的材料例如是氧化矽或是其他高介電常數的介電材料，其形成方法例如是化學氣相沉積法。其中，高介電常數的介電材料例如是介電常數大於4的介電材料，諸如氧化鉭、鈦酸鍶鋇、氮化矽、氮氧化矽、碳化矽、碳氧化矽、氧化鉿、氧化矽鉿(HfSi_x O_x )、氮氧化矽鉿(HfSiON)、氧化鋯(ZrO_x )、氧化矽鋯(ZrSi_x O_y )、氧化鉿鋯(HfZr_x O_y )、氧化鈦、氧化鈰、氧化鑭、氧化鋁鑭、氧化鋁。閘極層110的材料例如是多晶矽或金屬，其形成方法例如是化學氣相沉積法。

請參照圖1B，接著，圖案化閘極層110、阻擋層108以及電荷捕捉層106，以形成閘極堆疊結構112。在本實施例中，例如是先以微影蝕刻製程定義出圖案化的閘極層110，再以圖案化的閘極層110為罩幕，藉由乾式蝕刻等製程移除部分阻擋層108與部分電荷捕捉層106，以形成閘極堆疊結構112。

請參照圖1C，然後，於閘極堆疊結構112兩側的基底102中形成源極與汲極區114，並於源極與汲極區114之間的基底102中形成通道區116。在本實施例中，源極與汲極區114的形成方法例如是離子植入法。

請參照圖1D，接著，於閘極堆疊結構112的側壁112a上形成間隙壁118。在本實施例中，例如是在基底102上共形地沉積一層間隙壁材料層(未繪示)，再利用非等向性蝕刻製程移除部分間隙壁材料層，以於閘極堆疊結構112的側壁112a上形成間隙壁118。其中，間隙壁材料層的材料例如是氮化矽或其他合適的介電材料，其形成方法例如是化學氣相沉積法。在此步驟中，間隙壁118形成於閘極堆疊結構112的側壁112a上，以保護閘極層110、阻擋層108以及電荷捕捉層106，而穿隧層104則暴露於外。

請參照圖1E，而後，至少移除穿隧層104的一部分， 使閘極堆疊結構112與基底102之間具有空隙120，並使閘極堆疊結構112至少部分懸空於基底102上。在本實施例中，移除穿隧層104的方法例如是使用氫氟酸的濕式蝕刻製程。特別一提的是，在本實施例中是以完全移除穿隧層104為例，但在另一實施例中，可以僅移除一部分的穿隧層104，而留下部分穿隧層104。

請參照圖1F，然後，在真空環境下，於基底102上形成覆蓋閘極堆疊結構112的保護層122，以封閉空隙120，而於閘極堆疊結構112與通道區116之間形成真空層124。詳言之，在真空環境下，於基底102上形成保護層122，保護層122會覆蓋閘極堆疊結構112且封閉空隙120，因而在閘極堆疊結構112與通道區116之間形成真空層124。保護層122的材料例如是半導體氧化物、半導體氮化物或其他絕緣材料，其形成方法例如是物理氣相沉積製程、電漿輔助式沉積製程、濺鍍法或其他在真空環境下所進行的沉積製程，其中電漿輔助式沉積製程可以是電漿輔助式化學氣相沉積製程。

請參照圖1F，在本實施例中，非揮發性記憶體100包括閘極堆疊結構112、源極與汲極區114、通道區116、保護層122以及真空層124。閘極堆疊結構112包括電荷捕捉層106、阻擋層108以及閘極層110。電荷捕捉層106與基底102之間具有空隙120，使閘極堆疊結構112至少部分懸空於基底102上。阻擋層108位於電荷捕捉層106上。閘極層110位於阻擋層108上。源極與汲極區114位於閘極堆疊結構112兩側之基底102中。通道區116位於源極與汲極區114之間的基底102中。保護層122位於基底102上且覆蓋閘極堆疊結構112，以封閉空隙120。真空層124由經封閉之空隙120所形成，位於閘極堆疊結構112與通道區116之間。

在上述的實施例中，是以將穿隧層104完全移除，而以真空層124完全取代穿隧層104為例。但在另一實施例中，如圖2所示，非揮發性記憶體100a可以更包括穿隧層104a，也就是說，非揮發性記憶體100a的製造方法與非揮發性記憶體100的製造方法相似，但是在圖1E所示之移除穿隧層104之一部分的步驟中，可以藉由控制製程而留下一部分的穿隧層104a，使真空層124僅取代部分穿隧層104。因此，如圖2所示，非揮發性記憶體100a包括真空層124、穿隧層104a、電荷捕捉層106、阻擋層108、閘極層110、源極與汲極區114以及通道區118。

一般來說，非揮發性記憶體在經過反覆操作後，穿隧層或穿隧層與通道區之介面會因為反覆傳輸載子而受到傷害，使非揮發性記憶體的耐久性之可靠度變差。然而，在本發明之非揮發性記憶體100、100a中，是以真空層124取代部分穿隧層104或完全取代穿隧層104，故能避免穿隧層或穿隧層與通道區之介面受到傷害的問題，以提升非揮發性記憶體的耐久性之可靠度。

再者，真空的介電常數約為1，而常用作穿隧層材料之氧化矽的介電常數約為4。因此，相較於以一般介電材料所形成的穿隧層，真空層124能使壓降落在其中，而具有較大的電場強度。同時，真空層124的存在會降低阻擋層108的電場強度，而抑制載子在閘極層110與阻擋層108之間進行傳輸。因此，非揮發性記憶體100、100a具有較快的寫入與抹除速度。

此外，在非揮發性記憶體100的製程中，穿隧層104會在後續製程中被移除，也就是說穿隧層104實質上是作為犧牲層，因此，穿隧層104可在低溫下形成，而無需以高溫之熱氧化法來形成具有較佳品質的穿隧層104。也就是說，本發明之非揮發性記憶體的製造方法能避免非揮發性記憶體處於高溫環境下，因此可應用於三維堆疊式積體電路製程與系統化面板製程。

綜上所述，本發明之非揮發性記憶體的製造方法包括移除電荷捕捉層與通道區之間的穿隧層，並於電荷捕捉層與通道區之間形成真空層。如此一來，真空層至少取代部分穿隧層，能避免穿隧層或穿隧層與通道區之介面受到傷害的問題，使非揮發性記憶體具有良好的耐久性之可靠度以及較快的寫入與抹除速度。

此外，本發明之非揮發性記憶體的製造方法可輕易地與現有技術結合，而無需使用昂貴的電子束微影技術或者是步驟繁複的橫向固化雷射結晶方法來額外製作特殊的尖端結構，因此具有簡化的製程步驟。且在製作的執行面上，還能大量製作出高良率以及品質一致的薄膜電晶體，進而降低製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a．．．非揮發性記憶體

102．．．基底

104、104a．．．穿隧層

106．．．電荷捕捉層

108．．．阻擋層

110．．．閘極層

112．．．閘極堆疊結構

112a．．．側壁

114．．．源極與汲極區

116．．．通道區

118．．．間隙壁

120．．．空隙

122．．．保護層

124．．．真空層

圖1A至圖1F是依照本發明之一實施例的一種非揮發性記憶體的製造方法之流程剖面示意圖。

圖2是依照本發明之另一實施例的一種非揮發性記憶體的剖面示意圖。

100．．．非揮發性記憶體

102．．．基底

106．．．電荷捕捉層

108．．．阻擋層

110．．．閘極層

112．．．閘極堆疊結構

112a．．．側壁

114．．．源極與汲極區

116．．．通道區

118．．．間隙壁

122．．．保護層

124．．．真空層

Claims (27)

1. 一種非揮發性記憶體的製造方法，包括：於一基底上依序形成一穿隧層、一電荷捕捉層、一阻擋層以及一閘極層；圖案化該閘極層、該阻擋層以及該電荷捕捉層，以形成一閘極堆疊結構；於該閘極堆疊結構兩側的該基底中形成一源極與汲極區，並於該源極與汲極區之間的該基底中形成一通道區；至少移除該穿隧層的一部分，使該閘極堆疊結構與該通道區之間具有一空隙，並使該閘極堆疊結構至少部分懸空於該基底上；以及在真空環境下，於該基底上形成覆蓋該閘極堆疊結構的一保護層，以封閉該空隙，而於該閘極堆疊結構與該通道區之間形成一真空層。
2. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，在移除該穿隧層之前，更包括於該閘極堆疊結構的側壁上形成一間隙壁。
3. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該保護層的形成方法包括物理氣相沉積製程。
4. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該保護層的形成方法包括電漿輔助式沉積製程。
5. 如申請專利範圍第4項所述之非揮發性記憶體的製造方法，其中該保護層的形成方法包括電漿輔助式化學氣相沉積製程。
6. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該保護層的形成方法包括濺鍍法。
7. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該穿隧層的形成方法包括低溫氧化法。
8. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中移除該穿隧層的方法包括濕式蝕刻製程。
9. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該穿隧層的材料包括半導體氧化物。
10. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該基底的材料包括單晶半導體材料、多晶半導體材料或非晶半導體材料。
11. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該閘極層的材料包括多晶矽或金屬。
12. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該阻擋層的材料包括氧化矽。
13. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該阻擋層的材料包括高介電材料。
14. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該電荷捕捉層的材料包括氮化矽。
15. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該電荷捕捉層的材料包括高介電材料。
16. 如申請專利範圍第1項所述之非揮發性記憶體的製造方法，其中該保護層的材料包括半導體氧化物或半導體氮化物。
17. 一種非揮發性記憶體，包括：一閘極堆疊結構，位於一基底上，包括：一電荷捕捉層，與該基底之間具有一空隙，使該閘極堆疊結構至少部分懸空於該基底上；一阻擋層，位於該電荷捕捉層上；以及一閘極層，位於該阻擋層上；一源極與汲極區，位於該閘極堆疊結構兩側之該基底中；一通道區，位於該源極與汲極區之間的該基底中；一保護層，位於該基底上且覆蓋該閘極堆疊結構，以封閉該空隙；以及一真空層，由該經封閉之空隙所形成，位於該閘極堆疊結構與該通道區之間。
18. 如申請專利範圍第17項所述之非揮發性記憶體，更包括一穿隧層，位於該閘極堆疊結構與該通道區之間。
19. 如申請專利範圍第17項所述之非揮發性記憶體，更包括一間隙壁，位於該閘極堆疊結構的側壁上。
20. 如申請專利範圍第19項所述之非揮發性記憶體，其中該間隙壁的材料包括氮化矽。
21. 如申請專利範圍第17項所述之非揮發性記憶體，其中該基底的材料包括單晶半導體材料、多晶半導體材料或非晶半導體材料。
22. 如申請專利範圍第17項所述之非揮發性記憶體，其中該閘極層的材料包括多晶矽或金屬。
23. 如申請專利範圍第17項所述之非揮發性記憶體，其中該阻擋層的材料包括氧化矽。
24. 如申請專利範圍第17項所述之非揮發性記憶體，其中該阻擋層的材料包括高介電材料。
25. 如申請專利範圍第17項所述之非揮發性記憶體，其中該電荷捕捉層的材料包括氮化矽。
26. 如申請專利範圍第17項所述之非揮發性記憶體，其中該電荷捕捉層的材料包括高介電材料。
27. 如申請專利範圍第17項所述之非揮發性記憶體，其中該保護層的材料包括半導體氧化物或半導體氮化物。