TW201810436A - 主動元件陣列基板 - Google Patents
主動元件陣列基板 Download PDFInfo
- Publication number
- TW201810436A TW201810436A TW105116326A TW105116326A TW201810436A TW 201810436 A TW201810436 A TW 201810436A TW 105116326 A TW105116326 A TW 105116326A TW 105116326 A TW105116326 A TW 105116326A TW 201810436 A TW201810436 A TW 201810436A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- active
- interlayer dielectric
- active layer
- opening
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 396
- 239000011229 interlayer Substances 0.000 claims description 91
- 238000012546 transfer Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 31
- 230000000903 blocking effect Effects 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一種主動元件陣列基板包含基板、第一主動層、閘極介電層、圖案化導電層、層間介電層、第二主動層、至少一導電柱以及至少一蝕刻阻擋層。第一主動層設置於基板之非顯示區。閘極介電層至少設置於第一主動層上。圖案化導電層包含設置於第一主動層上之第一閘極電極以及位於顯示區之第二閘極電極。層間介電層覆蓋第一主動層、閘極介電層與圖案化導電層且包含連接第一主動層之至少一開口。第二主動層設置於層間介電層之上且位於第二閘極電極上方。導電柱設置於開口內。蝕刻阻擋層至少設置於開口的底部，其中蝕刻阻擋層與第二主動層的材料相同。
Description
本發明是關於一種主動元件陣列基板。
如今，隨著個人電腦、個人數位助理或智慧型電話等資料處理設備的發展，對重量輕、外形薄且尺寸小的顯示設備的需求不斷增加，為滿足這些市場趨向，開發了各種平板顯示設備，包括液晶顯示設備、場致發射顯示器或電致發光器件等。為了實現大規模生產、驅動簡便、高清晰度的顯示畫面和低能量損失，通常使用以矩陣形式佈置有薄膜電晶體的液晶顯示設備或有機發光二極體顯示設備。
液晶顯示裝置採用薄膜電晶體作為開關元件來呈現顯示畫面。由於非晶矽薄膜電晶體以低成本且在低溫處理條件下製造，因而常見地，採用非晶矽來製造平板顯示設備的薄膜電晶體基板。然而，由於非晶矽薄膜電晶體之電子遷移率偏低且容易漏電，當它應用於大面積顯示設備時，很難保證良好的顯示品質。如何設計平板顯示設備基板兼具有較佳的電子遷移率且不易漏電是未來的發展方向之一。
本發明之部分實施方式中，在非顯示區與顯示區分別設計不同的第一與第二電晶體，以兼顧高畫質(低漏電)與省電的優點。此不同的第一與第二電晶體的製作方法經由整合，而一同形成第一電晶體內的蝕刻停止層與第二電晶體的主動層。如此一來，在設置第二電晶體的相關結構而進行蝕刻時，可以使第一電晶體的主動層受到蝕刻停止層的保護，而避免第一電晶體的主動層因二次蝕刻而變薄。此外，也可以一同形成第二電晶體的主動層與轉線結構的蝕刻停止層，以使轉線結構的電極受到保護而免於二次蝕刻侵害。
根據本發明之部分實施方式，主動元件陣列基板具有顯示區與設置於顯示區之至少一側的非顯示區。主動元件陣列基板包含基板、第一主動層、閘極介電層、圖案化導電層、第一層間介電層、第二主動層、第一導電柱以及第一蝕刻阻擋層。第一主動層設置於基板之非顯示區。閘極介電層至少設置於第一主動層上。圖案化導電層設置於該基板上且包含第一閘極電極以及一第二閘極電極，分別位於非顯示區與顯示區，其中第一閘極電極設置於第一主動層上。第一層間介電層覆蓋第一主動層、閘極介電層與圖案化導電層，其中第一層間介電層包含至少一第一開口，第一開口之底部連接第一主動層。第二主動層設置於第一層間介電層之上且位於第二閘極電極上方。第一導電柱設置於第一開口內。第一蝕刻阻擋層至少設置於第一開口的底部，其中第一蝕刻阻擋層與第二主動層的材料相同。
於本發明之部分實施方式中，第一蝕刻阻擋層更
設置於第一開口的側壁上。
於本發明之部分實施方式中，第一蝕刻阻擋層將第一導電柱與第一主動層隔絕開來。
於本發明之部分實施方式中，第一蝕刻阻擋層的厚度與第二主動層的厚度大致相同。
於本發明之部分實施方式中，圖案化導電層包含至少一轉線電極，第一層間介電層包含至少一第二開口，第二開口之底部連接轉線電極，主動元件陣列基板更包含第二導電柱以及第二蝕刻阻擋層。第二導電柱設置於第二開口內。第二蝕刻阻擋層至少設置於第二開口的底部，其中第二蝕刻阻擋層與第二主動層一同形成。
於本發明之部分實施方式中，第一蝕刻阻擋層與第一主動層接觸。
於本發明之部分實施方式中，主動元件陣列基板更包含第二層間介電層以及至少一導電柱。第二層間介電層設置於第一層間介電層與第二主動層之上，其中第二層間介電層包含至少一開口，第二層間介電層之開口之底部連接第二主動層。導電柱設置於第二層間介電層之開口內，其中導電柱與第一導電柱的材料相同。
於本發明之部分實施方式中，主動元件陣列基板更包含電極層，電極層設置於第二層間介電層之上，電極層包含至少一第一源極/汲極電極以及至少一第二源極/汲極電極。第一源極/汲極電極位於非顯示區且透過第一導電柱電性連接第一主動層。第二源極/汲極電極位於顯示區且透過導電
柱電性連接第二主動層。
於本發明之部分實施方式中，第一蝕刻阻擋層包含上部份，上部份位於第一層間介電層與第二層間介電層之間。
於本發明之部分實施方式中，上部份的厚度與第二主動層的厚度大致相同。
於本發明之部分實施方式中，第一蝕刻阻擋層與第二主動層一同形成。
於本發明之部分實施方式中，第二主動層與第一主動層的材料不同。
根據本發明之部分實施方式，主動元件陣列基板包含基板、圖案化導電層、第一層間介電層、主動層、至少一第一導電柱以及至少一蝕刻阻擋層。圖案化導電層設置於該基板上且包含閘極電極以及轉線電極。第一層間介電層設置於圖案化導電層上，其中第一層間介電層包含至少一第一開口，第一開口之底部連接轉線電極。主動層設置於第一層間介電層上且位於閘極電極之上方。第一導電柱設置於第一開口內。蝕刻阻擋層至少設置於第一開口的底部，其中蝕刻阻擋層與主動層的材料相同。
於本發明之部分實施方式中，蝕刻阻擋層與主動層一同形成。
於本發明之部分實施方式中，主動元件陣列基板更包含第二層間介電層以及至少一第二導電柱。第二層間介電層設置於第一層間介電層與主動層之上，其中第二層間介電層
包含至少一第二開口，第二層間介電層之第二開口之底部連接主動層。第二導電柱設置於第二層間介電層之第二開口內，其中第二導電柱與第一導電柱的材料相同。
於本發明之部分實施方式中，蝕刻阻擋層包含上部份，上部份位於第一層間介電層與第二層間介電層之間。
根據本發明之部分實施方式，一種製造主動元件陣列基板的方法包含形成第一主動層於基板之非顯示區上，基板包含顯示區與設置於顯示區之一側的非顯示區；形成閘極介電層於第一主動層上；形成圖案化導電層至少於閘極介電層上，其中圖案化導電層包含第一閘極電極以及一第二閘極電極，分別位於非顯示區與顯示區，其中第一閘極電極位於第一主動層之上；形成一第一層間介電層於圖案化導電層上；蝕刻第一層間介電層，以形成至少一第一開口，其中第一開口露出第一主動層；形成一氧化物半導體層於第一層間介電層上，其中氧化物半導體層至少填入第一開口且至少位於第二閘極電極上；以及圖案化氧化物半導體層，以形成一第二主動層以及一蝕刻阻擋層，其中第二主動層位於第二閘極電極上，蝕刻阻擋層至少位於第一開口的底部。
於本發明之部分實施方式中，製造主動元件陣列基板的方法更包含形成第二層間介電層於第二主動層與蝕刻阻擋層上；蝕刻第二層間介電層，以露出蝕刻阻擋層，且形成至少一第二開口以露出第二主動層；以及填入導電材料於第一開口與第二開口中，以分別形成至少一第一導電柱以及至少一第二導電柱，其中第一導電柱電性連接第一主動層，第二導電
柱電性連接第二主動層。
於本發明之部分實施方式中，製造主動元件陣列基板的方法更包含設置至少一電極層於第二層間介電層之上，其中電極層包含至少一第一源極/汲極電極以及至少一第二源極/汲極電極，第一導電柱電性連接第一主動層與第一源極/汲極電極，第二導電柱電性連接第二主動層與第二源極/汲極電極。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧第一主動層
122‧‧‧N型重摻雜區
124‧‧‧N型輕摻雜區
126‧‧‧P型重摻雜區
130‧‧‧閘極介電層
140‧‧‧圖案化導電層
142‧‧‧第一閘極電極
144‧‧‧第二閘極電極
146‧‧‧轉線電極
150‧‧‧第一層間介電層
152‧‧‧第一開口
152a‧‧‧底部
152b‧‧‧側壁
154‧‧‧第二開口
166‧‧‧第二蝕刻阻擋層
166a‧‧‧上部份
170‧‧‧第二層間介電層
172‧‧‧開口
172a‧‧‧底部
180‧‧‧第一導電柱
190‧‧‧第二導電柱
200‧‧‧電極層
202‧‧‧連接電極
204‧‧‧電極
210‧‧‧第三導電柱
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
S1‧‧‧第一源極電極
S2‧‧‧第二源極電極
D1‧‧‧第一汲極電極
154a‧‧‧底部
154b‧‧‧側壁
160‧‧‧氧化物半導體層
162‧‧‧第二主動層
164‧‧‧第一蝕刻阻擋層
164a‧‧‧上部份
D2‧‧‧第二汲極電極
AA‧‧‧顯示區
NA‧‧‧非顯示區
TS‧‧‧轉線結構
TR‧‧‧轉線區域
P‧‧‧部份
第1圖為根據本發明之一實施方式之主動元件陣列基板之上視示意圖。
第2A圖至第2H圖為根據本發明之一實施方式之主動元件陣列基板於製造過程中的剖面示意圖
第3圖為根據本發明之另一實施方式之主動元件陣列基板之剖面示意圖。
第4圖為本發明之再一實施方式之主動元件陣列基板之局部上視示意圖。
第5圖為本發明之又一實施方式之主動元件陣列基板之局部上視示意圖。
第6圖為本發明之另一實施方式之主動元件陣列基板之局部上視示意圖。
以下將以圖式揭露本發明之多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式為之。
第1圖為根據本發明之一實施方式之主動元件陣列基板100之上視示意圖。主動元件陣列基板100具有顯示區AA與設置於顯示區AA之至少一側的非顯示區NA。顯示區AA與非顯示區NA內可設有多個主動元件。第2A圖至第2H圖為根據本發明之一實施方式之主動元件陣列基板100於製造過程中的剖面示意圖。
首先參照第2A圖，提供基板110，基板110可包含顯示區AA與非顯示區NA，其中，顯示區AA與非顯示區NA內可以有不設有主動元件的轉線區域TR。於此，為方便說明起見，單獨將轉線區域TR繪示出來，事實上，轉線區域TR位於顯示區AA與非顯示區NA任意合適的位置。基板110上可以選擇性地設置絕緣層I1。第一主動層120可形成於基板110之非顯示區NA上，其後閘極介電層130可形成於第一主動層120上或全面地覆蓋位於顯示區AA與非顯示區NA的元件(包含第一主動層120、絕緣層I1、基板110)。
於此，基板110的材料可以是各種玻璃。絕緣層I1，例如氧化矽、氮化矽或氮氧化矽。第一主動層120的材料可以是低溫多晶矽半導體(Low Temperature Poly-silicon
Semiconductor；LTPS)或其它合適的半導體材料。閘極介電層130可以由絕緣材料所組成，例如氧化矽、氮化矽或氮氧化矽。閘極介電層130可以由多層絕緣層體所組成。
參照第2B圖，形成圖案化導電層140至少於閘極介電層130上，其中圖案化導電層140包含第一閘極電極142、第二閘極電極144以及轉線電極146，分別位於非顯示區NA、顯示區AA以及轉線區域TR。第一閘極電極142位於第一主動層120之上，而使第一主動層120設置於第一閘極電極142以及基板110之間，閘極介電層130設置於第一閘極電極142與第一主動層120之間。
於本發明之多個實施方式中，第一閘極電極142於第一主動層120上的投影至少露出第一主動層120的兩端，例如第一主動層120的源極與汲極，以便與其他結構電性連接。
於本發明之多個實施方式中，轉線電極146可以與第一閘極電極142或第二閘極電極144相連。或者，轉線電極146可以不與第一閘極電極142或第二閘極電極144相連。
於此，圖案化導電層140可以由金屬(例如銀、銅、鎳、鈦、鉬、鋁、鎢)所組成。可以透過先形成整面的導電層後，經過適當的蝕刻方式，而形成圖案化導電層140。
參照第2C圖，接著，形成第一層間介電層150於圖案化導電層140上，使第一層間介電層150覆蓋閘極介電層130、第一閘極電極142、第二閘極電極144以及轉線電極146，並針對第一主動層120上避開第一閘極電極142的位置，蝕刻第一層間介電層150與閘極介電層130，以形成至少一第一開
口152以及至少一第二開口154。於本實施方式中，第一開口152分別露出第一主動層120之兩端。於此，第一開口152之底部152a連接第一主動層120。另一方面，第二開口154之底部154a連接轉線電極146。
於部分實施方式中，第一層間介電層150可以由絕緣材料所組成，例如氧化矽、氮化矽或氮氧化矽。第一層間介電層150可以由多層絕緣層體所組成。舉例而言，可以透過乾蝕刻方式，蝕刻第一層間介電層150與閘極介電層130，而形成第一開口152以及第二開口154。
參照第2D圖，形成氧化物半導體層160於第一層間介電層150上，其中氧化物半導體層160至少填入第一開口152以及第二開口154且至少位於第二閘極電極144上。
於部份實施方式中，可以透過濺鍍等方式形成氧化物半導體層160。於部份實施方式中，氧化物半導體層160的材料可以是氧化物半導體(Oxide Semiconductor)，例如包含銦、鎵、鋅、錫、鉿等至少一種上述材料之金屬氧化物半導體材料或其它合適的半導體材料。於部份實施方式中，氧化物半導體層160的材料可以是透明或不透明的。
氧化物半導體層160可設置於第一開口152的側壁152b上。於此，第一開口152的側壁152b雖然繪示為垂直豎立的，但實際上，第一開口152的側壁152b可以是傾斜的，即第一開口152的側壁152b與底部152a的夾角可大於90度。據此，當濺鍍氧化物半導體材料時，可以在底部152a與側壁152b上形成氧化物半導體層160。同樣地，氧化物半導體層160可
設置於第二開口154的底部154a與側壁154b上。
參照第2E圖，圖案化氧化物半導體層160，以形成第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166。第二主動層162位於第二閘極電極144上，以使第一層間介電層150設置於第二主動層162與第二閘極電極144之間。
有鑒於第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166由同一層體所形成，第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166的厚度與材料可大致相同。舉例而言，第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166的厚度可為大約5奈米至大約200奈米。
於本發明之多個實施方式中，第一蝕刻阻擋層164至少位於第一開口152的底部152a。於此，第一蝕刻阻擋層164還位於第一開口152的側壁152b上。更甚者，第一蝕刻阻擋層164還包含上部份164a，位於第一層間介電層150上。上部份164a的厚度與第二主動層162的厚度大致相同。於部分實施方式中，上部份164a與第二主動層162齊平。
同樣地，第二蝕刻阻擋層166至少位於第二開口154的底部154a。於此，第二蝕刻阻擋層166還位於第二開口154的側壁154b上。更甚者，第二蝕刻阻擋層166還包含上部份166a，位於第一層間介電層150上。上部份166a的厚度與第二主動層162的厚度大致相同。於部分實施方式中，上部份166a與第二主動層162齊平。
於本發明之多個實施方式中，由於第二主動層162的形成順序位置晚於第一主動層120，因此第二主動層162
的位置高於第一主動層120。
參照第2F圖，形成第二層間介電層170於第一層間介電層150、第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166上，而使第二主動層162、第一蝕刻阻擋層164之上部份164a以及第二蝕刻阻擋層166之上部份166a位於第一層間介電層150與第二層間介電層170之間。
於部分實施方式中，第二層間介電層170可以由各種絕緣材料組成，例如氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鋯等等。第一層間介電層150以及第二層間介電層170的材料可以相同或不同。
參照第2G圖，蝕刻第二層間介電層170，以形成露出第二主動層162的開口172，並移除第一開口152與第二開口154內的第二層間介電層170。於此，第二層間介電層170之開口172之底部172a連接第二主動層162。
於部分實施方式中，可以透過乾蝕刻方式蝕刻第二層間介電層170。於部分實施方式中，第一層間介電層150與第二層間介電層170的材料相似，且可以透過同樣的蝕刻方法(例如乾蝕刻)而形成。
於此，在蝕刻第二層間介電層170時，第二層間介電層170的蝕刻率高於第二主動層162、第一蝕刻阻擋層164以及第二蝕刻阻擋層166的蝕刻率。舉例而言，第二層間介電層170與第二主動層162、第一蝕刻阻擋層164或第二蝕刻阻擋層166的蝕刻比可以為大約15至大約200的範圍內。如此一來，在顯示區AA，在蝕刻第二層間介電層170之開口172時，
第二主動層162能作為蝕刻停止層抵抗此蝕刻，而維持第二主動層162自身的厚度。在非顯示區NA，在移除第一開口152內的第二層間介電層170時，第一蝕刻阻擋層164能抵抗此蝕刻，而能夠保護第一主動層120免受蝕刻侵害。在轉線區域TR，在移除第二開口154內的第二層間介電層170時，第二蝕刻阻擋層166能抵抗此蝕刻，而能夠保護轉線電極146免受蝕刻侵害。
於部分實施方式中，在蝕刻第二層間介電層170時，第一蝕刻阻擋層164相較於第一主動層120可具有較低的蝕刻率，例如在蝕刻第二層間介電層170時，氧化物半導體相較於低溫多晶矽半導體具有較低的蝕刻率。因此，藉由第一蝕刻阻擋層164的設置，第一主動層120可以避免因二次蝕刻而過薄。當然不應以上述蝕刻率的高低而限制本發明之範圍，於其他實施方式中，在蝕刻第二層間介電層170時，第一蝕刻阻擋層164相較於第一主動層120可具有較低的蝕刻率，透過額外層體的設置，第一蝕刻阻擋層164的設置仍能降低甚至避免第一主動層120因二次蝕刻而過薄的可能性。
於部分實施方式中，在蝕刻第二層間介電層170時，第二蝕刻阻擋層166相較於轉線電極146可具有較低的蝕刻率。因此，藉由第二蝕刻阻擋層166的設置，轉線電極146可以避免因二次蝕刻而過薄。當然不應以上述蝕刻率的高低而限制本發明之範圍，於其他實施方式中，在蝕刻第二層間介電層170時，第二蝕刻阻擋層166相較於轉線電極146可具有較低的蝕刻率，透過額外層體的設置，第二蝕刻阻擋層166的設置
仍能降低甚至避免轉線電極146因二次蝕刻而過薄的可能性。
參照第2H圖，填入導電材料於第一開口152、開口172以及第二開口154中，以分別形成至少一第一導電柱180、至少一第二導電柱190以及至少一第三導電柱210。於此，第二導電柱190可直接或間接地電性連接第二主動層162。第一導電柱180與第三導電柱210分別間接地電性連接第一主動層120與轉線電極146。
詳細而言，第一蝕刻阻擋層164將第一導電柱180與第一主動層120隔絕開來，第一導電柱180可以透過第一蝕刻阻擋層164而電性連接第一主動層120。於本發明之部分實施方式中，第二蝕刻阻擋層166將第三導電柱210與轉線電極146隔絕開來，第三導電柱210可以透過第二蝕刻阻擋層166而電性連接轉線電極146。當然不應以此為限，於其他實施方式中，第一蝕刻阻擋層164與第二蝕刻阻擋層166可能露出部份的底部152a與底部154a，而使第一導電柱180與第三導電柱210分別直接地電性連接第一主動層120與轉線電極146。
於此，還設置至少一電極層200於第二層間介電層170之上，其中電極層200包含至少一第一源極/汲極電極S1/D1、至少一第二源極/汲極電極S2/D2以及至少一連接電極202，可分別位於顯示區AA、非顯示區NA以及轉線區域TR。第一導電柱180電性連接第一主動層120之一端與第一源極/汲極電極S1/D1，第二導電柱190電性連接第二主動層162之一端與第二源極/汲極電極S2/D2。第三導電柱210電性連接轉線電極146與連接電極202。
第一導電柱180、第二導電柱190以及第三導電柱210的材料可相同或不同，舉例而言，第一導電柱180、第二導電柱190以及第三導電柱210的材料可以是銀、銅、鎳、鈦、鉬或其他導電材料。電極層200的材料可以是氧化銦錫、氧化銦鋅、氧化鋁鋅、銀、銅、鎳、鈦、鉬或其他導電材料。
如此一來，可以得到主動元件陣列基板100，其具有第一電晶體T1、第二電晶體T2以及轉線結構TS。具體而言，第一主動層120、閘極介電層130、第一閘極電極142、第一蝕刻阻擋層164、第一導電柱180以及第一源極/汲極電極S1/D1共同形成第一電晶體T1，而第二閘極電極144、位於顯示區AA的第一層間介電層150、第二主動層162、第二導電柱190以及第二源極/汲極電極S2/D2共同形成第二電晶體T2。轉線電極146、第三導電柱210、連接電極202共同形成轉線結構TS。
於本發明之部分實施方式中，第一主動層120與第二主動層162的材料可以不相同。如前所述，第一主動層120可由低溫多晶矽半導體所形成，第二主動層162可由氧化物半導體所形成。低溫多晶矽半導體具有高電子遷移率的特性，適用於電路設計以達到窄邊框與省電的效果。氧化物半導體具有低漏電、高均勻性以及低溫濺鍍等優點，在高解析度面板畫素除存電容設計空間有限下能展現低漏電優勢，也能應用於畫面低頻操作達到省電效果。據此，將低溫多晶矽半導體與氧化物半導體分別作為非顯示區NA與顯示區AA的電晶體主動層材料，可以兼顧高畫質(低漏電)與省電的優點。
於部分實施方式中，將第一蝕刻阻擋層164、第二蝕刻阻擋層166與第二主動層162的形成整合在一起，可以在不增加額外的製程步驟下，達到設置第一蝕刻阻擋層164與第二蝕刻阻擋層166的目的，以有效地防止第一主動層120與轉線電極146在蝕刻第二層間介電層170的時候受到侵蝕。
雖然第2H圖中，同時繪示了第一電晶體T1、第二電晶體T2以及轉線結構TS，但不應以此為限。於其他實施方式中，可以僅配置第二電晶體T2以及第一電晶體T1，而不配置轉線結構TS。於其他實施方式中，可以僅配置第二電晶體T2以及轉線結構TS，而不配置第一電晶體T1。或者，亦可以僅配置轉線結構TS與第一電晶體T1，而不配置第二電晶體T2。
第3圖為根據本發明之另一實施方式之主動元件陣列基板100之剖面示意圖。本實施方式的主動元件陣列基板100與第2H圖的主動元件陣列基板100相似，差別在於：本實施方式中，主動元件陣列基板100可不包含前述之轉線結構TS(參照第2H圖)。
本實施方式中，主動元件陣列基板100僅配置位於顯示區AA與非顯示區NA之第一電晶體T1以及第二電晶體T2。本實施方式的其他細節大致上如前所述，在此不再贅述。
第4圖為本發明之再一實施方式之主動元件陣列基板100之局部上視示意圖。請同時參考第1圖、第2H圖與第4圖，第4圖繪示於本發明之部分實施方式中第1圖之非顯示區NA的部份P之上視圖，而可以在第4圖中看到第一電晶體T1以
及轉線結構TS。應瞭解到，雖然在此並未繪示顯示區AA中的具體結構，但主動元件陣列基板100可以在顯示區AA中包含第二電晶體T2。
本實施方式中，第一電晶體T1可以是N型金屬氧化物半導體場效電晶體。第一電晶體T1包含第一主動層120、第一蝕刻阻擋層164以及第一閘極電極142。舉例而言，第一電晶體T1之第一主動層120包含二個N型重摻雜區122以及連接N型重摻雜區122的N型輕摻雜區124。換句話說，N型重摻雜區122位於第一主動層120之兩端。第一導電柱180分別連接N型重摻雜區122與電極層200之第一源極電極S1、第一汲極電極D1。於此，第一蝕刻阻擋層164鄰近第一主動層120之N型重摻雜區122，第一閘極電極142鄰近第一主動層120之N型輕摻雜區124。
第一電晶體T1具有氧化物半導體作為第一蝕刻阻擋層164。藉此，在蝕刻第一開口152內的第二層間介電層170時，能避免因過度蝕刻而傷害第一主動層120。轉線結構TS具有氧化物半導體作為第二蝕刻阻擋層166。藉此，在蝕刻第二開口154內的第二層間介電層170時，能避免因過度蝕刻而傷害轉線電極146。
本實施方式的其他細節大致上如前所述，在此不再贅述。
第5圖為本發明之又一實施方式之主動元件陣列基板100之局部上視示意圖。請同時參考第1圖、第2H圖與第5圖，第5圖繪示於本發明之部分實施方式中第1圖之非顯示區
NA的部份P之上視圖，而可以在第5圖中看到第一電晶體T1以及轉線結構TS。應瞭解到，實際配置上，在顯示區AA中，主動元件陣列基板100可包含第二電晶體T2。
本實施方式中，第一電晶體T1可以是P型金屬氧化物半導體場效電晶體。詳細而言，第一電晶體T1包含第一主動層120、第一蝕刻阻擋層164以及第一閘極電極142。第一電晶體T1之第一主動層120包含P型重摻雜區。第一蝕刻阻擋層164鄰近第一主動層120之兩端。
如同前述，第一電晶體T1具有氧化物半導體作為第一蝕刻阻擋層164。藉此，在蝕刻第一開口152內的第二層間介電層170時，能避免因過度蝕刻而傷害第一主動層120。轉線結構TS具有氧化物半導體作為第二蝕刻阻擋層166。藉此，在蝕刻第二開口154內的第二層間介電層170時，能避免因過度蝕刻而傷害轉線電極146。
本實施方式相較於第4圖的實施方式可有節省製程步驟的優點，本實施方式的其他細節大致上如前所述，在此不再贅述。
第6圖為本發明之另一實施方式之主動元件陣列基板100之局部上視示意圖。請同時參考第1圖、第2H圖與第6圖，第6圖繪示於本發明之部分實施方式中第1圖之非顯示區NA的部份P之上視圖，而可以在第6圖中看到第一電晶體T1以及轉線結構TS。應瞭解到，實際配置上，在顯示區AA中，主動元件陣列基板100包含第二電晶體T2。
本實施方式中，第一電晶體T1可以是互補式金屬
氧化物半導體(complementary rmetal oxide semiconductor)。第一電晶體T1包含第一主動層120、第一蝕刻阻擋層164以及第一閘極電極142。舉例而言，第一主動層120可以包含N型重摻雜區122、連接二個N型重摻雜區122的N型輕摻雜區124以及P型重摻雜區126。第一導電柱180之一連接N型重摻雜區122之一與電極層200之第一源極電極S1，第一導電柱180之另一連接P型重摻雜區126之一與電極層200之第一汲極電極D1，第一導電柱180之再一連接N型重摻雜區122之另一、P型重摻雜區126之另一以及電極層200之電極204。
如同前述，第一電晶體T1具有氧化物半導體作為第一蝕刻阻擋層164。藉此，在第一開口152內的蝕刻第二層間介電層170時，能避免因過度蝕刻而傷害第一主動層120。轉線結構TS具有氧化物半導體作為第二蝕刻阻擋層166。藉此，在蝕刻第二開口154內的第二層間介電層170時，能避免因過度蝕刻而傷害轉線電極146。
本實施方式的其他細節大致上如前所述，在此不再贅述。
本發明之部分實施方式提供一種整合兩種不同的電晶體的方法，一同形成第一電晶體內的蝕刻停止層與第二電晶體的主動層。如此一來，在設置第二電晶體的相關結構而進行蝕刻時，可以使第一電晶體的主動層受到蝕刻停止層的保護，而避免第一電晶體的主動層因二次蝕刻而變薄。此外，也可以一同形成第二電晶體的主動層與轉線結構的蝕刻停止
層，以使轉線結構的電極受到保護而免於二次蝕刻侵害。
雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧主動元件陣列基板
110‧‧‧基板
120‧‧‧第一主動層
130‧‧‧閘極介電層
140‧‧‧圖案化導電層
142‧‧‧第一閘極電極
144‧‧‧第二閘極電極
146‧‧‧轉線電極
150‧‧‧第一層間介電層
170‧‧‧第二層間介電層
172‧‧‧開口
180‧‧‧第一導電柱
190‧‧‧第二導電柱
200‧‧‧電極層
202‧‧‧連接電極
210‧‧‧第三導電柱
T1‧‧‧第一電晶體
T2‧‧‧第二電晶體
152‧‧‧第一開口
152a‧‧‧底部
152b‧‧‧側壁
154‧‧‧第二開口
154a‧‧‧底部
154b‧‧‧側壁
162‧‧‧第二主動層
164‧‧‧第一蝕刻阻擋層
164a‧‧‧上部份
166‧‧‧第二蝕刻阻擋層
166a‧‧‧上部份
S1‧‧‧第一源極電極
S2‧‧‧第二源極電極
D1‧‧‧第一汲極電極
D2‧‧‧第二汲極電極
AA‧‧‧顯示區
NA‧‧‧非顯示區
TR‧‧‧轉線區域
TS‧‧‧轉線結構
I1‧‧‧絕緣層
Claims (12)
- 一種主動元件陣列基板，具有一顯示區與設置於該顯示區之至少一側的一非顯示區，包含：一基板；一第一主動層，設置於該基板之該非顯示區；一閘極介電層，至少設置於該第一主動層上；一圖案化導電層，包含一第一閘極電極以及一第二閘極電極，分別位於該非顯示區與該顯示區，其中該第一閘極電極設置於該第一主動層上；一第一層間介電層，覆蓋該第一主動層、該閘極介電層與該圖案化導電層，其中該第一層間介電層包含至少一第一開口，該第一開口之底部連接該第一主動層；一第二主動層，設置於該第一層間介電層之上且位於該第二閘極電極上方；至少一第一導電柱，設置於該第一開口內；以及至少一第一蝕刻阻擋層，至少設置於該第一開口的底部，其中該第一蝕刻阻擋層與該第二主動層的材料相同。
- 如請求項1所述之主動元件陣列基板，其中該第一蝕刻阻擋層更設置於該第一開口的側壁上。
- 如請求項1所述之主動元件陣列基板，其中該第一蝕刻阻擋層將該第一導電柱與該第一主動層隔絕開來。
- 如請求項1所述之主動元件陣列基板，其中該第一蝕刻阻擋層的厚度與該第二主動層的厚度大致相同。
- 如請求項1所述之主動元件陣列基板，其中該圖案化導電層包含至少一轉線電極，該第一層間介電層包含至少一第二開口，該第二開口之底部連接該轉線電極，其中該主動元件陣列基板更包含：至少一第二導電柱，設置於該第二開口內；以及至少一第二蝕刻阻擋層，至少設置於該第二開口的底部，其中該第二蝕刻阻擋層與該第二主動層的材料相同。
- 如請求項1所述之主動元件陣列基板，其中該第一蝕刻阻擋層與該第一主動層接觸。
- 如請求項1所述之主動元件陣列基板，更包含：一第二層間介電層，設置於該第一層間介電層與該第二主動層之上，其中該第二層間介電層包含至少一開口，該第二層間介電層之該開口之底部連接該第二主動層；以及至少一導電柱，設置於該第二層間介電層之該開口內，其中該導電柱與該第一導電柱的材料相同。
- 如請求項7所述之主動元件陣列基板，更包含一電極層，設置於該第二層間介電層之上，其中該電極層包含： 至少一第一源極/汲極電極，位於該非顯示區且透過該第一導電柱電性連接該第一主動層；以及至少一第二源極/汲極電極，位於該顯示區且透過該導電柱電性連接該第二主動層。
- 如請求項7所述之主動元件陣列基板，其中該第一蝕刻阻擋層包含一上部份，該上部份位於該第一層間介電層與該第二層間介電層之間。
- 如請求項1所述之主動元件陣列基板，其中該上部份的厚度與該第二主動層的厚度大致相同。
- 如請求項1所述之主動元件陣列基板，其中該第一蝕刻阻擋層與該第二主動層一同形成。
- 如請求項1所述之主動元件陣列基板，其中該第二主動層與該第一主動層的材料不同。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105116326A TWI579926B (zh) | 2016-05-25 | 2016-05-25 | 主動元件陣列基板 |
| CN201610551298.4A CN106129064B (zh) | 2016-05-25 | 2016-07-14 | 主动元件阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105116326A TWI579926B (zh) | 2016-05-25 | 2016-05-25 | 主動元件陣列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI579926B TWI579926B (zh) | 2017-04-21 |
| TW201810436A true TW201810436A (zh) | 2018-03-16 |
Family
ID=57283878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105116326A TWI579926B (zh) | 2016-05-25 | 2016-05-25 | 主動元件陣列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106129064B (zh) |
| TW (1) | TWI579926B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111656427B (zh) * | 2018-01-31 | 2022-02-22 | 夏普株式会社 | 显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090278121A1 (en) * | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
| JP6215053B2 (ja) * | 2011-06-24 | 2017-10-18 | シャープ株式会社 | 表示装置及びその製造方法 |
| CN102339835A (zh) * | 2011-07-14 | 2012-02-01 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
| TWI470810B (zh) * | 2012-09-21 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體、陣列基板及顯示裝置 |
-
2016
- 2016-05-25 TW TW105116326A patent/TWI579926B/zh active
- 2016-07-14 CN CN201610551298.4A patent/CN106129064B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
| US11355569B2 (en) | 2019-12-10 | 2022-06-07 | Au Optronics Corporation | Active device substrate comprising silicon layer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106129064B (zh) | 2019-01-15 |
| TWI579926B (zh) | 2017-04-21 |
| CN106129064A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11532686B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
| TWI806137B (zh) | 有機發光顯示裝置之畫素排列結構 | |
| US11943979B2 (en) | Array substrate and fabrication method thereof, array substrate motherboard and display device | |
| TWI460516B (zh) | 畫素結構及其製作方法 | |
| WO2019206051A1 (zh) | 显示面板及显示装置 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| KR20160059003A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| CN110010697B (zh) | 薄膜晶体管及其制造方法 | |
| KR20150042967A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| JP2014170829A (ja) | 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法 | |
| KR20110113040A (ko) | 어레이 기판 | |
| CN109037236B (zh) | 透明显示面板及其制造方法 | |
| KR20190070384A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| WO2019041954A1 (zh) | 显示面板及其制备方法、显示装置 | |
| WO2022017050A1 (zh) | 显示基板及其制备方法、显示装置 | |
| TWI579926B (zh) | 主動元件陣列基板 | |
| WO2022051994A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20100001285A1 (en) | Semiconductor Structure and Method for Manufacturing the Same | |
| WO2016078297A1 (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| US11678530B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| US20220320236A1 (en) | Display substrate and manufacture method thereof, display device | |
| US20230139734A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Apparatus | |
| US9634077B2 (en) | Organic light emitting display devices and methods of manufacturing organic light emitting display devices |