CN106129064B - 主动元件阵列基板 - Google Patents
主动元件阵列基板 Download PDFInfo
- Publication number
- CN106129064B CN106129064B CN201610551298.4A CN201610551298A CN106129064B CN 106129064 B CN106129064 B CN 106129064B CN 201610551298 A CN201610551298 A CN 201610551298A CN 106129064 B CN106129064 B CN 106129064B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layers
- interlayer dielectric
- opening
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 403
- 239000011229 interlayer Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000002955 isolation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 40
- 230000004888 barrier function Effects 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种主动元件阵列基板,包含基板、第一主动层、栅极介电层、图案化导电层、层间介电层、第二主动层、至少一导电柱以及至少一蚀刻阻挡层。第一主动层设置于基板的非显示区。栅极介电层至少设置于第一主动层上。图案化导电层包含设置于第一主动层上的第一栅极电极以及位于显示区的第二栅极电极。层间介电层覆盖第一主动层、栅极介电层与图案化导电层且包含连接第一主动层的至少一开口。第二主动层设置于层间介电层之上且位于第二栅极电极上方。导电柱设置于开口内。蚀刻阻挡层至少设置于开口的底部,其中蚀刻阻挡层与第二主动层的材料相同。
Description
技术领域
本发明是关于一种主动元件阵列基板。
背景技术
如今,随着个人电脑、个人数字助理或智能型电话等数据处理设备的发展,对重量轻、外形薄且尺寸小的显示设备的需求不断增加,为满足这些市场趋向,开发了各种平板显示设备,包括液晶显示设备、场致发射显示器或电致发光器件等。为了实现大规模生产、驱动简便、高清晰度的显示画面和低能量损失,通常使用以矩阵形式布置有薄膜晶体管的液晶显示设备或有机发光二极管显示设备。
液晶显示装置采用薄膜晶体管作为开关元件来呈现显示画面。由于非晶硅薄膜晶体管以低成本且在低温处理条件下制造,因而常见地,采用非晶硅来制造平板显示设备的薄膜晶体管基板。然而,由于非晶硅薄膜晶体管的电子迁移率偏低且容易漏电,当它应用于大面积显示设备时,很难保证良好的显示品质。如何设计平板显示设备基板兼具有较佳的电子迁移率且不易漏电是未来的发展方向之一。
发明内容
本发明的部分实施方式中,在非显示区与显示区分别设计不同的第一与第二晶体管,以兼顾高画质(低漏电)与省电的优点。此不同的第一与第二晶体管的制作方法经由整合,而一同形成第一晶体管内的蚀刻停止层与第二晶体管的主动层。如此一来,在设置第二晶体管的相关结构而进行蚀刻时,可以使第一晶体管的主动层受到蚀刻停止层的保护,而避免第一晶体管的主动层因二次蚀刻而变薄。此外,也可以一同形成第二晶体管的主动层与转线结构的蚀刻停止层,以使转线结构的电极受到保护而免于二次蚀刻侵害。
根据本发明的部分实施方式,主动元件阵列基板具有显示区与设置于显示区的至少一侧的非显示区。主动元件阵列基板包含基板、第一主动层、栅极介电层、图案化导电层、第一层间介电层、第二主动层、第一导电柱以及第一蚀刻阻挡层。第一主动层设置于基板的非显示区。栅极介电层至少设置于第一主动层上。图案化导电层设置于该基板上且包含第一栅极电极以及一第二栅极电极,分别位于非显示区与显示区,其中第一栅极电极设置于第一主动层上。第一层间介电层覆盖第一主动层、栅极介电层与图案化导电层,其中第一层间介电层包含至少一第一开口,第一开口的底部连接第一主动层。第二主动层设置于第一层间介电层之上且位于第二栅极电极上方。第一导电柱设置于第一开口内。第一蚀刻阻挡层至少设置于第一开口的底部,其中第一蚀刻阻挡层与第二主动层的材料相同。
于本发明的部分实施方式中,第一蚀刻阻挡层更设置于第一开口的侧壁上。
于本发明的部分实施方式中,第一蚀刻阻挡层将第一导电柱与第一主动层隔绝开来。
于本发明的部分实施方式中,第一蚀刻阻挡层的厚度与第二主动层的厚度大致相同。
于本发明的部分实施方式中,图案化导电层包含至少一转线电极,第一层间介电层包含至少一第二开口,第二开口的底部连接转线电极,主动元件阵列基板更包含第二导电柱以及第二蚀刻阻挡层。第二导电柱设置于第二开口内。第二蚀刻阻挡层至少设置于第二开口的底部,其中第二蚀刻阻挡层与第二主动层一同形成。
于本发明的部分实施方式中,第一蚀刻阻挡层与第一主动层接触。
于本发明的部分实施方式中,主动元件阵列基板更包含第二层间介电层以及至少一导电柱。第二层间介电层设置于第一层间介电层与第二主动层之上,其中第二层间介电层包含至少一开口,第二层间介电层的开口的底部连接第二主动层。导电柱设置于第二层间介电层的开口内,其中导电柱与第一导电柱的材料相同。
于本发明的部分实施方式中,主动元件阵列基板更包含电极层,电极层设置于第二层间介电层之上,电极层包含至少一第一源极/漏极电极以及至少一第二源极/漏极电极。第一源极/漏极电极位于非显示区且透过第一导电柱电性连接第一主动层。第二源极/漏极电极位于显示区且透过导电柱电性连接第二主动层。
于本发明的部分实施方式中,第一蚀刻阻挡层包含上部份,上部份位于第一层间介电层与第二层间介电层之间。
于本发明的部分实施方式中,上部份的厚度与第二主动层的厚度大致相同。
于本发明的部分实施方式中,第一蚀刻阻挡层与第二主动层一同形成。
于本发明的部分实施方式中,第二主动层与第一主动层的材料不同。
根据本发明的部分实施方式,主动元件阵列基板包含基板、图案化导电层、第一层间介电层、主动层、至少一第一导电柱以及至少一蚀刻阻挡层。图案化导电层设置于该基板上且包含栅极电极以及转线电极。第一层间介电层设置于图案化导电层上,其中第一层间介电层包含至少一第一开口,第一开口的底部连接转线电极。主动层设置于第一层间介电层上且位于栅极电极的上方。第一导电柱设置于第一开口内。蚀刻阻挡层至少设置于第一开口的底部,其中蚀刻阻挡层与主动层的材料相同。
于本发明的部分实施方式中,蚀刻阻挡层与主动层一同形成。
于本发明的部分实施方式中,主动元件阵列基板更包含第二层间介电层以及至少一第二导电柱。第二层间介电层设置于第一层间介电层与主动层之上,其中第二层间介电层包含至少一第二开口,第二层间介电层的第二开口的底部连接主动层。第二导电柱设置于第二层间介电层的第二开口内,其中第二导电柱与第一导电柱的材料相同。
于本发明的部分实施方式中,蚀刻阻挡层包含上部份,上部份位于第一层间介电层与第二层间介电层之间。
根据本发明的部分实施方式,一种制造主动元件阵列基板的方法包含形成第一主动层于基板的非显示区上,基板包含显示区与设置于显示区的一侧的非显示区;形成栅极介电层于第一主动层上;形成图案化导电层至少于栅极介电层上,其中图案化导电层包含第一栅极电极以及一第二栅极电极,分别位于非显示区与显示区,其中第一栅极电极位于第一主动层之上;形成一第一层间介电层于图案化导电层上;蚀刻第一层间介电层,以形成至少一第一开口,其中第一开口露出第一主动层;形成一氧化物半导体层于第一层间介电层上,其中氧化物半导体层至少填入第一开口且至少位于第二栅极电极上;以及图案化氧化物半导体层,以形成一第二主动层以及一蚀刻阻挡层,其中第二主动层位于第二栅极电极上,蚀刻阻挡层至少位于第一开口的底部。
于本发明的部分实施方式中,制造主动元件阵列基板的方法更包含形成第二层间介电层于第二主动层与蚀刻阻挡层上;蚀刻第二层间介电层,以露出蚀刻阻挡层,且形成至少一第二开口以露出第二主动层;以及填入导电材料于第一开口与第二开口中,以分别形成至少一第一导电柱以及至少一第二导电柱,其中第一导电柱电性连接第一主动层,第二导电柱电性连接第二主动层。
于本发明的部分实施方式中,制造主动元件阵列基板的方法更包含设置至少一电极层于第二层间介电层之上,其中电极层包含至少一第一源极/漏极电极以及至少一第二源极/漏极电极,第一导电柱电性连接第一主动层与第一源极/漏极电极,第二导电柱电性连接第二主动层与第二源极/漏极电极。
附图说明
图1为根据本发明的一实施方式的主动元件阵列基板的上视示意图。
图2A至图2H为根据本发明的一实施方式的主动元件阵列基板于制造过程中的剖面示意图
图3为根据本发明的另一实施方式的主动元件阵列基板的剖面示意图。
图4为本发明的再一实施方式的主动元件阵列基板的局部上视示意图。
图5为本发明的又一实施方式的主动元件阵列基板的局部上视示意图。
图6为本发明的另一实施方式的主动元件阵列基板的局部上视示意图。
其中,附图标记:
100:主动元件阵列基板
110:基板
120:第一主动层
122:N型重掺杂区
124:N型轻掺杂区
126:P型重掺杂区
130:栅极介电层
140:图案化导电层
142:第一栅极电极
144:第二栅极电极
146:转线电极
150:第一层间介电层
152:第一开口
152a:底部
152b:侧壁
154:第二开口
154a:底部
154b:侧壁
160:氧化物半导体层
162:第二主动层
164:第一蚀刻阻挡层
164a:上部份
166:第二蚀刻阻挡层
166a:上部份
170:第二层间介电层
172:开口
172a:底部
180:第一导电柱
190:第二导电柱
200:电极层
202:连接电极
204:电极
210:第三导电柱
T1:第一晶体管
T2:第二晶体管
S1:第一源极电极
S2:第二源极电极
D1:第一漏极电极
D2:第二漏极电极
AA:显示区
NA:非显示区
TS:转线结构
TR:转线区域
P:部份
具体实施方式
以下将以附图公开本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些习知惯用的结构与元件在附图中将以简单示意的方式为之。
图1为根据本发明的一实施方式的主动元件阵列基板100的上视示意图。主动元件阵列基板100具有显示区AA与设置于显示区AA的至少一侧的非显示区NA。显示区AA与非显示区NA内可设有多个主动元件。图2A至图2H为根据本发明的一实施方式的主动元件阵列基板100于制造过程中的剖面示意图。
首先参照图2A,提供基板110,基板110可包含显示区AA与非显示区NA,其中,显示区AA与非显示区NA内可以有不设有主动元件的转线区域TR。于此,为方便说明起见,单独将转线区域TR绘示出来,事实上,转线区域TR位于显示区AA与非显示区NA任意合适的位置。基板110上可以选择性地设置绝缘层I1。第一主动层120可形成于基板110的非显示区NA上,其后栅极介电层130可形成于第一主动层120上或全面地覆盖位于显示区AA与非显示区NA的元件(包含第一主动层120、绝缘层I1、基板110)。
于此,基板110的材料可以是各种玻璃。绝缘层I1,例如氧化硅、氮化硅或氮氧化硅。第一主动层120的材料可以是低温多晶硅半导体(Low Temperature Poly-siliconSemiconductor;LTPS)或其它合适的半导体材料。栅极介电层130可以由绝缘材料所组成,例如氧化硅、氮化硅或氮氧化硅。栅极介电层130可以由多层绝缘层体所组成。
参照图2B,形成图案化导电层140至少于栅极介电层130上,其中图案化导电层140包含第一栅极电极142、第二栅极电极144以及转线电极146,分别位于非显示区NA、显示区AA以及转线区域TR。第一栅极电极142位于第一主动层120之上,而使第一主动层120设置于第一栅极电极142以及基板110之间,栅极介电层130设置于第一栅极电极142与第一主动层120之间。
于本发明的多个实施方式中,第一栅极电极142于第一主动层120上的投影至少露出第一主动层120的两端,例如第一主动层120的源极与漏极,以便与其他结构电性连接。
于本发明的多个实施方式中,转线电极146可以与第一栅极电极142或第二栅极电极144相连。或者,转线电极146可以不与第一栅极电极142或第二栅极电极144相连。
于此,图案化导电层140可以由金属(例如银、铜、镍、钛、钼、铝、钨)所组成。可以透过先形成整面的导电层后,经过适当的蚀刻方式,而形成图案化导电层140。
参照图2C,接着,形成第一层间介电层150于图案化导电层140上,使第一层间介电层150覆盖栅极介电层130、第一栅极电极142、第二栅极电极144以及转线电极146,并针对第一主动层120上避开第一栅极电极142的位置,蚀刻第一层间介电层150与栅极介电层130,以形成至少一第一开口152以及至少一第二开口154。于本实施方式中,第一开口152分别露出第一主动层120的两端。于此,第一开口152的底部152a连接第一主动层120。另一方面,第二开口154的底部154a连接转线电极146。
于部分实施方式中,第一层间介电层150可以由绝缘材料所组成,例如氧化硅、氮化硅或氮氧化硅。第一层间介电层150可以由多层绝缘层体所组成。举例而言,可以透过干蚀刻方式,蚀刻第一层间介电层150与栅极介电层130,而形成第一开口152以及第二开口154。
参照图2D,形成氧化物半导体层160于第一层间介电层150上,其中氧化物半导体层160至少填入第一开口152以及第二开口154且至少位于第二栅极电极144上。
于部份实施方式中,可以透过溅镀等方式形成氧化物半导体层160。于部份实施方式中,氧化物半导体层160的材料可以是氧化物半导体(Oxide Semiconductor),例如包含铟、镓、锌、锡、铪等至少一种上述材料的金属氧化物半导体材料或其它合适的半导体材料。于部份实施方式中,氧化物半导体层160的材料可以是透明或不透明的。
氧化物半导体层160可设置于第一开口152的侧壁152b上。于此,第一开口152的侧壁152b虽然绘示为垂直竖立的,但实际上,第一开口152的侧壁152b可以是倾斜的,即第一开口152的侧壁152b与底部152a的夹角可大于90度。据此,当溅镀氧化物半导体材料时,可以在底部152a与侧壁152b上形成氧化物半导体层160。同样地,氧化物半导体层160可设置于第二开口154的底部154a与侧壁154b上。
参照图2E,图案化氧化物半导体层160,以形成第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166。第二主动层162位于第二栅极电极144上,以使第一层间介电层150设置于第二主动层162与第二栅极电极144之间。
有鉴于第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166由同一层体所形成,第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166的厚度与材料可大致相同。举例而言,第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166的厚度可为大约5纳米至大约200纳米。
于本发明的多个实施方式中,第一蚀刻阻挡层164至少位于第一开口152的底部152a。于此,第一蚀刻阻挡层164还位于第一开口152的侧壁152b上。更甚者,第一蚀刻阻挡层164还包含上部份164a,位于第一层间介电层150上。上部份164a的厚度与第二主动层162的厚度大致相同。于部分实施方式中,上部份164a与第二主动层162齐平。
同样地,第二蚀刻阻挡层166至少位于第二开口154的底部154a。于此,第二蚀刻阻挡层166还位于第二开口154的侧壁154b上。更甚者,第二蚀刻阻挡层166还包含上部份166a,位于第一层间介电层150上。上部份166a的厚度与第二主动层162的厚度大致相同。于部分实施方式中,上部份166a与第二主动层162齐平。
于本发明的多个实施方式中,由于第二主动层162的形成顺序位置晚于第一主动层120,因此第二主动层162的位置高于第一主动层120。
参照图2F,形成第二层间介电层170于第一层间介电层150、第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166上,而使第二主动层162、第一蚀刻阻挡层164的上部份164a以及第二蚀刻阻挡层166的上部份166a位于第一层间介电层150与第二层间介电层170之间。
于部分实施方式中,第二层间介电层170可以由各种绝缘材料组成,例如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化锆等等。第一层间介电层150以及第二层间介电层170的材料可以相同或不同。
参照图2G,蚀刻第二层间介电层170,以形成露出第二主动层162的开口172,并移除第一开口152与第二开口154内的第二层间介电层170。于此,第二层间介电层170的开口172的底部172a连接第二主动层162。
于部分实施方式中,可以透过干蚀刻方式蚀刻第二层间介电层170。于部分实施方式中,第一层间介电层150与第二层间介电层170的材料相似,且可以透过同样的蚀刻方法(例如干蚀刻)而形成。
于此,在蚀刻第二层间介电层170时,第二层间介电层170的蚀刻率高于第二主动层162、第一蚀刻阻挡层164以及第二蚀刻阻挡层166的蚀刻率。举例而言,第二层间介电层170与第二主动层162、第一蚀刻阻挡层164或第二蚀刻阻挡层166的蚀刻比可以为大约15至大约200的范围内。如此一来,在显示区AA,在蚀刻第二层间介电层170的开口172时,第二主动层162能作为蚀刻停止层抵抗此蚀刻,而维持第二主动层162自身的厚度。在非显示区NA,在移除第一开口152内的第二层间介电层170时,第一蚀刻阻挡层164能抵抗此蚀刻,而能够保护第一主动层120免受蚀刻侵害。在转线区域TR,在移除第二开口154内的第二层间介电层170时,第二蚀刻阻挡层166能抵抗此蚀刻,而能够保护转线电极146免受蚀刻侵害。
于部分实施方式中,在蚀刻第二层间介电层170时,第一蚀刻阻挡层164相较于第一主动层120可具有较低的蚀刻率,例如在蚀刻第二层间介电层170时,氧化物半导体相较于低温多晶硅半导体具有较低的蚀刻率。因此,藉由第一蚀刻阻挡层164的设置,第一主动层120可以避免因二次蚀刻而过薄。当然不应以上述蚀刻率的高低而限制本发明的范围,于其他实施方式中,在蚀刻第二层间介电层170时,第一蚀刻阻挡层164相较于第一主动层120可具有较低的蚀刻率,透过额外层体的设置,第一蚀刻阻挡层164的设置仍能降低甚至避免第一主动层120因二次蚀刻而过薄的可能性。
于部分实施方式中,在蚀刻第二层间介电层170时,第二蚀刻阻挡层166相较于转线电极146可具有较低的蚀刻率。因此,藉由第二蚀刻阻挡层166的设置,转线电极146可以避免因二次蚀刻而过薄。当然不应以上述蚀刻率的高低而限制本发明的范围,于其他实施方式中,在蚀刻第二层间介电层170时,第二蚀刻阻挡层166相较于转线电极146可具有较低的蚀刻率,透过额外层体的设置,第二蚀刻阻挡层166的设置仍能降低甚至避免转线电极146因二次蚀刻而过薄的可能性。
参照图2H,填入导电材料于第一开口152、开口172以及第二开口154中,以分别形成至少一第一导电柱180、至少一第二导电柱190以及至少一第三导电柱210。于此,第二导电柱190可直接或间接地电性连接第二主动层162。第一导电柱180与第三导电柱210分别间接地电性连接第一主动层120与转线电极146。
详细而言,第一蚀刻阻挡层164将第一导电柱180与第一主动层120隔绝开来,第一导电柱180可以透过第一蚀刻阻挡层164而电性连接第一主动层120。于本发明的部分实施方式中,第二蚀刻阻挡层166将第三导电柱210与转线电极146隔绝开来,第三导电柱210可以透过第二蚀刻阻挡层166而电性连接转线电极146。当然不应以此为限,于其他实施方式中,第一蚀刻阻挡层164与第二蚀刻阻挡层166可能露出部份的底部152a与底部154a,而使第一导电柱180与第三导电柱210分别直接地电性连接第一主动层120与转线电极146。
于此,还设置至少一电极层200于第二层间介电层170之上,其中电极层200包含至少一第一源极/漏极电极S1/D1、至少一第二源极/漏极电极S2/D2以及至少一连接电极202,可分别位于显示区AA、非显示区NA以及转线区域TR。第一导电柱180电性连接第一主动层120的一端与第一源极/漏极电极S1/D1,第二导电柱190电性连接第二主动层162的一端与第二源极/漏极电极S2/D2。第三导电柱210电性连接转线电极146与连接电极202。
第一导电柱180、第二导电柱190以及第三导电柱210的材料可相同或不同,举例而言,第一导电柱180、第二导电柱190以及第三导电柱210的材料可以是银、铜、镍、钛、钼或其他导电材料。电极层200的材料可以是氧化铟锡、氧化铟锌、氧化铝锌、银、铜、镍、钛、钼或其他导电材料。
如此一来,可以得到主动元件阵列基板100,其具有第一晶体管T1、第二晶体管T2以及转线结构TS。具体而言,第一主动层120、栅极介电层130、第一栅极电极142、第一蚀刻阻挡层164、第一导电柱180以及第一源极/漏极电极S1/D1共同形成第一晶体管T1,而第二栅极电极144、位于显示区AA的第一层间介电层150、第二主动层162、第二导电柱190以及第二源极/漏极电极S2/D2共同形成第二晶体管T2。转线电极146、第三导电柱210、连接电极202共同形成转线结构TS。
于本发明的部分实施方式中,第一主动层120与第二主动层162的材料可以不相同。如前所述,第一主动层120可由低温多晶硅半导体所形成,第二主动层162可由氧化物半导体所形成。低温多晶硅半导体具有高电子迁移率的特性,适用于电路设计以达到窄边框与省电的效果。氧化物半导体具有低漏电、高均匀性以及低温溅镀等优点,在高解析度面板像素除存电容设计空间有限下能展现低漏电优势,也能应用于画面低频操作达到省电效果。据此,将低温多晶硅半导体与氧化物半导体分别作为非显示区NA与显示区AA的晶体管主动层材料,可以兼顾高画质(低漏电)与省电的优点。
于部分实施方式中,将第一蚀刻阻挡层164、第二蚀刻阻挡层166与第二主动层162的形成整合在一起,可以在不增加额外的制程步骤下,达到设置第一蚀刻阻挡层164与第二蚀刻阻挡层166的目的,以有效地防止第一主动层120与转线电极146在蚀刻第二层间介电层170的时候受到侵蚀。
虽然图2H中,同时绘示了第一晶体管T1、第二晶体管T2以及转线结构TS,但不应以此为限。于其他实施方式中,可以仅配置第二晶体管T2以及第一晶体管T1,而不配置转线结构TS。于其他实施方式中,可以仅配置第二晶体管T2以及转线结构TS,而不配置第一晶体管T1。或者,亦可以仅配置转线结构TS与第一晶体管T1,而不配置第二晶体管T2。
图3为根据本发明的另一实施方式的主动元件阵列基板100的剖面示意图。本实施方式的主动元件阵列基板100与图2H的主动元件阵列基板100相似,差别在于:本实施方式中,主动元件阵列基板100可不包含前述的转线结构TS(参照图2H)。
本实施方式中,主动元件阵列基板100仅配置位于显示区AA与非显示区NA的第一晶体管T1以及第二晶体管T2。本实施方式的其他细节大致上如前所述,在此不再赘述。
图4为本发明的再一实施方式的主动元件阵列基板100的局部上视示意图。请同时参考图1、图2H与图4,图4绘示于本发明的部分实施方式中图1的非显示区NA的部份P的上视图,而可以在图4中看到第一晶体管T1以及转线结构TS。应了解到,虽然在此并未绘示显示区AA中的具体结构,但主动元件阵列基板100可以在显示区AA中包含第二晶体管T2。
本实施方式中,第一晶体管T1可以是N型金属氧化物半导体场效晶体管。第一晶体管T1包含第一主动层120、第一蚀刻阻挡层164以及第一栅极电极142。举例而言,第一晶体管T1的第一主动层120包含二个N型重掺杂区122以及连接N型重掺杂区122的N型轻掺杂区124。换句话说,N型重掺杂区122位于第一主动层120的两端。第一导电柱180分别连接N型重掺杂区122与电极层200的第一源极电极S1、第一漏极电极D1。于此,第一蚀刻阻挡层164邻近第一主动层120的N型重掺杂区122,第一栅极电极142邻近第一主动层120的N型轻掺杂区124。
第一晶体管T1具有氧化物半导体作为第一蚀刻阻挡层164。藉此,在蚀刻第一开口152内的第二层间介电层170时,能避免因过度蚀刻而伤害第一主动层120。转线结构TS具有氧化物半导体作为第二蚀刻阻挡层166。藉此,在蚀刻第二开口154内的第二层间介电层170时,能避免因过度蚀刻而伤害转线电极146。
本实施方式的其他细节大致上如前所述,在此不再赘述。
图5为本发明的又一实施方式的主动元件阵列基板100的局部上视示意图。请同时参考图1、图2H与图5,图5绘示于本发明的部分实施方式中图1的非显示区NA的部份P的上视图,而可以在图5中看到第一晶体管T1以及转线结构TS。应了解到,实际配置上,在显示区AA中,主动元件阵列基板100可包含第二晶体管T2。
本实施方式中,第一晶体管T1可以是P型金属氧化物半导体场效晶体管。详细而言,第一晶体管T1包含第一主动层120、第一蚀刻阻挡层164以及第一栅极电极142。第一晶体管T1的第一主动层120包含P型重掺杂区。第一蚀刻阻挡层164邻近第一主动层120的两端。
如同前述,第一晶体管T1具有氧化物半导体作为第一蚀刻阻挡层164。藉此,在蚀刻第一开口152内的第二层间介电层170时,能避免因过度蚀刻而伤害第一主动层120。转线结构TS具有氧化物半导体作为第二蚀刻阻挡层166。藉此,在蚀刻第二开口154内的第二层间介电层170时,能避免因过度蚀刻而伤害转线电极146。
本实施方式相较于图4的实施方式可有节省制程步骤的优点,本实施方式的其他细节大致上如前所述,在此不再赘述。
图6为本发明的另一实施方式的主动元件阵列基板100的局部上视示意图。请同时参考图1、图2H与图6,图6绘示于本发明的部分实施方式中图1的非显示区NA的部份P的上视图,而可以在图6中看到第一晶体管T1以及转线结构TS。应了解到,实际配置上,在显示区AA中,主动元件阵列基板100包含第二晶体管T2。
本实施方式中,第一晶体管T1可以是互补式金属氧化物半导体(complementarymetal oxide semiconductor)。第一晶体管T1包含第一主动层120、第一蚀刻阻挡层164以及第一栅极电极142。举例而言,第一主动层120可以包含N型重掺杂区122、连接二个N型重掺杂区122的N型轻掺杂区124以及P型重掺杂区126。第一导电柱180的一连接N型重掺杂区122的一与电极层200的第一源极电极S1,第一导电柱180的另一连接P型重掺杂区126的一与电极层200的第一漏极电极D1,第一导电柱180的再一连接N型重掺杂区122的另一、P型重掺杂区126的另一以及电极层200的电极204。
如同前述,第一晶体管T1具有氧化物半导体作为第一蚀刻阻挡层164。藉此,在第一开口152内的蚀刻第二层间介电层170时,能避免因过度蚀刻而伤害第一主动层120。转线结构TS具有氧化物半导体作为第二蚀刻阻挡层166。藉此,在蚀刻第二开口154内的第二层间介电层170时,能避免因过度蚀刻而伤害转线电极146。
本实施方式的其他细节大致上如前所述,在此不再赘述。
本发明的部分实施方式提供一种整合两种不同的晶体管的方法,一同形成第一晶体管内的蚀刻停止层与第二晶体管的主动层。如此一来,在设置第二晶体管的相关结构而进行蚀刻时,可以使第一晶体管的主动层受到蚀刻停止层的保护,而避免第一晶体管的主动层因二次蚀刻而变薄。此外,也可以一同形成第二晶体管的主动层与转线结构的蚀刻停止层,以使转线结构的电极受到保护而免于二次蚀刻侵害。
虽然本发明已以多种实施方式公开如上,但其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与修改,因此本发明的保护范围当视后附的权利要求书保护范围所界定者为准。
Claims (10)
1.一种主动元件阵列基板,具有一显示区与设置于该显示区的至少一侧的一非显示区,包含:
一基板;
一第一主动层,设置于该基板的该非显示区;
一栅极介电层,至少设置于该第一主动层上;
一图案化导电层,形成于该栅极介电层上,包含一第一栅极电极以及一第二栅极电极,分别位于该非显示区与该显示区,其中该第一栅极电极设置于该第一主动层上;
一第一层间介电层,覆盖该第一主动层、该栅极介电层与该图案化导电层,其中该第一层间介电层包含至少一第一开口,该第一开口的底部连接该第一主动层;
一第二主动层,设置于该第一层间介电层之上且位于该第二栅极电极上方;
至少一第一导电柱,设置于该第一开口内;
至少一第一蚀刻阻挡层,至少设置于该第一开口的底部,其中该第一蚀刻阻挡层与该第二主动层的材料相同,该第一蚀刻阻挡层将该第一导电柱与该第一主动层隔绝开来;
一第二层间介电层,设置于该第一层间介电层与该第二主动层之上,其中该第二层间介电层包含至少一开口,该第二层间介电层的该开口的底部连接该第二主动层;以及
至少一导电柱,设置于该第二层间介电层的该开口内,其中该导电柱与该第一导电柱的材料相同。
2.如权利要求1所述的主动元件阵列基板,其特征在于,该第一蚀刻阻挡层更设置于该第一开口的侧壁上。
3.如权利要求1所述的主动元件阵列基板,其特征在于,该第一蚀刻阻挡层的厚度与该第二主动层的厚度大致相同。
4.如权利要求1所述的主动元件阵列基板,其特征在于,该图案化导电层包含至少一转线电极,该第一层间介电层包含至少一第二开口,该第二开口的底部连接该转线电极,其中该主动元件阵列基板还包含:
至少一第二导电柱,设置于该第二开口内;以及
至少一第二蚀刻阻挡层,至少设置于该第二开口的底部,其中该第二蚀刻阻挡层与该第二主动层的材料相同,该第二蚀刻阻挡层将该第二导电柱与该第二主动层隔绝开来。
5.如权利要求1所述的主动元件阵列基板,其特征在于,该第一蚀刻阻挡层与该第一主动层接触。
6.如权利要求1所述的主动元件阵列基板,其特征在于,还包含一电极层,设置于该第二层间介电层之上,其中该电极层包含:
至少一第一源极/漏极电极,位于该非显示区且透过该第一导电柱电性连接该第一主动层;以及
至少一第二源极/漏极电极,位于该显示区且透过该导电柱电性连接该第二主动层。
7.如权利要求1所述的主动元件阵列基板,其特征在于,该第一蚀刻阻挡层包含一上部份,该上部份位于该第一层间介电层与该第二层间介电层之间。
8.如权利要求7所述的主动元件阵列基板,其特征在于,该上部份的厚度与该第二主动层的厚度大致相同。
9.如权利要求1所述的主动元件阵列基板,其特征在于,该第一蚀刻阻挡层与该第二主动层一同形成。
10.如权利要求1所述的主动元件阵列基板,其特征在于,该第二主动层与该第一主动层的材料不同。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105116326A TWI579926B (zh) | 2016-05-25 | 2016-05-25 | 主動元件陣列基板 |
TW105116326 | 2016-05-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106129064A CN106129064A (zh) | 2016-11-16 |
CN106129064B true CN106129064B (zh) | 2019-01-15 |
Family
ID=57283878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610551298.4A Active CN106129064B (zh) | 2016-05-25 | 2016-07-14 | 主动元件阵列基板 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106129064B (zh) |
TW (1) | TWI579926B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111656427B (zh) * | 2018-01-31 | 2022-02-22 | 夏普株式会社 | 显示装置 |
TWI715344B (zh) * | 2019-12-10 | 2021-01-01 | 友達光電股份有限公司 | 主動元件基板及其製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102496621A (zh) * | 2011-07-14 | 2012-06-13 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
US20140131703A1 (en) * | 2011-06-24 | 2014-05-15 | Sharp Kabushiki Kaisha | Display device and method for manufacturing same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090278121A1 (en) * | 2008-05-08 | 2009-11-12 | Tpo Displays Corp. | System for displaying images and fabrication method thereof |
TWI470810B (zh) * | 2012-09-21 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體、陣列基板及顯示裝置 |
-
2016
- 2016-05-25 TW TW105116326A patent/TWI579926B/zh active
- 2016-07-14 CN CN201610551298.4A patent/CN106129064B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140131703A1 (en) * | 2011-06-24 | 2014-05-15 | Sharp Kabushiki Kaisha | Display device and method for manufacturing same |
CN102496621A (zh) * | 2011-07-14 | 2012-06-13 | 友达光电股份有限公司 | 半导体组件及电致发光组件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201810436A (zh) | 2018-03-16 |
TWI579926B (zh) | 2017-04-21 |
CN106129064A (zh) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11903234B2 (en) | Display substrate, preparation method thereof and display device | |
US10622427B2 (en) | Array substrate, manufacturing method thereof, and display apparatus | |
US10510815B2 (en) | Active matrix organic light emitting diode back plate for display device and method for manufacturing the same | |
WO2022111094A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN109378326B (zh) | 显示面板及其制作方法 | |
EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
EP2744008A1 (en) | Array substrate, method for fabricating the same, and OLED display device | |
CN110718571A (zh) | 显示基板及其制备方法、显示装置 | |
WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
WO2019242600A1 (zh) | 有机电致发光显示面板、其制作方法及显示装置 | |
WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
US20120241745A1 (en) | Display device, manufacturing method of display device and electronic equipment | |
TW201416781A (zh) | 畫素結構及其製作方法 | |
US20230139734A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Apparatus | |
KR20190070384A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
WO2019041954A1 (zh) | 显示面板及其制备方法、显示装置 | |
KR20190076094A (ko) | 디스플레이 장치와, 이의 제조 방법 | |
US11678530B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
CN114335015A (zh) | 显示装置及显示装置的制备方法 | |
CN106129064B (zh) | 主动元件阵列基板 | |
US9640554B2 (en) | Pixel structure | |
CN114220821A (zh) | 显示面板 | |
KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
WO2022051994A1 (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |